CN104237720A

CN104237720A - 用于半导体封装的电容测试方法、装置和系统

Info

Publication number: CN104237720A
Application number: CN201410250668.1A
Authority: CN
Inventors: 薛明; C·Y·李
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2013-06-07
Filing date: 2014-06-06
Publication date: 2014-12-24
Anticipated expiration: 2034-06-06
Also published as: DE102014107199B4; CN104237720B; US20150331013A1; US9435825B2; US9121884B2; US20140361803A1; DE102014107199A1

Abstract

一种多通道探测器面板，包括具有相对的第一和第二主表面的电绝缘主体、以及在第一主表面处嵌入在电绝缘主体中或者附接至电绝缘主体的多个分隔开的导电耦合区域。每个导电耦合区域在半导体封装被置于与面板的第一主表面紧邻之处时，覆盖半导体封装的不同的区。经由不同的通道电连接至探测器面板的每个耦合区域的电路装置可操作用于：测量指示在探测器面板的每个导电耦合区域和半导体封装的由对应的导电耦合区域覆盖的区之间的电容耦合的程度的参数；基于针对每个探测器面板的导电耦合区域测量的参数提供电容信号；以及选择电容信号中的不同电容信号用于分析。

Description

用于半导体封装的电容测试方法、装置和系统

技术领域

本申请涉及半导体封装，并且更具体地涉及半导体封装的电容测试。

背景技术

半导体封装的电容测试允许通过独立的电气测试而测试到互连缺陷，诸如不合适的分隔的连线或引线、下垂的连线等。这类缺陷是不能通过常规的x射线、ATE(自动测试设备)、或无矢量测试可检测的，至少不是可容易检测的。常规的电容测试方法学将单个测试通道用于整个封装，并且测量在测试系统的探测器面板和在测试的整个封装之间的总的或总体的电容耦合。因此缺陷可检测能力限于总体平均效应。常规的电容测试方法学可以仅检测单个连线或单个引线的缺陷，诸如单个连线具有过度的下垂、或者封装中有单个断开的电气通路。常规的电容检测方法学不能检测到在同组电气连接中的多个缺陷连接，诸如其中多个连线一起连接至相同电势并且任一连线都可以有缺陷的电源线。

发明内容

根据测试装置的一个实施例，测试装置包括：多通道探测器面板和电路装置。多通道探测器面板包括具有相对的第一和第二主表面的电绝缘主体、以及在第一主表面处嵌入在电绝缘主体中或者附接至电绝缘主体的多个分隔开的导电耦合区域。每个导电耦合区域配置用于，在半导体封装被置于与面板的第一主表面紧邻之处时，覆盖半导体封装的不同的区。电路装置经由不同的通道电连接至探测器面板的每个耦合区域，电路装置可操作用于：测量表示在探测器面板的每个导耦合区域和半导体封装的由对应的导电耦合区域覆盖的区之间的电容耦合的程度的参数；基于针对探测器面板的每个导电耦合区域测量的参数，提供电容信号；并且选择电容信号中的不同电容信号用于分析。

根据测试系统的一个实施例，测试系统包括：探测器，配置用于接触半导体封装的引线；以及多通道探测器面板，包括具有相对的第一和第二主表面的电绝缘主体、以及在第一主表面处嵌入在主体中或附接至主体的多个分隔开的导电耦合区域。每个导电耦合区域配置用于在半导体封装被置于与面板的第一主表面紧邻之处时，覆盖半导体封装的不同的区。测试系统还包括经由不同的通道电连接至探测器面板的每个耦合区域的电路装置。电路装置可操作用于：测量表示在探测器面板的每个导电耦合区域和半导体封装的由对应的电耦合区域覆盖的区之间的电容耦合的程度的参数；基于针对探测器面板的每个电耦合区域测量的参数，提供电容信号；以及选择电容信号中的不同电容信号用于分析。测试系统也包括控制器，可操作用于：在测试半导体封装期间，经由探测器向半导体封装施加测试信号和接地；控制电路装置如何选择用于分析的电容信号；并且分析由电路装置提供的电容信号，以确定在半导体封装的任何区中或者区之间，半导体封装的电连接是否违反一个或多个测试准则。

根据用于半导体封装的电容测试方法的一个实施例，该方法包括：将半导体封装置于与多通道探测器面板的主表面紧邻之处，探测器面板包括电绝缘主体、以及在第一主表面处嵌入在主体中或者附接至主体的多个分隔开的导电耦合区域，每个导电耦合区域覆盖半导体封装的不同的区；向半导体封装施加测试信号和接地；测量表示在探测器面板的每个导电耦合区域和半导体封装的由对应的导电耦合区域覆盖的区之间的电容耦合的程度的参数；基于针对每个探测器面板的导电耦合区域测量的参数，提供电容信号；并且分析电容信号，以确定在半导体封装的任何区中或在区之间，半导体封装的电连接是否违反一个或多个测试准则。

本领域技术人员将由于阅读以下详细说明以及由于查阅附图，而认识到额外的特征和优点。

附图说明

附图中的部件不一定按比例，而是将重点放在说明本发明的原理上。此外，在附图中，相似的附图标记表示对应的部分。在附图中：

图1图示了的测试装置的一个实施例；

图2图示了被包括在图1的测试装置之中的多通道探测器面板的一个实施例的平面视图；

图3图示了被包括在图1的测试装置之中或与图1的测试装置关联的电路装置和控制器的一个实施例的框图；

图4图示了测试装置的另一个实施例；

图5图示了被包括在图4的测试装置之中的多通道探测器面板的一个实施例的平面视图；

图6图示了被包括在图5的测试装置之中的或者与图5的测试装置关联的电路装置和控制器的一个实施例的框图；以及

图7图示了用于半导体封装的电容测试方法的一个实施例。

具体实施方式

本文所描述的实施例提供了用于半导体封装的更灵敏或更精度的电容检测方法、装置和系统。本文所描述的实施例提供了多通道探测器面板，其具有电绝缘主体以及嵌入电绝缘主体中或附接至电绝缘主体的多个分隔开的导电耦合区域。多通道探测器面板的每个耦合区域设计用于在将封装置于紧邻面板处时覆盖半导体封装的不同区。封装的每个区对应于封装的被置于多通道探测器面板的耦合区域之一之下的区域，并且包含电连接，诸如键合连线或金属夹、引线等。通过测量表示电容耦合的程度的参数，而检测到在探测器面板的每个耦合区域和在半导体封装的由该耦合区域覆盖的对应的区之间的电容耦合的量。

根据针对探测器面板的每个导电耦合区域而测量到的参数的电容信号被提供用于分析。分析可以涉及确定电连接是否在半导体封装的任一被测试区内的电连接违反一个或多个测试准则。例如，测试准则可以指示断开的电连接，诸如损坏的或未连接的连线或引线，不适当分隔的连线或引线、过度下垂或低垂的连线等。总体而言，用于判断被测试封装区的电连接是否在可容许极限内的任何合适的准则可以用于确定封装是“有缺陷的”还是“良好的”。本文所描述的多通道探测器面板形成测试装置的一部分，该测试装置也包括控制器。控制器对由多通道探测器面板和相关电路装置提供的数据进行分析，并且控制与探测器面板关联的电路装置的操作。在下文中进一步详细描述各个探测器面板控制实施例。

图1图示了的用于半导体封装的电容检测的测试装置100的一个实施例。测试装置100包括多通道探测器面板102，该面板包括：电绝缘主体104，具有相对的第一和第二主表面103、105；以及多个分隔开的导电耦合区域106，在第一主表面103嵌入在主体104中或附接至主体104。在一个实施例中，探测器面板102的主体104是印刷电路板，并且导电耦合区域106是由层压至非导体基板(诸如FR-4)上的铜薄板蚀刻得到的导体通路、路径或信号迹线。可以使用其它探测器面板构造，诸如其它类型的层压板或陶瓷基板或柔性印刷电路，该构造具有被图案化以形成探测器面板102的分隔开的导电耦合区域106的金属化的面。探测器面板102的每个耦合区域106配置用于在将封装108置于与面板102的第一主表面103紧邻之处时，覆盖半导体封装108的不同区，该区包括键合连线110、引线112、裸片116，并且可能包括部分基板113。

图2图示了多通道探测器面板102的面向半导体封装108的表面103的平面视图。封装108以透明的方式叠加，如在图2中由虚框指示，以指示探测器面板102关于封装108的对准。根据本实施例，探测器面板102具有如下单个导电耦合区域106，其与探测器面板102的绝缘主体104的每侧(“侧1”、“侧2”、“侧3”、“侧4”)平行地延伸并且与探测器面板103的其余导电耦合区域106分隔开。根据本实施例，封装108实际上被划分为在探测器面板102的每个耦合区域106之下的四个区，并且测试装置100可以检测到四个区中的每个区中的缺陷。这样的布置允许在封装108的四个不同区中测试封装108的电连接。被置于多通道探测器面板102的导电耦合区域106之下的封装区包含电连接，诸如键合连线或金属夹110、引线112等。封装108的引线112可以附接至基板113(诸如印刷电路板)并且提供用于被包括在封装108之中的内部连接(例如键合连线110)的外部接触点。

可以通过用于在探测器面板102的每个导电耦合区域106和半导体封装的由对应的耦合区域106覆盖的区之间引起电容耦合发生的测试生成器114，向半导体封装108施加测试信号和接地。测试信号事实上是AC(交流)的，并且因此在被置于其中电连接正在被测试的封装108的每个区之上的导电耦合区域016中感应电流。可以顺序测量封装108的区，或者可以同时测量封装108的多个区。

在两者中任一的情况下，在被测的封装108的特定区和紧邻封装体108的该特定区放置的多通道面板102的耦合区106之间电容耦合的程度，取决于数个电容。在包括在封装108之中的裸片116和被测量的耦合区域106之间的电容(CD)、在被测封装区中的键合连线110和对应的耦合区域106之间的电容(CW)、在被测封装区中的引线112以及对应的耦合区域106之间的电容(CL)均在测试期间影响被测封装区和探测器面板103的被置于与封装108的该封装区紧邻之处的耦合区域106之间的电容耦合。

测试装置100也包括经由不同通道120电连接至引线面板102的每个耦合区域106的电路装置118，从而实现更灵敏或更精确的电容测试方法学，因为可以针对缺陷独立地测试并观测在封装108的不同区中的电连接。例如，封装108可以在封装的不同区中具有数个电源线。通过测量并分析以不同组合从探测器面板120的多通道120获得的电容耦合数据，得到了明显更优的缺陷检测能力。可以有效地检测可能由在封装的一个或多个区中的多个连线连接中的一个引起的在电源线处的连线缺陷。这与使用单通道探测器面板的情况不同，单通道探测器面板缺少检测这类电源线连线缺陷的灵敏度。

在多通道引线面板102中包括的或者与多通道引线面板102关联的电路装置118测量指示在探测器面板102的每个导电耦合区域106和半导体封装108的由对应导电耦合区域106覆盖的区之间的电容耦合的程度的参数。电路装置118也基于针对引线面板102的每个耦合区域106测量的参数，提供电容信号(Scap)，并且选择电容信号中不同电容信号用于分析。

在一个实施例中，由电路装置118测量的参数是在向半导体封装108施加测试信号期间，在探测器面板102的每个导电耦合区域106中的电流。在另一个实施例中，该参数是对应的电压。在两者中任一的情况下，电路装置118包括用于测量参数的传感器、检测器122等、以及用于对对应的传感器/检测器122输出进行放大的运算放大器(Op-Amp)124。Op-Amp124具有用于向Op-Amp124施加偏置信号的偏置端子126、128。Op-Amp124将对应的传感器/检测器122的输出与参考信号比较并且执行放大，以产生电容信号“Scap”用于多通道探测器面板102的每个导电耦合区106。然后分析电容信号，以确定是否封装108的任何区具有缺陷的或不合标准的电连接。

图3图示了在多通道探测器面板102中包括的或与多通道探测器面板102关联的电路装置118的一个实施例的框图。探测器面板102的每个通道120连接至相应的传感器/检测器122，该传感器/检测器用于测量指示在探测器面板102的每个导电耦合区域106和半导体封装108的对应区之间的电容耦合的程度的参数。在被测量的参数是电流的情况下，参数传感器/检测器122是电流传感器。在被测量的参数是电压的情况下，参数传感器/检测器122是电压检测器。在两者中任一的情况下，由相应的Op-Amp124将每个传感器/检测器122的输出放大，以输出对应的电容信号Scap_n(其中“n”表示第n个探测器面板通道)。电容信号被输入至多路复用器(MUX)130，该多路复用器选择电容信号中的不同电容信号以用于分析。

控制器132控制在多通道探测器面板102之中包括的或与多通道探测器面板102关联的电路装置118如何选择用于分析的电容信号。控制器132也可以包括测试数据分析器134(诸如经合适地编程的处理器或ASIC(专用集成电路)，其用于分析由多路复用器130提供的信号)以确定在半导体封装108的任何被测试区中或者在区之间的电连接是否违反一个或多个测试准则。总体而言，本文所描述的电容测试方法学可以使用任何合适的准则，用于判断在被测试的封装区内的电连接是否在容许极限内，并且从而判断封装是“有缺陷的”还是“良好的”。断定为有缺陷的封装108可以具有一个或多个不适当地分隔的内部电连接、遗漏或断开的电连接、下垂或低垂的电连接等。因此，本文所使用的术语“缺陷”和“有缺陷的”不一定意味着断开或短路的(即完全损坏的)连接，而是也意味着不合标准的连接(即完整但形状、位置或分隔非有效的连接)。本文所描述的电容测试方法学可以容易地检测到这些类型的缺陷。

控制器132与多通道探测器面板102以及相关的电路装置一起形成测试系统。除了在探测器面板102之中包括的或者与探测器面板102关联的控制电路装置118，控制器132也可以控制对封装108的所有测试。这可以不仅包括本文所描述的电容测试方法学，而且也包括功能测试(例如逻辑通过/失败、AC/DC固定于故障(stuck-at-fault)测试、功能测试等)。为此，控制器132可以也包括测试信号生成器136，诸如经合适地编程的用于向在测试半导体封装108施加测试信号的处理器或ASIC。向封装108的外部引线112施加测试信号。设计或编程这些测试信号中的至少一些信号，用于在探测器面板102的导电耦合区域106和半导体封装108的由耦合区域106覆盖的对应区之间引起电容耦合。测试信号可以是AC的，并且因此在探测器面板102的被置于其中电连接正在被测试的封装108的一个区之上的导电耦合区域106中感应电流。可以感知并分析该感应电流，以确定封装108的任何被测试区是否有缺陷。

图4图示了用于半导体封装108的电容测试的测试装置100的另一个实施例。图4所示的实施例与图1所示的实施例类似，然而，多通道探测器面板102具有在相同平面中并且与探测器面板102的绝缘主体104的每侧平行地延伸的至少两个分隔开的导电耦合区域106。

图5图示了多通道探测器面板102的面向半导体封装108的表面103的平面视图，而图6图示了被包括在多通道探测器面板102之中或者与多通道探测器面板102关联的对应电路装置118。根据本实施例，探测器面板102具有八个通道120，其中两个导电耦合区域106与探测器面板102的绝缘主体104的每侧平行地延伸并且与探测器面板102的其余耦合区域分隔开；并且电路装置118是成比例的，以支撑八个分离的探测器面板通道120。探测器面板绝缘主体104的每侧都具有两个区段(“侧1a”、“侧1b”、“侧2a”、“侧2b”、“侧3a”、“侧3b”、“侧4a”、“侧4b”)，沿着这些区段中每个区段设置分离的导电耦合区域106。根据本实施例封装108被有效地划分为八个区，并且测试设备100可以检测在八个封装区中的每个区中的缺陷。封装108可以在八个区中的数个或所有区中具有数个电源线。通过测量并分析以不同组合的从探测器面板102的通道获得的电容耦合数据，得到了明显更优的缺陷检测能力。例如，可以有效检测到可能由在封装的一个或多个区中的多个连线连接中的一个引起的在电源线处的连线缺陷。

仅作为说明性示例给定四个区(图3)和八个区(图6)。多通道探测器面板102可以支持其它数目的封装区，例如3、5、7、9、10等。封装区的数目对应于所提供的探测器面板通道120的数目，并且至少部分地确定测试装置100的缺陷检测能力的精度或细度。电容测试方法学的有效性也取决于封装区的测试顺序。

例如，可以通过每次使用测试信号激励一个封装区并测量指示在该封装区和覆盖该区的多通道探测器面板102的耦合区域106之间的电容耦合的程度的参数(诸如电流或电压)来顺序地测试封装108的每个区。这样的方法提供在封装108的每侧的缺陷测试。对于位于探测器面板102的两个相邻的耦合区域106之间的封装连接缺陷(例如在电源线散布在数个封装区之上的情况下)，可以通过同时测试封装区的相邻的对并且针对缺陷分析结果而获得改进的检测能力。例如在图2和图5的情况下，可以通过施加对应的测试信号而分析封装108的每个角区(由标记“角1”、“角2”、“角3”、“角4”表示)，以确定被测封装108在这些区中是否具有任何连接缺陷。测试信号激励在封装108的角区中的电连接，从而探测器面板102的在被测角区中的相邻的耦合区域106同时电容耦合至封装108。可以分析被提供给探测器面板102的与被测角区邻接的成对耦合区域106的电容信号，以确定缺陷是否出现在角区中，例如两个键合连线110在角区中相互短路，其中被短路的键合连线110中的一个设置在探测器面板102的耦合区域106中的一个之下，而另一个被短路的键合连线110设置在相邻的耦合区域106之下。在图2中，这意味着选择被提供给与探测器面板102的“侧3”和“侧4”邻接的成对耦合区域106的电容信号，以分析“角4”；选择被提供给与探测器面板102的“侧1”和“侧4”邻接的成对耦合区域106的电容信号，以分析“角1”等等。在图5中，这意味着选择被提供给与探测器面板102的“侧3a”和“侧4a”邻接的成对耦合区域106的电容信号以分析“角4”；选择被提供给与探测器面板102的“侧1a”和“侧4b”邻接的成对耦合区域106的电容信号，以分析“角1”等等。

进一步地在图5的情况下，测试精度甚至可以进一步升高，这是因为探测器面板102的每侧具有两个耦合区域106。就此而言，可以检测与探测器面板102的角区对应的封装缺陷、以及在沿探测器面板102的同侧设置的耦合区域106之间的封装缺陷。例如在图5中，这意味着分析针对沿探测器面板102的同侧的成对耦合区域106提供(例如沿图5中“侧3a”和“侧3b”表示的侧设置的两个耦合区域106)的电容信号，以确定是否有任何缺陷跨越这两个耦合区域106，例如两个键合连线110沿探测器面板102的一侧短路在一起，其中短路的键合连线110中的一个设置在探测器面板102的耦合区域106中的一个之下，而另一个短路的键合连线110设置在相邻的耦合区域106之下。总体而言，在多通道探测器面板102之中包括的或者与多通道探测器面板102关联的电路装置118可以同时测量探测器面板103的导电耦合区域106中的至少一些但不是全部区域的参数(例如电流或电压)。

图7图示了用于半导体封装的电容测试方法的一个实施例。该方法包括将半导体封装置于与多通道探测器面板的主表面紧邻之处(框200)。探测器面板包括电绝缘主体以及在第一主表面处嵌入在电绝缘主体中或者附接至电绝缘主体的多个分隔开的导电耦合区域，每个导电耦合区域覆盖半导体封装的不同的区，如前文所描述。该方法还包括向半导体封装施加测试信号和接地(框202)，并且测量表示响应于测试信号而在探测器面板每个耦合区域和封装的对应区之间发生的电容耦合的程度的参数(框204)。该方法也包括基于对探测器面板的每个耦合区域测量到的参数而提供电容信号(框206)，并且分析电容信号以确定在半导体封装中的任何被测试区中或者在被测试区之间的半导体封装的电连接是否违反一个或多个测试准则(框208)。

使用空间相对术语，诸如“之下”、“下方”、“下”、“之上”、“上”等，是为了便于描述以阐释一个元件相对于第二元件的位置。这些术语意在包括除了与附图中描绘的那些方向不同的方向的、设备的不同方向。另外，还使用术语，诸如“第一”、“第二”等，以描述各种元件、区域、区段等，并且并非意在是限制性的。在通篇说明中，相似的术语指相似的元件。

如本文所使用的，术语“具有”、“包含”、“包括”等是开放式术语，其表示存在所表述的元件或特征，但也不排除额外的元件或特征。冠词“一”、“一个”、“该”意在包括复数以及单数，除非上下文另外明确指出。

知道变化和应用的以上范围，应理解板发明并不由以上说明限制，也不由附图限制。而是，本发明仅由所附权利要求及其法律等同限制。

Claims

1.一种测试设备，包括：

多通道探测器面板，包括具有相对的第一主表面和第二主表面的电绝缘主体、以及在所述第一主表面处嵌入在所述主体中或者附接至所述主体的多个分隔开的导电耦合区域，所述导电耦合区域中的每个导电耦合区域被配置用于在半导体封装被置于与所述面板的所述第一主表面紧邻之处时覆盖半导体封装的不同的区；以及

电路装置，经由不同的通道电连接至所述探测器面板的所述耦合区域中的每个耦合区域，所述电路装置可操作用于：

测量指示在所述探测器面板的每个导电耦合区域和所述半导体封装的由对应的导电耦合区域覆盖的所述区之间的电容耦合的程度的参数；

基于针对所述探测器面板的所述导电耦合区域中的每个导电耦合区域测量的所述参数，提供电容信号；以及

选择所述电容信号中的不同电容信号用于分析。

2.根据权利要求1所述的测试设备，其中所述探测器面板包括与所述主体的每侧平行地延伸并且与所述探测器面板的其它导电耦合区域分隔开的单个导电耦合区域。

3.根据权利要求1所述的测试设备，其中所述探测器面板包括在相同平面中并且与所述主体的每侧平行地延伸的至少两个分隔开的导电耦合区域。

4.根据权利要求1所述的测试设备，其中所述电路装置包括：

放大器电路装置，可操作用于将针对所述探测器面板的所述导电耦合区域中的每个导电耦合区域测量的所述参数放大以提供所述电容信号；以及

多路复用器，可操作用于选择所述电容信号的不同电容信号用于分析。

5.根据权利要求4所述的测试设备，其中所述导电耦合区域中的成对的相邻导电耦合区域在所述探测器面板的角区中彼此垂直相交的平面中延伸，并且所述多路复用器可操作用于同时选择针对所述导电耦合区域中的一对导电耦合区域的所述电容信号用于分析。

6.根据权利要求1所述的测试设备，其中所述电路装置可操作用于在向所述半导体封装施加测试信号期间通过检测在所述导电耦合区域中的每个导电耦合区域中的电流来针对所述探测器面板的所述导电耦合区域中的每个导电耦合区域测量所述参数。

7.根据权利要求1所述的测试设备，其中所述电路装置可操作用于针对所述探测器面板的所述导电耦合区域中的至少一些导电耦合区域而不是所有导电耦合区域来同时测量所述参数。

8.根据权利要求7所述的测试设备，其中所述电路装置可操作用于针对所述探测器面板的所述导电耦合区域中的成对的相邻导电耦合区域来同时对测量所述参数。

9.一种测试系统，包括：

探测器，配置用于接触半导体封装的引线；

多通道探测器面板，包括具有相对的第一主表面和第二主表面的电绝缘主体、以及在所述第一主表面处嵌入在所述主体中或附接至所述主体的多个分隔开的导电耦合区域，所述导电耦合区域中的每个导电耦合区域配置用于在所述半导体封装被置于与所述面板的所述第一主表面紧邻之处时覆盖所述半导体封装的不同的区；

选择所述电容信号中的不同电容信号用于分析；以及控制器，可操作用于：

在测试所述半导体封装期间，经由所述探测器向所述半导体封装施加测试信号和接地；

控制所述电路装置如何选择用于分析的所述电容信号；以及

分析由所述电路装置提供的所述电容信号以确定所述半导体封装的在所述半导体封装的任何所述区中或者所述区之间的电连接是否违反一个或多个测试准则。

10.根据权利要求9所述的测试系统，其中所述探测器面板包括与所述主体的每侧平行地延伸并且与所述探测器面板的其它导电耦合区域分隔开的单个导电耦合区域。

11.根据权利要求9所述的测试系统，其中所述探测器面板包括在相同平面中并与所述主体的每侧平行地延伸的至少两个分隔开的导电耦合区域。

12.根据权利要求9所述的测试系统，其中所述电路装置包括：

放大器电路装置，可操作用于放大针对所述探测器面板的所述导电耦合区域中的每个导电耦合区域测量的所述参数以提供所述电容信号；以及

多路复用器，可操作用于选择所述电容信号中的不同电容信号用于分析。

13.根据权利要求12所述的测试系统，其中所述导电耦合区域中的成对相邻导电耦合区域在所述探测器面板的角区中彼此垂直相交的平面中延伸，并且所述多路复用器可操作用于同时选择针对所述导电耦合区域中的一对导电耦合区域的所述电容信号用于分析。

14.根据权利要求9所述的测试系统，其中所述电路装置可操作用于在向所述半导体封装施加所述测试信号期间通过检测在所述导电耦合区域中的每个导电耦合区域中的电流来针对所述探测器面板的所述导电耦合区域中的每个导电耦合区域测量所述参数。

15.根据权利要求9所述的测试系统，其中所述控制器可操作用于控制所述电路装置以针对所述探测器面板的所述导电耦合区域中的至少一些导电耦合区域而不是所有导电耦合区域来同时测量所述参数。

16.根据权利要求15所述的测试系统，其中所述控制器可操作用于控制所述电路装置以针对所述探测器面板的所述导电耦合区域中的成对的相邻导电耦合区域来同时测量所述参数。

17.一种用于半导体封装的电容测试方法，所述方法包括：

将半导体封装置于与多通道探测器面板的主表面紧邻之处，所述探测器面板包括电绝缘主体、以及在所述第一主表面处嵌入在所述主体中或者附接至所述主体的多个分隔开的导电耦合区域，所述导电耦合区域中的每个导电耦合区域覆盖所述半导体封装的不同的区；

向所述半导体封装施加测试信号和接地；

分析所述电容信号以确定所述半导体封装在所述半导体封装的任何所述区中或在所述区之间的电连接是否违反一个或多个测试准则。

18.根据权利要求17所述的方法，其中针对所述探测器面板的所述导电耦合区域中的每个导电耦合区域测量所述参数包括：在向所述半导体封装施加所述测试信号期间，检测在所述导电耦合区域中的每个导电耦合区域中的所述电流。

19.根据权利要求17所述的方法，其中针对所述探测器面板的所述导电耦合区域中的至少一些导电耦合区域而不是所有导电耦合区域同时测量所述参数。

20.根据权利要求19所述的方法，其中针对所述探测器面板的所述导电耦合区域中的成对的相邻导电耦合区域同时测量所述参数。