CN106158680A - 一种芯片封装结构检测系统 - Google Patents

Abstract

本发明涉及电子技术领域，具体涉及一种芯片封装结构检测系统，用于形成芯片封装结构时于芯片与相对应的引脚之间进行引线键合工艺过程中实施测试，包括，带有金属导线的键合头，沿预定轨迹运动，用于在芯片上形成第一焊点及连接第一焊点的线弧并在相对应的引脚上形成第二焊点；金属导线连接于一检测通路中；检测通路包括，测试电压产生单元，与金属导线电连接，用于产生预定大小的测试电压，并通过金属导线于形成第一焊点或第二焊点之时施加测试电压；测量单元，连接于检测通路中，用以获取检测通路的检测信息。本发明在形成第一焊点和/或第二焊点的瞬间施加测试电压，有利于及时发现缺陷，提高测试效率。

Description

一种芯片封装结构检测系统

技术领域

本发明涉及电子技术领域，具体涉及一种芯片封装结构检测系统。

背景技术

在半导体技术领域，为了保证出厂的半导体器件满足设计要求，芯片封装后测试(Final test)是必不可少的步骤，依据半导体器件的测试需求进行一系列测试项目以确保半导体器件的功能完整性；芯片封装后测试中，静电放电防护测试(ESD test)是必不可少的测试项目，通过对芯片封装结构进行静电放电防护测试，通过测试静电放电敏感度、静电放电耐受电压，以对芯片封装结构的静电防护等级进行评定，然而现有技术中，当测试结果不满足厂商或用户的特性参数时，往往要拆掉封装再进行测试以找出故障原因，现有的检测手段由于在芯片封装后进行，测试不够及时，导致材料的浪费和成本的提高。

发明内容

本发明的目的在于，提供一种芯片封装结构检测系统，解决以上技术问题。

本发明所解决的技术问题可以采用以下技术方案来实现：

一种芯片封装结构检测系统，其中，用于形成芯片封装结构中于芯片与相对应的引脚之间进行引线键合工艺过程中实施测试，包括，

带有金属导线的键合头，所述键合头沿预定轨迹运动，用于在所述芯片的输入输出连接点上形成第一焊点及连接所述第一焊点的线弧并在相对应的所述引脚上形成第二焊点；所述金属导线连接于一检测通路中；所述检测通路包括，

测试电压产生单元，与所述金属导线电连接，用于产生预定大小的测试电压，并通过所述金属导线于形成所述第一焊点之时施加所述测试电压至所述第一焊点或于形成所述第二焊点之时施加所述测试电压至所述第二焊点；

测量单元，连接于所述检测通路中，用以获取所述检测通路的检测信息。

本发明的一种芯片封装结构检测系统，所述测试电压产生单元包括，

输入电压端，连接一可控电压源；

输出电压端，与所述金属导线连接；

接地端，与所述芯片封装结构的接地端连接；

充电支路，连接于所述输入电压端和一切换开关之间；

充放电支路，连接于所述切换开关与所述接地端之间，一储能单元串联于所述充放电支路上；

放电支路，连接于所述切换开关和所述输出电压端之间；

所述切换开关于一第一控制信号的作用下控制所述充电支路、所述充放电支路导通，所述放电支路关断，所述输入电压端输入的电流用于向所述储能单元充电；

所述切换开关于一第二控制信号的作用下控制所述充放电支路、所述放电支路导通，所述充电支路关断，所述储能元件对所述输出电压端放电。

本发明的芯片封装结构检测系统，所述测试电压产生单元包括，

输入电压端，连接一可控电压源；

输出电压端，与所述金属导线连接；

接地端，与所述芯片封装结构的接地端连接；

第一支路，连接于所述输入电压端和一切换开关之间；

第二支路，连接于所述切换开关和所述输出电压端之间；

所述切换开关于一第三控制信号的作用下控制所述第一支路与所述第二支路导通，所述输出电压端提供测试电压至所述测试通路。

本发明的芯片封装结构检测系统，还包括控制单元，与所述切换开关连接，用于产生所述第一控制信号和所述第二控制信号以控制所述切换开关的动作。

本发明的芯片封装结构检测系统，还包括控制单元，与所述切换开关连接，用于产生所述第三控制信号以控制所述切换开关的动作。

本发明的芯片封装结构检测系统，所述控制单元还与驱动所述键合头运动的主控制装置连接，用于在所述键合头形成所述第一焊点或所述第二焊点时，驱动所述控制单元产生相应的控制信号。

本发明的芯片封装结构检测系统，所述芯片封装结构包括引线框架，所述引线框架包括基板和所述引脚，所述芯片固定连接于所述基板上，所述基板与接地端连接。

本发明的芯片封装结构检测系统，所述测量单元连接一判决电路，用于依据所述检测信息获得判决结果。

本发明的芯片封装结构检测系统，应用于所述芯片封装结构的静电防护测试。

本发明的芯片封装结构检测系统，应用于所述芯片封装结构的开路/短路测试。

有益效果：由于采用以上技术方案，本发明在引线键合过程中在形成第一焊点和/或第二焊点的瞬间施加测试电压，实现静电防护能力测试，有利于及时发现缺陷，提高测试效率。

附图说明

图1为本发明用于测试第一焊点的测试系统示意图；

图2为本发明用于测试第二焊点的测试系统示意图；

图3为本发明用于测试第二焊点的开路/短路性能测试示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

参照图1、图2，一种芯片封装结构检测系统，其中，用于形成芯片封装结构中于芯片12与相对应的引脚14之间进行引线键合工艺过程中实施测试，包括，

带有金属导线的键合头2，键合头2沿预定轨迹运动，用于在芯片12的输入输出连接点上形成第一焊点13及连接第一焊点13的线弧并在相对应的引脚14上形成第二焊点15；金属导线连接于一检测通路中；检测通路包括，

测试电压产生单元，与金属导线电连接，用于产生预定大小的测试电压，并通过金属导线于形成第一焊点13之时施加测试电压至第一焊点13或于形成第二焊点15之时施加测试电压至第二焊点15；

测量单元3，连接于检测通路中，用以获取检测通路的检测信息。

引线键合技术是微电子封装中最为关键的技术之一，引线键合质量好坏直接关系到整个封装器件的性能和可靠性，键合头(Capillary)是引线键合工艺中最核心的键合工具，通常内部为空心，中间穿过金属导线，负责用细微的金属导线将裸芯片和引线框架连接，实现芯片和外部管脚的信号互连；在引线键合过程中，造成的静电累积或静电损伤会严重影响到芯片封装结构的静电防护特性，随着封装尺寸的减小、及新材料、新封装形式的应用，对于引线键合工艺的可靠性及稳定性提出了更高的要求。本发明通过于引线键合工艺中在形成第一焊点13和/或第二焊点15的瞬间施加测试电压，实现静电防护能力测试，有利于及时发现缺陷，提高测试效率。本发明还可用于开路和/或短路测试(Open/Short test)。

本发明的一种芯片封装结构检测系统，参照图1、图2，测试电压产生单元可以包括，

输入电压端，连接一可控电压源4；

输出电压端，与金属导线连接；

接地端，与芯片封装结构的接地端连接；

充电支路，连接于输入电压端和一切换开关6之间；

充放电支路，连接于切换开关6与接地端之间，一储能单元串联于充放电支路上；

放电支路，连接于切换开关6和输出电压端之间；

切换开关6于一第一控制信号的作用下控制充电支路、充放电支路导通，放电支路关断，输入电压端输入的电流用于向储能单元充电；

切换开关6于一第二控制信号的作用下控制充放电支路、放电支路导通，充电支路关断，储能元件对输出电压端放电。

因静电放电产生的原因及其对芯片封装结构放电的方式不同，放电模型主要有人体放电模式(Human-Body Model,HBM)，机器放电模式(MachineModel,MM)，图1和图2中示范性地展示了针对不同放电模型的测试通路，如图1所示，电阻Ra串联于充电支路上，人体等效电阻Rb串联于放电支路上，储能电容C作为储能单元串联于充放电支路上，需要特别申明的是，图中仅仅是一个用于解释本发明的示范性实施例，并不构成本发明的限制。人体放电模式的ESD是指因人体在地上走动摩擦或其他因素在人体上已累计了静电，当此人去碰触到芯片封装结构时，人体上的静电便会经由引脚而进入芯片封装结构内部，再经由芯片放电到地，此放电的过程会在毫秒级的时间内产生数安培的瞬间放电电流。

图2中示范性地展示了针对机器放电模式的静电防护测试通路，机器放电模式的静电防护测试主要是针对机器本身积累了静电，当机器，如引线键合设备触碰到芯片时，静电便经由芯片封装结构放电，机器放电的过程更短，通常在毫秒的时间内会有数安培的瞬间放电电流产生。

关于上述人体放电模式和机器放电模式的静电防护测试方法，有相关的测试标准，在此不做赘述。

作为本发明的进一步改进，参照图3示范性地展示了本发明可用于开路/短路测试的测试通路，测试电压产生单元还可以包括，

输入电压端，连接一可控电压源4；

输出电压端，与金属导线连接；

接地端，与芯片12封装结构的接地端连接；

第一支路，连接于输入电压端和一切换开关6之间；

第二支路，连接于切换开关6和输出电压端之间；

切换开关6于一第三控制信号的作用下控制第一支路与第二支路导通，输出电压端提供测试电压至测试通路。

开路/短路测试是器件测试的基础，它保证了器件的封装没有问题，是芯片正常工作和进行功能测试的前提。传统的金属封装在绑定金线过程中连接性能的好坏，只有在封装后测试时才可以知道，本发明的测试通路还可以于引线键合的瞬间将测试电压通进去，实现键合状况的监测，一种示例，在形成第一焊点13之时，如果测试通路导通，说明第一焊点13的键合结果良好，反之，说明第一焊点13没有键合上，会发出警报，引线键合设备停止引线键合，以及时排除故障，开路/短路测试的测试步骤在此不做赘述。

本发明的芯片封装结构检测系统，测量单元3可以采用电流测量单元3，电流测量单元3串联于输出电压端和切换开关6之间。芯片封装结构包括引线框架，引线框架包括基板11和引脚14，芯片12固定连接于基板11上，基板11与接地端连接。

本发明的芯片封装结构检测系统，测量单元3还可以连接一判决电路，用于依据检测信息获得判决结果。

本发明的芯片封装结构检测系统，还可以包括控制单元，与切换开关6连接，用于产生第一控制信号、第二控制信号、第三控制信号以控制切换开关6的动作。控制单元还可以与驱动键合头2运动的主控制装置连接，用于在键合头2形成第一焊点13或第二焊点15时，驱动控制单元产生控制信号。还可以于设定条件下，如测试信息不符合预期要求时，产生控制信号以驱动控制装置暂停工作。控制单元还可以连接一报警单元，用以对不符合预期的测试结果进行提示。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种芯片封装结构检测系统，其特征在于，用于形成所述芯片封装结构时于芯片与相对应的引脚之间进行引线键合工艺过程中实施测试，包括，

带有金属导线的键合头，所述键合头沿预定轨迹运动，用于在所述芯片的输入输出连接点上形成第一焊点及连接所述第一焊点的线弧并在相对应的所述引脚上形成第二焊点；所述金属导线连接于一检测通路中；所述检测通路包括，

测试电压产生单元，与所述金属导线电连接，用于产生预定大小的测试电压，并通过所述金属导线于形成所述第一焊点之时施加所述测试电压至所述第一焊点或于形成所述第二焊点之时施加所述测试电压至所述第二焊点；

测量单元，连接于所述检测通路中，用以获取所述检测通路的检测信息。

2.根据权利要求1所述的一种芯片封装结构检测系统，其特征在于，所述测试电压产生单元包括，

输入电压端，连接一可控电压源；

输出电压端，与所述金属导线连接；

接地端，与所述芯片封装结构的接地端连接；

充电支路，连接于所述输入电压端和一切换开关之间；

充放电支路，连接于所述切换开关与所述接地端之间，一储能单元串联于所述充放电支路上；

放电支路，连接于所述切换开关和所述输出电压端之间；

所述切换开关于一第一控制信号的作用下控制所述充电支路、所述充放电支路导通，所述放电支路关断，所述输入电压端输入的电流用于向所述储能单元充电；

所述切换开关于一第二控制信号的作用下控制所述充放电支路、所述放电支路导通，所述充电支路关断，所述储能元件对所述输出电压端放电。

3.根据权利要求1所述的一种芯片封装结构检测系统，其特征在于，所述测试电压产生单元包括，

输入电压端，连接一可控电压源；

输出电压端，与所述金属导线连接；

接地端，与所述芯片封装结构的接地端连接；

第一支路，连接于所述输入电压端和一切换开关之间；

第二支路，连接于所述切换开关和所述输出电压端之间；

所述切换开关于一第三控制信号的作用下控制所述第一支路与所述第二支路导通，所述输出电压端提供测试电压至所述测试通路。

4.根据权利要求2所述的一种芯片封装结构检测系统，其特征在于，还包括控制单元，与所述切换开关连接，用于产生所述第一控制信号和所述第二控制信号以控制所述切换开关的动作。

5.根据权利要求3所述的一种芯片封装结构检测系统，其特征在于，还包括控制单元，与所述切换开关连接，用于产生所述第三控制信号以控制所述切换开关的动作。

6.根据权利要求4或5所述的一种芯片封装结构检测系统，其特征在于，所述控制单元还与驱动所述键合头运动的主控制装置连接，用于在所述键合头形成所述第一焊点或所述第二焊点时，驱动所述控制单元产生相应的控制信号。

7.根据权利要求1所述的一种芯片封装结构检测系统，其特征在于，所述芯片封装结构包括引线框架，所述引线框架包括基板和所述引脚，所述芯片固定连接于所述基板上，所述基板与接地端连接。

8.根据权利要求1所述的一种芯片封装结构检测系统，其特征在于，所述测量单元连接一判决电路，用于依据所述检测信息获得判决结果。

9.根据权利要求1所述的一种芯片封装结构检测系统，其特征在于，应用于所述芯片封装结构的静电防护测试。

10.根据权利要求1所述的一种芯片封装结构检测系统，其特征在于，应用于所述芯片封装结构的开路/短路测试。