CN112967955B - 检测半导体设备的静电释放针脚失效的方法及半导体设备 - Google Patents

检测半导体设备的静电释放针脚失效的方法及半导体设备 Download PDF

Info

Publication number
CN112967955B
CN112967955B CN202110155890.3A CN202110155890A CN112967955B CN 112967955 B CN112967955 B CN 112967955B CN 202110155890 A CN202110155890 A CN 202110155890A CN 112967955 B CN112967955 B CN 112967955B
Authority
CN
China
Prior art keywords
electrostatic discharge
semiconductor device
resistance
state
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110155890.3A
Other languages
English (en)
Other versions
CN112967955A (zh
Inventor
赖睿彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110155890.3A priority Critical patent/CN112967955B/zh
Publication of CN112967955A publication Critical patent/CN112967955A/zh
Application granted granted Critical
Publication of CN112967955B publication Critical patent/CN112967955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种检测半导体设备的静电释放针脚失效的方法及半导体设备。半导体设备包括晶圆载盘、静电释放引脚、探针和电阻检测器。所述晶圆载盘用于承载晶圆。所述静电释放针脚设置在所述晶圆载盘边缘,静电释放针脚构造为在第一状态和第二状态间运动,在所述第一状态时触碰所述晶圆,在所述第二状态时离开所述晶圆。所述探针设置在所述晶圆载盘边缘,且适于接触处于所述第二状态的静电释放针脚。所述电阻检测器,耦接所述探针和电位参考点,以检测所述静电释放针脚的电阻值。

Description

检测半导体设备的静电释放针脚失效的方法及半导体设备
技术领域
本发明主要涉及半导体设备,尤其涉及一种能够静电释放针脚失效的半导体设备。
背景技术
在半导体晶圆加工过程中,由于离子注入、等离子轰击轰击和晶圆旋转等步骤,晶圆上面会有静电聚集。晶圆表面的静电会吸附空气中的粒子,静电释放的时候也会导致器件受损,造成良率损失。
为了减少静电聚集带来的问题,一些半导体设备会使用静电释放针脚等。静电释放针脚和晶圆接触时能将晶圆表面电荷导走,起到接地的作用。然而静电释放针脚经过长时间使用,会因与晶圆加工过程中的化学物质反应、老化因素会受损,从而无法释放静电而失效。
目前业界对于静电释放针脚的使用性能没有监测机制,而是通过设备工程师肉眼观测是否异常,或者拆卸后进行测量。这一方面增加人工成本,另一方面也无法及时发现的风险。
发明内容
本发明要解决的技术问题是提供一种检测半导体设备的静电释放针脚失效的方法及半导体设备。
为解决上述技术问题,本发明提供了一种半导体设备,包括晶圆载盘、静电释放引脚、探针和电阻检测器。所述晶圆载盘用于承载晶圆。所述静电释放针脚设置在所述晶圆载盘边缘,静电释放针脚构造为在第一状态和第二状态间运动,在所述第一状态时触碰所述晶圆,在所述第二状态时离开所述晶圆。所述探针设置在所述晶圆载盘边缘,且适于接触处于所述第二状态的静电释放针脚。所述电阻检测器耦接所述探针和电位参考点,以检测所述静电释放针脚的电阻值。
在本发明的一实施例中,所述第一状态与所述半导体设备的第一模式对应,所述第二状态与所述半导体设备的第二模式对应,其中所述第一模式为工作模式,所述第二模式为非工作模式。
在本发明的一实施例中,半导体设备还包括处理器,配置为采集所述电阻检测器所检测的电阻值;以及比较所述电阻值与阈值,以确定所述静电释放针脚是否失效。
在本发明的一实施例中,半导体设备还包括处理器,配置为采集所述电阻检测器所检测的多个电阻值;使用所述多个电阻值生成电阻变化趋势线;以及根据所述电阻变化趋势线预测所述静电释放针脚的失效时间点。
在本发明的一实施例中,半导体设备还包括处理器,配置为:采集所述电阻检测器所检测的多个电阻值;使用所述多个电阻值生成电阻变化趋势线;以及根据所述电阻变化趋势线判断所述半导体设备的工艺是否异常。
在本发明的一实施例中,半导体设备还包括基座,所述电位参考点位于所述基座上。
本发明还提出一种检测半导体设备的静电释放针脚失效的方法,所述半导体设备包括用于承载晶圆的晶圆载盘以及设置在所述晶圆载盘边缘的静电释放针脚,所述方法包括以下步骤:控制所述静电释放针脚在第一状态和第二状态间运动,在所述第一状态时触碰所述晶圆,在所述第二状态时离开所述晶圆;检测处于所述第二状态的静电释放针脚的电阻值;以及比较所述电阻值与阈值,以确定所述静电释放针脚是否失效。
在本发明的一实施例中,上述方法还包括:采集所述电阻检测器所检测的多个电阻值;使用所述多个电阻值生成电阻变化趋势线;以及根据所述电阻变化趋势线预测所述静电释放针脚的失效时间点。
在本发明的一实施例中,上述方法还包括:采集所述电阻检测器所检测的多个电阻值;使用所述多个电阻值生成电阻变化趋势线;以及根据所述电阻变化趋势线判断所述半导体设备的工艺是否异常。
与现有技术相比,本发明在半导体设备中配备了电阻检测器,从而可以直接检测静电释放针脚的电阻值,进而通过电阻值判断静电释放针脚的失效情况。并且,电阻检测器在离开晶圆时才进行电阻检测,避免了检测时施加的电压对晶圆的不利影响。进一步,本发明还采集电阻检测器所检测的多个电阻值,据此生成电阻变化趋势线。通过分析电阻变化趋势线,还能预测静电释放针脚的失效时间点以及判断半导体设备的工艺是否异常。
附图说明
包括附图是为提供对本申请进一步的理解,它们被收录并构成本申请的一部分,附图示出了本申请的实施例,并与本说明书一起起到解释本申请原理的作用。附图中:
图1是本申请一实施例的半导体设备的剖面示意图。
图2是本申请一实施例的半导体设备的静电释放针脚处于第一状态的示意图。
图3是本申请一实施例的半导体设备的静电释放针脚处于第二状态的示意图。
图4是本申请一实施例的半导体设备的控制逻辑框图。
图5本申请一实施例的检测方法流程图。
图6是本申请一实施例的电阻变化趋势线示意图。
具体实施方式
为了更清楚地说明本申请的实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地,下面描述中的附图仅仅是本申请的一些示例或实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明,图中相同标号代表相同结构或操作。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排它性的罗列,方法或者设备也可能包含其他的步骤或元素。
除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
在本申请的描述中,需要理解的是,方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,在未作相反说明的情况下,这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作,因此不能理解为对本申请保护范围的限制;方位词“内、外”是指相对于各部件本身的轮廓的内外。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
此外,需要说明的是,使用“第一”、“第二”等词语来限定零部件,仅仅是为了便于对相应零部件进行区别,如没有另行声明,上述词语并没有特殊含义,因此不能理解为对本申请保护范围的限制。此外,尽管本申请中所使用的术语是从公知公用的术语中选择的,但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的,其详细含义在本文的描述的相关部分中说明。此外,要求不仅仅通过所使用的实际术语,而是还要通过每个术语所蕴含的意义来理解本申请。
应当理解,当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦接于另一个部件”或“接触另一个部件”时,它可以直接在该另一个部件之上、连接于或耦接于、或接触该另一个部件,或者可以存在插入部件。相比之下,当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦接于”或“直接接触”另一个部件时,不存在插入部件。同样的,当第一个部件被称为“电接触”或“电耦接于”第二个部件,在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦接的电感器和/或允许电流流动的其它部件,甚至在导电部件之间没有直接接触。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是,前面或下面操作不一定按照顺序来精确地执行。相反,可以按照倒序或同时处理各种步骤。同时,或将其他操作添加到这些过程中,或从这些过程移除某一步或数步操作。
本公开的实施例描述一种半导体设备,其上整合了静电释放引脚失效检测的功能,可以直接、频繁地检测静电释放引脚释放失效。
图1是本申请一实施例的半导体设备的剖面示意图。图2是图1的局部A放大示意图,示出本申请一实施例的半导体设备的静电释放针脚。参考图1和图2所示,本实施例的半导体设备100包括基座101、转轴102、轴承103和晶圆载盘104。转轴102通过轴承103设置在基座101上,晶圆载盘104设在转轴102上以便可在转轴102的带动下旋转。晶圆载盘104用于承载晶圆10。在本示例中,晶圆载盘104可为具有夹紧功能的卡盘。晶圆载盘104上设置一个或多个支架106,用于承载及夹紧晶圆10。
半导体设备100还可包括其他部件,视半导体设备100的功能而定。举例来说,半导体设备100可以是清洗设备,包括喷洒部、清洗刷以及干燥单元等部件。又如,半导体设备100可以是刻蚀设备,包括气体或液体喷嘴、输送管路以及加热装置等。
本实施例的半导体设备100还包括一个或多个静电释放针脚105,设置在晶圆载盘104边缘。更具体地,静电释放针脚105可设置在支架106上。在一个实施例中,静电释放针脚105构造为可活动的。举例来说,静电释放针脚105构造为在第一状态和第二状态间运动。如图2所示,在第一状态时,静电释放针脚105向晶圆10的方向倾斜,触碰晶圆10,从而释放晶圆10上的静电。如图3所示,在第二状态时,静电释放针脚105恢复到直立状态,离开晶圆10。
本实施例的半导体设备100还包括探针107和电阻检测器111。探针107设置在晶圆载盘104边缘,且适于接触处于第二状态的静电释放针脚105。在图2的实施例中,探针107可通过支柱109固定在支架106上。在其他实施例中,探针107可直接固定在晶圆载盘104上。参考图2所示,虚线为静电释放针脚105处于第二状态时的位置,探针107的端点位于这一位置。此时静电释放针脚105处于与晶圆10触碰的第一状态,而探针107不会接触静电释放针脚105。参考图3所示,此时静电释放针脚105处于离开晶圆10的第二状态,因此探针107会接触静电释放针脚105。
电阻检测器111耦接探针107和位于基座101上的电位参考点,以检测静电释放针脚105的电阻值。静电释放针脚105通过导电路径107连通基座101。电阻检测器111与探针107及静电释放针脚105组合闭合回路。电阻检测器111典型地向回路中施加电流,并检测电阻检测器111两端的电压,来确定静电释放针脚105的电阻值。电阻检测器111耦接探针107作为半导体设备100的一部分,常态地布置在半导体设备100上,以便能够在不拆卸静电释放针脚105的情况下进行检测。
在一个实施例中,静电释放针脚105的状态与半导体设备100的工作模式相对应。举例来说,前述的第一状态与半导体设备100的第一模式对应,第二状态与半导体设备100的第二模式对应。由此,半导体设备100可以决定进行静电释放的时机。举例来说,第一模式为工作模式,在此模式下,半导体设备100正常工作,例如进行清洗、刻蚀等。第二模式为非工作模式,半导体设备100停止工作。可以理解,第一模式和第二模式还可以是其他模式,根据半导体设备100的工作需求而定。静电释放针脚105的每个状态可以与半导体设备100的一个或多个模式对应。当半导体设备100处于第二模式、静电释放针脚105处于第二状态时,电阻检测器111可检测到静电释放针脚105的电阻值,且不会影响半导体设备100正常的运作。
图4是本申请一实施例的半导体设备的控制逻辑框图。参考图4所示,半导体设备100的控制逻辑可包括电阻检测器111、处理器112和控制器113。控制器113用于控制半导体设备的运作,包括但不限于旋转、流体输送、喷射等。在一个实施例中,控制器113通过驱动机构(图未示)带动静电释放针脚105的前述的第一状态和第二状态间运动。处理器112耦接电阻检测器111。在一个实施例中,处理器112配置为采集电阻检测器111所检测的电阻值,并比较电阻值与预先设置的阈值,以确定静电释放针脚是否失效。当电阻值小于阈值时,认为静电释放针脚105有效。当电阻值大于或等于阈值时,认为静电释放针脚105失效。
处理器112和控制器113布置在半导体设备上,可以是单独的器件,也可以是整合在一起的器件。使用此实施例的控制逻辑,半导体设备100可以在开始工作前、工作过程中和/或工作结束后,命令电阻检测器111进行检测。
处理器112采集电阻值的频率可以根据需要来定。举例来说,可以每个几分钟采集一次电阻值。
前述用于比较的电阻值的阈值,可根据不同的设备来确定。举例来说,阈值可以在几十千欧(kΩ)到几兆欧(MΩ)之间。
在另一实施例中,处理器还配置为采集电阻检测器所检测的多个电阻值,并使用这些多个电阻值生成电阻变化趋势线。进一步,处理器配置为根据电阻变化趋势线预测静电释放针脚的失效时间点。图6是本申请一实施例的电阻变化趋势线示意图。参考图6所示,可以在多个时间点采集电阻值,在坐标系中拟合得到电阻变化趋势线S1(实线部分),并可据此得到之后的预测趋势线S2(虚线部分)。在趋势线S2上标记电阻值的阈值,即可得到对应的静电释放针脚105的失效时间点。图6的趋势线仅是示意,在各种情况下,趋势线可能的斜率可能会有变化,趋势线也可能不是平滑的。
在另一实施例中,处理器还配置为根据电阻变化趋势线判断半导体设备的工艺是否异常。例如,当电阻变化趋势线的斜率高于阈值时,表明半导体工艺可能异常,致使静电释放针脚105的电阻迅速提高。
图5是本申请一实施例的检测方法流程图。此检测方法可在图1所示的半导体设备中实施。参考图5所示,本实施例的方法包括以下步骤:
在步骤501,控制静电释放针脚在第一状态和第二状态间运动,在第一状态时触碰晶圆,在第二状态时离开晶圆。
在步骤502,检测处于第二状态的静电释放针脚的电阻值。
在步骤503,比较所电阻值与阈值,以确定静电释放针脚是否失效。
在步骤504,使用多个电阻值生成电阻变化趋势线。
在步骤505,分析电阻变化趋势线。例如根据电阻变化趋势线预测静电释放针脚的失效时间点,或者根据电阻变化趋势线判断半导体设备的工艺是否异常。
本方法的其他细节可参考前文的描述,在此不再展开。
上文已对基本概念做了描述,显然,对于本领域技术人员来说,上述发明披露仅仅作为示例,而并不构成对本申请的限定。虽然此处并没有明确说明,本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议,所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时,本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此,应强调并注意的是,本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外,本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
同理,应当注意的是,为了简化本申请披露的表述,从而帮助对一个或多个发明实施例的理解,前文对本申请实施例的描述中,有时会将多种特征归并至一个实施例、附图或对其的描述中。但是,这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上,实施例的特征要少于上述披露的单个实施例的全部特征。
一些实施例中使用了描述成分、属性数量的数字,应当理解的是,此类用于实施例描述的数字,在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明,“大约”、“近似”或“大体上”表明所述数字允许有±20%的变化。相应地,在一些实施例中,说明书和权利要求中使用的数值参数均为近似值,该近似值根据个别实施例所需特点可以发生改变。在一些实施例中,数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值,在具体实施例中,此类数值的设定在可行范围内尽可能精确。
虽然本申请已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本申请,在没有脱离本申请精神的情况下还可作出各种等效的变化或替换,因此,只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (10)

1.一种半导体设备,包括:
晶圆载盘,用于承载晶圆;
静电释放针脚,设置在所述晶圆载盘边缘,所述静电释放针脚构造为在第一状态和第二状态间运动,在所述第一状态时触碰所述晶圆,在所述第二状态时离开所述晶圆;
探针,设置在所述晶圆载盘边缘,且适于接触处于所述第二状态的静电释放针脚;以及
电阻检测器,耦接所述探针和电位参考点,以检测所述静电释放针脚的电阻值。
2.如权利要求1所述的半导体设备,其特征在于,所述第一状态与所述半导体设备的第一模式对应,所述第二状态与所述半导体设备的第二模式对应,其中所述第一模式为工作模式,所述第二模式为非工作模式。
3.如权利要求1所述的半导体设备,其特征在于,还包括处理器,配置为:
采集所述电阻检测器所检测的电阻值;
比较所述电阻值与阈值,以确定所述静电释放针脚是否失效。
4.如权利要求1所述的半导体设备,其特征在于,还包括处理器,配置为:
采集所述电阻检测器所检测的多个电阻值;
使用所述多个电阻值生成电阻变化趋势线;以及
根据所述电阻变化趋势线预测所述静电释放针脚的失效时间点。
5.如权利要求1所述的半导体设备,其特征在于,还包括处理器,配置为:
采集所述电阻检测器所检测的多个电阻值;
使用所述多个电阻值生成电阻变化趋势线;以及
根据所述电阻变化趋势线判断所述半导体设备的工艺是否异常。
6.如权利要求1所述的半导体设备,其特征在于,还包括基座,所述电位参考点位于所述基座上。
7.一种检测如权利要求1-6任一项所述的半导体设备的静电释放针脚失效的方法,其特征在于,包括:
控制所述静电释放针脚在第一状态和第二状态间运动,在所述第一状态时触碰晶圆,在所述第二状态时离开所述晶圆;
检测处于所述第二状态的静电释放针脚的电阻值;以及
比较所述电阻值与阈值,以确定所述静电释放针脚是否失效。
8.一种检测半导体设备的静电释放针脚失效的方法,所述半导体设备包括用于承载晶圆的晶圆载盘以及设置在所述晶圆载盘边缘的静电释放针脚,所述方法包括以下步骤:
控制所述静电释放针脚在第一状态和第二状态间运动,在所述第一状态时触碰所述晶圆,在所述第二状态时离开所述晶圆;
检测处于所述第二状态的静电释放针脚的电阻值;以及
比较所述电阻值与阈值,以确定所述静电释放针脚是否失效。
9.如权利要求8所述的方法,其特征在于,还包括:
采集电阻检测器所检测的多个电阻值;
使用所述多个电阻值生成电阻变化趋势线;以及
根据所述电阻变化趋势线预测所述静电释放针脚的失效时间点。
10.如权利要求8所述的方法,其特征在于,还包括:
采集电阻检测器所检测的多个电阻值;
使用所述多个电阻值生成电阻变化趋势线;以及
根据所述电阻变化趋势线判断所述半导体设备的工艺是否异常。
CN202110155890.3A 2021-02-04 2021-02-04 检测半导体设备的静电释放针脚失效的方法及半导体设备 Active CN112967955B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110155890.3A CN112967955B (zh) 2021-02-04 2021-02-04 检测半导体设备的静电释放针脚失效的方法及半导体设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110155890.3A CN112967955B (zh) 2021-02-04 2021-02-04 检测半导体设备的静电释放针脚失效的方法及半导体设备

Publications (2)

Publication Number Publication Date
CN112967955A CN112967955A (zh) 2021-06-15
CN112967955B true CN112967955B (zh) 2023-09-19

Family

ID=76273898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110155890.3A Active CN112967955B (zh) 2021-02-04 2021-02-04 检测半导体设备的静电释放针脚失效的方法及半导体设备

Country Status (1)

Country Link
CN (1) CN112967955B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3004263U (ja) * 1994-05-16 1994-11-08 東京電子交易株式会社 静電破壊試験装置
JPH06338463A (ja) * 1993-05-28 1994-12-06 Toshiba Corp 半導体製造装置
TW429569B (en) * 1999-08-13 2001-04-11 United Microelectronics Corp Packaging structure having electrostatic discharge protection resistor
KR20060077667A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 반도체 웨이퍼의 정전척
JP2008251574A (ja) * 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd 静電チャック及びその製造方法ならびに半導体装置の製造方法
CN201490168U (zh) * 2009-04-03 2010-05-26 中茂电子(深圳)有限公司 具有静电放电装置的探针检测机台
JP2011211060A (ja) * 2010-03-30 2011-10-20 Hitachi Kokusai Denki Engineering:Kk 半導体ウェーハ抵抗率測定装置
CN102298101A (zh) * 2010-06-24 2011-12-28 神基科技股份有限公司 总线连接检测装置
CN103278693A (zh) * 2013-06-03 2013-09-04 上海宏力半导体制造有限公司 一种探针接触电阻测量方法
TW201344205A (zh) * 2012-04-23 2013-11-01 Shinetsu Handotai Kk C-v特性測定系統及c-v特性測定方法
CN105448793A (zh) * 2014-06-12 2016-03-30 北京北方微电子基地设备工艺研究中心有限责任公司 一种半导体加工设备
CN106158680A (zh) * 2015-04-02 2016-11-23 展讯通信(上海)有限公司 一种芯片封装结构检测系统
CN107946297A (zh) * 2017-11-16 2018-04-20 长江存储科技有限责任公司 静电放电保护电路、集成电路芯片及电子设备
JP2018096823A (ja) * 2016-12-13 2018-06-21 日立化成株式会社 静電気耐性評価方法及びその装置
JP2019176080A (ja) * 2018-03-29 2019-10-10 株式会社東京精密 導通検査装置、プローバ、及び除電装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498824B2 (en) * 2006-08-22 2009-03-03 Formfactor, Inc. Method and apparatus for making a determination relating to resistance of probes
US8310259B2 (en) * 2008-02-01 2012-11-13 International Business Machines Corporation Silicon carrier space transformer and temporary chip attach burn-in vehicle for high density connections

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338463A (ja) * 1993-05-28 1994-12-06 Toshiba Corp 半導体製造装置
JP3004263U (ja) * 1994-05-16 1994-11-08 東京電子交易株式会社 静電破壊試験装置
TW429569B (en) * 1999-08-13 2001-04-11 United Microelectronics Corp Packaging structure having electrostatic discharge protection resistor
KR20060077667A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 반도체 웨이퍼의 정전척
JP2008251574A (ja) * 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd 静電チャック及びその製造方法ならびに半導体装置の製造方法
CN201490168U (zh) * 2009-04-03 2010-05-26 中茂电子(深圳)有限公司 具有静电放电装置的探针检测机台
JP2011211060A (ja) * 2010-03-30 2011-10-20 Hitachi Kokusai Denki Engineering:Kk 半導体ウェーハ抵抗率測定装置
CN102298101A (zh) * 2010-06-24 2011-12-28 神基科技股份有限公司 总线连接检测装置
TW201344205A (zh) * 2012-04-23 2013-11-01 Shinetsu Handotai Kk C-v特性測定系統及c-v特性測定方法
CN103278693A (zh) * 2013-06-03 2013-09-04 上海宏力半导体制造有限公司 一种探针接触电阻测量方法
CN105448793A (zh) * 2014-06-12 2016-03-30 北京北方微电子基地设备工艺研究中心有限责任公司 一种半导体加工设备
CN106158680A (zh) * 2015-04-02 2016-11-23 展讯通信(上海)有限公司 一种芯片封装结构检测系统
JP2018096823A (ja) * 2016-12-13 2018-06-21 日立化成株式会社 静電気耐性評価方法及びその装置
CN107946297A (zh) * 2017-11-16 2018-04-20 长江存储科技有限责任公司 静电放电保护电路、集成电路芯片及电子设备
JP2019176080A (ja) * 2018-03-29 2019-10-10 株式会社東京精密 導通検査装置、プローバ、及び除電装置

Also Published As

Publication number Publication date
CN112967955A (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
KR101604993B1 (ko) 정전 용량 감지 특징을 갖는 정전 척 조립체 및 관련 작동 방법
CN103098195B (zh) 用于利用升降销静电解除卡紧的极区
US20080285202A1 (en) In situ monitoring of wafer charge distribution in plasma processing
US7362116B1 (en) Method for probing impact sensitive and thin layered substrate
KR102606005B1 (ko) 처리 장치, 처리 방법 및 기억 매체
US20150160280A1 (en) Self-detection method utilizing an ion generating device to dissipate electrostatic capacity
KR20170037841A (ko) 처리액 공급 장치 및 처리액 공급 장치의 운용 방법 그리고 기억 매체
WO1999048148A1 (en) Method and apparatus for predicting failure of an electrostatic chuck
US20180059168A1 (en) Diagnosing an abnormal state of a substrate-processing apparatus
WO2008041678A1 (fr) Appareil de test de carte et procédé de test de carte
CN112967955B (zh) 检测半导体设备的静电释放针脚失效的方法及半导体设备
US6906341B2 (en) Probe needle test apparatus and method
WO2015163036A1 (ja) 荷電粒子線装置及びその帯電除去方法
US20070076942A1 (en) Semiconductor device manufacturing system
JP2014036055A (ja) 基板洗浄装置および基板洗浄ユニット
TW201137368A (en) Monitoring device for electrostatic eliminator, monitoring method for electrostatic eliminator and monitoring program for electrostatic eliminator
JP6316703B2 (ja) 基板処理装置および基板処理方法
WO2020170201A1 (en) Probe structure for micro device inspection
KR20100110812A (ko) 캐리어 헤드에 대한 작업편의 존재를 검출하는 방법
JP2003100821A (ja) ウェハーの検査システムおよび検査方法
JP7390217B2 (ja) 基板処理装置および導電性配管劣化度合い判定方法
JP7403362B2 (ja) 基板処理方法および基板処理装置
JPH07263529A (ja) 静電吸着装置
KR20090013940A (ko) 블레이드 및 이를 구비하는 기판 이송 장치
KR102257429B1 (ko) 기판 처리 장치 및 기판 처리 장치의 부품 검사 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant