KR20010055261A - 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법 - Google Patents

볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법 Download PDF

Info

Publication number
KR20010055261A
KR20010055261A KR1019990056415A KR19990056415A KR20010055261A KR 20010055261 A KR20010055261 A KR 20010055261A KR 1019990056415 A KR1019990056415 A KR 1019990056415A KR 19990056415 A KR19990056415 A KR 19990056415A KR 20010055261 A KR20010055261 A KR 20010055261A
Authority
KR
South Korea
Prior art keywords
circuit board
clamp
semiconductor chip
conductive
wire
Prior art date
Application number
KR1019990056415A
Other languages
English (en)
Other versions
KR100377469B1 (ko
Inventor
김태일
김희철
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR10-1999-0056415A priority Critical patent/KR100377469B1/ko
Publication of KR20010055261A publication Critical patent/KR20010055261A/ko
Application granted granted Critical
Publication of KR100377469B1 publication Critical patent/KR100377469B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지의 와이어 본딩용 클램프 및 이를 이용한 와이어 본딩 검사 방법에 관한 것으로, 반도체 패키지의 제조공정 중의 와이어 본딩시, 클램프의 접지용 돌기가 그라운드용 솔더볼 랜드에 접촉되도록 한 상태로 WBMS를 상태로 와이어 본딩된 반도체 패키지의 와이어 본딩 불량을 검사하는 것에 의해 와이어 본딩 검사의 정확성을 기여하고, 또한, 인적, 물적, 시간적 손실을 발생 시켜 생산성 및 제품의 신뢰성를 향상할 수가 있다.
본 발명의 와이어 본딩용 클램프는, 와이어 본딩작업중에, 와이어로 본딩되는 본드 핑거를 제외한 수지 기판의 상면부를 그 하부면이 프레싱함으로써 회로 기판을 고정,지지하기 위한 클램프에 있어서, 상기 클램프의 상기 하부면 전체에 걸쳐 어레이상으로 전도성 돌기가 형성되어 상기 적어도 하나 이상의 전도성 돌기가 상기 수지 기판의 적어도 하나의 그라운드용 솔더볼 랜드와 전기적으로 접속되는 것을 특징으로 한다.

Description

볼 그리드 어레이반도체 패키지의 와이어 본딩용 클램프 및 이를 이용한 와이어 본딩 검사 방법{Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same}
본 발명은 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩용 클램프 및 이를 이용한 와이어 본딩 검사 방법에 관한 것으로, 더욱 상세하게는, 볼 그리드 어레이 반도체 패키지의 제조공정 중의 와이어 본딩시, 그라운드용 클램프(Clamp)를 사용하여 와이어 본딩 모니터링 시스템(Wire Bonding Monitoring System, 이하, WBMS라 함)에 의해 와이어 본딩된 반도체 패키지의 와이어 본딩 불량을 검사할 수 있는 볼 그리드 어레이( Ball Grid Array) 반도체 패키지의 와이어본딩용 클램프 및 이를 이용한 와이어 본딩 검사 방법에 관한 것이다.
최근, 반도체칩의 급속한 고집적 소형화 및 고성능화 추세에 따라 전자 기기나 가전 제품들도 소형화 및 고성능화되어 가고 있으므로, 이러한 추세에 따라 반도체 패키지에 있어서도 고집적 소형화 및 고성능화된 반도체 칩의 성능이 최적하게 구현될 수 있도록 우수한 전기적 성능, 고방열성 및 입출력 단자 수의 대용량화가 요구되고 있다.
이러한 요구에 부응하여, 근년들어, 볼 그리드 어레이(BGA : Ball Grid Array) 반도체 패키지가 각광받고 있다. 이러한 BGA 반도체 패키지는 인쇄회로기판을 이용함으로써 전체적인 전기 회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운드 본딩 영역을 용이하게 도입할 수 있으므로 우수한 전기적 성능을 발현시키기에 용이하며, 입출력 단자수의 설계시 QFP(Quad Flat Package)의 경우보다 여유있는 간격으로 훨씬 많은 입출력 단자수를 제공할 수 있어서 패키지의 소형화에 적합한 장점을 갖고 있다.
도 1a 및 1b는, 상기한 바와 같은 BGA 반도체 패키지의 제조에 이용되는 통상적인 인쇄회로기판(10)의 평면도 및 저면도로서, 도시된 바와 같이, 볼 그리드 어레이 용 인쇄회로기판(10)은, 열경화성 수지 기판(도면 부호 미부여)과, 수지 기판의 상하면에 소정의 회로 패턴을 이루는 다수의 도전성 트레이스(12)와, 수지 기판(11) 상면 중앙부의 반도체칩 탑재부(16)와, 수지 기판(11) 상하면의 다수의 도전성 트레이스(12)를 상호간에 각각 전기적으로 연결하는 다수의 도전성 비아홀(13)과, 수지 기판(11) 하면의 다수의 도전성 트레이스(12)에 각각 형성되는다수의 솔더볼 랜드(14)와, 수지 기판(11) 상면 일측 코너부로부터 반도체칩 탑재부(16)까지 용융된 몰딩 컴파운드의 유입로가 되는 도전성 금속 박막으로 형성되는 몰드 런너 게이트(17)와, 다수의 도전성 트레이스(12)의 반도체칩 탑재부(16)에 인접한 단부 및 솔더볼 랜드(14)를 제외한 전 영역상에 코팅되어 다수의 도전성 트레이스(12) 상호간을 절연시킴과 아울러 유해한 외부 환경으로부터 보호하는 비도전성인 솔더 마스크(15)로 구성되며, 상기한 인쇄회로기판(10′)의 몰드 런너 게이트(17)는 소정의 그라운드용 도전성 트레이스(22)를 경유하여 반도체칩 탑재부(16) 외주연에 형성되는 그라운드용 링(25)에 전기적으로 연결되어 있다.
한편, 이러한 인쇄 회로 기판을 구비하여 반도체 패키지가 제조되는 과정중 반도체 칩(도시되지 않음)과 상기 인쇄 회로 기판의 도전성 트레이스(12)는 서로 전도성 와이어(도시되지 않음)에 의해 본딩이 이루어지게 되는데 이때 상기 그라운드 링(25)에 연결된 게이트(17)가 중요한 역할을 한다.
이를 좀더 도 2를 참조하여, 자세히 설명하면 반도체 칩과 수지회로인쇄 회로 기판의 도전성 트레이스(12)을 전도성 와이어(23)로 연결시키는 제조 공정중에 상기 전도성 와이어의 적절한 본딩 여부를 판단하여야 하는데, 이때, 상기 게이트(17)가 중요한 역할을 한다는 것이다. 즉, 상기 와이어 본딩의 적절한 본딩 및 개방 상태를 감지하는 장치로서 보통 WBMS을 이용하게 되는데 상기 WBMS의 접지선(18)은 반도체 칩과 인쇄 회로 기판의 도전성 트레이스(12)가 전도성 와이어로 본딩되는 동안 상기 게이트(17)에 항상 접지되어 있다. 이와 같이 WBMS의 접지선(18)이 게이트(17)에 연결되어 있음으로서 전도성 와이어(23)가 도전성 트레이스(12)과 반도체 칩을 적절히 본딩하고 있는지의 여부를 판단하게 되는데 이것의 원리를 간단히 설명하면 다음과 같다.
도 2에 도시된 바와 같이, WBMS의 접지선(18)을 상기 게이트(17)에 연결하면 그라운드 링(25)(도 1a 참조), WBMS의 접지선(18)이 연결된 게이트(17)는 서로 통전되어 그라운드 상태가 된다. 그 상태에서 상기 WBMS의 캐필러리(CP)의 전도성 와이어(23)로 반도체 칩(1)의 다수의 본드 패드(도시하지 않음) 및 다수의 도전성 트레이스(12)를 순차적으로 왕복하면서 본딩하게 되면 각 상태에 따라 일정하게 출력되어야 할 전기 저항 또는 전류값이 상기 WBMS에 의해 검사되며 그 검사된 값을 상기 WBMS에 미리 프로그램된 값과 비교함으로서 와이어의 본딩 불량 여부를 판단하게 되는 것이다.
도 3은 도 1과는 다른 형태의 기판의 하부에 열도체가 형성된 BGA 반도체 패키지의 제조에 이용되는 인쇄회로기판의 단면도로서, 이를 참조하여 그 구조를 간단히 설명하기로 한다.
중앙부에 웰지역(42)이 형성된 수지 기판(11)과; 상기한 수지 기판(11)의 상면에 소정의 회로 패턴을 이루는 다수의 도전성 트레이스(12)와; 수지 기판(11) 상면의 다수의 도전성 트레이스(12)에 각각 형성되는 다수의 솔더볼 랜드(14)와; 상기한 수지 기판(11) 상면의 회로 패턴상에 코팅되어 상기한 다수의 도전성 트레이스 상호간을 절연 및 보호하는 솔더 마스크(15)와; 접착층(38)을 개재하여 상기 회로 기판의 하면에, 상기 회로기판의 동일한 직선거리로 부착되며, 보호층(40)이 형성된 반대쪽면은 외부에 노출되어 있는 열도체(34)와; 상기 회로 기판(11)의 칩 탑재부인 상기 회로 기판의 웰(42) 지역내의 상기 열도체(34)의 상면 중앙부에 접착제(36)을 개재하여 부착되며 와이어(23)에 의해 상기 도전성 트레이스(12)와 전기적으로 결합되어 있는 반도체 칩(1)으로 구성되어 있다.
하지만, 도 3에서와 같은 인쇄회로 기판에서는 칩 탑재부인 웰 지역내인 열도체(34)의 상면 중앙부에는 흑화(Black Oxidized) 처리되어 있음으로, 반도체 칩(1)이 탑재되는 부위가 전기적 도통이 되지 않은 격리부분으로 되어 있어 전기적 신호에 의해 와이어 본딩된 반도체 칩(1)과 각 도전성 트레이스(12) 사이의 전기적 도통이 되지 않기 때문에, 도 2에서의 WBMS를 사용하여 와이어 본딩검사를 수행할 수 없게 된다. 따라서, 와이어 본딩 작업자가 600EA 이상인 와이어의 불량 검사를 시각적으로 검사할 수 밖에 없음으로 와이어 본딩 검사의 정확성을 기여하지 못하고, 또한, 인적, 물적, 시간적 손실을 발생 시켜 생산성 및 제품의 신뢰도를 약화시키는 문제점이 있었다.
따라서 본 발명은 첫 번째 목적은 와이어 본딩시, 하부에 접지용 돌기가 형성된 그라운드용 클램프(Clamp)를 사용하여 WBMS에 의해 와이어 본딩된 반도체 패키지의 와이어 본딩 불량을 용이하게 검사할 수 있는 볼 그리드 어레이( Ball Grid Array) 반도체 패키지의 와이어 본딩 검사 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 와이어 본딩시, 상기 첫 번째 목적을 위한 와이어 본딩용 클램프를 제공하는 것에 있다.
도 1a 및 도 1b 는 종래의 BGA 반도체 패키지의 제조에 이용되는 통상적인 인쇄회로기판(10′)의 평면도 및 저면도이다.
도 2 는 종래의 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩시, 반도체 패키지의 와이어 본딩 검사 방법을 나타낸 도면이다.
도 3 은 도 1과는 다른 형태의 BGA 반도체 패키지의 제조에 이용되는 인쇄회로기판의 단면도이다.
도 4는 본 발명에 따라 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩시, 저면에 도전성의 접지용 돌기가 형성된 클램프(20)를 프레싱한 상태를 나타낸 도면이다.
도 5 는 본 발명에 따라 와이어 본딩된 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩 방법과 와이어 본딩된 반도체 패키지의 검사 방법을 나타낸 도면이다.
- 도면중 주요부에 대한 부호의 설명 -
1 ; 칩 10 ; 인쇄회로 기판
2 ; 본드 패드 3 ; 본드 핑거
11 ; 수진기판 12 ; 도전성 트레이스
13 ; 도전성 비아홀 14 ; 솔더볼 랜드
15 ; 솔더마스크 16 ; 반도체칩 탑재부
17 ; 몰드 런너 게이트 18 ; 접지선
20 ; 클램프 21 ; 접지용 돌기
22 ; 그라운드용 도전성 트레이스 24 ; 그라운드용 솔더볼랜드
34 ; 열도체 36 ; 접착제
38 ; 접착층 40 ; 보호층
42 ; 웰지역
상기한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명에 따른 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩 검사 방법은, 수지기판 상면 중앙부의 반도체 칩 탑재판에 반도체 칩이 탑재되고, 상기 반도체 칩 탑재판으로부터 일정거리 이격해서 형성된 상기 수지기판 상면의 다수의 도전성 트레이스에 적어도 하나의 그라운드용 솔더볼 랜드가 형성되어 있는 회로기판을 제공하는 단계와, 일측에는 접지선을 가지며, 타측에는 캐필러리를 갖는 WBMS를 제공하는 단계와, 하부면 전체에 걸쳐 어레이상으로 다수의 전도성 돌기가 형성되어, 상기 전도성 돌기가 형성된 하부면이 상기 와이어로 본딩되는 본드 핑거를 제외한 상기 수지 기판의 상면부를 눌러줌으로써 회로 기판을 고정,지지하기 위한 클램프를 제공하는 단계와, 상기 WBMS의 접지선을 상기 클램프로 연결하고 상기 전도성 돌기가 형성된 하부면이 상기 와이어로 본딩되는 본드 핑거를 제외한 상기 수지 기판의 상면부를 눌러주어 상기 다수의 전도성 돌기부가 상기 적어도 하나의 그라운드용 솔더볼 랜드와 전기적으로 접속하는 단계와, 상기 WBMS의 캐필러리의 전도성 와이어로 반도체 칩과 회로기판의 다수의 본드 핑거를 순차적으로 왕복하면서 각각 본딩하되, 작업도중, 각각의 와이어 본딩된 상태에 따라 일정하게 출력되어야 할 전기 저항 또는 전류값을 상기 WBMS의해 검사하는 것에 의해 와이어의 본딩 불량 여부를 판단하는 단계로 구성된다.
또한, 상기한 바와 같은 본 발명의 목적을 달성하기 위한 볼 그리드 어레이(Ball Grid Array) 반도체 패키지 와이어 본딩용 클램프는, 수지기판 상면 중앙부의 반도체 칩 탑재판에 반도체 칩이 탑재되고, 상기 반도체 칩 탑재판으로부터 일정거리 이격해서 형성된 상기 수지기판 상면의 다수의 도전성 트레이스에 적어도 하나의 그라운드용 솔더볼 랜드가 형성되어 있는 회로기판를 와이어 본딩하기 위해, 상기 와이어로 본딩되는 본드 핑거 및 상기 반도체칩을 제외한 상기 수지 기판의 상면부를 그 하부면이 프레싱함으로써 회로 기판을 고정,지지하기 위한 클램프에 있어서,
상기 클램프의 상기 하부면 전체에 걸쳐 어레이상으로 다수의 전도성 돌기가 형성되어 상기 적어도 하나 이상의 전도성 돌기가 상기 수지 기판의 적어도 하나의 그라운드용 솔더볼 랜드와 전기적으로 접속되는 것을 특징으로 한다.
상기 전도성 돌기는 라운드(round) 형, 원주형 돌기, 또는 삼각뿔형등의 형상이 가능하다.
이하, 본 발명을 첨부 도면을 참조하여 더욱 상세히 설명하기로 한다.
도 4는 본 발명에 따라 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩을 위하여 회로 기판(11)상에, 인쇄회로 기판을 와이어 본딩시, 그 상면에서 고정 지지하기 위하여, 저면에 도전성의 접지용 돌기(21)가 형성된 클램프(20)를 프레싱한 상태를 나타낸 도면으로서, 여기에 도시된 BGA 반도체 패키지의 제조에 이용되는 인쇄회로기판은 상술한 도 3에서 설명한 인쇄회로 기판과는, 수지 기판(11) 상면의 다수의 도전성 트레이스(12)에 각각 형성되는 다수의 솔더볼 랜드가 적어도 하나이상의 그라운드용 솔더볼 랜드(24)를 갖는 점을 제외하고는 실질적으로 동일함으로 더 이상의 부연 설명은 생략하기로 하며, 인쇄회로 기판(11) 상면이 클램프(20)에 의해 클램핑시 접촉되는 상태에 대해 설명하기로 한다.
도 4에 도시된 바와 같이, 본 발명에 의한 클램프(20)의 접지용 돌기(21)는 클램프(20)의 하면에 전체에 걸쳐 어레이 형태로 배열되고, 솔더 볼 랜드(14)의 폭보다 상당히 작게 형성되어 있음으로 클램핑시, 다수의 접지용 돌기(21)가 수지 기판 (11)상면의 솔더볼 랜드(14)의 오목부내로 압입되어 솔더볼 랜드(14)와 접촉하게 되고 최소한 하나 이상의 그라운드 솔더볼 랜드(24)와 접촉하게 되어 접지시킬 수 있게 되는 것이다.
또한, 상기 접지용 돌기(21)는 클램핑 에어리어 전역에 형성할 수 있음으로 전체적인 클램핑의 균형을 맞출 수가 있다. 또, 와이어 본딩 작업시, 인덱싱(Indexing)의 차이나, 인쇄 회로 기판의 종류에 따라 그라운드 용 솔더볼 랜드(24)의 위치가 변경되더라도, 접지용 돌기(21)가 클램핑 에어리어 전역에 걸쳐 형성되어 있음으로, 클램프를 변경할 필요가 없는 장점이 있다.
또한, 접지용 돌기의 재질로는 금속 또는 도전성 재료와 같은 전기적 도통이 가능한 모든 물질이 가능하며, 그 형상은 제한 적인 것은 아니나, 그라운드용 솔더볼 랜드(24)와의 접촉이 용이하도록 라운드형, 원주형, 직사각형 또는 삼각뿔형이 바람직하다.
또한, 본 발명에 있어, 상기 열도체의 유무는 선택적이며, 도시되지 않아지만, 열도체 없이 수지기판 상면 중앙부의 반도체 칩 탑재판에 반도체 칩을 탑재하고, 상기 반도체 칩 탑재판으로부터 일정거리 이격해서 형성된 상기 수지기판 상면의 다수의 도전성 트레이스에 적어도 하나의 그라운드용 솔더볼 랜드를 형성시킨 회로기판을 사용하여도 무방하다.
도 5는 본 발명에 따라 와이어 본딩된 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩 방법과 와이어 본딩된 반도체 패키지의 검사 방법을 나타낸 도면으로서, 이를 상세히 설명하면 다음과 같다.
우선, WBMS 일측의 접지선(18)을 클램프(20)로 전기적으로 연결하면, 도 4에 도시한 바와 같이, 클램프(20)의 접지용 돌기(21)가 그라운드용 솔더볼 랜드(24)에 접촉되어 있음으로 이들은 서로 통전되어 항상 접지된 상태가 된다.
이와 같이 접지된 상태에서, 상기 WBMS의 타측의 전기적으로 연결된 캐필러리(CP)의 전도성 와이어로 반도체 칩(1)의 다수의 본드 패드(30)와 및 수지회로기판(11)의 다수의 본드 핑거(32)를 순차적으로 왕복하면서 본딩하게 되며, 이러한 본딩 작업도중에 와이어 본딩 상태에 따라 일정하게 출력되어야 할 전기 저항 또는 전류값이 상기 WBMS의해 검사되며 그 검사된 값을 상기 WBMS에 미리 프로그램된 값과 비교함으로서 와이어의 본딩 불량 여부를 판단하게 되는 것이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 상술한 바와 같이, 볼 그리드 어레이 반도체 패키지의 제조공정 중의 와이어 본딩시, 클램프의 접지용 돌기가 그라운드용 솔더볼 랜드에 접촉되도록 한 상태로 WBMS를 상태로 와이어 본딩된 반도체 패키지의 와이어 본딩 불량을 검사하는 것에 의해 와이어 본딩 검사의 정확성을 기여하고, 또한, 인적, 물적, 시간적손실을 발생 시켜 생산성 및 제품의 신뢰성를 향상할 수 있는 효과가 있다.

Claims (6)

  1. 수지기판 상면 중앙부의 반도체 칩 탑재판에 반도체 칩이 탑재되고, 상기 반도체 칩 탑재판으로부터 일정거리 이격해서 형성된 상기 수지기판 상면의 다수의 도전성 트레이스에 적어도 하나의 그라운드용 솔더볼 랜드가 형성되어 있는 회로기판을 와이어 본딩하기 위해, 상기 와이어로 본딩되는 본드 핑거 및 상기 반도체칩을 제외한 상기 수지 기판의 상면부를 그 하부면이 프레싱함으로써 회로 기판을 고정,지지하기 위한 클램프에 있어서,
    상기 클램프의 상기 하부면 전체에 걸쳐 어레이상으로 다수의 전도성 돌기가 형성되어 상기 적어도 하나 이상의 전도성 돌기가 상기 수지 기판의 적어도 하나의 그라운드용 솔더볼 랜드와 전기적으로 접속되는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩용 클램프.
  2. 청구항 1에 있어서, 상기회로 기판이 중앙부에 웰 지역이 형성된 수지기판상면의 다수의 도전성 트레이스에 각각 형성되는 적어도 하나의 그라운드용 솔더볼 랜드를 갖는 다수의 솔더볼 랜드와, 상기한 수지 기판 상면의 회로 패턴상에 코팅되어 상기한 다수의 도전성 트레이스 상호간을 절연 및 보호하는 솔더 마스크와, 접착층을 개재하여 상기 회로 기판 하면에, 상기 회로기판의 동일한 직선거리로 부착되며, 보호층이 형성된 반대쪽 면은 외부에 노출되어 있는 열전도체와, 상기 회로 기판의 칩 탑재부인 상기 회로 기판의 웰 지역내인 상기 열도체의 상면 중앙부에 부착되는 반도체 칩으로 구성되는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩용 클램프.
  3. 청구항 1 또는 2에 있어서, 상기 전도성 돌기는 라운드(round) 형, 원주형 돌기, 또는 삼각뿔형의 형상인 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프.
  4. 수지기판 상면 중앙부의 반도체 칩 탑재판에 반도체 칩이 탑재되고, 상기 반도체 칩 탑재판으로부터 일정거리 이격해서 형성된 상기 수지기판 상면의 다수의 도전성 트레이스에 적어도 하나의 그라운드용 솔더볼 랜드가 형성되어 있는 회로기판을 제공하는 단계와;
    일측에는 접지선을 가지며, 타측에는 캐필러리를 갖는 WBMS를 제공하는 단계와,
    하부면 전체에 걸쳐 어레이상으로 다수의 전도성 돌기가 형성되어, 상기 전도성 돌기가 형성된 하부면이 상기 와이어로 본딩되는 본드 핑거 및 반도체 칩을 제외한 상기 수지 기판의 상면부를 눌러줌으로써 회로 기판을 고정,지지하기 위한 클램프를 제공하는 단계와,
    상기 WBMS의 접지선을 상기 클램프로 연결하고 상기 전도성 돌기가 형성된 하부면이 상기 와이어로 본딩되는 본드 핑거를 제외한 상기 수지 기판의 상면부를 눌러주어 상기 다수의 전도성 돌기부가 상기 적어도 하나의 그라운드용 솔더볼 랜드와 전기적으로 접속하는 단계와,
    상기 WBMS의 캐필러리의 전도성 와이어로 반도체 칩과 회로기판의 다수의 본드 핑거를 순차적으로 왕복하면서 각각 본딩하되, 작업도중, 각각의 와이어 본딩된 상태에 따라 일정하게 출력되어야 할 전기 저항 또는 전류값을 상기 WBMS로 검사하는 것에 의해 와이어의 본딩 불량 여부를 판단하는 단계로 구성되는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩검사 방법.
  5. 청구항 4 항에 있어서, 상기회로 기판이 중앙부에 웰 지역이 형성된 수지기판상면의 다수의 도전성 트레이스에 각각 형성되는 적어도 하나의 그라운드용 솔더볼 랜드를 갖는 다수의 솔더볼 랜드와, 상기한 수지 기판 상면의 회로 패턴상에 코팅되어 상기한 다수의 도전성 트레이스 상호간을 절연 및 보호하는 솔더 마스크와, 접착층을 개재하여 상기 회로 기판 하면에, 상기 회로기판의 동일한 직선거리로 부착되며, 보호층이 형성된 반대쪽 면은 외부에 노출되어 있는 열전도체와, 상기 회로 기판의 칩 탑재부인 상기 회로 기판의 웰 지역내인 상기 열도체의 상면 중앙부에 부착되는 반도체 칩으로 구성되는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 와이어 본딩검사 방법.
  6. 청구항 4 또는 5 에 있어서, 상기 전도성 돌기는 라운드(round) 형, 원주형 돌기, 또는 삼각뿔형의 형상인 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지의 와이어 본딩검사 방법.
KR10-1999-0056415A 1999-12-10 1999-12-10 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법 KR100377469B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0056415A KR100377469B1 (ko) 1999-12-10 1999-12-10 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0056415A KR100377469B1 (ko) 1999-12-10 1999-12-10 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법

Publications (2)

Publication Number Publication Date
KR20010055261A true KR20010055261A (ko) 2001-07-04
KR100377469B1 KR100377469B1 (ko) 2003-03-26

Family

ID=19624769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0056415A KR100377469B1 (ko) 1999-12-10 1999-12-10 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법

Country Status (1)

Country Link
KR (1) KR100377469B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694417B1 (ko) * 2000-12-30 2007-03-12 앰코 테크놀로지 코리아 주식회사 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
EP1928024A1 (fr) * 2006-12-01 2008-06-04 Axalto SA Film-support pour modules à puce électronique, lequel est adapté au contrôle automatique de câblage et procédé de fabrication de modules à puce électronique
CN106158680A (zh) * 2015-04-02 2016-11-23 展讯通信（上海）有限公司 一种芯片封装结构检测系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3041812B2 (ja) * 1993-09-21 2000-05-15 株式会社新川 ワイヤボンデイング装置
KR0135888Y1 (ko) * 1995-11-17 1999-03-20 김주용 와이어본더의 클램프장치
KR200159223Y1 (ko) * 1997-05-01 1999-10-15 김규현 와이어 본딩 장비의 인너리드 클램프 구조
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6085962A (en) * 1997-09-08 2000-07-11 Micron Technology, Inc. Wire bond monitoring system for layered packages
KR100273694B1 (ko) * 1997-11-26 2001-01-15 마이클 디. 오브라이언 반도체패키지용와이어본딩기의와이어본딩감지방법및그장치
KR19990053012A (ko) * 1997-12-23 1999-07-15 윤종용 프로브 카드에 대한 반도체 패키지 보드의 장착 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694417B1 (ko) * 2000-12-30 2007-03-12 앰코 테크놀로지 코리아 주식회사 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
EP1928024A1 (fr) * 2006-12-01 2008-06-04 Axalto SA Film-support pour modules à puce électronique, lequel est adapté au contrôle automatique de câblage et procédé de fabrication de modules à puce électronique
CN106158680A (zh) * 2015-04-02 2016-11-23 展讯通信（上海）有限公司 一种芯片封装结构检测系统

Also Published As

Publication number Publication date
KR100377469B1 (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
KR0180331B1 (ko) 볼 그리드 어레이형 반도체 장치 및 그의 제조방법
JP2997746B2 (ja) 印刷回路基板
JPH0621173A (ja) 試験専用接点を有する半導体デバイスの製造方法
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
US6828671B2 (en) Enhanced BGA grounded heatsink
JPH04273451A (ja) 半導体装置
KR100377469B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR100377468B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR100694417B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR960035997A (ko) 반도체 패키지 및 그 제조방법
JPH08279588A (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP2885202B2 (ja) 半導体パッケージ用検査治具
KR100357880B1 (ko) 반도체 패키지용 인쇄회로기판
KR0182510B1 (ko) 탭 테이프를 적용한 칩 스케일 패키지
KR100352121B1 (ko) 인쇄회로기판
US6392425B1 (en) Multi-chip packaging having non-sticking test structure
KR100357879B1 (ko) 반도체 패키지용 인쇄회로기판
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
KR100247507B1 (ko) 매트릭스 타입의 인쇄회로기판
KR100308397B1 (ko) 반도체패키지의회로기판구조및회로기판을이용한접지방법
KR19980019655A (ko) 칩 스케일 패키지
JPH08220188A (ja) 半導体装置用ソケット
JP3024046B2 (ja) 半導体パッケージ
KR100258350B1 (ko) 슈퍼 bga 반도체패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110314

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee