KR100308397B1 - 반도체패키지의회로기판구조및회로기판을이용한접지방법 - Google Patents

반도체패키지의회로기판구조및회로기판을이용한접지방법 Download PDF

Info

Publication number
KR100308397B1
KR100308397B1 KR1019980061612A KR19980061612A KR100308397B1 KR 100308397 B1 KR100308397 B1 KR 100308397B1 KR 1019980061612 A KR1019980061612 A KR 1019980061612A KR 19980061612 A KR19980061612 A KR 19980061612A KR 100308397 B1 KR100308397 B1 KR 100308397B1
Authority
KR
South Korea
Prior art keywords
circuit board
ground
flexible circuit
ground pin
semiconductor package
Prior art date
Application number
KR1019980061612A
Other languages
English (en)
Other versions
KR20000045086A (ko
Inventor
하선호
김대성
한인규
유덕수
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980061612A priority Critical patent/KR100308397B1/ko
Publication of KR20000045086A publication Critical patent/KR20000045086A/ko
Application granted granted Critical
Publication of KR100308397B1 publication Critical patent/KR100308397B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 반도체패키지의 회로기판 구조 및 회로기판을 이용한 접지방법에 관한 것이다.
종래에는 가요성회로기판(2)에 인쇄된 리드(3)에 골드와이어를 연결하는 와이어본딩공정을 진행함에 있어서, 와이어의 본딩불량을 동시에 확인하지 아니하고 별도의 검사공정을 수행하여 와이어의 본딩불량을 확인해 왔기 때문에 새로운 공정의 추가로 인한 시간 및 인력의 낭비를 초래하게 되는 등 반도체패키지의 제조원가를 높이는 문제점이 있었다.
이에, 본 발명에서는 상기와 같은 문제점을 감안하여 와이어본딩과 동시에 바로 와이어의 본딩상태를 확인할 수 있도록 캐리어프레임(5)에 접착되는 가요성회로기판(2)에 접지용핀홀(10) 또는 접지부(10′)를 마련하여 상기 접지용핀홀(10) 또는 접지부(10′)에 삽입되는 그라운드핀(7)을 통을 통하여 와이어의 본딩불량을 쉽게 확인할 수 있도록 한 것이다.

Description

반도체패키지의 회로기판 구조 및 회로기판을 이용한 접지방법
본 발명은 fBGA반도체패키지를 구성하는 회로기판 구조 및 회로기판을 이용한 접지방법에 관한 것이다. 더욱 상세하게는 와이어의 본딩상태를 본딩작업과 동시에 확인할 수 있도록 메탈부에 접지용핀홀 또는 접지부를 마련한 fBGA반도체패키지의 회로기판 구조 및 회로기판을 이용한 접지방법에 대한 것이다.
일반적으로, 반도체패키지는 그 내부에 반도체칩을 비롯한 고밀도의 회로를 내장하게 되는 관계로 외부환경(외력, 먼지, 습기, 전기적 열적 부하 등)으로부터 회로를 보호하고 반도체칩의 성능을 극대화하기 위하여 금속재질의 리드프레임이나 회로패턴이 실장된 플라스틱 스트립자재(회로기판; PCB)를 이용해 신호의 입출력단자를 형성하고 봉지수단(몰드컴파운드에 의한 성형화 또는 코팅화)으로 패키지성형한 납짝한 형태의 구조(표면실장형)를 취하게 된다.
한편, 근자 전자기기의 고성능화와 더불어 휴대용화가 진행됨에 따라 이러한 전자기기에 사용되는 반도체패키지 또한 고집적화, 초경량화, 소형화, 박형화되는 경향으로 이미 패키지의 양측(또는 사방)으로 리드를 형성한 반도체패키지 구조에서 패키지의 하면에 솔더볼(Solder Ball)을 형성한 BGA(Ball Grid Array)반도체패키지 계열로 빠르게 전환되고 있다.
그리고, 더 나아가 이러한 BGA반도체패키지의 부자재로 사용되는 고가의 플라스틱 스트립자재를 저가의 가요성회로기판(회로패턴이 인쇄된 수지필림)으로 대체하는 이른바 유연성을 갖는 BGA반도체패키지(fBGA반도체패키지) 및 마이크로 BGA반도체패키지(μBGA반도체패키지)로의 연구개발이 이루어지고 있다.
한편, 상기한 바의 가요성회로기판을 사용하는 fBGA반도체패키지나 μBGA반도체패키지(이하, "fBGA반도체패키지"라 통칭함)는 금속(주로 구리)으로 된 캐리어프레임(5)에 양면접착테이프(4)를 접착해서 그 위에 리드(3) 등의 회로패턴이 인쇄된 가요성회로기판(2)을 부착하여 상기 가요성회로기판(2)의 취급이 용이하도록 이 가요성회로기판(2)을 캐리어프레임(5)에 접착하여 통상의 리드프레임과 같은 소위 스트립자재(1; 회로기판)를 구성 한다. 그런다음 상기 가요성회로기판(2)에 반도체칩을 부착하고 골드와이어로 본딩한 후, 봉지제로 봉지성형해서 싱귤레이션공정을 거침으로써 유연성을 갖는 낱개의 fBGA반도체패키지가 만들어지는 것이다.
한편, 바람직하기는 와이어본딩공정(가요성회로기판(2)에 인쇄된 리드(3; 회로패턴으로서의 메탈트레이스)에 골드와이어 본딩)을 수행함에 있어서 와이어본딩과 동시에 와이어본딩 상태(와이어의 단선상태)를 확인할 수 있어야 하나, 통상 fBGA반도체패키지 구조에 있어서는 회로패턴(리드 등)이 인쇄된 가요성회로기판(2)의 표면이 전기적으로 절연되도록 코팅이 되어 있어 와이어의 본딩과 동시에 본딩불량을 확인하지 못하고 별도의 불량체크공정을 수행하는 방법을 이용해 왔었다.
그러나, 상기와 같이 가요성회로기판(2)의 리드(3)에 골드와이어를 연결하는 와이어본딩공정을 진행함에 있어서 와이어의 본딩불량을 동시에 확인하지 아니하고 별도의 확인공정을 수행한다면 그만큼 공정이 추가되어 시간 및 인력의 낭비를 초래하게 되는 등 반도체패키지의 제조원가를 높이는 원인이 되는 것이다.
이에, 본 발명에서는 상기와 같은 문제점을 감안하여 와이어본딩과 동시에 바로 와이어의 본딩상태를 바로 확인할 수 있도록 하는 구성의 새로운 회로기판 구조를 제안하게 된 것으로써,
본 발명의 목적은 캐리어프레임에 접착되는 가요성회로기판에 접지용핀홀 또는 접지부를 마련하여 상기 접지용핀홀 또는 접지부에 삽입되는 그라운드핀을 통하여 와이어의 본딩불량을 확인할 수 있도록 하는데 있다.
도 1은 종래 fBGA(Flexible Ball Grid Array)반도체패키지를 구성하는 가요성회로기판(리드 등의 회로패턴이 인쇄된 수지필림)의 평면구성도
도 2는 본 발명의 fBGA반도체패키지를 구성하는 가요성회로기판(리드 등의 회로패턴이 인쇄된 수지필림)의 평면구성도
도 3은 본 발명에 있어서 가요성회로기판의 메탈부에 천공된 접지용핀홀을 통하여 그라운드핀을 삽입하여 와이어의 본딩상태를 본딩작업과 동시에 검사하는 과정을 나타내는 예시도
도 4는 본 발명의 다른 실시예로써, fBGA반도체패키지를 구성하는 가요성회로기판의 평면구성도
도 5는 도4의 가요성회로기판이 부착된 스트립자재(회로기판)의 단면구성도
도 6은 본 발명에 있어서 스트립자재에 부착된 가요성회로기판의 접지부에 그라운드핀을 삽입하여 와이어의 본딩상태를 검사하는 과정을 나타내는 예시도
도 7은 본 발명에 있어서 도4 구성의 다른 실시예
(도면의 주요부분에 대한 부호의 설명)
1 : 스트립자재(회로기판) 2 : 가요성회로기판(회로패턴이 인쇄된 수 지필림
3 : 리드(회로패턴) 4 : 양면접착테이프
5 : 캐리어프레임 7 : 그라운드핀
8 : 메탈부 10 : 접지용핀홀
10′ : 접지부 2a : 홀
4a : 홀 3a : 접지패턴
상기와 같은 목적을 달성하기 위한 본 발명의 회로기판 구조는 다음과 같은 특징을 제공한다.
금속재질의 캐리어프레임(5)에 양면접착테이프(4)를 접착하고 상기 양면접착테이프(4)에 리드(3) 등의 회로패턴이 인쇄된 가요성회로기판(2)을 부착하여서 이루어지는 반도체패키지 제조용 스트립자재(1)를 형성함에 있어서, 상기 스트립자재(1)에 부착된 가요성회로기판(2)의 메탈부(8) 모퉁이부분에 그라운드핀(7)이 삽입되는 접지용핀홀(10)을 천공하여 상기 핀홀(10)에 삽입되는 그라운드핀(7)을 통하여 접지용핀홀(10) 내면에 노출된 메탈부(8)와의 전기적인 통전이 이루어질 수 있도록 하는 것을 특징으로 한다.
메탈부(8)의 모퉁이부분에 적어도 하나이상의 접지용핀홀(10)을 천공하여 여기에 삽입되는 그라운드핀(7)과의 전기적인 접촉이 이루어지도록 함을 특징으로 한다.
가요성회로기판(2)의 메탈부(8) 모퉁이부분에 천공되는 접지용핀홀(10)이 가요성회로기판(2)의 메탈부(8)에서 캐리어프레임(5)까지 관통천공됨을 특징으로 한다.
그리고, 반도체칩과 가요성회로기판(2)의 리드(3)를 와이어로 본딩 연결하는 와이어본딩 공정을 수행함에 있어서, 캐리어프레임(5)에 부착된 가요성회로기판(2)의 메탈부(8) 모퉁이부분에 천공되는 접지용핀홀(10)에 그라운드핀(7)이 삽입되어 접지용핀홀(10) 내면에 노출된 메탈부(8)와 접촉이 이루어지면서 그라운드핀(7)을 통하여 리드(3)와 전기적으로 통전될 수 있도록 하는 접지방법을 제공함을 특징으로 한다.
또한, 금속재질의 캐리어프레임(5)에 양면접착테이프(4)를 접착하고 상기 양면접착테이프(4)에 리드(3) 등의 회로패턴이 인쇄된 가요성회로기판(2)을 부착하여서 이루어지는 반도체패키지 제조용 스트립자재(1; 회로기판)를 형성함에 있어서,
상기 캐리어프레임(1)에 부착된 가요성회로기판(2)의 메탈부(8) 모퉁이부분에 그라운드핀(7)이 삽입되는 접지부(10′)를 천공하되, 가요성회로기판(2)과 양면접착테이프(4)를 지나는 두 홀(2a)(4a)을 통하여 캐리어프레임(5)의 밑면까지 관통되도록 하여 상기 접지부(10′)에 삽입되는 그라운드핀(7)의 선단부가 상기 캐리어프레임(5)의 밑면에 안정적으로 접지되도록 하는 것을 특징으로 한다.
상기 접지부(10′)가 가요성회로기판(2)의 메탈부(8)에서 캐리어프레임(5)의 밑면에 이르기까지 관통되는 구조를 이루도록 하되, 상기 가요성회로기판(2)의 홀(2a)과 양면접착테이프(4)이 홀(4a) 사이에 두 홀(2a)(3a)보다 작은 접지패턴(3)을 띠상으로 형성함을 특징으로 한다.
그리고, 반도체칩과 가요성회로기판(2)의 리드(3)를 와이어로 본딩 연결하는 와이어본딩 공정을 수행함에 있어서, 캐리어프레임(1)에 부착된 가요성회로기판(2)의 메탈부(8) 모퉁이부분에 띠상의 접지패턴(3a)을 구비한 접지부(10′)를 천공하여 상기 접지부(10′)에 삽입되는 그라운드핀(7)이 두 홀(2a)(4a) 사이에 설치된 접지패턴(3a)을 밀어 올리면서 접지패턴(3a)이 캐리어프레임(5)의 밑면에 안정적으로 접지되도록 하는 접지방법을 제공함을 특징으로 한다.
따라서, 본 발명에 의하면 골드와이어의 본딩 시 접지용핀홀(10) 또는 접지부(10′)에 삽입되는 그라운드핀(7)을 통하여 바로 본딩상태를 확인할 수 있어 골드와이어의 단선/단락 시험에 대한 신뢰성을 보장받을 수 있는 것이며, 궁극적으로 fBGA반도체패키지의 품질을 향상시키는 효과를 제공하게 된다.
(실시예)
이하, 본 발명을 첨부된 예시도면을 통해 보다 구체적으로 설명하면 다음과 같다.
도2∼도7은 본 발명에 있어서의 반도체패키지를 구성하는 회로기판의 구성도 내지는 그라운드핀(7)의 사용상태도를 나타낸 것이다.
fBGA반도체패키지를 구성하는 스트립자재(1)는 상술한 바와 같이 금속재질의 캐리어프레임(5)에 양면접착테이프(4)를 접착하고 상기 양면접착테이프(4)에 리드(3) 등의 회로패턴이 인쇄된 가요성회로기판(2)을 부착하여서 이루어지는 구성을 하고 있는 바,
본 발명에서는 상기 가요성회로기판(2)의 가장자리 부분에 형성되는 사각형상의 메탈부(8) 각 모퉁이 부분에 그라운드핀(7)이 삽입 접촉될 수 있는 접지용핀홀(10; 또는 접지부(10′))를 마련하여 그라운드핀(7)과 리드(3)가 연결된 메탈부(8)와의 전기적인 접촉이 이루어질 수 있도록 한 것이다.
도2와 도3은 본 발명에 있어서 와이어의 본딩불량을 체크할 수 있도록 메탈부(8)의 각 모퉁이 부분에 적어도 하나이상 형성되는 접지용핀홀(10)의 일예를 도시한 것으로, 접지용핀홀(10)의 구성은 원형을 이루는 것이 그라운드핀(7)과의 접촉면적을 증가시킬 수 있어 바람직하다. 즉 그라운드핀(7)이 상기 접지용핀홀(10)을 관통하면서 그라운드핀(7)의 외면과 접지용핀홀(10)의 내면으로 표출된 메탈부(8)가 접촉하면서 봉딩된 골드와이어→가요성회로기판(2)에 인쇄된 리드(3)→가요성회로기판(2)의 가장자리에 인쇄된 메탈부(8; 버스바)→검사장비와 접지된 그라운드핀(7)의 순으로 통전되면서 와이어의 본딩불량을 체크하게 된다.
도4∼6은 본 발명에 있어서 와이어의 본딩불량을 체크할 수 있도록 메탈부(8)의 각 모퉁이 부분에 형성되는 상기 접지용핀홀(10)과 같은 기능을 하는 접지부(10′)의 일예를 도시한 것으로, 본 실시예에 의하면 접지부(10′)를 구성함에 있어서 메탈부(8)에 천공된 홀(2a)과 양면접착테이프(4)에 천공된 홀(4a)이 서로 겹쳐져 하나의 홀을 이루도록 하고, 이 두 홀(2a)(4a)의 사이에 두 홀(2a)(4a)보다 작은 크기의 접지패턴(3a)이 띠상으로 형성되도록 한 것이다. 따라서 그라운드핀(7)을 상기 접지부(10)를 구성하는 홀(2a)에 삽입하게 되면 그라운드핀(7)의 선단부가 상기 두 홀(2a)(4a)의 사이에 형성된 접지패턴(3a)에 접촉되면서 전기가 본딩된 골드와이어→가요성회로기판(2)에 인쇄된 리드(3)→가요성회로기판(2)에 인쇄된 메탈부(8; 버스바)→메탈부(8)에 형성된 접지패턴(3a)→그라운드핀(7)의 순으로 흐르게 되므로 와이어의 본딩불량을 쉽게 체크할 수 있는 것이다.
한편, 상기 접지부(10′)를 구성하는 두 홀(2a)(4a)의 사이에 형성되는 띠상의 접지패턴(3a)은 도4의 예시와 같이 홀(2a)(4a)의 크기보다 작은 크기로 형성되는데, 경우에 따라서는 도7의 예시와 같이 잘 늘어나거나 경우에 따라서는 끊어질 수 있도록 일부분을 가늘게 구성할 수도 있다. 이는 그라운드핀(7)이 접지부(10′)의 홀(2a)(4a)에 삽입되면서 상기 접지패턴(3a)을 밀어 올리듯이 접촉하는 과정에서 그라운드핀(7)의 선단부가 접지패턴(3a)을 통하여 캐리어프레임(5)의 밑면에 안정적으로 접촉될 수 있는 구성을 갖도록 하기 위한 것이다.
이와 같은 구성으로 이루어지는 본 발명은, 와이어본딩공정을 수행하기 위하여 접지용핀홀(10)이 천공된(캐리어프레임(5)까지 관통됨) 가요성회로기판(2)이 부착된 스트립자재(1)를 히트싱크 위에 안치하게 되면 히트싱크에 형성된 그라운드핀(7)이 가요성회로기판(2)의 메탈부(8) 모퉁이부분에 마련된 접지용핀홀(10; 도2, 도3이 경우)를 구성하는 세 개의 접지용핀홀(10)에 삽입되게 되고, 따라서 이 접지용핀홀(10)에 삽입된 그라운드핀(7)의 외면이 접지용핀홀(10) 내면에 표출된 메탈부(8)에 접촉이 된 상태가 되므로 와이어본딩 시 검사장비에서 골드와이어를 통하여 전기를 흘리게 되면 전기가 골드와이어→가요성회로기판(2)에 인쇄된 리드(3)→가요성회로기판(2)에 인쇄된 메탈부(8)→그라운드핀(7)을 통해 검사장비로 흐르게 되므로 본딩상태가 이상이 없는 것이 되고, 반대로 전기가 흐르지 않게 되면 정상적인 본딩이 실시되지 않은 상태이므로 작업자는 경고메세지 등을 통하여 바로 본딩불량이 발생하였음을 확인 알 수 있게 되는 것이다. 여기서 세 개의 핀홀(8a)이 요구되는 것은 그라운드핀(7)과 접지용핀홀(10) 내에 표출된 메탈부(8) 간의 보다 안정된 접촉이 이루어질 수 있도록 하기 위함이다.
또한, 도4∼도6의 예시와 같이 홀(2a)(4a)이 천공된(캐리어프레임(5)의 밑면까지만 천공된 상태) 스트립자재(1)를 히트싱크 위에 안치하게 되면 히트싱크에 형성된 그라운드핀(7)이 가요성회로기판(2)의 메탈부(8) 모퉁이부분에 마련된 접지부(10′)를 구성하는 홀(2a)에 삽입되게 되고, 따라서 삽입된 그라운드핀(7)의 선단부가 접지부(10′)를 구성하는 두 홀(2a)(4a) 사이에 설치된 띠상의 접지패턴(3a)에 접촉하게 된다. 이어서 그라운드핀(7)의 선단부가 이 접지패턴(3a)을 위로 밀어 올려 접지패턴(3a)이 약간 늘어나면서 양면접착테이프(4)에 천공된 홀(4a)을 지나 금속재질의 캐리어프레임(5) 밑면에 접촉됨으로써, 그라운드핀(7)은 보다 안정적인 접지상태를 유지하게 되는 것이다. 이 경우에 있어서는 그라운드핀(7)의 선단부가 접지패턴(3a)과 캐리어프레임(7)의 밑면에 안정적으로 접촉될 수 있는 구성이므로 하나의 그라운드핀(7)만을 사용해도 무방하다 할 것이다.
한편 도7의 예시와 같이 띠상으로 형성되는 접지패턴(3a)의 일부분을 가늘게 형성하게 되면, 그라운드핀(7)에 의하여 접지패턴(3a)이 치켜 올려진 상태에서 접지패턴(3a)이 쉽게 늘어날 수 있어 캐리어프레임(5)과의 접촉이 용이하게 이루어질 수 있는 것이며, 경우에 따라서는 접지패턴(3a)이 늘어나지 않아 캐리어프레임(5)과의 안정적인 접촉이 이루어지지 못하는 경우에도 접지패턴(3a)이 아예 끊어지면서 그라운드핀(7)이 끊어진 접지패턴(3a)과 함께 캐리어프레임(5)에 직접 접촉하게 되므로 접지불량을 미연에 예방할 수도 있는 것이다.
이와 같이, 본 발명에 의하면 가요성회로기판(2)이 부착된 스트립자재(1)를 구성함에 있어서 스트립자재(1)에 가요성회로기판(2)의 메탈부(8)로부터 캐리어프레임(5)의 밑면까지 또는 캐리어프레임(5)을 관통하는 접지용핀홀(10) 또는 접지부(10′)를 마련하여 와이어본딩작업 시 그라운드핀(7)이 상기 접지용핀홀(10) 또는 접지부(10′)에 접촉되도록 하는 구성을 통하여 와이어의 본딩과 동시에 본딩상태를 확인할 수 있어 골드와이어의 단선/단락 시험에 대한 신뢰성을 보장받을 수 있게 되는 것이며, 궁극적으로 반도체패키지의 품질향상에 기여할 수 있게 되는 것이다.
이상에서 설명한 것은 본 발명에 의한 반도체패키지의 회로기판(스트립자재) 구조를 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (8)

  1. 금속재질의 캐리어프레임(5)에 양면접착테이프(4)를 접착하고, 상기 양면접착테이프(4)에, 리드(3)등의 회로패턴이 인쇄되고 그 가장자리부분에 사각상의 메탈부(8)가 형성되고 그 표면이 절연되는 단일층의 가요성 회로기판(2)을 부착하여서 이루어지는 반도체 패키지 제조용 스트립자재(1 : 회로기판)를 형성함에 있어서,
    상기 스트립자재(1)에 부착된 가요성회로기판의 상기 메탈부(8) 모퉁이부분에 그라운드핀(7)이 삽입되는 접지용 핀홀(10)을 천공하여 상기 핀홀(10)에 삽입되는 그라운드핀(7)을 통하여 접지용 핀홀(10)내면에 노출된 메탈부(8)와의 전기적 인 통전이 이루어질 수 있도록 하는 것을 특징으로 하는 반도체 패키지의 회로 기판구조.
  2. 제 1항에 있어서, 메탈부(8)의 모퉁이 부분에 적어도 하나 이상의 접지용핀홀(10)을 천공하되 여기에 삽입되는 그라운드핀(7)과의 전기적인 접촉이 이루어지도록 함을 특징으로 하는 반도체 패키지의 회로기판 구조.
  3. 제 1항 또는 제 2항에 있어서, 가요성회로기판(2)의 메탈부(8) 모퉁이부분에 천공되는 접지용핀홀(10)이 가요성회로기판(2)의 메탈부(8)에서 캐리어프레임(5)까지 관통천공됨을 특징으로 하는 반도체 패키지의 회로기판 구조.
  4. 리드(3)등의 회로패턴이 인쇄되고 그 가장자리 부분에 사각상의 메탈부(8)가 형성되고 그 표면이 절연되는 단일층의 가요성회로기판(2)의 상기 리드(3)와 반도체 칩을 와이어 본딩 연결하는 와이어 본딩 공정을 수행함에 있어서, 캐리어 프레임(5)에 부착된 가요성 회로기판의 메탈부(8) 모퉁이 부분에 천공되는 접지용핀홀 (10)에 그라운드핀(7)이 삽입되어 접지용핀홀(10) 내면에 노출된 메탈부(8)와 접촉이 이루어지면서 그라운드핀(7)을 통하여 리드(3)와 전기적으로 통전될 수 있도록 함을 특징으로 하는 반도체 패키지의 회로기판을 이용한 접지방법.
  5. 금속재질의 캐리어프레임(5)에 양면접착테이프(4)를 접착하고, 상기 양면접착테이프(4)에, 리드(3)등의 회로패턴이 인쇄되고 그 가장자리 부분에 사각상의 메탈부(8)가 형성되고 그 표면이 절연되는 단일층의 가요성회로기판(2)을 부착하여서 이루어지는 반도체 패키지 제조용 스트립자재(1: 회로기판)를 형성함에 있어서,
    상기 스트립자재(1)에 부착된 가요성회로기판의 상기 메탈부(8) 모퉁이부분에 그라운드핀(7)이 삽입되는 접지부(10′)을 천공하되, 가요성회로기판(2)과 양면접착테이프(4)를 지나는 두 홀(2a)(4a)을 통하여 캐리어프레임(5)의 밑면까지 관통되도록 하여 상기 접지부(10′)에 삽입되는 그라운드핀(7)의 선단부가 상기 캐리어프레임(5)의 밑면에 안정적으로 접지되도록 하는 것을 특징으로 하는 반도체 패키지의 회로 기판구조.
  6. 제 5항에 있어서, 상기 접지부(10′)가 가요성회로기판(2)의 메탈부(8)에서 캐리어프레임(5)의 밑면에 이르기까지 관통되는 구조를 이루도록 하되, 상기 가요성회로기판(2)의 홀(2a)과 양면접착테이프(4)가 홀(4a)사이에 두 홀(2a)(3a)보다 작은 접지패턴(3)을 띠상으로 형성함을 특징으로 하는 반도체패키지의 회로기판 구조.
  7. 제 5항에 있어서, 상기 가요성회로기판(2)에 천공된 홀(2a)과 양면 접착테이프(4)의 천공된 홀(4a)사이에 위치하는 접지패턴(3a)을 띠상으로 형성하되, 쉽게 늘어나고 쉽게 끊어질 수 있도록 일부분을 가늘게 구성함을 특징으로 하는 반도체패키지의 회로기판 구조.
  8. 리드(3)등의 회로패턴이 인쇄되고 그 가장자리 부분에 사각상의 메탈부(8)가 형성되고 그 표면이 절연되는 단일층의 가요성회로기판(2)의 상기 리드(3)와 반도체 칩을 와이어 본딩 연결하는 와이어 본딩 공정을 수행함에 있어서, 캐리어 프레임(5)에 부착된 가요성회로기판의 메탈부(8) 모퉁이 부분에 띠상의 접지패턴(3a)을 구비한 접지부(10′)를 천공하여 상기 접지부(10′)에 삽입되는 그라운드핀(7)이 두 홀(2a)(4a) 사이에 설치된 접지패턴(3a)을 밀어올리면서 접지패턴(3a)이 캐리어프레임(5)의 밑면에 안정적으로 접지되도록 하는 것을 특징으로 하는 반도체 패키지의 회로기판을 이용한 접지방법.
KR1019980061612A 1998-12-30 1998-12-30 반도체패키지의회로기판구조및회로기판을이용한접지방법 KR100308397B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061612A KR100308397B1 (ko) 1998-12-30 1998-12-30 반도체패키지의회로기판구조및회로기판을이용한접지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061612A KR100308397B1 (ko) 1998-12-30 1998-12-30 반도체패키지의회로기판구조및회로기판을이용한접지방법

Publications (2)

Publication Number Publication Date
KR20000045086A KR20000045086A (ko) 2000-07-15
KR100308397B1 true KR100308397B1 (ko) 2001-12-17

Family

ID=19568341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061612A KR100308397B1 (ko) 1998-12-30 1998-12-30 반도체패키지의회로기판구조및회로기판을이용한접지방법

Country Status (1)

Country Link
KR (1) KR100308397B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053193A (ko) * 1995-12-30 1997-07-29 김광호 본딩 와이어의 단선 불량을 감지할 수 있는 회로 기판 및 와이어 본딩 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053193A (ko) * 1995-12-30 1997-07-29 김광호 본딩 와이어의 단선 불량을 감지할 수 있는 회로 기판 및 와이어 본딩 장치

Also Published As

Publication number Publication date
KR20000045086A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
EP0856889B1 (en) Semiconductor device mount structure and semiconductor device mounting method
US4843188A (en) Integrated circuit chip mounting and packaging assembly
JPH0621173A (ja) 試験専用接点を有する半導体デバイスの製造方法
JPH04273451A (ja) 半導体装置
KR19990013363A (ko) 칩 규모 패키지 및 그 제조 방법
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
KR100308397B1 (ko) 반도체패키지의회로기판구조및회로기판을이용한접지방법
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
KR100377469B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR100306231B1 (ko) 반도체패키지의회로기판구조및회로기판을이용한접지방법
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
KR100385088B1 (ko) 멀티칩 반도체 모듈 및 그 제조 방법
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
KR100377468B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR100362502B1 (ko) 가요성회로기판스트립을이용하여제조되는볼그리드어레이반도체패키지의싱글레이션방법및장치
KR100694417B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
JPH0521634A (ja) 半導体装置
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JP2008171962A (ja) 半導体装置および半導体装置の製造方法
KR100301096B1 (ko) 반도체 디바이스 및 그 제조방법
JP2555916B2 (ja) フィルムキャリヤ半導体装置
KR20000066197A (ko) 반도체패키지
KR200394553Y1 (ko) 크기가 축소된 칩의 패키지 구조
EP1357595A1 (en) Ball grid array semiconductor package with resin coated core
JP4207933B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060821

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee