JP2019138808A - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JP2019138808A JP2019138808A JP2018023448A JP2018023448A JP2019138808A JP 2019138808 A JP2019138808 A JP 2019138808A JP 2018023448 A JP2018023448 A JP 2018023448A JP 2018023448 A JP2018023448 A JP 2018023448A JP 2019138808 A JP2019138808 A JP 2019138808A
- Authority
- JP
- Japan
- Prior art keywords
- probe pin
- voltage
- probe
- contact
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
まず、本実施形態に係る試験装置の構成について、図1を参照して説明する。図1は、本実施形態に係る試験装置の構成を示す回路図である。
次に、本実施形態に係る試験装置における並走経路(具体的には、第1プローブピン100と第2プローブピン200とが並行する部分)の構成について、図2から図4を参照して説明する。図2は。測定対象である素子における端子及びプローブピンの配置構成を示す平面図である。図3はプローブ部分での並走経路の構成を示す断面図である。図4は、配線部分での並走経路の構成を示す図である。
次に、本実施形態に係る試験装置におけるプローブ間の距離(即ち、並走経路における第1プローブピン100と第2プローブピン200間の距離)と、そこで発生する誘導起電力との関係について、図5を参照して説明する。図5は、プローブ間の距離及び高さを示す平面図及び断面図である。
次に、本実施形態に係る試験装置によって得られる技術的効果について詳細に説明する。
以上説明した実施形態から導き出される発明の各種態様を以下に説明する。
付記1に記載の試験装置は、素子に接触させて電圧を印加することが可能な第1プローブピンと、前記素子の測定対象端子に接触させた状態で、前記第1プローブピンの少なくとも一部と接近して並行する部分を有する少なくとも1対の第2プローブピンと、前記第1プローブピンによって前記素子に電圧を印加した際に、前記第2プローブピンに生ずる誘導電圧に基づいて、前記第2プローブピンの前記測定対象端子に対する接触状態を判定する判定手段とを備える。
20 電源
50 プローブカード基板
100 第1プローブピン
200 第2プローブピン
300 電圧計測部
400 接触状態判定部
Claims (1)
- 素子に接触させて電圧を印加することが可能な第1プローブピンと、
前記素子の測定対象端子に接触させた状態で、前記第1プローブピンの少なくとも一部と接近して並行する部分を有する少なくとも1対の第2プローブピンと、
前記第1プローブピンによって前記素子に電圧を印加した際に、前記第2プローブピンに生ずる誘導電圧に基づいて、前記第2プローブピンの前記測定対象端子に対する接触状態を判定する判定手段と
を備えることを特徴とする試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018023448A JP2019138808A (ja) | 2018-02-13 | 2018-02-13 | 試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018023448A JP2019138808A (ja) | 2018-02-13 | 2018-02-13 | 試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019138808A true JP2019138808A (ja) | 2019-08-22 |
Family
ID=67693981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018023448A Pending JP2019138808A (ja) | 2018-02-13 | 2018-02-13 | 試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019138808A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08226942A (ja) * | 1995-02-22 | 1996-09-03 | Nec Corp | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ |
JP2007165435A (ja) * | 2005-12-12 | 2007-06-28 | Hitachi Computer Peripherals Co Ltd | プローブの接触状態チェック方法、および同装置 |
-
2018
- 2018-02-13 JP JP2018023448A patent/JP2019138808A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08226942A (ja) * | 1995-02-22 | 1996-09-03 | Nec Corp | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ |
JP2007165435A (ja) * | 2005-12-12 | 2007-06-28 | Hitachi Computer Peripherals Co Ltd | プローブの接触状態チェック方法、および同装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100940415B1 (ko) | 배면 드레인 구조 웨이퍼의 온저항 측정방법 | |
US6791344B2 (en) | System for and method of testing a microelectronic device using a dual probe technique | |
JP5291157B2 (ja) | パワーデバイス用のプローブカード | |
KR100810550B1 (ko) | 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치 | |
JP2013032938A5 (ja) | ||
KR20190036472A (ko) | 저항 측정 장치, 기판 검사 장치, 및 저항 측정 방법 | |
US10955465B2 (en) | Method and apparatus for bond wire testing in an integrated circuit | |
KR101731000B1 (ko) | 회로 기판 검사용 프로브 유닛 및 회로 기판 검사 장치 | |
US20210156902A1 (en) | Semiconductor chip and circuit and method for electrically testing semiconductor chip | |
JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
JP4847907B2 (ja) | 半導体検査装置 | |
JP2012132738A (ja) | 回路基板検査装置 | |
JP2019138808A (ja) | 試験装置 | |
KR101354031B1 (ko) | 임피던스 측정장치 | |
US10802047B2 (en) | Inspection device and inspection method | |
US11428729B2 (en) | Device for testing a printed circuit board | |
JP2003270267A (ja) | プローブユニット、プローブカード、測定装置及びプローブカードの製造方法 | |
US20140320156A1 (en) | Apparatus for detecting misalignment of test pad | |
JP2019100951A (ja) | 半導体装置の検査方法、及び検査装置 | |
US9535108B2 (en) | Inspection apparatus and inspection method | |
JP7479498B2 (ja) | 半導体試験装置および半導体試験方法 | |
KR101762383B1 (ko) | 반도체 시험 장치에 있어서의 전기 길이 측정 방법 | |
KR101376935B1 (ko) | 비접촉식 전기검사장치 및 전기검사방법 | |
TWI834684B (zh) | 用於在積體電路中接合導線測試之方法及設備 | |
JP2009115745A (ja) | 電流検出回路及び電流検出回路検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200401 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20200827 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200918 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220405 |