JP2019138808A - 試験装置 - Google Patents

試験装置 Download PDF

Info

Publication number
JP2019138808A
JP2019138808A JP2018023448A JP2018023448A JP2019138808A JP 2019138808 A JP2019138808 A JP 2019138808A JP 2018023448 A JP2018023448 A JP 2018023448A JP 2018023448 A JP2018023448 A JP 2018023448A JP 2019138808 A JP2019138808 A JP 2019138808A
Authority
JP
Japan
Prior art keywords
probe pin
voltage
probe
contact
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018023448A
Other languages
English (en)
Inventor
芳治 後藤
Yoshiharu Goto
芳治 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018023448A priority Critical patent/JP2019138808A/ja
Publication of JP2019138808A publication Critical patent/JP2019138808A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

【課題】半導体素子の試験を効率的に行う。【解決手段】試験装置は、素子(10)に接触させて電圧を印加することが可能な第1プローブピン(100)と、素子の測定対象端子(K,A,G,SE,KE)に接触させた状態で、第1プローブピンの少なくとも一部と接近して並行する部分を有する少なくとも1対の第2プローブピン(200)と、第1プローブピンによって素子に電圧を印加した際に、第2プローブピンに生ずる誘導電圧に基づいて、第2プローブピンの端子に対する接触状態を判定する判定手段(400)とを備える。【選択図】図1

Description

本発明は、例えば半導体装置の試験を行う試験装置の技術分野に関する。
この種の装置として、半導体素子にプローブピンを接触させて導通テストを行うものが知られている。例えば特許文献1では、小型電子デバイスのパッドに一対のプローブピンを接触させて電気抵抗を測定する検査器具が開示されている。この検査器具では、プローブピン間に電圧をかけて接触抵抗を測定することで、接触状態を判定することが提案されている。特許文献2では、半導体ウェハの電機状態を測定するプローブに、自動位置合わせ機能を持たせるという技術が開示されている。
特開2007−165436号公報 特開平03−062938号公報
半導体素子の試験においては、複数の端子に関する測定を効率的に行うことが要求される。しかしながら、上述した特許文献1に記載された技術では、複数の端子の接触状態をまとめて判定することはできず、改善の余地がある。
本発明は、例えば上記問題点に鑑みてなされたものであり、半導体素子の試験を効率的に行うことが可能な試験装置を提供することを課題とする。
本発明に係る試験装置の一態様では、素子に接触させて電圧を印加することが可能な第1プローブピンと、前記素子の測定対象端子に接触させた状態で、前記第1プローブピンの少なくとも一部と接近して並行する部分を有する少なくとも1対の第2プローブピンと、前記第1プローブピンによって前記素子に電圧を印加した際に、前記第2プローブピンに生ずる誘導電圧に基づいて、前記第2プローブピンの前記測定対象端子に対する接触状態を判定する判定手段とを備える。
本実施形態に係る試験装置の構成を示す回路図である。 測定対象である素子における端子及びプローブピンの配置構成を示す平面図である。 プローブ部分での並走経路の構成を示す断面図である。 配線部分での並走経路の構成を示す図である。 プローブ間の距離及び高さを示す平面図及び断面図である。
以下、図面を参照して試験装置の実施形態について説明する。
<装置構成>
まず、本実施形態に係る試験装置の構成について、図1を参照して説明する。図1は、本実施形態に係る試験装置の構成を示す回路図である。
図1に示すように、本実施形態に係る試験装置は、例えばIGBT(Insulated Gate Bipolar Transistor)等として構成される素子10に対する各種試験(例えば、ストレス試験や電気特性の測定等)を実行可能に構成されている。
素子10は、電極C、電極E、電極G、電極A、電極K、電極SE、及び電極KEを備えている。なお、素子10の内部構造については、本実施形態とは関連が薄いため、ここでの詳細な説明は省略する。
本実施形態に係る試験装置は、その主な構成要素として電源20と、第1プローブピン100と、第2プローブピン200と、接触状態判定部400とを備えて構成されている。
電源20は、第1プローブピン100を介して、試験対象である素子10に所定の電圧を印加することが可能に構成されている。
第1プローブピン100は、測定対象である素子10の電極Eに対して電気的に接続(接触)されており、電源20からの電圧を素子10に対して印加することが可能に構成されている。
第2プローブピン200は、素子10の電極G、電極A、電極K、電極SE、及び電極KEの少なくとも1つに対して電気的に(接触)されている。なお、第2プローブピン200には、抵抗Rに印加される電圧VCCKを計測することが可能な電圧計測部300が設けられている。
接触状態判定部400は、電圧計測部300で検出された電圧に基づいて、第2プローブピンの各電極(即ち、電極G、電極A、電極K、電極SE、及び電極KE)に対する接触状態を判定可能に構成されている。接触状態判定部400は、後述する付記における「判定手段」の一具体例である。
<並走経路>
次に、本実施形態に係る試験装置における並走経路(具体的には、第1プローブピン100と第2プローブピン200とが並行する部分)の構成について、図2から図4を参照して説明する。図2は。測定対象である素子における端子及びプローブピンの配置構成を示す平面図である。図3はプローブ部分での並走経路の構成を示す断面図である。図4は、配線部分での並走経路の構成を示す図である。
図2及び図3に示すように、第1プローブピン100及び第2プローブピン200の各々は、素子10の面に対して、ほぼ垂直に配置されている。このため、第1プローブピン100と、第2プローブピン200とは、素子10における各電極との接触部分周辺において、互いに接近して並行するように配置される。これにより、第1プローブピン100と、第2プローブピン200との間に並走経路が構成される。
図4に示すように、並走経路は、第1プローブピン100と電気的に接続された配線部分と、第2プローブピンと電気的に接続された配線部分との間に構成されてもよい。具体的には、第1プローブピン100と電気的に接続された配線と、第2プローブピンと電気的に接続された配線とを、部分的に束ねるようにすればよい。
上述した並走経路においては、第1プローブピン100側に電流が流れると、電磁誘導が発生して、第2プローブピン200側に起電力が生ずる。よって、第1プローブピン100に電圧を印加した場合には、電源20とは電気的に接続されていない第2プローブピン200にも電圧が印加される(即ち、誘導電流が流れる)。本実施形態に係る試験装置では、この時に第2プローブピン200に印加される電圧(即ち、電圧計測部300)で計測される電圧に基づいて、第2プローブピン200の接触状態の判定(即ち、コンタクトチェック)を行うことが可能である。
<プローブ間距離と誘導起電力との関係>
次に、本実施形態に係る試験装置におけるプローブ間の距離(即ち、並走経路における第1プローブピン100と第2プローブピン200間の距離)と、そこで発生する誘導起電力との関係について、図5を参照して説明する。図5は、プローブ間の距離及び高さを示す平面図及び断面図である。
電磁誘導による誘導起電力Vは、一般的には下記数式(1)を利用して算出することができる。
ここで、図5に示すように、第1プローブピン100から、第2プローブピン200のフォース(F)までの距離を“r”、第1プローブピン100から、第2プローブピン200のセンス(S)までの距離を“rS”、第2プローブピン200のフォース(F)からセンス(S)までの距離を“rFS”、各プローブピンの長さ(言い換えれば、並走経路の長さ)を“h”とすると、誘導起電力Vは、下記数式(2)を利用して算出できる。
例えば、r=1.0mm、rS=2.0mm、h=30mm、dI/dt=1000A/us、μ=1.26×10−26A/mとすると、第2プローブピン200に生ずる誘導電圧Vは4mVとなる。
ここで特に、第2プローブピン200の接触状態が正常でない場合には、誘導電圧Vはゼロに近い値になる。よって、第2プローブピン200の電圧VCCKを計測することで、第2プローブピン200の接触状態を判定することができる。具体的には、上記例のような構成で4mVの誘導電圧が検出された場合には、第2プローブピン200は正常に端子に接触されていると判定できる。一方で、0に近い誘導電圧が検出された場合には、第2プローブピン200は正常に端子に接触されていないと判定できる。
なお、上述した説明からも明らかなように、検出すべき誘導電圧は、印加電圧(印加電流)の大きさや、並走経路の距離、プローブ間の距離等によって適宜調整することが可能である。
<技術的効果>
次に、本実施形態に係る試験装置によって得られる技術的効果について詳細に説明する。
図1から図5を参照して説明したように、本実施形態に係る試験装置によれば、電磁誘導で発生する電圧に基づいて、第2プローブピン200の接触状態を好適に判定することが可能である。特に、素子10の複数の端子(即ち、電極G、電極A、電極K、電極SE、及び電極KE)対して、複数の第2プローブピン200が接触されている場合でも、複数の第2プローブピン200の各々が並走経路を構成することで、まとめて接触状態を判定することができる。言い換えれば、複数の第2プローブピン200の各々について、別々に接触状態の判定を行わずに済む。
また、第1プローブピン100に電圧を印加することができれば、第2プローブピン200自体には電圧を印加する必要がない。即ち、第2プローブピンが電源を備える必要がないため、装置構成の複雑化やコストの増加を抑制することも可能である。
<付記>
以上説明した実施形態から導き出される発明の各種態様を以下に説明する。
(付記1)
付記1に記載の試験装置は、素子に接触させて電圧を印加することが可能な第1プローブピンと、前記素子の測定対象端子に接触させた状態で、前記第1プローブピンの少なくとも一部と接近して並行する部分を有する少なくとも1対の第2プローブピンと、前記第1プローブピンによって前記素子に電圧を印加した際に、前記第2プローブピンに生ずる誘導電圧に基づいて、前記第2プローブピンの前記測定対象端子に対する接触状態を判定する判定手段とを備える。
付記1に記載の試験装置によれば、素子の測定対象端子に接触させた第2プローブピンが、素子に電圧を印加する第1プローブピンと接近して並行する部分を有している。この第1プローブピンによって素子に電圧を印加すると、第2プローブピンに誘導電圧が生ずる(言い換えれば、誘導電流が流れる)。ここで仮に、第2プローブピンが測定対象端子に正常に接触していない場合(即ち、正常に測定が行えないような状態である場合)、誘導電圧は異常値(例えば、ゼロに近い値)となる。よって、素子に電圧を印加した際の誘導電圧を利用すれば、第2プローブピンの測定対象端子に対する接触状態を、好適に判定することが可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う試験装置もまた本発明の技術的範囲に含まれるものである。
10 素子
20 電源
50 プローブカード基板
100 第1プローブピン
200 第2プローブピン
300 電圧計測部
400 接触状態判定部

Claims (1)

  1. 素子に接触させて電圧を印加することが可能な第1プローブピンと、
    前記素子の測定対象端子に接触させた状態で、前記第1プローブピンの少なくとも一部と接近して並行する部分を有する少なくとも1対の第2プローブピンと、
    前記第1プローブピンによって前記素子に電圧を印加した際に、前記第2プローブピンに生ずる誘導電圧に基づいて、前記第2プローブピンの前記測定対象端子に対する接触状態を判定する判定手段と
    を備えることを特徴とする試験装置。
JP2018023448A 2018-02-13 2018-02-13 試験装置 Pending JP2019138808A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018023448A JP2019138808A (ja) 2018-02-13 2018-02-13 試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018023448A JP2019138808A (ja) 2018-02-13 2018-02-13 試験装置

Publications (1)

Publication Number Publication Date
JP2019138808A true JP2019138808A (ja) 2019-08-22

Family

ID=67693981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018023448A Pending JP2019138808A (ja) 2018-02-13 2018-02-13 試験装置

Country Status (1)

Country Link
JP (1) JP2019138808A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08226942A (ja) * 1995-02-22 1996-09-03 Nec Corp 試験用プローブピンの接触不良判断方法およびインサーキットテスタ
JP2007165435A (ja) * 2005-12-12 2007-06-28 Hitachi Computer Peripherals Co Ltd プローブの接触状態チェック方法、および同装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08226942A (ja) * 1995-02-22 1996-09-03 Nec Corp 試験用プローブピンの接触不良判断方法およびインサーキットテスタ
JP2007165435A (ja) * 2005-12-12 2007-06-28 Hitachi Computer Peripherals Co Ltd プローブの接触状態チェック方法、および同装置

Similar Documents

Publication Publication Date Title
KR100940415B1 (ko) 배면 드레인 구조 웨이퍼의 온저항 측정방법
US6791344B2 (en) System for and method of testing a microelectronic device using a dual probe technique
JP5291157B2 (ja) パワーデバイス用のプローブカード
KR100810550B1 (ko) 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치
JP2013032938A5 (ja)
KR20190036472A (ko) 저항 측정 장치, 기판 검사 장치, 및 저항 측정 방법
US10955465B2 (en) Method and apparatus for bond wire testing in an integrated circuit
KR101731000B1 (ko) 회로 기판 검사용 프로브 유닛 및 회로 기판 검사 장치
US20210156902A1 (en) Semiconductor chip and circuit and method for electrically testing semiconductor chip
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
JP4847907B2 (ja) 半導体検査装置
JP2012132738A (ja) 回路基板検査装置
JP2019138808A (ja) 試験装置
KR101354031B1 (ko) 임피던스 측정장치
US10802047B2 (en) Inspection device and inspection method
US11428729B2 (en) Device for testing a printed circuit board
JP2003270267A (ja) プローブユニット、プローブカード、測定装置及びプローブカードの製造方法
US20140320156A1 (en) Apparatus for detecting misalignment of test pad
JP2019100951A (ja) 半導体装置の検査方法、及び検査装置
US9535108B2 (en) Inspection apparatus and inspection method
JP7479498B2 (ja) 半導体試験装置および半導体試験方法
KR101762383B1 (ko) 반도체 시험 장치에 있어서의 전기 길이 측정 방법
KR101376935B1 (ko) 비접촉식 전기검사장치 및 전기검사방법
TWI834684B (zh) 用於在積體電路中接合導線測試之方法及設備
JP2009115745A (ja) 電流検出回路及び電流検出回路検査方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220405