JPH0645420A - 半導体素子および半導体素子の検査方法 - Google Patents

半導体素子および半導体素子の検査方法

Info

Publication number
JPH0645420A
JPH0645420A JP4198318A JP19831892A JPH0645420A JP H0645420 A JPH0645420 A JP H0645420A JP 4198318 A JP4198318 A JP 4198318A JP 19831892 A JP19831892 A JP 19831892A JP H0645420 A JPH0645420 A JP H0645420A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring
semiconductor device
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4198318A
Other languages
English (en)
Inventor
Akio Nakamura
彰男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4198318A priority Critical patent/JPH0645420A/ja
Publication of JPH0645420A publication Critical patent/JPH0645420A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 ダイボンドの位置出し時に、半導体素子の機
械的損傷の良否を判定する半導体素子の構成とその検査
方法を提供する。 【構成】 ウェハ工程時に半導体素子２の外周に沿った
配線５とその入出力端子となる電極６とを設ける。ま
た、ダイボンドの位置出し時に半導体素子２の内部回路
および半導体素子外周に設けられた配線５に接続する電
極６のプロービングを行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子及びその検査
方法に関する。
【０００２】
【従来の技術】半導体装置を製造する工程は、従来、ウ
ェハ上に複数個の半導体素子を形成するウェハ工程と、
ウェハ状態で個々の半導体素子の電気的特性の良、不良
を試験するプロービング工程と、ウェハ上の半導体素子
を個々に分割してから半導体素子を密封し半導体装置を
形成するアセンブリ工程とから成り立っている。
【０００３】ここで図４〜図７を参照し、従来の半導体
素子の構成および半導体装置を製造する工程を説明す
る。
【０００４】図４ははウェハ工程により形成された半導
体素子の構成を示す平面図である。ウェハ２１上には複
数個の半導体素子２２が形成されている。そして半導体
素子２２の周囲表面には半導体素子の入出力端子となる
多数の電極２３が形成されている。またアセンブリ工程
で半導体素子ごとに分割するための切断ラインとなるス
クライブライン２４も形成されている。
【０００５】図５はプロービング工程での検査装置及び
検査方法を示す平面図（Ａ）および側面図（Ｂ）であ
る。ここで１枚のプリント配線板２５のほぼ中央部に存
在する開口部の周囲に沿って固着されている探針２６を
半導体素子２２の電極２３に接触させ回路素子の電気的
特性の良否を判定する。
【０００６】図６は半導体素子を分割する工程を示す断
面図である。ウェハ２１上の半導体素子２２の良否が判
定された後、図６（Ａ）に示すように、まずスクライブ
ライン２４（図４参照）に沿って切り込みがいれられた
半導体素子２２をコレット２７によって吸着する。そし
て、図６（Ｂ）の工程で半導体素子２２は分割され，ス
テージ２８上に固定される。
【０００７】図７（Ａ）〜（Ｃ）は、ダイボンドの位置
出しからダイボンドへと移行する工程を示す断面図およ
び平面図である。図７（Ａ），（Ｂ）に示すように、ダ
イボンドの位置精度を高めるために２個の半導体素子お
さえ２９によってステージ２８上で半導体素子２２の位
置出しを行う。そして図７（Ｃ）に示すように、ダイボ
ンド用コレット３０によって半導体素子２２を吸着して
ダイボンドを行う。
【０００８】
【発明が解決しようとする課題】しかしながら、以上述
べた装置および方法では、アセンブリ工程で半導体ウェ
ハを半導体素子ごとに分割する時と良品半導体素子をコ
レットで吸着する時に、半導体素子が機械的損傷を受け
て破壊される可能性があった。しかしプロービング工程
での電気的特性の良否検査はアセンブリ工程の前に行わ
れるため、半導体素子が機械的損傷を受けて破壊されて
いる場合でも、そのままダイボンド工程以降の工程へと
半導体素子は加工されてしまい、最終段階の検査で不良
品と判定されることになる。したがってダイボンド工程
以降に使用された材料が無駄になるという問題点があっ
た。
【０００９】本発明は上記問題点を解消するために、ダ
イボンドの位置出し時に半導体素子の機械的損傷の良否
を判定する半導体素子の構成とその検査方法を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】本発明は、ウェハ上の各
半導体素子を分割するためのスクライブラインに沿って
半導体素子外周に設けられた配線と、その配線に接続し
入出力端子となる半導体素子内部表面に設けられた電極
とを有したものである。
【００１１】また本発明は、ウェハ上の各半導体素子を
分割するためのスクライブラインに沿って半導体素子外
周に設けられた配線と、その配線に接続し入出力端子と
なる半導体素子内部表面に設けられた第１の電極と、半
導体素子のワイヤボンディグ用の第２の電極とをウェハ
工程時に形成し、ついで分割された半導体素子のダイボ
ンド位置出し時に前記第１および第２の電極に探針を接
触させ前記半導体素子のプロービングと前記配線の導電
検査とを行うようにしたものである。
【００１２】
【作用】本発明では、ウェハ工程において、各半導体素
子外周に沿った配線とその入出力端子となる電極とがあ
らかじめ設けられる。したがって半導体素子をダイシン
グする時に起こり得る機械的損傷を、半導体素子外周に
設けられた配線に接続する電極のプロービングを行うこ
とにより検査することができる。またプロービングをダ
イボンド位置出し時に行うので、ウェハより半導体素子
が分割される段階で受けた機械的損傷を検出できる。し
たがって良品と判定された半導体素子だけが次工程のダ
イボンド工程へと回されて加工される。
【００１３】
【実施例】以下、図１、図２および図３を参照して本発
明の一実施例を説明する。
【００１４】図１はウェハ工程により形成された半導体
素子構成を示す平面図である。ウェハ１上には複数個の
半導体素子２が形成されている。そして半導体素子２の
周囲表面には半導体素子の入出力端子となる多数の電極
３が形成されている。またアセンブリ工程で半導体素子
ごとに分割するための切断ラインとなるスクライブライ
ン４も形成されている。ここでスクライブライン４に沿
って半導体素子２の外周にダメージ検査用のＡｌまたは
Ａｕなどの配線５と、半導体素子２の機械的損傷を検査
する時に配線５の入出力端子となる電極６とが形成され
ている。
【００１５】図２は半導体素子を分割する工程を示す断
面図である。ウェハ１上に図２（ａ）の工程でまずスク
ライブライン４に沿って切り込みがいれられ、半導体素
子２は取り出し用コレット７によって吸着され、図２
（ｂ）の工程で半導体素子２は分割されステージ１３上
で吸着穴１０からの真空力によって固定される。
【００１６】図３はダイボンドの位置出し時に半導体素
子のプロービングを行う工程を示す平面図および断面図
である。図３（ａ）はステージ１３で吸着穴１０からの
真空力によって固定された半導体素子２の状態を示す。
次に図３（ｂ）よりダイボンドの位置精度を高めるため
に２個の半導体素子おさえ９によって位置出しが行われ
る。次に図３（ｃ）より、１枚のプリント配線板１１の
ほぼ中央部に存在する開口部の周囲に沿って固着されて
いる探針８を半導体素子２の電極３に接触させ、回路素
子のプロービングが行われる。同時に探針８と半導体素
子２の外周に設けられた配線５とのプロービングも行わ
れる。ここで半導体素子２の分割時および取り出し用コ
レット７により吸着する時に被る半導体素子２に与えら
れた機械的損傷の良否が判定される。即ち、機械的損傷
のある場合には、配線５が断線するため電極６間の抵抗
が大きくなる。従って、抵抗の値をチェックすることに
より良否の判定ができる。良品と判定された半導体素子
２は図３（ｄ）より、ダイボンド用コレット１２によっ
て吸着されダイボンドが行われる。そして不良品と判定
された半導体素子２は除去される。
【００１７】
【発明の効果】以上実施例において説明したように、本
発明はアセンブリ工程におけるダイボンドの位置出し時
に半導体素子回路と半導体素子外周部配線に対してプロ
ービングが行われるので、半導体素子の分割時や取り出
し時に被る機械的損傷で破壊された半導体素子がダイボ
ンドされることはない。したがってダイボンド以降の工
程で使用される間接材料を無駄にすることがない。
【００１８】また従来行われていたウェハ上でのプロー
ビング工程を必要とせずその工程を削除することができ
る。
【図面の簡単な説明】
【図１】本発明の半導体素子構成を示す平面図である。
【図２】本発明の半導体素子の分割工程を示す断面図で
ある。
【図３】本発明のダイボンドの位置出し時における半導
体素子のプロービング工程を示す平面図および断面図で
ある。
【図４】従来の半導体素子構成を示す平面図である。
【図５】従来の半導体素子のプロービング工程を示す平
面図および側面図である。
【図６】従来の半導体素子の分割工程を示す断面図であ
る。
【図７】従来の半導体素子のダイボンドの位置出しから
ダイボンドへと移行する工程を示す断面図および平面図
である。
【符号の説明】
２ 半導体素子 ３，６ 電極 ４ スクライブライン ５ 配線 ７ 取り出し用コレット ８ 探針 １１ プリント配線板 １２ ダイボンド用コレット

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ウェハ上の各半導体素子を分割するため
    のスクライブラインに沿って半導体素子外周に設けられ
    た配線と、 前記配線に接続し前記配線の入出力端子となる半導体素
    子内部表面に設けられた電極とを有することを特徴とす
    る半導体素子。
  2. 【請求項２】 ウェハ上の各半導体素子を分割するため
    のスクライブラインに沿って半導体素子外周に設けられ
    た配線と、前記配線に接続し前記配線の入出力端子とな
    る半導体素子内部表面に設けられた第１の電極と、前記
    半導体素子のワイヤボンディグ用の第２の電極とをウェ
    ハ工程時に形成し、 ついで前記スクライブラインに沿って切断し、分割され
    た半導体素子のダイボンド位置出し時に前記第１、第２
    の電極に探針を接触させ前記半導体素子のプロービング
    と前記配線の導電検査とを行うことを特徴とする半導体
    素子の検査方法。
JP4198318A 1992-07-24 1992-07-24 半導体素子および半導体素子の検査方法 Pending JPH0645420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4198318A JPH0645420A (ja) 1992-07-24 1992-07-24 半導体素子および半導体素子の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4198318A JPH0645420A (ja) 1992-07-24 1992-07-24 半導体素子および半導体素子の検査方法

Publications (1)

Publication Number Publication Date
JPH0645420A true JPH0645420A (ja) 1994-02-18

Family

ID=16389130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4198318A Pending JPH0645420A (ja) 1992-07-24 1992-07-24 半導体素子および半導体素子の検査方法

Country Status (1)

Country Link
JP (1) JPH0645420A (ja)

Similar Documents

Publication Publication Date Title
US6429675B2 (en) Structure and method for probing wiring bond pads
JP2002040095A (ja) 半導体装置及びその実装方法
US6649986B1 (en) Semiconductor device with structure for die or dice crack detection
JP2703204B2 (ja) ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法
US20130120019A1 (en) Thermal pad shorts test for wire bonded strip testing
JPH07193108A (ja) 半導体チップ及びそのクラック検出方法
JPH08148533A (ja) 半導体ウェハの試験装置及び試験方法
JP2003031595A (ja) 半導体パッケージの製造方法および半導体パッケージ
JPH0645420A (ja) 半導体素子および半導体素子の検査方法
JPS62261139A (ja) 半導体装置
US6340604B1 (en) Contactor and semiconductor device inspecting method
JP3854819B2 (ja) 半導体装置の製造方法
JPH06151535A (ja) 半導体ウエハ及び半導体ウエハの検査方法
JP2795267B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0439950A (ja) 半導体装置
JPS6387736A (ja) 半導体装置
JP2634286B2 (ja) 半導体装置の電気特性検査用ハンドラ装置
JPS6222448A (ja) Ｉｃの形成されたウエ−ハ
JPH0621175A (ja) 半導体装置用テストチップ
JPS59175738A (ja) 半導体装置
JPS6290940A (ja) 半導体装置
JPH02216475A (ja) 半導体装置の検査方法
KR20200109659A (ko) 반도체 패키지, 반도체 패키지용 버퍼 웨이퍼 및 반도체 패키지 제조 방법
JPH06347509A (ja) 半導体装置
JPS62271443A (ja) 半導体装置