JPS59175738A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半纏体ウェノ・−ヲチ、ブに分割する工程で発
生するチップ周辺の欠損を効率良く選別することの出来
る機能を有する半導体装置に関する。

一般ＶＣ１半導体装置の製造においては、半導体基板（
ウェノ・−）上に同一の半導体素子全回時Ｖ（多数形成
した後、これら半導体素子を個々のチップに分割し、所
定のパッケージに組み込んで半導体装置を形成していた
。

この為、半導体基板上ＶＣは個々の半導体素子に分割す
る為の領域、所間スクライプ線を設けている。

さらＶζ、スクライブ線と半導体素子を構成しているト
ランジスタ等の回路索子全形成した部分との間に数１０
μ程度の幅で回路素子のない領域をスクライブ線と平行
して設け（以下この回路素子のない領域全チップ外周部
と言う〕、各チップに分割する工程で発生する、ダイサ
ー、スクライバ−等の機械的なズレ、及び分割する除に
生じるチップ周辺の欠損により半導体素子が不良となる
ことを防止している。

しかし、ダイサー、スクライバ−のズレ及びチップ周辺
の欠損を皆無にすることが出来れは半導体装置製造上の
歩留り、及び品質全土げることが出来るが、現状では不
可能であり、この為通常、個々のチップに分割した後に
外観検査全行ない、ワレ・カケの程度による良・不良品
の目視選別全実施しているのが現状である。すなわち、
チップの外観検査において、従来は、チップ外周部の欠
損の程度の違いによる艮・不良品の判定基準を設け、検
査担当者はそれに従って目で見て判断していた。

例えはチップ外周部の幅１／２までの欠損は良品で、そ
れを越えた場合は不良品という判定基準の場合、欠損の
程度を見てそれがチップ外周部の幅の１　ヲ越えている
かの判断をしなければならない。

通常、外観検査はチップ全体が目視出来る視野で行なわ
れるので数１０μ程度の幅のチップ外周部に発生してい
る欠損の程度がその幅のＨｆｆｉ越えているかどうかの
判定は簡単ではなく、検査能率の低下、検査の見落し、
検森担尚者の個人差等ＶＣよる半導体装置の品質の不均
一を生じゃ丁かった。

本発明は上述した従来方法のチップ外観検査の問題点全
除去し効率良く選別が出来る半導体装置全提供すること
全目的としている。即ち本発明は、半導体基板に多数の
半導体素子全同時に形成して、各々全チップＶＣ分割す
る半導体装１ｔ＆こおいて、分割する為のスクライブ線
と平行でかつこれと所定の間隔をとった金属配線全チッ
プ外周部に配置し、この金属配線に電極パッドを設け、
半導体基板を谷チップに分割した後、電気的にパッド間
の導通状態やパッドと半導体基板との導通状態を検査し
、検゛査時間の短縮、半導体装置の品質の均一化を計っ
たものである。

まず従来技術を第１図を参照して説明する。第１図は従
来の半導体基板に同時ＶＣ形成された半導体素子の平面
図である。

１はスクライブ線で前述した゛よりにチップに分割する
為の領域であフ、父分割前においては第１図ＶＣ示す半
導体素子Ａ、　Ｈ，Ｃ，Ｄ間の境界と考えられる。

２Ａ、２Ｂ、２Ｃ，２Ｄは半導体素子り、　Ｂ、　Ｃ。

Ｄ全構成する回路素子４Ａ、４Ｂ、４Ｃ，４Ｄの周囲の
絶縁領域でこの絶縁領域２Ａ、２Ｂ、２Ｃ。

２Ｄより内側の領域をチップの活性領域と呼ぶ。

又この絶縁領域２Ａ、２Ｂ、２Ｃ，２Ｄより外側すなわ
ちスクライブ線１の側ＶＣは回路素子を設けない数１０
μ程度の幅のチップ外周部３Ａ、３Ｂ。

３Ｃ，３Ｄ’を設けてあ、０１これＶＣよってチップＶ
Ｃ分割する工程で生じるチップ周辺部の欠損によハチツ
ブの活性領域が損傷金堂けること全防止している。

５Ａ、５Ｂ、５Ｄは回路索子４Ａ、４Ｂ、４Ｄにそれぞ
れに配線６Ａ、６Ｂ、６１１接続するコンタクト窓であ
る。

この様な従来の半導体装置をスクライブ線ｌに沿ってチ
ップに分割すると１分割後のチップの平面図全第２図に
示すように欠損Ｘが生じることがある。

この為前記チップ外周部３Ａ’に設けて、たとえ欠損Ｘ
が生じても回路素子４Ａが不良となること全防止してい
るのであるが、チップ外周部３Ａの幅を広げることは直
接チップサイズの増大となシ、むやみに幅を広げること
は出来ない、この為欠損Ｘが絶縁領域２Ａ’（ｌ−越え
る場合があハこのような欠損を生じた半導体素子を除去
する為にチップの外観検査を実施して−る。

先に述べたとおり外観検査とは作業者がある判定基準に
基づいて、目視によって判断するものである。この判定
基準は例えばチップ外周部３Ａ。

すなわちスクライブ線１と回路素子を有する部分との間
の半分全基準とテる場合、作業者は顕微鏡でチップ１つ
１つを目で検査し、チップ外周部３Ａの半分以下の欠損
であれば良品、半分以上なら不良品とするものである。

この様ＶＣ５従来方法では、欠損の程度ＶＣよるチップ
の良、不良の判定基準が明確なものＶこ出来ない為に検
査作業の能率低下、見落し１個人差ＶＣよる半導体装置
の品質の不均一を生じヤ丁かった。

次に本発明全説明する。第３図ＶＣ各チップに分割する
前の状態を示す、スクライブ線７と等距離をとったアル
ミニウムの配線９′をチップ外周部にチップの活性領域
８′ｆｒ囲む様に設け、この配線９′の一部を切断し、
ここに電極パッド９を設けている。

次に説明をより詳細にする為％第３図の電極パ、ド９の
部分全拡大した第４図を用いる。

１０はスクライブ線で各チップに分割する為の領域であ
る。２Ａ’は半導体装置Ｎ′を構成する回路素子４　Ａ
／の絶縁領域である。すなわち集積回路が動作する為の
領域である活性領域全敗り囲む領域である。

５Ａ’は回路素子４八′のコンタクト用窓で配線６にと
回路索子４　Ａ！とのオーミックな接続を取っている゛
・ １１はスクライブ線１０と等距離でかつ平行に形成した
アルミニウムの配線で、チップ外周部にチップを実質的
に取り囲むように設置している。

以下この配線１１を外観チェックアルミと呼ぶ。

５０．７０は外観チェックアルミ１１の一部全切断し、
探針がのせられる面積金もった電極パッドで外観チェッ
クアルミ１１０両端に配置されている。以下、この電極
パッド５０，７（ｌ外観チェ、り用パッドと呼ぶ。

又、６０も外観ナエック用パッドで絶縁領域２Ａ’とコ
ンタクト用窓７Ａ’によってオーミックな接続な接続が
とられている。すなわち半導体基板に接続された外観チ
ェックパッドである。

次に本発明を用いた半導体装置の検査方法′ｆｒ説明す
る。検査方法はこの外観チェック用パッド５０゜７０間
に電流金流し外観チェックアルミ１１の破損を検査した
り、パッド５０．６０とパッドフロ間ＶＣ電圧全支え、
基板と外観チックアルミ１１との短絡金調べるものであ
る。半導体基板をチップに分割する際、チップ上に生じ
るツレ、カケなどのチップの欠損の程度と検畳上での状
態全対象させ第５図、第６図をもって説明する。まず、
５図（Ａ）’に用い説明する。外観チェック用パッド５
０と７０間に電圧をかける。このときけ欠損Ｘは外戚チ
ェックアルミｌｌｌ／ｃ至っていない為、パッド５０と
７０間に流れる電流はこれらの間に印加する電圧チェッ
クアルミ１１のインピーダンスとできまる値が流れる。

これはほぼ短絡状態となってお！ノ、インピーダンスは
ほぼ０”ＶＣ等しい。

次に、パッド５０と６０の間又は７０と６０の間に電圧
を印加する。このとき基板側外観チェック用パッド６０
とアルミパッド５０、又は７０とは第６図（Ａ）Ｍこ示
すように酸化膜２１　ＶＣより絶縁されているので電流
は流れな−、すなわち、開放状態である。尚、第６図Ｆ
Ａ）で２４は半導体基板、２３はエピタキシャル層、２
２は絶縁分離用の拡散領域である。

このようにパッド５０と７０間は短絡、パッド５０又は
７０と６０間は開放状態となり、検査では良品と判定さ
れる。

次に第５図（Ｂ）の場合である。この場合ＶＣは、半導
体基板をチップに分割する際チップの欠損Ｘが外観チェ
ックアルミ］１を越える程大きくなった場合である。

ます外観チェック用パッド５０と７０間に電圧をかける
。このとき欠損Ｘは外観チェックアルミ１１全切断して
いるのでパッド５０と７０間には電流が流れず開放状態
となっている。

次に外観チェック用パッド５０又は７０とバッド６０間
ＶＣ電圧を印加する。このとき、欠損Ｘによって、ｉｇ
６図（Ｂ）　ｖＣ示すように、外観チェ、クアルミ１１
は欠損部Ｘの側面にタンを生じる。この外観チェックア
ルミ１１のタレによって、外観チェックアルミがエピタ
キシャル層２３と接触してしまうことがある。この場合
ｖｃはパッド５０と６０間に印加する正負の電圧いずれ
かでこれらの間は短絡状態となり不良品と判定される。

この様な外観チェックアルミ１１のタレがない場合は印
加電圧圧、負に対しいずれも開放状態となるが、パ。

ド５０と７０とが開放状態であるので、やはり不良と判
定される。

第５図（Ｃ）は外観チェックアルミ１１上に欠損Ｘが生
じた場合である。外観チェック用パッド５０と７０との
間に電圧全印加すると外ｊ脱チェックアルミ１１は一部
がカケでいるが断線していないので電流は流れる。

又外観チェックパッド５０又は７０と６０との間に電圧
を印加した場合、外観チェックアルミ１１が欠損部Ｘで
エピタキシャル層２３　（ｇ　６１５４＜ｋ３）Ｋ示す
ように接触していれば不良と判定し、接触していなけれ
ば良品と判定する。

丁なわち外観チェック用パッドに電圧全印加して、パッ
ド５０と７０間が短絡状態、ハツト５０又は６０と７０
間が開放状態となっていれば検査で良品と判定し、この
状態全満足しなければ不良品と判定するのである。

このようＶＣ検査は全て電流が流れるかどうかで判定さ
れるので、判定がきわめて簡潔にできる。

尚、検査時に流入電流が太き丁ぎる場合には直列に電流
制限用の抵抗を接続し測定する事により測定レベルが調
節できる。

判定基準としては、この外観チェ、クアルミ１１の位置
を、第７図のごとく、外観チェックアルミ１１の活性領
域側端部とスクライブ線１０間の距離ｄを所定の判定基
準間隔となるように丁れば良い、この時、外観チェック
アルミ１１が残るように欠損を生じるか断線するように
欠損音生じるかがちょうど良品・不良品の判定基準とな
る。

又外観チェック用パッド部５０，６０．７０のチップ欠
損ＶＣついては、パッドとパッドの間隔はボンディング
せず探針分立てるだけでチェック可能であるから、せい
ぜい数１０μ程度離せば良い。

このようＶＣ１パッド間の間隔は充分狭いので、ノクッ
ド間に欠損が生じる割合は極めて少なく横置もれはない
と考えられる。

又パッド５０．６０’、７Ｏｆｌ外；睨チェックアルミ
１１と活性領域との間に配置１−れは、外観チェック用
パッド５０，６０．７０附近で欠損が生じても、この欠
損が検査結果ＶＣ影′―することはないその一例ケ第８
図Ｉ／Ｃ示す。丁なわち、パッド５０′。

６０’、７０’は外観チェックアルミ１１の内側で活性
領域１４の外部ＶＣ形成されている。

従来の外観検査工程は半導体基板全チップＶＣ分割し、
分割したチップを等間隔でならべた状態（これを以下シ
ート拡大と呼ぶ）で作業者がチップ１つ１つについて、
チップ外周部ＶＣ発生するチップの欠損の程度勿顕微鏡
で拡大して判定していた。

外観検査の後、良品となったチップをコレットＶＣより
吸引し、所定の位置１で運び、ステムにチップをマウン
トし、ケースに封入し、製品となしていた。

本発明による検査工程では、まず１例として、半導体基
板全チップＶこ分割し、コレットによ９％ステムにチッ
プ？取り付け、ケースに封入して製品が完成した段階で
チェックにより外観検査を行なうもので、先ＶＣ従来例
で述べた作業者がチップごとＶＣ顕微鏡で行なっていた
外観検査工程が省ける・ すなわち、外観検査作業時間の短縮と作業者による外観
検査基準の個人差が防げるので品質の均一性は同上する
。又、チップＶＣ分割した段階１−なわちチップをステ
ムＶＣ運ぶ前に検査し、良品のみ組立てることもできる
。

更Ｖｃ、分割したチップ全検イを機能を持つコレットで
吸引しながら検査全行ない、良品であればそのままステ
ムまで運びステムに取り付け、不良品であれば廃棄する
こともできる。

以上の通υ本発明ＶＣよる半導体装Ｉｆは外観検査にお
いて検査能率の向上、検介もれの防止、検査担当者の個
人差等による品質の不拘−性防止ＶＣ大いＶこ役に立つ
。

【図面の簡単な説明】

割した後の半導体チップの平匍図で、同図（Ｎはチップ
欠損が外観チェックアルミＶＣ至っていない場合のもの
、同図（Ｂ）はチップ欠損が外ｉ説チェックアルミ−を
切断する場合のもの、同図（Ｃ）はチップ欠装置設定方
法を説明する図である！−図は不発明の他の実施例を示
す平面図である。 １．１０・・・・・・スクライブ線、２Ａ、　２Ｂ、　
２Ｇ、　２Ｄ、−２Ａ’・・・・・・絶縁領域、３Ａ、
３Ｂ、３Ｃ，３Ｄ・・・・・・チップ外周部、４Ａ、　
４Ｂ、　４Ｃ，４Ｄ、　４Ａ’・・・・・・回路素子、
５Ａ、　５Ｂ、　５Ｃ，５Ｄ、　５Ａ’　、　７Ａ′　
　・・・・・・コンタクト窓、６Ａ、６Ｂ、６１）・・
・・・・配線、８，１４・・・・・・チップ活性領域、
９．５０．６０．７０．５０’　、　６０’　。 ７０′・・・・外観チェック用パッド、９’、１１・・
・・外観チェックアルミ、２１・・・・・・酸化膜、２
２・・・・・・半導体絶縁層、２３・・・・・エピタキ
シャル層、２４・・・・・・半導体基板、Ｘ・・・・・
チップの欠損。 第１図 Ａ 第２図 Ｖ・ と 第３図 仏）（Ｂ） （Ｃ） 第６図 第８図

Claims (1)

1. 【特許請求の範囲】 ｌ）半導体チップ外周部に、両端に電極ノ（ラド全有す
   る金属配線を形成したことを特徴とする半導体装置。 ２）前記金属配線は前記半導体チップの索子領域？実質
   的に取ジ囲んでいることを特徴とする特許請求の範囲第
   １項記載の半導体装置。