JP2006279054A

JP2006279054A - 半導体装置

Info

Publication number: JP2006279054A
Application number: JP2006113412A
Authority: JP
Inventors: Chiori Mochizuki; 千織望月; Minoru Watanabe; 実渡辺
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-05-08
Filing date: 2006-04-17
Publication date: 2006-10-12
Anticipated expiration: 2021-04-27
Also published as: JP4621161B2

Abstract

【課題】大面積パネル、または、パネル周辺部のスペースを極小化した、狭額縁パネルの製造を、安定に且つ高歩留りで可能とするような、構成の半導体装置を提供する。
【解決手段】基板上に複数の薄膜トランジスタ（以下、ＴＦＴ）により、複数の画素が構成されているＴＦＴ基板において、ＴＦＴ基板の周囲に一定電位に接続された周囲配線Ｓｃが接地されている。基板上に複数のＴＦＴにより、複数の画素が構成されているＴＦＴ基板を有する半導体装置において、ＴＦＴの駆動配線が配線抵抗Ｒｓを介してそれぞれ接続され、ＴＦＴ基板の１画素は、ＴＦＴと光電変換素子とから構成され、光電変換素子のバイアス配線とＴＦＴの駆動配線が接続されている。
【選択図】図１

Description

本発明は、基板上に複数の機能素子が構成されている半導体装置に関するものである。

従来、機能素子として非晶質シリコン薄膜を用いた薄膜トランジスタは、スイッチ素子として、液晶表示パネル、有機ＥＬパネルなどの表示デバイス、更には、ＴＦＴ素子と同様の非晶質シリコン薄膜を用いたＰＩＮ型フォトダイオード、または、ＭＩＳ型フォトキャパシター、ＴＦＴ型光センサーなどの光電変換素子（以下、光センサー素子と称す）と組み合わせた光センサーパネルなどに広く利用されている。

また、最近では、光センサーパネルの医療分野への応用が検討され、特に、放射線を蛍光体により、可視光に変換し、その光情報を、光センサーパネルで間接的に読み取るような、放射線撮像装置、更には、ＴＦＴ素子と直接放射線を電気信号に変換する非晶質セレンなどを用いた直接型の放射線撮像装置も開発が進んでいる。

ここで、図１５にＴＦＴ素子とＰＩＮ型フォトダイオードとから構成されている光センサーパネルの等価回路を示し、また、図１６にその断面の模式図を示す。図１５において、符号１０１０はＰＩＮ型光センサー、１０２０はＴＦＴ、１０３０は信号配線、１０４０はＴＦＴ駆動配線、１０５０はＰＩＮ型光センサーのバイアス配線である。

また、図１６において、２０１０はガラス基板、２０２０はゲート配線、２０３０はゲート絶縁膜、２０４０はｉ型ａ−Ｓｉ層、２０５０はＳｉＮ層、２０６０はｎ⁺オーミックコンタクト層、２０７０はソース・ドレイン電極、２０８０はセンサー下電極、２１００，２１１０，２１２０は、それぞれ、Ｐ、Ｉ、Ｎ型ａ−Ｓｉ層、２０９０はセンサー上電極、２１３０はＳｉＮ保護膜である。

そして、画像情報としての入射光は、ＰＩＮ型光センサー１０１０により光電変換され、同時に、センサー容量Ｃ１に電荷蓄積される。その後、ＴＦＴ１０２０をオンすることにより、信号線１０３０とＴＦＴ駆動配線１０４０のクロス部で形成される容量Ｃ２に電荷分配され、信号線１０３０の電位変化を読み取り出力としている。

現在、上述の光センサーパネルは、大面積化、高精細化の要求により、基板サイズの大型化、プロセス精度の向上が急務とされているが、膨大な設備投資が必要となり、更に、立ち上げに要する期間などを考慮すると、最良の方法とは言えないと思われる。

そこで、従来の小型基板用の設備、装置を用いて、大面積化パネルを目指す方法として、複数のパネルを貼り合わせることより大面積化する構造の半導体装置が提案されている。

その具体例として、図１７に４枚の光センサーパネルを貼り合わせ大面積化した放射線画像読取装置の斜視図を示す。また、図１８に、その模式的断面図を示す。図１７において、符号３０１０は光センサーパネル、３０２０は基台、３０５０は放射線を可視光に変換するための蛍光板、３０６０はフレキシブル基板、３４００はシャーシ部である。

図１８において、３０１０は光センサーパネル、３０２０は光センサーパネル３０１０の４枚を定位置に固定するとともに、下面に配設した電気実装部を保護するための放射線吸収用の鉛などからなる基台、３０３０はセンサーパネル３０１０と基台３０２０を貼り合わせるための第１の接着層、３０５０は放射線を可視光に変換するための蛍光板、３０４０は蛍光板３０５０をセンサーパネル３０１０に貼り付ける第２の接着層、３０７０はセンサーパネル３０１０の駆動用プリント基板、３０６０はプリント基板３０７０とセンサーパネル３０１０とを接続するためのフレキシブル基板である。

なお、符号３２００は筐体、３２１０は蓋、３２３０は電気実装部を保護するための鉛などからなるカバー、３２４０はプリント基板３０７０を固定するための足、また、３２５０は基台３０２０を筐体３２００に固定するためのアングルである。なお、ここでは、符号３２００，３２５０の各部材によって、シャーシ部３４００が形成されている。そして、シャーシ部３４００の中で、放射線センサー部３３００を固定することによって、センサーユニットが形成されている。

しかしながら、上述のように、複数のパネルを貼り合わせる場合、特に、パネル間のつなぎ目の精度とそのクリアランスとが問題になる。

図１９に貼り合わせパネルを模式的に描いた平面図を示す。図２０には、パネルのつなぎ目の中央部を拡大した図を示す。Ｐは画素ピッチ、Ｐｃは隣接パネル間の画素中心から画素中心までの距離である。通常、Ｐｃ＜２Ｐ、即ち、画素間のクリアランスを１画素内に収めることで、画像処理による補正を適正に行うことが可能となる。換言すれば、各光センサーパネルは、画素端より数１０μｍの位置で、パネル切断を行うことが必要となる。

このような課題を解決するには、以下の問題があり、製造上の歩留り、更には、特性上の問題まで、影響を及ぼす場合がある。

１．光センサーパネルの切断時に、チッピング、ズレなどにより、画素部まで影響が及ぼされる場合があり、組み立て後に、この信頼性に問題が残る。図２１に切断部の模式的平面図を示す。図中、４０１０は画素部、４０２０はＳｉＮ膜など保護膜、４０３０はチッピングなどの欠け、４０４０は切断端面である。これから明らかなように、チッピング４０３０が保護膜４０２０を破壊している。この結果、初期特性上、問題が無いが、高温・高湿での保存により、出力の変動が確認されている。

２．パネル組み立て時の静電気の影響で、画素破壊が発生する。通常、ガラス基板などの絶縁材料は、真空チャックステージでの剥離帯電、エアーブローなどによる摩擦帯電などにより、容易に帯電する。帯電した状態で、電位差のある物体、具体的には、接地されたケースなどに接近しただけで、放電が起こり、破壊される。特に、コーナー部は、その傾向が強く、歩留りの低下を引き起こしている。

３．パネル組み立て時のハンドリングなどで、静電気が２〜３ｋＶ蓄積され切断面、特に、コーナー部で、１画素が破壊する場合がある。

本発明は、上記の問題を解決するものであり、大面積パネル、または、パネル周辺部のスペースを極小化した、狭額縁パネルの製造を、安定に且つ高歩留りで可能とするような、構成の半導体装置を提供することを目的としている。

即ち、本発明の第１の目的は、貼り合わせパネルを、精度良く切断し、貼り合わせるために、切断の良否を判定するスライスチェック配線を設け、且つ、信頼性が確保される位置に配し、切断時のチッピングなどによる保護膜などの破損を電気的にチェックして、組み立て後の信頼性を確保することにある。

また、本発明の第２の目的は、スライスチェック配線を電気的に一定電位に固定することにより、電気的なクロストークを抑えることである。

更に、本発明の第３の目的は、スライスチェック配線をＴＦＴの駆動配線、または、光センサーのバイアス配線に電気的に接続して、静電気破壊に対する耐性を向上させると共に、スライスチェック配線を一定電位に接続することにより、帯電防止機能を持たせ、デバイスの安定性と信頼性を確保することにある。

このため、本発明では、基板上に複数の機能素子が構成されている半導体装置において、
前記基板の周囲に基準電圧源に接続された周囲配線を有し、前記周囲配線は一定電位に保持されているとともに、前記機能素子の駆動配線または、信号配線に接続されていることを特徴とする。

この場合、本発明の実施の形態として、前記周囲配線が、ＴＦＴの少なくとも駆動配線、または、信号配線に接続されていること、また、ＴＦＴ基板の１画素は、ＴＦＴ素子と光電変換素子とから構成されており、前記周囲配線は、該光電変換素子のバイアス配線と電気的に接続されていることが有効である。

以下本発明を図面を参照して更に詳細に説明する。

（第１の実施形態）
本発明の第１の実施形態として、ＴＦＴ素子とＭＩＳ型光センサーとから構成されている放射線画像読み取り装置に適用した半導体装置について説明する。ここで、図１に、本実施形態の等価回路が示す。図中、符号１１はＴＦＴ駆動用ドライバ、１２は信号処理増幅器、１３はＭＩＳ型光センサーの駆動用ドライバである。また、Ｃ１１〜Ｃ３５は、ＭＩＳ型光センサー、Ｔ１１〜Ｔ３５はＴＦＴ、Ｖｇ１〜Ｖｇ３はＴＦＴ駆動配線、Ｓｉｇ１〜Ｓｉｇ５は信号配線、Ｖｓ１，Ｖｓ２はバイアス配線である。

ＭＩＳ型光センサーＣ１１〜Ｃ３５は、駆動用ドライバ１３からバイアス配線Ｖｓ１、Ｖｓ２に印加される光信号を受けるもので、ここでの光信号は、ＭＩＳ型光センサーに、その電荷を蓄積される。蓄積された電荷は、順次、信号線Ｓｉｇ１〜Ｓｉｇ５から信号処理増幅器を介して、ＴＦＴ（Ｔ１１〜Ｔ３５）により、読み出される。また、ＴＦＴは、ＴＦＴ駆動用ドライバ１１から、ＴＦＴ駆動配線Ｖｇ１〜Ｖｇ３を介して、与えられた信号で、順次、オン／オフする。更に、Ｓｃはスライスチェック配線であり、ＴＦＴ駆動用ドライバおよびＭＩＳ型光センサーの駆動用ドライバから接地電位を与えられている。

ここで、この実施の形態での、作製プロセスの概略を順に説明する。なお、図２の（ａ）〜（ｅ）は、光センサーパネルの模式的断面図を示す。

（１）図２の（ａ）に示すように、ガラス基板１０１上に、Ｃｒを、１０００Å厚さで、スパッタリング法により成膜し、ＭＩＳ型光センサーの下電極１０２、ＴＦＴゲート電極１０３、および、ゲート配線１０４、更には、パネル切断用のスライスラインおよびスライスチェック配線などを、パターニングする。

（２）次に図２（ｂ）に示すように、プラズマＣＶＤ法により、窒化シリコン膜１０５（ＳｉＮ）を、３０００Å厚さで、非晶質シリコン膜１０６ａ（Ｓｉ）を５０００Å厚さで、オーミック層１０７（ｎ⁺）を１０００Å厚さで、それぞれ、連続成膜し、ＭＩＳ型光センサーの下電極とＴＦＴＳ−Ｄ電極とを接合するためのコンタクトホール１０８、及び、配線引出し部などのコンタクトホールなどを、ＣＤＥ法により、開口する。

（３）次に図２（ｃ）に示すように、アルミニウム（Ａｌ）を１μｍ厚さで、スパッタリング法により成膜し、ＴＦＴＳ−Ｄ電極１０９、信号線１１０、光センサーのバイアス配線１１１を、ウエットエッチング法により形成する。

（４）更に図２（ｄ）に示すように、ＴＦＴギャップ部のオーミック層（ｎ⁺）を、ＲＩＥ法により除去し、ＴＦＴチャネル部１１２を形成する。

（５）更に、図２（ｅ）に示すように、ＲＩＥ法により、素子間分離を行い、保護膜として、プラズマＣＶＤ法により、窒化シリコン膜１１３（ＳｉＮ）を、９０００Å厚さで成膜し、引き出し配線部パッド部などを、ＲＩＥ法により開口する。

以上より、単一パネルが作製され、検査工程により、良品判定が行われることで、前工程が終了する。

その後、中工程により、光センサーパネルに電気的な実装を行う。即ち、
（６）ポリイミドをスピンコートし、加熱キュアーする。その後、スライスラインに従って、所定のサイズに切断する。

（７）スライスチェック配線によって導電性の検査を行う。

（８）ＴＡＢ接続、ＰＣＢ接続など電気的な実装を行い、その後、再び導電性の検査を行う。

以上により、貼り合わせ前のモジュールが完成し、以降、後工程により、大面積パネルとして、組み立てられる。即ち、
（９）基台にパネルを貼り合わせ、蛍光板を貼り、更に、Ａｌシートを貼り合わせる。

（１０）筐体に組み込み、最終検査を行う。

以上により、放射線画像読み取り装置に用いる半導体装置が完成する。駆動用ドライバなどを接続した後には静電気破壊などの恐れは小さくなるため、ドライバの実装が終わった段階で、スライスチェック配線は切断して取り除いてもよいし、残しておいて問題にならない場合にはそのままにしておいてもよい。

図３には、光センサーパネルを貼り合わせた中央部が拡大して示されている。この実施の形態での画素サイズは１６０μｍである。図中、画素中心とは、光センサー部の重心であり、光学的な画素中心である。その結果、隣接パネルの中心間の距離が、２画素分、即ち、３２０μｍ以内の設計であれば、実際の切断、および、貼り合わせ余裕が増えることになる。これは、ＴＦＴの配置により、光センサー部の重心を貼り合わせ、中央側に配置することにより、達成可能とするものである。なお、この実施の形態では、画素領域の間の距離が、１６０μｍから１８８μｍおよび２０２μｍに拡大可能となっている。

図４には、光センサーパネルのコーナー部の概略パターンが示されている。図中、４１はスライスライン、４２はスライスチェック配線、４３はＳｉＮ保護膜、点ａは画素重心である。

ここでの検討には、ＳｉＮ保護膜４３が画素端より２５μｍの位置に配置され、また、このＳｉＮ保護膜内にスライスチェック配線４２が配置される。この幅は、高温高湿などの信頼性試験により、特性が確保できる最小幅である。また、スライスは、スライスラインを切り落とすように切断されるが、チッピング、スライスズレなどにより、マージンとして、スライスライン４１がＳｉＮ保護膜端から４５μｍの位置に設定されている。なお、この領域にＳｉＮ保護膜を配していないのは、ＳｉＮ保護膜が割れ、画素まで成長することがあるためである。

次に、この実施の形態での、スライスチェックラインの使用方法について述べる。先述のように、パネル切断時に、予期せぬスライスズレ、または、チッピングなどによって、ＳｉＮ保護膜が破壊する場合、同時に、スライスチェックラインも破壊される。そこで、図１に示した、スライスチェック配線に設けたパッドＣｐにより、導電性のチェックを行うことで、異常が確認でき、良品組センサーパネルへの混同を避けることが可能となる。

その結果、従来、目視確認で行なっていた判定に比べて、確実で精度の高い検査を行なうことが可能となる。更に、上述のように、中工程、後工程での要所要所で、スライスチェック配線による確認を行うことにより、複数の光センサーパネルを貼り合わせた後での、不良発生を皆無とすることが可能になった。

特に、静電気などによる画素破壊は、ＴＦＴ駆動用ドライバや光電変換素子駆動用ドライバなどを電気的に実装するまで起こりえるので、それらの実装を行なうまでは適宜行なう。

また本実施形態においては機能素子としてＴＦＴを例として示したが、これに限られるものではなく、ダイオードや薄膜ダイオードを用いてももちろんよい。

（第２の実施形態）
第１の実施形態においては、素子の駆動用回路は基板の片側に設けられていたが、高速駆動を実施するために本実施形態においては、パネルの両側に駆動回路を設けた構成を示す。ここでは２枚のパネルを貼り合わせる構造について述べる。図５は貼り合わせ構造の模式的平面図である。図中１０１，１０２はセンサーパネルである。１０３はアンプＩＣに接続されるアンプ側引出し配線部、１０４はドライバＩＣに接続されるドライバ側引出し配線部である。本実施形態では、各センサーパネルはドライバ側引出し配線部をパネル両側に配置し、高速駆動を実現させている。

第１の実施形態と同様に、ＴＦＴ基板の周囲にスライスチェック配線を設けて、スライスラインにおいて切断した後、導電性の検査を行い不良品のチェックを行なうことが可能である。また、パネルの大きさが一枚で充分な場合には、切断後特に貼り合わせなどは行わず、一枚で両側にドライバを実装してもよい。また、画素領域をシャーシ部の極近傍に配置したい場合などは、センサーパネルを単独で使用し、切断部を必要とされている方向に設置する事により、よりシャーシ近傍からの画素読み取りが可能となる。図６にそれを模式的に描いた平面図を示す。１０５は信号読出し回路、１０６はセンサー駆動用回路、１０７はシャーシである。図中、端部画素部Ａをシャーシに近接させることが可能となり、シャーシ部の近傍の画像を読み取ることが可能となる。

また本実施形態においては機能素子としてＴＦＴを例として示したが、これに限られるものではなく、ダイオードや薄膜ダイオードを用いてももちろんよい。
（第３の実施形態）
本発明の第３の実施形態として、ＴＦＴ素子とＭＩＳ型光電変換素子とから構成されている放射線画像読み取り装置に用いる半導体装置について説明する。なお、図７はこの実施の形態における等価回路を示す。図中１１はＴＦＴ駆動用ドライバ、１２は信号処理増幅器、１３はＭＩＳ型光電変換素子駆動用ドライバである。

本実施形態においては、光センサーのバイアス配線であるＶｓ１、Ｖｓ２配線を、互いに抵抗Ｒｖｓにより接続している。更に、ＴＦＴ駆動配線であるＶｇ１〜Ｖｇ３配線は、互いに抵抗Ｒｓにより接続され、Ｖｓ１配線とＶｇ１配線とは、互いに抵抗Ｒｖにより接続されている。また、スライスチェック配線であるＳｃ配線は、Ｖｓ４配線と抵抗Ｒｖｃとにより接続され、Ｖｇ１配線と抵抗Ｒｇｃとにより接続されている。または信号配線と接続してもよい。また、図８に示すようにＴＦＴの駆動配線のみと接続してもよいし、図示はしないが、バイアス配線のみと接続することも可能である。

ＴＦＴ駆動用ドライバから第１番目のＴＦＴまでの抵抗をＲｏとし、Ｖｇ配線間の抵抗をＲｓとすると、抵抗Ｒｓには、Ｖｇ配線に印加したオン電圧Ｖｇｈが隣接ラインに影響を与えない抵抗を、設定すれば良いことになる。なお、隣接ラインはオフ電圧Ｖｇ１に保持されている。

図９は、上述の等価回路における電位を説明するための図である。点ａの電位ＶａがＴＦＴのしきい値電圧Ｖthより低ければ、隣接ラインをオフ状態に保つことができる。

Vth>Va＝Vg1+(Vgh-Vg1)×Ro/(Rs+2Ro)………（１）式
Rs>Ro(Vg1-Vth-2Vth)/(Vth-Vg1)
ここで、Vg1=-5V 、Vgh=15V 、Vth=2V、Ro=100Ωであるので、Rs>86 Ωとなる。

同様に、抵抗Ｒｖについては、光センサーのバイアス配線Ｖｓが光読み込み時に、Ｖｓｈ＝９Ｖであるから、上式のＶｇｈ−Ｖｇ１＝２０Ｖに比較すると、Ｖｓｈ−Ｖｇ１＝１４Ｖとなり、この結果から、少なくとも、Ｒｖ＞Ｒｓであれば、Ｖｓ配線の駆動により、ＴＦＴの誤動作は防止できる。また、Ｖｓ電位の変動を特性上、問題のない範囲とするならば、変動量を１％以下とする必要があり、抵抗Ｒｖは、Ｒｖ＞１００×Ｒｏとなる。この実施の形態では、Ｒｖ＞１０ｋΩであれば良いことになる。また、Ｒｖｓに関しても、光センサーのバイアス電位の変動が１％以下となるために、Ｒｖｓ＞１００×Ｒｏとなる。

更に、スライスチェック配線であるＳｃ配線とＶｇ１配線との接続抵抗Ｒｇｃは、（１）式において、Ｖｇ１＝０Ｖとして計算すれば、Ｒｇｃ＝５５０Ωとなる。また、Ｓｃ配線とＶｓ４配線との接続抵抗Ｒｖｓは、Ｒｖｓ＞１００×Ｒｏであれば、光センサーのバイアス電位の変動を１％以下に抑えることが可能となる。

なお、本実施形態では、各配線間をオーミック層（ｎ⁺）を用いて接続することが可能であり、上述の各接続抵抗値に十分余裕を持たせて、１ＭΩを標準として設定した。

図１０にＶｇ配線間接続の模式的平面図を示す。同図において、５１はＡｌ配線、５２はＣｒ配線、５３はコンタクトホール、５４はｎ⁺接続配線部である。

Ｖｇ配線間をｎ⁺層で接続する場合、Ｖｇ配線は画素領域外では、配線抵抗を低減させるために、Ｃｒ配線からＡｌ配線にコンタクトホールを介して接続されており、そのＡｌ配線間はｎ⁺層で接続されている。

また、図１０におけるＡ−Ａ部の断面の模式図を図１１に示す。５８はガラス基板、５５はゲート絶縁膜、５６は半導体層、５７はｎ⁺オーミックコンタクト層である。本実施形態では、ｎ⁺層を実施形態１と同様に、１０００Åとしておりその際のシート抵抗は１００ｋΩ／□である。画素ピッチが１６０μｍであるために、１０シート以上あれば、１ＭΩで接続できる。したがって、本実施形態では１０μｍで配線間を接続している。また、Ｖｓ配線間は同様にｎ⁺層により接続される。

次にＶｇ配線とスライスチェック配線間の接続方法について説明する。図１２はその接続形態の模式的平面図である。スライスチェック配線であるＣｒ配線はコンタクトホールを介してＶｇ配線と接続されている。図１２におけるＡ−Ａ部の断面の模式図を図１３に示す。コンタクトホール５３において、Ｖｇ配線５１とスライスチェックライン５２が接続される。この場合も配線抵抗が１ＭΩとなるようにｎ⁺層が引き回されている。また導電性のチェックが終了した後は、スライスチェック配線はＴＦＴの駆動配線及び光電変換素子の駆動配線との接続部において切断し取り除いてもよいし、接続部の抵抗を調整することによって、素子の駆動の障害にならないような場合にはそのまま残しておいてもよい。

（第４の実施形態）
本発明の第４の実施形態として、スライスチェックラインをＶｓ配線と特別に抵抗を設けず接続する場合について述べる。なお、図１４に本実施形態の等価回路を示す。本実施形態では、Ｖｓ４配線とスライスチェック配線Ｓｃとを同一層で接続している。なお、異なる層間での接合により作成することも可能である。更に、Ｖｓ１またはＶｓ２配線から、Ｓｃ配線に接続することも可能である。本実施形態においても、パネルの切断を行なった後に、導電性チェック用のパットＣｐにおいて導電性のチェックを行なうことによって、不良品のチェックを行なうことができ接地電位では無いが、一定電位に固定されるため、やはり静電気破壊などから素子を守ることが可能になる。

また本発明は液晶パネルなどの狭額縁化にあたっても有効な手段となる。液晶パネルの場合においては、例えばガラス基板を２枚用意し、該基板上に素子を形成し、該基板を所望の大きさに切断した後に両基板を貼り合わせその中間部に液晶を流し込んで、パネルを形成する。そして、ドライバなどの電気的な実装を行なう。したがって、液晶パネルなどにおいてもやはり、スライスチェック配線を該駆動配線に接続し、スライスチェック配線の導電性を検査することによって、不良品のチェックを行なうことができ、ＴＦＴの制御配線とスライスチェック配線を接続することによって、静電気などによる画素破壊を防ぐことができる。また通常液晶パネルの製造工程では基板を貼り合わせて、液晶を注入しているために、導電性のチェックは基板を貼り合わせる前でもあとでもどちらでもよい。また液晶パネルにおいては必ずしもこのスライスチェック配線を同電位にする必要はない。

また本実施形態においては機能素子としてＴＦＴを例として示したが、これに限られるものではなく、ダイオードや薄膜ダイオードを用いてももちろんよい。
（第５の実施形態）
図２２は本発明の光電変換装置のＸ線診断システムへの応用例を示したものである。

Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、蛍光体を上部に実装した光電変換装置６０４０に入射する。ただし、Ｘ線などの放射線に対して直接感応性がある物質、例えばＧａＡｓなどを用いた装置においては特に蛍光体を設けずに放射線に感応させることも可能である。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して蛍光体は発光し、これを光電変換して電気的情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。

また、この情報は電話回線６０９０等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ６０８１に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。

本発明の第１の実施形態を示す等価回路図である。本発明の第１の実施形態のＴＦＴ、及び光電変換素子部を有するパネル部の作成プロセスの模式的断面図である。本発明の第１の実施形態の貼り合わせパネルの模式的平面図である。本発明の第１の実施形態のパネルのコーナー部の模式図である。本発明の第２の実施形態のパネルの貼り合わせた際の図である。本発明の第２の実施形態の単一のパネルを用いた際の図である。本発明の第３の実施形態を示す等価回路図である。本発明の第３の実施形態の他の例を示す等価回路図である。本発明の第３の実施形態のＴＦＴ駆動用ドライバの周辺部の電位を説明するための等価回路図である。ＴＦＴの駆動配線間の接続形態を示す模式的平面図である。図１０のＡ−Ａ部における断面を示す模式図である。ＴＦＴの駆動配線とスライスチェック配線間の接続形態を示す模式的平面図である。図１２のＡ−Ａ部における断面を示す模式図である。本発明の第４の実施形態を示す等価回路図である。従来の光センサーの平面図である。従来のＰＩＮ型光センサーの断面の模式図である。従来の放射線画像読取装置の斜視図である。従来の放射線画像読取装置の断面の模式図である。貼り合わせパネルの模式的平面図である。貼り合わせパネルのつなぎ目中央部の拡大図である。パネル切断部の模式的平面図である。本発明の半導体装置をＸ線診断装置に応用した場合のシステム図である。

符号の説明

１１ＴＦＴ駆動用ドライバ
１２信号処理増幅器
１３ＭＩＳ型光センサーの駆動用ドライバ
Ｃ１１〜Ｃ３５ＭＩＳ型光センサー
Ｔ１１〜Ｔ３５ＴＦＴ
Ｖｇ１〜Ｖｇ３ＴＦＴ駆動配線
Ｓｉｇ１〜Ｓｉｇ５信号配線
Ｖｓ１，Ｖｓ２バイアス配線
Ｓｃスライスチェック配線

Claims

基板上に複数の機能素子が構成されている半導体装置において、
前記基板の周囲に基準電圧源に接続された周囲配線を有し、前記周囲配線は一定電位に保持されているとともに、前記機能素子の駆動配線または、信号配線に接続されている半導体装置。
請求項１記載の半導体装置において、前記周囲配線は前記基板の切断の良否をチェックするための配線である半導体装置。
請求項１又は２に記載の半導体装置において、前記周囲配線は導電検査のためのパット部を有している半導体装置。
請求項１記載の半導体装置において、前記基板上に、前記機能素子としてＴＦＴ素子と光電変換素子が構成されており、前記周囲配線は、該光電変換素子のバイアス配線と接続されている半導体装置。
請求項１記載の半導体装置において、前記基板上に、前記機能素子としてＴＦＴ素子と光電変換素子とが構成されており、前記周囲配線は、該光電変換素子のバイアス配線と接続されている半導体装置。
請求項１から５のいずれか１項に記載の半導体装置において、前記基板は絶縁性である半導体装置。
請求項１から６のいずれか１項に記載の半導体装置において、前記機能素子上に波長変換体を有する半導体装置。
請求項７記載の半導体装置において、前記波長変換体は蛍光体である半導体装置。