JPH11150255A - 光電変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＮ比、使い勝手の向上、低コスト化が困
難。 【解決手段】 光電変換画素（Ｔ，Ｓ）を行列方向に複
数個配置し、同一列の光電変換画素の出力を結線した複
数の信号配線ＳＩＧを列方向に配線し、同一行の光電変
換画素の信号出力動作を制御する制御端子を結線した複
数の制御線ｇを行方向に配線した光電変換装置におい
て、信号配線ＳＩＧの各々に、光電変換画素に基づく情
報電荷をアナログ電圧に変換するアナログ電圧変換手段
１１，１２〜３１，３２により変換されたアナログ電圧
を記憶し出力として維持するアナログ記憶手段１３〜３
３を接続し、アナログ記憶手段の出力線を分けて複数の
出力線群とし、出力線群の各々にアナログ切替手段１４
〜３４を接続し、アナログ切替手段の出力の各々にＡ／
Ｄ変換手段１７〜３７を接続した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は可視光、放射線等に
より像を形成する光電変換装置に係り、特にスチールカ
メラあるいはＸ線撮像システム等の二次元の光電変換装
置に好適に用いることができる光電変換装置に関する。

【０００２】

【従来の技術】従来、写真といえば光学カメラと銀塩フ
ィルムを使用した銀塩写真が大半を占めていた。半導体
技術が発達しＣＣＤ型センサ、ＭＯＳ型センサで代表さ
れるＳｉ単結晶センサを用いた固体撮像素子を用いてビ
デオカムコーダのような動画の画像を撮影できる撮像装
置が発達してきているものの、これら画像は画素数にお
いてもＳＮ比においても銀塩写真にはかなわず、静止し
た画像を写し込むには銀塩写真を使うのが普通であっ
た。

【０００３】これに対し近年、コンピュータによる画像
処理、電子ファイルによる保存、電子メールによる画像
の伝送の要求が高まり、銀塩写真画像に劣らないディジ
タル信号として出力する電子撮像装置が望まれている。
このことは一般の写真のみならず医療の分野でも同じこ
とがいえる。

【０００４】医療の分野において銀塩写真技術を使うも
のとしてＸ線写真が有名である。これはＸ線源から出た
Ｘ線を人体の患部に照射し、その透過の情報をもって、
例えば骨折や腫瘍の有無を判断するもので長い間医療の
診断に広く使われている。通常、患部を透過したＸ線は
一度蛍光体に入射させ可視光に変換しこれを銀塩フィル
ムに露光する。しかし、銀塩フィルムは感度がよく、ま
た解像度が高いという長所があるものの、現像に時間が
かかる、保存・管理に手間がかかる、遠隔地にすぐ送れ
ない、等の短所があり、先に述べたように銀塩写真画像
に劣らないディジタル信号として出力する電子Ｘ線撮像
装置が望まれている。これを実現する提案として、ＣＣ
Ｄ型センサ、ＭＯＳ型センサ等の単結晶を用いた小型の
光電変換装置で縮小光学系を使って像を形成する方法が
あった。しかし蛍光体が発した光の１０００分の１程度
しか利用できず、Ｘ線で人体を観察する場合できるだけ
弱いＸ線で診断しなければならないという要求を満たせ
なかった。よって光の利用効率の悪い縮小光学系を用い
た小型光電変換装置で医療用Ｘ線診断装置を実現するの
は困難であった。

【０００５】この要望に対し水素化アモルファスシリコ
ン（以下、ａ−Ｓｉと記す）の光電変換素子を用いた撮
像素子を二次元に並べた大型センサを用いた撮像装置の
開発がされている。この種の撮像装置はおよそ一辺が３
０〜５０ｃｍの絶縁基板上にスパッタ装置や化学的気相
堆積装置（ＣＶＤ装置）等を使ってメタルやａ−Ｓｉを
堆積しおよそ２０００×２０００個の半導体ダイオード
を形成しこれに逆バイアスの電界を印加し、また同時に
作り込んだ薄膜トランジスタ（以下、ＴＦＴと記す）に
よりこれら個々のダイオードの逆方向に流れた電荷を個
々に検知できるようにしたものである。半導体のダイオ
ードに逆方向の電界を印加すると半導体層に入射した光
量に応じた光電流が流れることは広く知られておりこれ
を利用したものである。しかしながら、光を全く当てな
い状態でもいわゆる暗電流といわれる電流が流れてしま
い、これがショットノイズを発生してしまい装置全体の
検知能力、つまりＳＮ比といわれる感度を低下させる要
因になっている。よってこの暗電流をいかに減少させる
かが開発のポイントである。

【０００６】これらの要求を満足させる様に我々は先に
特開平８−１１６０４４号公報によりいくつかのＸ線撮
像システムの構成を開示している。図７に特開平８−１
１６０４４号公報で提案したＸ線撮像システムに使われ
る光電変換装置の概略的回路図を示す。また、図８に特
開平８−１１６０４４号公報で提案した別のＸ線撮像シ
ステムの模式的ブロック図を示す。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来の撮像装置ではＳ／Ｎがさらに高く、また、使い勝手
がさらに良く、そしてさらなる低コストにという要求に
対し十分に満足させることは難しい。以下その問題点に
ついて図７、図８の撮像装置を例にとって説明する。

【０００８】第１の問題点は、図７の例のように１ライ
ン上にｎ個の光電変換素子をｍラインで構成した光電変
換装置内の（ｎ×ｍ）個の光電変換素子の情報を得る場
合、もしｎやｍが１０００以上の場合Ａ／Ｄ変換器の動
作のスピードが十分でないことにある。

【０００９】図７においては、Ａ／Ｄ変換器の記載はな
いが、通常はＶoutに一つのＡ／Ｄ変換器を接続し、ア
ナログ電圧をディジタル情報に変換する。この構成で光
電変換素子からの情報をディジタルに変換した情報を得
るにはＶoutに出力されたアナログ電圧をＡ／Ｄ変換器
がディジタルに変換する時間が必要である。１番目のラ
イン上のｎ個のディジタル情報を得るのに必要な時間は
Ａ／Ｄ変換器がディジタルに変換する時間をＴadとする
と、１ライン上のｎ個のディジタル情報を得る時間Ｔ(1
line)は、 Ｔ(1line)≧ｎ×Ｔad が必要である。また、実際には転送用ＴＦＴ・Ｔx1〜Ｔ
xnをオンさせる時間と、スイッチＭ1〜Ｍnを順次オンさ
せる時間が必要なのでさらに時間がかかる。

【００１０】また、１フレームの情報を得る時間Ｔ(1fr
ame)にはさらに、 Ｔ(1frame)≧ｍ×ｎ×Ｔad の時間が必要である。ここでもしｎ＝ｍ＝２０００とす
ると、１フレームの情報を得るには ４，０００，０００×Ｔad の時間が最低であっても必要である。通常Ａ／Ｄ変換器
がディジタルに変換する時間は１００ｎｓｅｃ〜１００
０ｎｓｅｃであるから結局１フレームの情報を得るには
０．４秒〜４秒が必要ということになる。この時間はＳ
／Ｎ比の向上、使い勝手を考慮すると短縮が望まれる。
その理由は暗電流の蓄積時間が長くなるからである。光
電変換素子への露光が終了してから読み出しが開始する
が、読み出しに４秒かかった場合、最後に読み出される
光電変換素子は最低でも４秒間の間に流れた暗電流が光
電変換素子内に蓄積されてしまう。これでは先に述べた
ようにいくら暗電流が小さい光電変換素子を使用しても
暗電流の蓄積時間が長過ぎてショットノイズを発生して
しまい装置全体の検知能力、つまりＳＮ比といわれる感
度を低下させる要因になってしまう。また、読み出しに
４秒かかることは読み出しサイクルが４秒以上になるか
ら、患者は４秒以上静止する覚悟で息を止めていなけれ
ばならず、使い勝手の点で改善が望まれる。

【００１１】また、この点を改善するため、信号配線Ｓ
ＩＧをいくつかの群に分け、複数のＡ／Ｄ変化器を用い
たシステムが図８に示すシステムである。また同様な装
置として特開平４−２１２４５６号公報が開示されてい
る。しかしながらこの装置は次に示す第２、３の問題点
を解決していない。

【００１２】第２の問題点は、スイッチＭ1〜Ｍnを順次
オンさせる前に転送用ＴＦＴ・Ｔx1〜Ｔxnをオンさせ信
号配線ＳＩＧの電位が安定していなければならない点で
ある。１つのスイッチＭyが開いている間にＡ／Ｄ変換
器がアナログ電圧をディジタルに変換しなければならな
いので、スイッチＭ1〜Ｍnを順次オンさせる時間ＴＭ
は、 ＴＭ≧ｎ×Ｔad が必要である。実際にはスイッチＭyからスイッチＭ(y+
1)に切り替わってＶoutの電位が安定するまでの時間は
Ａ／Ｄ変換器は動作できないのでさらに時間がかかる。
この問題点は先に述べた図８のシステムや特開平４−２
１２４５６号公報に開示された装置のように複数のＡ／
Ｄ変換器を用いることで小さくすることができる。しか
しながら、１つのラインのディジタル情報を得てから次
のラインのディジタル情報を得るまでの間に転送用ＴＦ
Ｔ・Ｔx1〜Ｔxnをオンさせ信号配線ＳＩＧの電位が安定
していることが必要である。この時間をＴtftとする
と、１ライン上のｎ個のディジタル情報を得る時間Ｔ(1
line)は、 Ｔ(1line)≧ＴＭ＋Ｔtft が必要である。

【００１３】第３の問題点は、転送用ＴＦＴ・Ｔx1〜Ｔ
xnをオンさせ信号配線ＳＩＧの電位が安定してからスイ
ッチＭ1〜Ｍnを順次オンさせるのが理想であるのに対し
て、実際には信号配線ＳＩＧには微少なリーク電流があ
りスイッチＭ1〜Ｍnを順次オンさせている間にも信号電
荷が減少したり、本来の信号でない電荷が加わったりし
てＳＮ比が低下してしまうことである。転送用ＴＦＴは
オンしてもある抵抗値（いわゆるオン抵抗）を持ち、こ
れが原因で信号電荷の移動が不安定になることもある。
ＳＮ比の低下は転送用ＴＦＴ・Ｔx1〜Ｔxnをオンさせて
からスイッチＭyを介してＡ／Ｄ変換器が情報をディジ
タルに変換する瞬間までの時間ｔが長いと起きやすい。
また、逆にこの時間ｔが短いと転送用ＴＦＴのオン抵抗
によりＳＮ比の低下を招くこともある。つまり、高いＳ
Ｎ比を得るにはこの時間ｔの望ましい値がある。

【００１４】これに対して、スイッチＭ1〜Ｍnを順次オ
ンさせスイッチＭyを介してＡ／Ｄ変換器が情報をディ
ジタルに変換する方法であると、光電変換素子Ｓx1〜Ｓ
xnそれぞれの光電変換素子により時間ｔが異なってしま
う。つまり、光電変換素子Ｓx1は転送用ＴＦＴ・Ｔx1〜
ＴxnをオンさせてからスイッチＭ1を介してＡ／Ｄ変換
器が情報をディジタルに変換する瞬間までの時間ｔは短
く、光電変換素子Ｓxnは転送用ＴＦＴ・Ｔx1〜Ｔxnをオ
ンさせてからスイッチＭnを介してＡ／Ｄ変換器が情報
をディジタルに変換する瞬間までの時間ｔは長い。これ
ではすべての光電変換素子に対して望ましい時間ｔで情
報を得ることができない。この第３の問題点は図７で示
した装置のみならず、特開平４−２１２４５６号公報で
示した装置のようにスイッチ群、いわゆるアナログマル
チプレクサの前に増幅器等の素子があっても同様に起き
得る問題点である。

【００１５】上記第１〜３の問題点の解決策としてＡ／
Ｄ変換器をｎ個設けてスイッチＭyを用いず転送用ＴＦ
Ｔ・Ｔx1〜Ｔxnをオンさせ、望ましい時間ｔの経過後す
べてのＡ／Ｄ変換器を動作させ情報をディジタルに変換
すればよいが、ｎが１０００以上のような多数の場合、
現実には難しく、たとえ構成できても高価なＡ／Ｄ変換
器を多数使うことになってコストアップを招くことにな
る。

【００１６】（発明の目的）本発明はＳＮ比が高く、使
い勝手のよい、低コストの光電変換装置および、Ｘ線撮
像システム等で必要とされる大面積で高ＳＮ比のディジ
タル情報を得ることが可能な低コストのシステムを提供
することを目的にする。

【００１７】

【課題を解決するための手段】本発明の第１の光電変換
装置は、光電変換画素を行列方向に複数個配置し、同一
列の前記光電変換画素の出力を結線した複数の信号配線
を列方向に配線し、同一行の前記光電変換画素の信号出
力動作を制御する制御端子を結線した複数の制御線を行
方向に配線した光電変換装置において、前記信号配線の
各々に、前記光電変換画素に基づく情報電荷をアナログ
電圧に変換するアナログ電圧変換手段により変換された
前記アナログ電圧を記憶し出力として維持するアナログ
記憶手段を接続し、前記アナログ記憶手段の出力線を分
けて複数の出力線群とし、該出力線群の各々にアナログ
切替手段を接続し、該アナログ切替手段の出力の各々に
Ａ／Ｄ変換手段を接続したことを特徴とするものであ
る。

【００１８】また本発明の第２の光電変換装置は、上記
第１の光電変換装置において、前記信号配線の各々に前
記アナログ電圧変換手段と前記アナログ記憶手段とを接
続したことを特徴とするものである。

【００１９】また本発明の第３の光電変換装置は、上記
第１または第２の光電変換装置において、前記複数の出
力群をＮ群の出力線群で構成し、前記光電変換画素をｎ
列で構成し、前記Ａ／Ｄ変換手段の変換時間をＴad秒、
前記光電変換画素から出力される情報電荷を前記アナロ
グ電圧変換手段を介してアナログ電圧に変換する時間を
Ｔtft秒としたとき、前記Ｎは、Ｎ≧ｎ×Ｔad／Ｔtftを
満たすことを特徴とするものである。

【００２０】また本発明の第４の光電変換装置は、上記
第３の光電変換装置において、前記Ｎは、ｎ×Ｔad／Ｔ
tft≦Ｎ＜ｎ×Ｔad／Ｔtft＋１を満たすことを特徴とす
るものである。

【００２１】また本発明の第５の光電変換装置は、上記
第１〜４のいずれかの光電変換装置において、前記光電
変換画素は、光電変換素子と該光電変換素子の信号出力
動作を制御するスイッチ素子とからなり、前記光電変換
画素の制御端子は該スイッチ素子の制御端子であること
を特徴とするものである。

【００２２】

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。 （実施例１）図１に本発明の第１の実施例に係わる光電
変換装置の概略的回路図を示す。

【００２３】同図に示すように、絶縁基板上にアモルフ
ァス・シリコン（ａ−Ｓｉ）によって画素素子群１００
が形成されている。１つの画素素子（光電変換画素）は
光電変換素子であるセンサＳとスイッチ素子である薄膜
トランジスタＴによって構成されている。画素素子群１
００は行方向（図１において横方向）に１行あたり１３
７６個、列方向（同じく縦方向）に１列あたり１３７６
個の合わせて１８９３３７６個の画素素子により構成さ
れている。同一列上の画素素子内の薄膜トランジスタＴ
の出力は信号配線ＳＩＧとして共通に配線され、同一行
内の薄膜トランジスタＴの制御端子は制御線ｇとして共
通に配線されている。制御線ｇは総計１３７６本あり、
シフトレジスタ１０１に接続され順次オンされる。１本
の制御線ｇがオンされるとその制御線ｇに接続された１
３７６個の薄膜トランジスタＴがオンし、その薄膜トラ
ンジスタＴに接続されている光電変換素子Ｓ内の情報電
荷は信号配線ＳＩＧに転送される。信号配線ＳＩＧは３
群の信号配線群に分けられ、それぞれ第１の信号配線群
１０（３５２本）、第２の信号配線群２０（５１２
本）、第３の信号配線群３０（５１２本）で構成されて
いる。

【００２４】第１の信号配線群１０はダミーの配線３２
本とあわせて３８４個のリセットスイッチ群１１、３８
４個のアンプ群１２、アナログ記憶回路である３８４個
のサンプル・アンド・ホールド回路（以下、Ｓ／Ｈ回路
と記す）群１３に接続されている。３８４個のＳ／Ｈ回
路の出力は３８４本で構成された出力配線群としてアナ
ログ切替器である一つのアナログマルチプレクサ１４に
接続されている。アナログマルチプレクサ１４は９本の
アドレス線ａｄ０〜８での制御で３８４本のＳ／Ｈ回路
群１３の出力うち１本を選択しその電圧を出力する。こ
の電圧はアンプ１５およびアンプ１６で低インピーダン
ス化し、コネクタ１０５を介しＡ／Ｄ変換器１７により
アナログ電圧がディジタル情報としてＤout1に出力され
る。第２信号配線群２０も同様に５１２個の各回路群２
１〜２３、アナログマルチプレクサ２４、アンプ２５，
２６およびＡ／Ｄ変換器２７を介しディジタル情報とし
てＤout2として出力される。第３信号配線群３０も同様
に５１２個の各回路群３１〜３３、アナログマルチプレ
クサ３４、アンプ３５，３６およびＡ／Ｄ変換器３７を
介しディジタル情報としてＤout3として出力される。

【００２５】各々の回路はコントローラ１０２によりｒ
ｃ０〜ｒｃ３、ｓｍｐｌ、ａｄ０〜８信号で制御され駆
動される。このコントローラ１０２によりリセット信号
ｒｃ０〜ｒｃ３は４種類発生し、列方向に４個おきにリ
セット・スイッチ群１１，１２，１３内のスイッチを制
御し、これにより間引き動作や４本の交互動作を可能と
している。基準電圧発生器１０３はコントローラ１０２
で制御されながらシフトレジスタ１０１を介し薄膜トラ
ンジスタＴのオン電圧Ｖcom、オフ電圧Ｖssを供給す
る。シフトレジスタ１０１は制御線ｇを１本ずつ順次に
制御でき、また、間引き動作時には複数本同時にオン、
オフ制御したり、飛び飛びの制御線をオンさせることも
できる。パルス発生器１０４は光電変換素子Ｓの共通電
極にセンサバイアス・パルスを供給する。このセンサバ
イアス・パルスは４種類発生し、列方向に４本おきに共
通のパルスを供給している。これにより間引き動作や４
本の交互動作を可能としている。

【００２６】次に図２、図３により上記光電変換装置の
動作について説明する。

【００２７】図２は図１においての画素素子群１００中
の１個の画素素子を代表して記している。図２におい
て、信号配線群１０，２０，３０中１本の信号配線ＳＩ
ＧをＳＩＧ、リセットスイッチ群１１，２１，３１中１
個のリセットスイッチをリセットスイッチ１、アンプ群
１２，２２，３２中１個のアンプをアンプ２、Ｓ／Ｈ回
路群１３，２３，３３中１個のＳ／Ｈ回路をＳ／Ｈ回路
３、アナログマルチプレクサ１４，２４，３４中の１個
のアナログマルチプレクサをアナログマルチプレクサ
４、Ａ／Ｄ変換器１７，２７，３７中の１個のＡ／Ｄ変
換器をＡ／Ｄ変換器７として、代表して記している。ま
た、アンプ１５，１６に相当するアンプは説明を簡単に
するため省略した。パルス１１０１はシフトレジスタ１
０１中の１個の回路、パルス１１０４はパルス発生器１
０４中の１個の回路を模式的に示した。また、１３７６
本の制御線ｇのうち１本の制御線をｇxとして示してい
る。また、リセット信号ｒｃ０〜３中の１本をｒｃとし
て示した。Ｃは信号配線に形成されている容量を示して
いる。この容量Ｃは素子として形成されておらず信号配
線に接続されている１３７６個の薄膜トランジスタの浮
遊容量である。その他図１と同一構成部材には同一の記
号を付した。

【００２８】図３は、図２においての制御線ｇxとｒ
ｃ、ｓｍｐｌ、ａｄ０〜８により制御されるタイミング
とｇxの次にオンされる制御線ｇx+1とｒｃ、ｓｍｐｌ、
ａｄ０〜８により制御されるタイミングとを表すタイム
チャートである。パルス切り替わり個所に記した数字は
時間を示すもので１増すごとに１μｓｅｃ経過すること
を示している。

【００２９】以下、図２の回路の動作を図３を用いて説
明する。ここではまず１行上の１３７６個の画素素子の
動きについて述べる。まずｒｃにオンのパルスが加わり
リセットスイッチ１がオンする。すると容量Ｃの電荷が
初期化される。次にｒｃがオフレベルとなってリセット
スイッチ１がオフした後、制御線ｇxにパルスが加わり
薄膜トランジスタＴがオンし、光電変換素子Ｓ内の情報
電荷が薄膜トランジスタＴを介して容量Ｃに転送され
る。これは光電変換素子内の容量よりも容量Ｃの方が十
分に大きいからである。容量Ｃの電位は情報電荷により
上昇する。これはアンプ２により増幅されてアナログ電
圧として出力される。つまり、容量Ｃとリセットスイッ
チ１とアンプ２は情報電荷をアナログ電圧に変換するア
ナログ電圧変換器として働いている。また、別のアナロ
グ変換器としてアンプ２のかわりに電流積分型のアンプ
を用いてもよい。この場合リセットスイッチ１は電流積
分型アンプ内の初期化回路内（通常は積分電荷蓄積用コ
ンデンサの両端）に位置する。この方法は容量Ｃのバラ
ツキの影響を受けない利点がある。

【００３０】制御線ｇxがオフレベルとなって薄膜トラ
ンジスタＴがオフした後、ｓｍｐｌにパルスが加わりＳ
／Ｈ回路内３内のスイッチＳＷがオンする。すると、ア
ンプ２で出力されたアナログ電圧はホールド容量Ｃshに
電圧として記録される。この記録された電圧はｓｍｐｌ
がオフレベルとなってスイッチＳＷがオフした後、アン
プ２の出力されたアナログ電圧が変化しても影響は受け
ずＳ／Ｈ回路３の出力は電圧として維持される。この出
力電圧はａｄ０〜８のパルスによりしかるべきタイミン
グでアナログマルチプレクサ４からＡ／Ｄ変換器７に入
力されディジタル情報としてＤoutに出力される。Ｓ／
Ｈ回路３の出力が電圧として維持され情報がＡ／Ｄ変換
器７で処理されている間にｒｃ、ｇx+1のパルスにより
次の薄膜トランジスタＴがオンし、次の情報がアンプ２
にアナログ電圧として出力されている。ここまでは１行
上の１３７６個の画素素子の動きについて説明したが、
この動きをオンさせる制御線ｇをずらせながら１３７６
回繰り返せば１フレーム分の１３７６行の画素素子、つ
まり、１３７６列×１３７６行＝１８９３３７６個の画
素素子のディジタル情報を得ることができる。

【００３１】図３において、光電変換素子Ｓ内の情報電
荷を、ｇxにより薄膜トランジスタＴと変換器（容量Ｃ
とリセットスイッチ１とアンプ２）を介してアナログ電
圧に変換する時間をＴtftで示した。また、ｇx+1により
次の情報電荷が変換される時間をＴtft′として示して
いる。また、マルチプレクサ４が動作してＡ／Ｄ変換器
７により５１２個のＳ／Ｈ回路出力がディジタル情報と
してＤoutに出力されるのに必要な時間をＴＭとして示
した。本実施例においてはＴtft＝Ｔtft′＝７８μｓｅ
ｃであり、ＴＭは７６．８μｓｅｃである（本実施例で
はＡ／Ｄ変換器の変換時間Ｔadは１５０ｎｓｅｃであ
る）。これは、 Ｔtft＞ＴＭ となっており、本実施例では光電変換素子Ｓ内の情報電
荷をｇxにより薄膜トランジスタＴと変換器（容量Ｃと
リセットスイッチ１とアンプ２）を介してアナログ電圧
に変換する時間Ｔtftが光電変換装置としてのスピード
を決定していることがわかる。本実施例では信号配線Ｓ
ＩＧは３群の信号配線群に分けられているが、もし、信
号配線ＳＩＧが２群の信号配線群に分けられているとす
るとＴＭは最低でも１０３．２μｓｅｃ（１３７６／２
×１５０ｎｓｅｃ）かかり、スピードが遅くなる。ま
た、もし、信号配線ＳＩＧが４群の信号配線群に分けら
れているとするとＴＭは５１．６μｓｅｃ（１３７６／
４×１５０ｎｓｅｃ）で済むが、Ｔtftが７８μｓｅｃ
なので、スピードは７８μｓｅｃとなり変らないので、
信号配線群を増やしたことによるコスト上昇の点で不利
になる。つまり、使い勝手が良く、そして低コストな光
電変換装置を得るには信号配線をいくつの群に分けるか
が問題となるのである（この点については後述する）。

【００３２】本実施例では全画素についてＴtftを一定
の時間７８μｓｅｃで画素素子の情報を得ることができ
ている。全画素についてＴtftが一定になっていること
は信号配線ＳＩＧのリーク電流がたとえあってもリーク
電流による影響は一定となり、補正が簡単である。ま
た、薄膜トランジスタＴがオフしてから一定の時間１４
μｓｅｃ後の電圧がディジタル情報として変換されてい
る。これは薄膜トランジスタがオフした瞬間にｇxの電
圧変化が信号配線ＳＩＧに影響を与えても、この影響が
一定であり、補正等で影響を軽減できる。もしＳ／Ｈ回
路がなく薄膜トランジスタがオフ後、順次信号配線ＳＩ
Ｇの電圧もディジタル情報に変換していたら、光電変換
素子Ｓ内の情報電荷をアナログ電圧変換器（容量Ｃとリ
セットスイッチ１とアンプ２）を介してアナログ電圧に
変換する動作と、Ａ／Ｄ変換器がアナログ電圧をディジ
タルに変換する動作を図３のように同時に行なうことが
できないので、時間が（Ｔtft＋ＴＭ）という長時間必
要であるし、画素素子により信号配線ＳＩＧのリーク電
流の影響が画素素子により異なってしまい、また、薄膜
トランジスタがオフした瞬間のｇxの電圧変化が信号配
線ＳＩＧに与える影響が画素素子により異なってしまう
ことになる。

【００３３】また、本実施例では放射ノイズや電源ノイ
ズにより突発的にノイズを受けても１行内の画素素子に
含まれるノイズが一定になる。これは１３７６本の信号
配線ＳＩＧのアナログ電圧を、ｓｍｐｌがオフレベルと
なりスイッチＳＷがオフする同時刻のタイミングで処理
するため、その後アンプ２の出力されたアナログ電圧が
変化しても影響は受けずＳ／Ｈ回路３の出力は電圧とし
て維持されるからである。つまり、同一行内では同時刻
に受けたノイズの影響を受けるだけである。本実施例で
は１８９３３７６個の画素素子を１３７６行、１３７６
列に配列し１３７６列の読み込みをするための１３７６
本の信号配線を３つの群に分け、３個のアナログ切替器
と３個のＡ／Ｄ変換器で構成している。ここで、列の数
が他の場合についての群の数について説明する。

【００３４】画素素子がｎ列で構成されている場合にＮ
群に分けた場合、ＮをいくつにするとＳ／Ｎが高く、ま
た、使い勝手が良く、そして低コストになるか説明す
る。

【００３５】ｎ列をＮに分けると、１群の中には（ｎ／
Ｎ）本以上の信号配線ＳＩＧがあり、この出力をディジ
タル情報に変えるには、（ｎ／Ｎ）×Ｔad以上の時間が
必要である。つまり、 ＴＭ≧（ｎ／Ｎ）×Ｔad となる。ここで、Ｓ／Ｎが良く使い勝手の良い光電変換
装置を作るには全画素素子をできるだけ早くディジタル
情報にしなければならないため、１列にかかる時間もで
きるだけ早くしなければならない。しかし、画素素子の
情報を信号配線ＳＩＧのアナログ電圧に変換するのにＴ
tftが必要である。本実施例では図３に示すように、光
電変換素子Ｓ内の情報電荷をアナログ電圧に変換する動
作と、Ａ／Ｄ変換器がアナログ電圧をディジタルに変換
する動作を同時に行なっているので、１列を読むのにか
かる時間はＴＭとＴtftの長い方の時間がかかる。上記
式よりＮを大きくすればＴＭは小さくなるので、 Ｔtft≧ＴＭ とすればＳ／Ｎが良く使い勝手の良い光電変換装置とな
る。上記２式より、 Ｔtft≧（ｎ／Ｎ）×Ｔad が得られる。これを変形すると、 Ｎ≧ｎ×Ｔad／Ｔtft ・・・・・（１） となり、これを満足することがＳ／Ｎが良く使い勝手の
良い光電変換装置を作ることになる。

【００３６】ここで、具体的に数値を示して説明する。
本実施例では、Ｎは３群、ｎは１３７６列であり、Ｔad
は１５０ｎｓｅｃ（＝０．１５μｓｅｃ）、Ｔtftは７
８μｓｅｃである。これを前述の式に代入すると、右辺
は、 １３７６×０．１５（μｓｅｃ）／７８（μｓｅｃ）＝
２．６４６… となり、 ３＞２．６４６… であるから、Ｓ／Ｎが良く使い勝手の良い光電変換装置
であることがわかる。

【００３７】ただし、Ｎをより大きく、例えばＮを４に
した場合、ＴＭは５１．６μｓｅｃと早くなるが１列に
かかる時間はＴtftと変わらず、いたずらにコストを高
くするだけである。

【００３８】Ｓ／Ｎが良く使い勝手の良い、且つ低コス
トの光電変換装置にするには、Ｎ≧ｎ×Ｔad／Ｔtftの
関係を維持しつつ、Ｎが最も（ｎ×Ｔad／Ｔtft）に近
くなる値にＮを設定すればよい。そのためには、 Ｎ−１＜ｎ×Ｔad／Ｔtft となるＮを求めればよい。この式を変形すると、 Ｎ＜ｎ×Ｔad／Ｔtft＋１ ・・・・・（２） であればよいことになる。

【００３９】具体的に数値を示して説明すると、本実施
例では右辺は、 １３７６×０．１５（μｓｅｃ）／７８（μｓｅｃ）＋
１＝３．６４６… となり、 ３＜３．６４６… より、Ｎ＝３の場合が、Ｓ／Ｎが良く使い勝手の良い、
低コストの光電変換装置となることがわかる。

【００４０】上記説明のように（１）式と（２）式を同
時に満足する次式 ｎ×Ｔad／Ｔtft≦Ｎ＜ｎ×Ｔad／Ｔtft＋１ を満足することがＳ／Ｎが良く使い勝手のよい、低コス
トの光電変換装置といえる。

【００４１】なお、（２）式は薄膜トランジスタやＡ／
Ｄ変換器の性能を規定するものではない。例えば、低コ
ストでスピードの速いＡ／Ｄ変換器を使えば（例えばＴ
ad＝１００ｎｓｅｃ）、Ｓ／Ｎが良く使い勝手の良い光
電変換装置を実現できる。ただし、この場合でも（２）
式を満足すればなお良い。

【００４２】図４に本発明の第２の実施例に係わる光電
変換装置の概略的回路図を示す。

【００４３】本実施例が第１の実施例と異なるところ
は、第１行目と第１列目の光電変換素子の電極の片側を
ＧＮＤ電位にし基準素子としているところである。光電
変換素子の片側がＧＮＤ電位であると光電変換素子は光
に反応しなくなる。しかし、信号配線ＳＩＧのリーク電
流の影響や薄膜トランジスタがオフした瞬間のｇxの電
圧変化が信号配線ＳＩＧに与える影響は受けるため、こ
れらの１行目素子から得られた情報を他の画素素子の情
報から引き算すれば高Ｓ／Ｎの情報が得られる。この
時、１３７６個の情報を記憶しておき、対応している列
からの画素素子の情報の補正値とすることもできるが、
回路を簡単にするため１行目の１３７６個の情報の平均
を記憶しこれを各画素素子の情報の補正値とすることが
できる。これは本実施例が各画素素子の信号配線ＳＩＧ
のリーク電流の影響や薄膜トランジスタがオフした瞬間
のｇxの電圧変化が信号配線ＳＩＧに与える影響を一定
になるように構成してあるからである。この理由は第１
の実施例で述べている。１３７６個の情報の平均を記憶
すれば良いため記憶手段が小規模で良く低コストにでき
る。

【００４４】また、１列目素子から得られた情報を対応
している行からの画素素子の情報の補正値とし、画素素
子の情報から引き算すればさらに高Ｓ／Ｎの情報が得ら
れる。これはＳ／Ｎの低下の原因になる放射ノイズや電
源ノイズは１列目の素子にも影響し、１列目の素子は光
情報が入っていないため、各画素素子の情報から引き算
すれば各画素素子の光情報がＳ／Ｎ良く得られるからで
ある。これは本実施例が同一行内であれば一定のノイズ
を受けているためであり、この理由は第１の実施例で述
べている。

【００４５】本実施例では１行目と１列目の光電変換素
子の電極の片側をＧＮＤ電位にし基準素子としたが、こ
れに限らず、例えば接続は他の画素素子と同じにして、
光学的に光の影響を受けないようにし、基準素子として
も良い。例えば印刷等により黒い有機膜で画素素子上に
遮光してもよい。またＸ線検出用の光電変換装置の場
合、被写体の前もしくは後に鉛板等の部材を置いてもよ
い。また、１行、１列でなく２以上の行や２以上の列に
しても良い。例えば１００行、１００列の多数行や多数
列でも良い。この場合、光学的に遮光しやすい効果や、
基準素子自身のノイズを平均をとることにより画素素子
のリーク電流や読出しのための変換器の諸特性のバラツ
キの影響による誤差が軽減できる。また、行方向のみも
しくは、列方向のみでもそれぞれの効果を得ることがで
きる。

【００４６】図５、図６に本発明の第３の実施例に係わ
る光電変換装置の模式的構造図と概略的回路図を示す。

【００４７】図５は模式的構造図であり、Ａ，Ｂ，Ｃ，
Ｄ４枚のパネルを隙間無く貼り合わせ、大面積の光電変
換装置を構成している。図中、１１００，２１００，３
１００，４１００は各々各パネル内の画素素子群であ
る。ＣＰ２はリセットスイッチ群、アンプ群、Ｓ／Ｈ回
路群、アナログマルチプレクサで構成されたＩＣであ
る。各ＩＣには１２８個のリセットスイッチ群、アンプ
群、Ｓ／Ｈ回路群と１／４個のアナログマルチプレクサ
が含まれている。ここで１／４個のアナログマルチプレ
クサとは４つのＩＣ内のアナログマルチプレクサで５１
２本の入力を扱える１つの大きなアナログマルチプレク
サを構成できる１２８入力の小さなアナログマルチプレ
クサのことを示す。ＣＰ１はシフトレジスタＩＣであ
り、１１個のシフトレジスタＩＣを直列に接続すること
により１３７６段の大きなシフトレジスタを構成してい
る。ＤＢ２はコントローラ、基準電圧発生器、パルス発
生器を構成しているＰＣＢ（プリント回路板）であり、
ＤＢ１はＣＰ１に信号や電源を供給する配線を構成して
いるＰＣＢである。ＣＲＬはそれぞれのパネルを制御す
るコントロール回路である。

【００４８】パネルＡのＣＰ２には１１個のＩＣがあ
り、右側から３個、４個、４個の３つの群に別れ、各群
にはそれぞれ３５２本、５１２本、５１２本の信号配線
ＳＩＧが接続されている。１番右側のＩＣには３２本の
ダミー配線としてＧＮＤ線がさらに入力されている。電
気回路的には第１の実施例、もしくは第２の実施例と同
じである。

【００４９】パネルＢはパネルＡのミラー構造になって
いる。また、パネルＣはパネルＡと同一構造であり、パ
ネルＤはパネルＢと同一構造である。４枚のパネルは１
枚の基台に貼り合わせて大きな１つのパネルを構成して
いる。ただし、パネルとパネルの間には貼り合わせを容
易にするため１行（もしくは１列）分の画素素子の間隔
の隙間を作っている。

【００５０】図６は概略的回路図である。パネルＡ，Ｂ
の２パネルに６個のＡ／Ｄと６個のバッファーの役目を
するメモリがあり、このメモリの出力をディジタルマル
チプレクサにより１つのディジタル出力Ｄ１としてい
る。ここでメモリとは最初にいれた情報が最初に出力さ
れるいわゆるＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ
Ｏｕｔ）型メモリで構成される。この上部２パネルであ
たかも１枚の中型パネルのように動作する。ここでこの
１枚の中パネルで群の数はＮ＝３、列数はｎ＝１３７６
×２＝２７５２、Ｔad＝０．１５μｓｅｃ、Ｔtft＝７
８μｓｅｃで構成されている。これは ｎ×Ｔad／Ｔtft≦Ｎ＜ｎ×Ｔad／Ｔtft＋１ を満足している。つまり、Ｓ／Ｎが良く使い勝手の良
い、低コストの光電変換装置であることがわかる。

【００５１】同様に下部２パネルも６個のＡ／Ｄと６個
のバッファーの役目をするメモリがあり、このメモリの
出力をディジタルマルチプレクサにより１つのディジタ
ル出力Ｄ２としている。この下部２パネルであたかも１
枚の中型パネルのように動作する。

【００５２】図９（ａ）、図９（ｂ）は本発明をＸ線検
出用の光電変換装置に適用した場合の模式的構成図及び
模式的断面図である。

【００５３】光電変換素子とＴＦＴはａ−Ｓｉセンサ基
板６０１１内に複数個形成され、シフトレジスタＳＲ１
と検出用集積回路ＩＣが実装されたフレキシブル回路基
板６０１０が接続されている。フレキシブル回路基板６
０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続され
ている。前記ａ−Ｓｉセンサ基板６０１１の複数枚が基
台６０１２の上に接着され大型の光電変換装置を構成す
る基台６０１２の下には処理回路６０１８内のメモリ６
０１４をＸ線から保護するため鉛板６０１３が実装され
ている。ａ−Ｓｉセンサ基板６０１１上にはＸ線を可視
光に変換するための蛍光体６０３０例えばＣｓＩが、塗
布または貼り付けられている。ここでは図９（ｂ）に示
されるように全体をカーボンファイバー製のケース６０
２０に収納している。

【００５４】図１０は本発明の光電変換装置のＸ線診断
システムへの応用例を示したものである。

【００５５】Ｘ線チューブ６０５０で発生したＸ線６０
６０は患者あるいは被験者６０６１の胸部６０６２を透
過し、蛍光体を上部に実装した光電変換装置６０４０に
入射する。この入射したＸ線には患者６０６１の体内部
の情報が含まれている。Ｘ線の入射に対応して蛍光体は
発光し、これを光電変換して、電気的情報を得る。この
情報はディジタルに変換されイメージプロセッサ６０７
０により画像処理され制御室のディスプレイ６０８０で
観察できる。

【００５６】また、この情報は電話回線６０９０等の伝
送手段により遠隔地へ転送でき、別の場所のドクタール
ームなどディスプレイ６０８１に表示もしくは光ディス
ク等の保存手段に保存することができ、遠隔地の医師が
診断することも可能である。またフィルムプロセッサ６
１００によりフィルム６１１０に記録することもでき
る。

【００５７】なお、本発明は上述した実施例の画素構成
に限定されるものでなく、画素が行列方向に複数個配置
でき、同一列の画素（光電変換画素）の出力が複数の信
号配線に結線でき、同一行の画素の信号出力動作を制御
する制御端子が共通に複数の制御線に結線できれば、他
の構成の画素であってもよい。また、光電変換素子の構
成も特に本実施例のものに限定されない。さらに上述し
た実施例では信号配線の各々にアナログ変換手段を接続
させているが、画素ごとにアナログ変換手段を設けても
よい。

【００５８】

【発明の効果】以上説明したように、本発明によればＳ
Ｎ比が高く、使い勝手のよい、低コストの光電変換装置
および、Ｘ線撮像システム等で必要とされる大面積で高
ＳＮ比のディジタル情報を得ることが可能な低コストの
システムを提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わる光電変換装置の
概略的回路図である。

【図２】本発明の第１の実施例に係わる光電変換装置の
画素素子の動作を示す概略的回路図である。

【図３】図２においてのタイミングを表すタイムチャー
トである。

【図４】本発明の第２の実施例に係わる光電変換装置の
概略的回路図である。

【図５】本発明の第３の実施例に係わる光電変換装置の
模式的構造図である。

【図６】本発明の第３の実施例に係わる光電変換装置の
概略的回路図である。

【図７】従来のＸ線撮像システムに使われる光電変換装
置の概略的回路図である。

【図８】従来の別のＸ線撮像システムの模式的ブロック
図を示す。

【図９】（ａ）はＸ線検出用装置に適用した場合の一形
態を説明する模式的構成図、（ｂ）は模式的断面図であ
る。

【図１０】本発明の光電変換装置を有するシステムの一
形態を説明するためのシステム構成図である。

【符号の説明】

１０ 第１の信号配線群 ２０ 第２の信号配線群 ３０ 第３の信号配線群 １１，２１，３１ リセットスイッチ群 １２，２２，３２ アンプ群 １３，２３，３３ サンプル・アンド・ホールド回路
（Ｓ／Ｈ回路）群 １４，２４，３４ アナログマルチプレクサ １５，１６，２５，２６，３５，３６ アンプ １０５ コネクタ １７，２７，３７ Ａ／Ｄ変換器 １０１ シフトレジスタ １０２ コントローラ １０３ 基準電圧発生器 １０４ パルス発生器 １０５ コネクタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 光電変換画素を行列方向に複数個配置
   し、同一列の前記光電変換画素の出力を結線した複数の
   信号配線を列方向に配線し、同一行の前記光電変換画素
   の信号出力動作を制御する制御端子を結線した複数の制
   御線を行方向に配線した光電変換装置において、 前記信号配線の各々に、前記光電変換画素に基づく情報
   電荷をアナログ電圧に変換するアナログ電圧変換手段に
   より変換された前記アナログ電圧を記憶し出力として維
   持するアナログ記憶手段を接続し、 前記アナログ記憶手段の出力線を分けて複数の出力線群
   とし、該出力線群の各々にアナログ切替手段を接続し、
   該アナログ切替手段の出力の各々にＡ／Ｄ変換手段を接
   続したことを特徴とする光電変換装置。
2. 【請求項２】 前記信号配線の各々に、前記アナログ電
   圧変換手段と前記アナログ記憶手段とを接続したことを
   特徴とする請求項１に記載の光電変換装置。
3. 【請求項３】 前記複数の出力群をＮ群の出力線群で構
   成し、前記光電変換画素をｎ列で構成し、前記Ａ／Ｄ変
   換手段の変換時間をＴad秒、前記光電変換画素から出力
   される情報電荷を前記アナログ電圧変換手段を介してア
   ナログ電圧に変換する時間をＴtft秒としたとき、前記
   Ｎは、 Ｎ≧ｎ×Ｔad／Ｔtft を満たすことを特徴とする請求項１または請求項２に記
   載の光電変換装置。
4. 【請求項４】 前記Ｎは、 ｎ×Ｔad／Ｔtft≦Ｎ＜ｎ×Ｔad／Ｔtft＋１ を満たすことを特徴とする請求項３に記載の光電変換装
   置。
5. 【請求項５】 前記光電変換画素は、光電変換素子と該
   光電変換素子の信号出力動作を制御するスイッチ素子と
   からなり、前記光電変換画素の制御端子は該スイッチ素
   子の制御端子であることを特徴とする請求項１〜４のい
   ずれかの請求項に記載の光電変換装置。