WO2012096080A1 - 固体撮像装置および固体撮像装置の駆動方法 - Google Patents

固体撮像装置および固体撮像装置の駆動方法 Download PDF

Info

Publication number
WO2012096080A1
WO2012096080A1 PCT/JP2011/078321 JP2011078321W WO2012096080A1 WO 2012096080 A1 WO2012096080 A1 WO 2012096080A1 JP 2011078321 W JP2011078321 W JP 2011078321W WO 2012096080 A1 WO2012096080 A1 WO 2012096080A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
readout
circuit
photodiode
solid
Prior art date
Application number
PCT/JP2011/078321
Other languages
English (en)
French (fr)
Inventor
竜次 久嶋
一樹 藤田
治通 森
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to CN201180064888.XA priority Critical patent/CN103314574B/zh
Priority to US13/979,052 priority patent/US9225924B2/en
Priority to KR1020137017707A priority patent/KR101821444B1/ko
Priority to EP11855686.9A priority patent/EP2665258B1/en
Publication of WO2012096080A1 publication Critical patent/WO2012096080A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Definitions

  • the present invention relates to a solid-state imaging device and a driving method of the solid-state imaging device.
  • Patent Document 1 describes a method for reducing the delay by reducing the readout time in a flat panel X-ray detector made of amorphous silicon.
  • a two-dimensional flat panel image sensor is composed of a plurality of pixels including photodiodes and switching elements formed using amorphous silicon.
  • a switching element such as a field effect transistor (hereinafter referred to as “FET”) formed of amorphous silicon is disconnected.
  • FET field effect transistor
  • amorphous silicon, which is amorphous has a high density of levels for trapping charges in the channel of the FET. Therefore, there is a problem that a stabilization time is required for releasing the trapped charge (hereinafter referred to as “problem due to memory effect”).
  • problem due to memory effect there is a problem that all charges accumulated in the photodiode are not transferred within a predetermined transfer time and are superimposed on the data of the next frame.
  • Patent Document 1 discloses a method for overlapping a reset period of an integration circuit and a part of a sampling time for transferring a charge of a photodiode in order to solve a problem due to a memory effect and a delay effect.
  • the following problem occurs. That is, when the FET is connected, a transient charge is generated, and this transient charge is superimposed on the charge transferred from the photodiode.
  • the sampling time ends with the transient charge superimposed. The superimposed transient charge is not canceled (hereinafter referred to as “problem caused by switching noise”).
  • an object of the present invention is to provide a solid-state imaging device and a driving method of the solid-state imaging device that can solve the problem due to the memory effect, the problem due to the delay effect, and the problem due to switching noise.
  • the solid-state imaging device includes a light receiving unit in which M ⁇ N pixels (M and N are integers of 2 or more) each including a photodiode are two-dimensionally arranged in M rows and N columns, and for each column. N readout wirings connected to the photodiodes included in the pixels in the corresponding column via readout switches, and N readout wirings connected to each of the readout wirings.
  • An integration circuit that outputs a voltage value corresponding to the amount of input charge, connected in series via an integration circuit and an input switch, and connected to a holding circuit that holds the voltage value output from the integration circuit, and a holding circuit
  • the signal connection unit having an output switch for outputting the voltage value held in the holding circuit, the open / close operation of the readout switch and the input switch of each pixel, and the open / close operation of the output switch are controlled.
  • the A control unit that sequentially outputs a voltage value corresponding to the amount of electric charge generated in the photodiode of each pixel from the holding circuit, the readout switch is a semiconductor switch containing polycrystalline silicon, and the integration circuit is It has an amplifier connected in series between the readout wiring and the holding circuit, and an integrating capacitive element connected in parallel to the amplifier, and the control unit sets the readout switch in a connected state.
  • the readout switch After outputting the charge of the photodiode to the integration circuit, the readout switch is disconnected, and then the first operation of outputting the voltage value from the integration circuit to the holding circuit, the charge held in the integration capacitor element
  • the second switch for connecting the readout switch to discharge the charge held in the photodiode and the voltage value held in the holding circuit are sequentially output.
  • the second operation and the third operation are executed in parallel after the first operation is executed.
  • the readout switch is disconnected after the readout switch is connected to output the charge of the photodiode to the integrating circuit.
  • the transient charge generated when the read switch is connected can be canceled by the transient charge having the reverse polarity generated when the read switch is disconnected. Therefore, the problem due to switching noise can be solved.
  • the electric charge held in the integrating capacitive element is discharged, and the electric charge held in the photodiode is discharged with the readout switch connected.
  • the charge remaining in the photodiode when the charge of the photodiode is output to the integrating circuit can be discharged together with the discharging of the integrating capacitive element. Therefore, the problem due to the delay effect can be solved.
  • the readout switch is a semiconductor switch containing polycrystalline silicon. According to this, the subject by a memory effect can be solved.
  • the solid-state imaging device driving method includes a light receiving unit in which M ⁇ N pixels (M and N are integers of 2 or more) each including a photodiode are two-dimensionally arranged in M rows and N columns.
  • N readout wirings arranged for each column and connected to the photodiodes included in the pixels of the corresponding column via readout switches, and amplifiers and amplifiers connected in series to the readout wirings
  • An integration circuit that has an integration capacitive element connected in parallel to each other and outputs a voltage value corresponding to the amount of electric charge input through the readout wiring, and holds the voltage value output from the integration circuit
  • a solid-state imaging device including a holding circuit, wherein after the readout switch is connected to the integration circuit, the charge of the photodiode is output to the integration circuit, and then the readout switch is disconnected.
  • Integration circuit A first step of outputting a voltage value to the holding circuit; and a second step of discharging the charge held in the integrating capacitor and discharging the charge held in the photodiode with the readout switch connected. And a third step for sequentially outputting the voltage values held in the holding circuit, wherein the read switch is a semiconductor switch including polycrystalline silicon, and the second step is performed after the first step. And the third step are performed in parallel.
  • the readout switch is disconnected after the readout switch is connected to output the charge of the photodiode to the integrating circuit.
  • the transient charge generated when the read switch is connected can be canceled by the transient charge having the reverse polarity generated when the read switch is disconnected. Therefore, the problem due to switching noise can be solved.
  • the electric charge held in the integrating capacitive element is discharged, and the electric charge held in the photodiode is discharged with the readout switch connected.
  • the charge remaining in the photodiode when the charge of the photodiode is output to the integrating circuit can be discharged together with the discharging of the integrating capacitive element. Therefore, the problem due to the delay effect can be solved.
  • the readout switch is a semiconductor switch containing polycrystalline silicon. According to this, the subject by a memory effect can be solved.
  • the problem due to the memory effect, the problem due to the delay effect, and the problem due to switching noise can be solved.
  • FIG. 1 is a plan view showing the configuration of the solid-state imaging device.
  • FIG. 2 is a plan view showing a configuration of a pixel portion of the solid-state imaging device.
  • FIG. 3 is a side cross-sectional view showing a cross section of the solid-state imaging device along the line II in FIG.
  • FIG. 4 is a diagram illustrating an internal configuration of the solid-state imaging device according to the present embodiment.
  • FIG. 5 is a circuit diagram of each of the pixel P, the integrating circuit S, and the holding circuit H of the solid-state imaging device according to the present embodiment.
  • FIG. 6 is a timing chart for explaining the operation of the solid-state imaging device according to the present embodiment.
  • the solid-state imaging device is used in, for example, a medical X-ray imaging system, and captures an X-ray image of a subject's jaw by an imaging mode such as panoramic imaging, cephalometric imaging, and CT imaging particularly in dentistry.
  • the solid-state imaging device of this embodiment includes a thin film transistor in which polycrystalline silicon is deposited on a large-area glass substrate, and compared with a conventional solid-state imaging device manufactured from a single crystal silicon wafer, It has a remarkably wide light receiving area.
  • 1 to 3 are diagrams showing a configuration of the solid-state imaging device 1 in the present embodiment.
  • FIG. 1 is a plan view showing the solid-state imaging device 1
  • FIG. 2 is an enlarged plan view of a part of the solid-state imaging device 1.
  • FIG. 3 is a side sectional view taken along the line II of FIG. 1 to 3 also show an XYZ orthogonal coordinate system for easy understanding.
  • the solid-state imaging device 1 includes a light receiving unit 10, a signal connection unit 20, and a scanning shift register 40 that are built in the main surface of the glass substrate 7.
  • the light receiving unit 10, the signal connecting unit 20, and the scanning shift register 40 may be formed on separate glass substrates 7, respectively.
  • the light receiving unit 10 is configured by two-dimensionally arranging M ⁇ N pixels P in M rows and N columns.
  • the pixel P m, n is located in the m-th row and the n-th column.
  • m is an integer from 1 to M
  • n is an integer from 1 to N.
  • the column direction coincides with the X-axis direction
  • the row direction coincides with the Y-axis direction.
  • M and N are integers of 2 or more.
  • the pixel P includes a photodiode PD and a switch SW 1 (reading switch).
  • the switch SW 1 is connected to the m-th row selection wiring LV , m .
  • Photodiode PD is connected to a n-th column readout via the switch SW 1 wiring L O, to n.
  • the photodiode PD, the switch SW 1 , and the n-th column readout wiring L O, n are formed on the surface of the silicon film 3 provided on the glass substrate 7. Further, a scintillator 4 is provided on the photodiode PD, the switch SW 1 , and the n-th column readout wiring L O, n via an insulating layer 5.
  • the photodiode PD includes, for example, amorphous silicon.
  • the photodiode PD of the present embodiment is provided on the n-type semiconductor layer 21 made of polycrystalline silicon, the i-type semiconductor layer 22 made of amorphous silicon provided on the n-type semiconductor layer 21, and the i-type semiconductor layer 22.
  • the switch SW 1 is an FET formed of polycrystalline silicon, and includes a channel region 11, a source region 12 disposed on one side surface of the channel region 11, and a drain region disposed on the other side surface of the channel region 11. 13 and a gate insulating film 14 and a gate electrode 15 formed on the channel region 11.
  • the n-th column readout wiring L O, n is made of metal.
  • the scintillator 4 generates scintillation light according to the incident X-ray, converts the X-ray image into an optical image, and outputs this optical image to the light receiving unit 10.
  • Low temperature polycrystalline silicon is polycrystalline silicon formed at a process temperature of 100-600 ° C. Since the process temperature range of 100 to 600 ° C. is a temperature range in which alkali-free glass can be used as a substrate, the solid-state imaging device 1 having a large area can be manufactured on the glass substrate.
  • the alkali-free glass is a plate-like glass having a thickness of 0.3 to 1.2 mm, for example, and is used as a so-called substrate glass. This alkali-free glass contains almost no alkali, has a low expansion coefficient and high heat resistance, and has stable characteristics.
  • the mobility of the low-temperature polycrystalline silicon-based device is 10 to 600 cm 2 / Vs, which can be higher than the mobility of amorphous silicon (0.3 to 1.0 cm 2 / Vs). That is, the ON resistance can be lowered.
  • the pixel P as shown in FIG. 3 is manufactured by, for example, the following process.
  • amorphous silicon is formed on the glass substrate 7.
  • plasma CVD is suitable as the film forming method.
  • the amorphous silicon film is sequentially irradiated with excimer laser annealing to form polycrystalline silicon on the entire surface of the amorphous silicon film.
  • the silicon film 3 is formed.
  • an SiO 2 film as the gate insulating film 14 is formed on a partial region of the polycrystalline silicon layer, and then a gate electrode is formed thereon.
  • an ion implantation process is performed on the regions to be the source region 12 and the drain region 13.
  • ions are implanted into the silicon film 3 in the region to be the pixel P to be n-type, i-type and p-type amorphous silicon layers (that is, the i-type semiconductor layer 22 and the p-type semiconductor layer 23 are formed thereon. ) Are sequentially stacked to form a PIN photodiode PD, and then a passivation film to be the insulating layer 5 is formed.
  • the scan shift register 40 controls each pixel P so that the electric charge accumulated in each pixel P is sequentially output to the signal connection unit 20 for each row.
  • FIG. 4 is a diagram illustrating an internal configuration of the solid-state imaging device 1.
  • the light receiving unit 10 includes M ⁇ N pixels P 1,1 to P M, N two-dimensionally arranged in M rows and N columns.
  • the pixel P m, n is located in the m-th row and the n-th column.
  • Each of the N pixels P m, 1 to P m, N in the m-th row is connected to the scan shift register 40 by the m-th row selection wiring LV , m .
  • the scan shift register 40 is included in the control unit 6.
  • M pixels P 1, n ⁇ P M, n respective output terminals of the n-th column is for the n-th column readout wiring L O, by n, and is connected to the integrating circuit S n of the signal connections 20.
  • the signal connection unit 20 includes N integrating circuits S 1 to S N and N holding circuits H 1 to H N.
  • Each integrating circuit Sn has a common configuration.
  • the holding circuits H n have a common configuration.
  • Each integrating circuit S n n-th column readout wiring L O, n and has an input terminal connected to, and accumulates charges input to this input terminal, a voltage value corresponding to the accumulated charge amount outputted from the output terminal to the holding circuit H n.
  • the N integrating circuits S 1 ⁇ S N respectively, it is connected to the controlling section 6 by a reset wiring L R.
  • Each holding circuit H n has an input terminal connected to the output terminal of the integrating circuit S n , holds a voltage value input to the input terminal, and the held voltage value is connected to the voltage output wiring from the output terminal Output to L out .
  • Each of the N holding circuits H 1 to H N is connected to the control unit 6 by a holding wiring L H.
  • Each holding circuit H n is connected to the read shift register 41 of the control unit 6 by the n-th column selection wiring L S, n .
  • the M row selection control signals Vsel (1) to Vsel (M) are sequentially set to significant values.
  • the read shift register 41 of the control unit 6 outputs the n-th column selection control signal Hshift (n) to the n-th column selection wiring L S, n and outputs the n-th column selection control signal Hshift (n). give the holding circuit H n.
  • the N column selection control signals Hshift (1) to Hshift (N) are also sequentially set to significant values.
  • the control unit 6 outputs a reset control signal Reset to the reset wiring L R, giving the reset control signal Reset to the N integrating circuits S 1 ⁇ S N, respectively.
  • Control unit 6 outputs a holding control signal Hold to the holding wiring L H, gives the holding control signal Hold to the N holding circuits H 1 ⁇ H N, respectively.
  • FIG. 5 is a circuit diagram of each of the pixel P m, n , the integration circuit S n, and the holding circuit H n of the solid-state imaging device 1.
  • M ⁇ N pixels P 1,1 ⁇ P M, on behalf of the N shows a circuit diagram of the pixel P m, n, N pieces of the integrating circuits S 1 ⁇ S N and on behalf integrating circuit S
  • a circuit diagram of n is shown, and a circuit diagram of the holding circuit H n is shown as a representative of the N holding circuits H 1 to H N. That is, a circuit portion related to the pixel P m, n in the m- th row and the n-th column and the n-th column readout wiring L O, n is shown.
  • Pixel P m, n includes a switch SW 1 for the photodiode PD and a readout.
  • the anode terminal of the photodiode PD is grounded, the cathode terminal of the photodiode PD is connected to the n-th column readout wiring L O via the readout switch SW 1, and n.
  • the photodiode PD generates an amount of charge corresponding to the incident light intensity, and accumulates the generated charge in the junction capacitor.
  • Readout switch SW 1 is the m row selecting wiring L V, m-th row selection control signal Vsel passed through the m (m) is given from the control unit 6.
  • the m-th row selection control signal Vsel (m) instructs the open / close operation of the readout switch SW 1 of each of the N pixels P m, 1 to P m, N in the m-th row in the light receiving unit 10.
  • the n-th column readout wiring L O, n is connected to the readout switch SW 1 of each of the M pixels P 1, n to P M, n in the n-th column in the light receiving unit 10.
  • the n-th column readout wiring L O, n uses the charge generated in the photodiode PD of any one of the M pixels P 1, n to P M, n to read the pixel switch SW 1. read through by and transferred to the integrating circuit S n.
  • the integrating circuit Sn includes an amplifier A 2 , an integrating capacitive element C 21 that is a feedback capacitor, and a discharging switch SW 21 . Integrating capacitive element C 21 and the discharge switch SW 21 is connected in parallel to each other, and provided between an input terminal of the amplifier A 2 and the output terminal. The input terminal of the amplifier A 2 is connected to the n-th column readout wiring L O, n.
  • the reset control signal Reset instructs the opening / closing operation of the discharge switch SW 21 of each of the N integration circuits S 1 to S N.
  • the holding circuit H n includes an input switch SW 31 , an output switch SW 32, and a holding capacitive element C 3 .
  • One end of the holding capacitive element C 3 is grounded.
  • the other end of the holding capacitive element C 3 is connected via an input switch SW 31 is connected to the output terminal of the integrating circuit S n, and is connected to the voltage output wiring L out via the output switch SW 32.
  • the input switch SW 31, is given holding control signal Hold passed through the holding wiring L H from the controlling section 6.
  • the holding control signal Hold instructs to open / close the input switch SW 31 of each of the N holding circuits H 1 to H N.
  • the output switch SW 32 is supplied with the n-th column selection control signal Hshift (n) from the control unit 6 through the n-th column selection wiring L S, n .
  • N-th column selecting control signal Hshift (n) is for instructing opening and closing operations of the output switch SW 32 of the holding circuit H n.
  • the input switch SW 31 changes from the closed state to the opened state, and the voltage value input to the input terminal at that time is held. It is held in the use capacitive element C 3. Further, when the n-th column selection control signal Hshift (n) is at a high level, the output switch SW 32 is closed, and the voltage value held in the holding capacitor C 3 is supplied to the voltage output wiring L out . Is output.
  • the control unit 6 When the control unit 6 outputs a voltage value corresponding to the received light intensity of each of the N pixels P m, 1 to P m, N in the m-th row in the light receiving unit 10, the N integration is performed by the reset control signal Reset. After instructing to open the discharge switch SW 21 of each of the circuits S 1 to S N after being closed for a predetermined period, the N switches in the m-th row in the light receiving unit 10 are received by the m-th row selection control signal Vsel (m). The readout switch SW 1 for each of the pixels P m, 1 to P m, N is instructed to be opened after being closed for a predetermined period.
  • control unit 6 instructs the input switch SW 31 of each of the N holding circuits H 1 to H N to change from the closed state to the open state by the holding control signal Hold.
  • the control unit 6 instructs to close the discharge switches SW 21 of the N integration circuits S 1 to S N by the reset control signal Reset, and at the same time, by the mth row selection control signal Vsel (m),
  • the light receiving unit 10 is instructed to close the readout switch SW 1 of each of the N pixels P m, 1 to P m, N in the m-th row for a predetermined period.
  • the N holding circuits H 1 to H N are respectively received by the column selection control signals Hshift (1) to Hshift (N). Are instructed to sequentially close the output switch SW 32 for a certain period.
  • the control unit 6 sequentially performs the above control for each row.
  • control unit 6 controls the opening / closing operation of the readout switch SW 1 of each of the M ⁇ N pixels P 1,1 to P M, N in the light receiving unit 10 and the voltage value in the signal connection unit 20.
  • the holding operation and output operation are controlled.
  • the control unit 6 uses the voltage value corresponding to the amount of charge generated in each of the photodiodes PD of the M ⁇ N pixels P 1,1 to P M, N in the light receiving unit 10 as frame data as a signal connection unit. 20 to repeatedly output.
  • FIG. 6 is a timing chart for explaining the operation of the solid-state imaging device 1 according to this embodiment. In the following, the operation of the solid-state imaging device 1 and the driving method of the solid-state imaging device according to the present embodiment will be described.
  • FIG. 6 further subsequently in order, (e) the first column selection control signal Hshift for instructing opening and closing operations of the output switch SW 32 of the holding circuit H 1 (1), the holding circuit H n (f) n-th column selecting control signal Hshift for instructing opening and closing operations of the output switch SW 32 (n), (g ) the n-th column selection control signal Hshift for instructing opening and closing operations of the output switch SW 32 of the holding circuit H n (n )It is shown.
  • Reading of the charges generated in the photodiodes PD of the pixels P 1,1 to P 1, N in the first row and accumulated in the junction capacitor is performed as follows. Before the time t 10, M row selecting control signals Vsel (1) ⁇ Vsel (M ), N pieces of column selection control signal Hshift (1) ⁇ Hshift (N ), the reset control signal Reset, and the holding control signal Hold Each of them is at a low level.
  • the reset control signal Reset to be output to the reset wiring L R from the controlling section 6 becomes the high level, thereby, in the N integrating circuits S 1 ⁇ S N respectively, the discharge use the switch SW 21 is in connected state, the integrating capacitive element C 21 is discharged.
  • the first row selection control signals Vsel (1) becomes high level to be output to the first row selecting wiring from the control unit 6 L V, 1,
  • the readout switch SW 1 of each of the N pixels P 1,1 to P 1, N in the first row in the light receiving unit 10 is connected.
  • the charges generated in the photodiode PD of each of the N pixels P 1,1 to P 1, N and accumulated in the junction capacitor portion are read switches SW 1 and n-th column read lines L O, 1 to L O. , N are output to the integrating circuits S 1 to S N and stored in the integrating capacitive element C 21 .
  • a voltage having a magnitude corresponding to the amount of charge accumulated in the integration capacitor C 21 is output.
  • the readout switch SW 1 of each of the N pixels P 1,1 to P 1, N in the first row is disconnected.
  • the holding control signal Hold to be output from the controlling section 6 to the holding wiring L H becomes high level, and accordingly, N pieces of the holding circuit H In each of 1 to H N , the input switch SW 31 is connected.
  • the magnitude of the voltage output from the integration circuits S 1 to S N is held by the holding circuits H 1 to H N.
  • the first row selection control signal Vsel (1) output to the high level is set to a high level, whereby the readout switch SW 1 for each of the N pixels P 1,1 to P 1, N in the first row in the light receiving unit 10. Is connected.
  • the integrating capacitive element C 21 It has been, or may be discharged in the integrating capacitive element C 21 is started after the start of discharging the pixels P 1,1 ⁇ P 1, N respective photodiodes PD. Further, in order to stably discharge the charge remaining in the photodiode PD, as shown in FIG. 6, the readout switch SW 1 is disconnected and the respective pixels P 1,1 to P 1, N are connected to each other. After the discharge of the diode PD is completed (time t 19 ), it is preferable to end the discharge of the integrating capacitive element C 21 (time t 17 ) by disconnecting the discharge switch SW 21 .
  • the following third operation is executed in parallel with the second operation (second step) described above. That is, in a period from time t 20 to time t 21 after time t 15, column selection control signals Hshift (1) to Hshift output from the control unit 6 to the column selection wirings L S, 1 to L S, N (N) is sequentially set to a high level only for a certain period, so that the output switches SW 32 of the N holding circuits H 1 to H N are sequentially connected for a certain period, and each holding circuit H 1 is sequentially connected. the voltage values held in the holding capacitive element C 3 of ⁇ H N are sequentially outputted through the output switches SW 32 to the voltage output wiring L out.
  • the same operation is performed from the second row to the M-th row, and frame data representing an image obtained by one imaging is obtained. can get.
  • the same operation is performed again in the range from the first row to the Mth row, and frame data representing the next image is obtained.
  • the voltage value Vout representing the two-dimensional intensity distribution of the light image received by the light receiving unit 10 is output to the voltage output wiring Lout , and the frame data is repeatedly generated. Is obtained.
  • the solid-state imaging device 1 According to the solid-state imaging device 1 described above, after to output charges of the photodiode PD to the integration circuit S n by the reading switch SW 1 in the connected state, holding the output voltage value from the integrating circuit S n are disconnected readout switch SW 1 in before held by the circuit H n. Thus, the transient charge generated upon reading switch SW 1 in the connected state, can be canceled by transient charge having a reverse polarity produced upon reading switch SW 1 in the disconnected state. Therefore, the problem due to switching noise can be solved.
  • the discharging charge held in the integrating capacitive element C 21, and to discharge the charge held in the photodiode PD and the readout switch SW 1 in the connected state This allows the charge remaining in the photodiode PD when outputting the charge of the photodiode PD to the integration circuit S n, is discharged together with discharge of the integrating capacitive element C 21. Therefore, the problem due to the delay effect can be solved.
  • the holding circuit H n A third operation (third step) for sequentially outputting the held voltage values is executed. Thereby, the solid-state imaging device 1 can be driven at high speed without reducing the frame rate.
  • the present embodiment it is possible to solve the problem due to switching noise and the delay effect without adding a new circuit. Further, according to the present embodiment, the decrease in sensitivity can be suppressed to 1/1000 or less.
  • readout switch SW 1 is is preferably a semiconductor switch including a polycrystalline silicon.
  • Polycrystalline silicon has a lower trap level density than amorphous silicon, and it is difficult for the memory effect to occur when the switch is disconnected. Thereby, the subject by a memory effect can be solved.
  • the discharging switch SW 21 in the disconnected state ends the discharging of the integrating capacitive element C 21. According to this, it is possible to stably discharge the charge remaining in the photodiode.
  • the solid-state imaging device and the driving method of the solid-state imaging device according to the present invention are not limited to the above-described embodiments and configuration examples, and various modifications are possible.
  • a light receiving unit in which M ⁇ N pixels (M and N are integers of 2 or more) each including a photodiode are two-dimensionally arranged in M rows and N columns, and for each column.
  • An integration circuit that outputs a voltage value corresponding to the amount of input charge, connected in series via an integration circuit and an input switch, and connected to a holding circuit that holds the voltage value output from the integration circuit, and a holding circuit
  • the signal connection unit having an output switch for outputting the voltage value held in the holding circuit, and the open / close operation of the readout switch and the input switch of each pixel are controlled, and the open / close operation of the output switch is controlled.
  • a controller that sequentially outputs a voltage value corresponding to the amount of charge generated in the photodiode of each pixel from the holding circuit
  • the read switch is a semiconductor switch including polycrystalline silicon
  • the integrating circuit has an amplifier connected in series between the readout wiring and the holding circuit, and an integrating capacitive element connected in parallel to the amplifier, and the control unit is connected to the readout switch.
  • the discharge of the integrating capacitive element is terminated after the reading switch is disconnected. According to this, it is possible to stably discharge the charge remaining in the photodiode.
  • a light receiving unit in which M ⁇ N pixels (M and N are integers of 2 or more) each including a photodiode are two-dimensionally arranged in M rows and N columns; N readout wirings arranged for each column and connected to the photodiodes included in the pixels of the corresponding column via readout switches, and amplifiers and amplifiers connected in series to the readout wirings
  • An integration circuit that has an integration capacitive element connected in parallel to each other and outputs a voltage value corresponding to the amount of electric charge input through the readout wiring, and holds the voltage value output from the integration circuit
  • a solid-state imaging device including a holding circuit, wherein after the readout switch is connected to the integration circuit, the charge of the photodiode is output to the integration circuit, and then the readout switch is disconnected.
  • the discharge of the integrating capacitive element is terminated after the readout switch is disconnected. According to this, it is possible to stably discharge the charge remaining in the photodiode.
  • the present invention can be used as a solid-state imaging device that can solve a problem due to a memory effect, a problem due to a delay effect, and a problem due to switching noise, and a driving method of the solid-state imaging device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　制御部６は、読出用スイッチＳＷ１を接続状態とすることによりフォトダイオードＰＤの電荷を積分回路Ｓｎに出力させたのち、読出用スイッチＳＷ１を非接続状態とする。その後、積分回路Ｓｎから保持回路Ｈｎへ電圧値を出力させる。上記した出力動作を実施した後に、積分用容量素子Ｃ２１に保持された電荷を放電させるとともに、読出用スイッチＳＷ１を接続状態にしてフォトダイオードＰＤに保持された電荷を放電させる動作、および保持回路Ｈｎに保持された電圧値を順次に出力させる動作を並行して実施する。これにより、メモリ効果による課題、遅延効果による課題、およびスイッチングノイズによる課題を解決することができる固体撮像装置、および固体撮像装置の駆動方法が実現される。

Description

固体撮像装置および固体撮像装置の駆動方法
　本発明は、固体撮像装置および固体撮像装置の駆動方法に関する。
　特許文献１には、アモルファスシリコンからなるフラットパネルＸ線検出器での読み出し時間を短縮して遅延を縮小するための方法が記載されている。
特開２００５－１１０２２０号公報
　２次元フラットパネルイメージセンサは、アモルファスシリコンを用いて形成されたフォトダイオードとスイッチング素子とを含む複数の画素によって構成される。この構成による２次元フラットパネルイメージセンサにおいてフレームレートを速くすると、アモルファスシリコンで形成された、例えば電界効果型トランジスタ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ、以下「ＦＥＴ」という）のようなスイッチング素子を非接続状態とした際に過渡的に電荷がトラップされる、いわゆるメモリ効果が顕著に現れる。非晶質であるアモルファスシリコンは、ＦＥＴのチャネルに電荷をトラップする準位の密度が高いためである。従って、トラップされた電荷を放出するための安定時間を必要とするという問題点がある（以下、「メモリ効果による課題」という）。さらに、フォトダイオードに蓄積された電荷が、所定の転送時間内ですべて転送されず、次のフレームのデータに重畳するという問題を有している（以下、「遅延効果による課題」という）。
　パッシブピクセル型の構成において、各行を順次走査するローリングシャッタ方式が採用される場合、フォトダイオードからの信号が１行分同時に信号接続部へ転送される「保持期間」と、それらの保持された信号が数列分走査して読み出される「読出期間」とが交互に繰り返されるが、フレームレートを速くするために「保持期間」を短くすると、メモリ効果および遅延効果が顕著となり、イメージラグが顕著となる。
　特許文献１では、メモリ効果および遅延効果による問題を解決するために、積分回路のリセット期間と、フォトダイオードの電荷を転送するサンプリング時間の一部とを重複させる方法が開示されている。しかし、特許文献１に開示されたタイミングチャートに従って駆動させた場合には、次の問題が生じる。すなわち、ＦＥＴを接続状態にした際には過渡電荷が生じ、この過渡電荷はフォトダイオードから転送される電荷に重畳されるが、このタイミングチャートでは過渡電荷が重畳されたままサンプリング時間が終了するので、重畳された過渡電荷はキャンセルされない（以下、「スイッチングノイズによる課題」という）。
　そこで、本発明は、メモリ効果による課題、遅延効果による課題、およびスイッチングノイズによる課題を解決することができる固体撮像装置、および固体撮像装置の駆動方法を提供することを目的とする。
　本発明に係る固体撮像装置は、フォトダイオードを各々含むＭ×Ｎ個（ＭおよびＮは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、各列毎に配設され、対応する列の画素に含まれるフォトダイオードと読出用スイッチを介して接続されたＮ本の読出用配線と、Ｎ本の読出用配線のそれぞれに接続され、当該読出用配線を経て入力された電荷の量に応じた電圧値を出力する積分回路、積分回路と入力用スイッチを介して直列に接続され、積分回路から出力された電圧値を保持する保持回路、および保持回路に接続され、保持回路に保持された電圧値を出力させる出力用スイッチを有する信号接続部と、各画素の読出用スイッチおよび入力用スイッチの開閉動作を制御するとともに、出力用スイッチの開閉動作を制御して、各画素のフォトダイオードで発生した電荷の量に応じた電圧値を保持回路から順次に出力させる制御部と、を備え、読出用スイッチは、多結晶シリコンを含む半導体スイッチであり、積分回路は、読出用配線と保持回路との間に直列に接続されたアンプ、およびアンプに対し並列に接続された積分用容量素子を有しており、制御部は、読出用スイッチを接続状態とすることによりフォトダイオードの電荷を積分回路に出力させたのち、読出用スイッチを非接続状態とし、その後、積分回路から保持回路へ電圧値を出力させる第１の動作、積分用容量素子に保持された電荷を放電させるとともに、読出用スイッチを接続状態にしてフォトダイオードに保持された電荷を放電させる第２の動作、および保持回路に保持された電圧値を順次に出力させる第３の動作を有し、第１の動作を実行した後、第２の動作と第３の動作とを並行して実行することを特徴とする。
　本発明に係る固体撮像装置においては、読出用スイッチを接続状態とすることによりフォトダイオードの電荷を積分回路に出力させたのち、読出用スイッチを非接続状態としている。これにより、読出用スイッチを接続状態にした際に生じた過渡電荷を、読出用スイッチを非接続状態にした際に生じた逆極性を有する過渡電荷によりキャンセルすることができる。従って、スイッチングノイズによる課題を解決することができる。
　また、積分用容量素子に保持された電荷を放電させるとともに、読出用スイッチを接続状態にしてフォトダイオードに保持された電荷を放電させている。これにより、フォトダイオードの電荷を積分回路に出力する際にフォトダイオードに残留した電荷を、積分用容量素子の放電と併せて放電することが可能となる。従って、遅延効果による課題を解決することができる。
　また、読出用スイッチは、多結晶シリコンを含む半導体スイッチである。これによれば、メモリ効果による課題を解決することができる。
　また、本発明に係る固体撮像装置の駆動方法は、フォトダイオードを各々含むＭ×Ｎ個（ＭおよびＮは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、各列毎に配設され、対応する列の画素に含まれるフォトダイオードと読出用スイッチを介して接続されたＮ本の読出用配線と、読出用配線に直列に接続されたアンプおよびアンプに対し並列に接続された積分用容量素子を有しており、読出用配線を経て入力された電荷の量に応じた電圧値を出力する積分回路と、積分回路から出力された電圧値を保持する保持回路と、を備える固体撮像装置の駆動方法であって、読出用スイッチを接続状態にすることによりフォトダイオードの電荷を積分回路に出力させたのち、読出用スイッチを非接続状態とし、その後、積分回路から保持回路へ電圧値を出力させる第１のステップと、積分用容量素子に保持された電荷を放電させるとともに、読出用スイッチを接続状態にしてフォトダイオードに保持された電荷を放電させる第２のステップと、保持回路に保持された電圧値を順次に出力させる第３のステップと、を備え、読出用スイッチは、多結晶シリコンを含む半導体スイッチであり、第１のステップの後に、第２のステップと第３のステップとを並行して行うことを特徴とする。
　本発明に係る固体撮像装置の駆動方法においては、読出用スイッチを接続状態とすることによりフォトダイオードの電荷を積分回路に出力させたのち、読出用スイッチを非接続状態としている。これにより、読出用スイッチを接続状態にした際に生じた過渡電荷を、読出用スイッチを非接続状態にした際に生じた逆極性を有する過渡電荷によりキャンセルすることができる。従って、スイッチングノイズによる課題を解決することができる。
　また、積分用容量素子に保持された電荷を放電させるとともに、読出用スイッチを接続状態にしてフォトダイオードに保持された電荷を放電させている。これにより、フォトダイオードの電荷を積分回路に出力する際にフォトダイオードに残留した電荷を、積分用容量素子の放電と併せて放電することが可能となる。従って、遅延効果による課題を解決することができる。
　また、読出用スイッチは、多結晶シリコンを含む半導体スイッチである。これによれば、メモリ効果による課題を解決することができる。
　本発明による固体撮像装置及び固体撮像装置の駆動方法によれば、メモリ効果による課題、遅延効果による課題、およびスイッチングノイズによる課題を解決することができる。
図１は、固体撮像装置の構成を示す平面図である。 図２は、固体撮像装置の画素部分の構成を示す平面図である。 図３は、図２のＩ－Ｉ線に沿った固体撮像装置の断面を示す側断面図である。 図４は、本実施形態に係る固体撮像装置の内部構成を示す図である。 図５は、本実施形態に係る固体撮像装置の画素Ｐ、積分回路Ｓおよび保持回路Ｈそれぞれの回路図である。 図６は、本実施形態に係る固体撮像装置の動作を説明するタイミングチャートである。
　以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
　本実施形態に係る固体撮像装置は、例えば医療用Ｘ線撮像システムに用いられ、特に歯科医療におけるパノラマ撮影、セファロ撮影、ＣＴ撮影といった撮像モードによって、被検者の顎部のＸ線像を撮像するシステムに用いられる。このため、本実施形態の固体撮像装置は大面積のガラス基板上に多結晶シリコンが堆積されて成る薄膜トランジスタを備えており、単結晶シリコンウェハから作製された従来の固体撮像装置と比較して、格段に広い受光面積を有する。図１～図３は、本実施形態における固体撮像装置１の構成を示す図である。図１は固体撮像装置１を示す平面図であり、図２は固体撮像装置１の一部を拡大した平面図である。さらに、図３は、図２のＩ－Ｉ線における側断面図である。なお、図１～図３には、理解を容易にするためＸＹＺ直交座標系を併せて示している。
　図１に示すように、固体撮像装置１は、ガラス基板７の主面に作り込まれた受光部１０、信号接続部２０、および走査シフトレジスタ４０を備えている。なお、受光部１０、信号接続部２０、および走査シフトレジスタ４０は、それぞれ別個のガラス基板７上に形成されていても良い。
　図２に示すように、受光部１０は、Ｍ×Ｎ個の画素ＰがＭ行Ｎ列に２次元配列されることにより構成されている。画素Ｐｍ，ｎは第ｍ行第ｎ列に位置する。ここで、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。なお、図２において、列方向はＸ軸方向と一致し、行方向はＹ軸方向と一致する。Ｍ，Ｎそれぞれは２以上の整数である。画素Ｐは、フォトダイオードＰＤ、スイッチＳＷ１（読出用スイッチ）を備えている。スイッチＳＷ１には、第ｍ行選択用配線ＬＶ，ｍが接続されている。フォトダイオードＰＤはスイッチＳＷ１を介して第ｎ列読出用配線ＬＯ，ｎに接続されている。
　また、図３に示すように、フォトダイオードＰＤ、スイッチＳＷ１、および第ｎ列読出用配線ＬＯ，ｎは、ガラス基板７上に設けられたシリコン膜３の表面に形成されている。さらに、フォトダイオードＰＤ、スイッチＳＷ１、第ｎ列読出用配線ＬＯ，ｎの上には絶縁層５を介してシンチレータ４が設けられている。フォトダイオードＰＤは、例えば、アモルファスシリコンを含んで構成されている。本実施形態のフォトダイオードＰＤは、多結晶シリコンからなるｎ型半導体層２１と、ｎ型半導体層２１上に設けられたアモルファスシリコンからなるｉ型半導体層２２と、ｉ型半導体層２２上に設けられたアモルファスシリコンからなるｐ型半導体層２３とを有する。スイッチＳＷ１は、多結晶シリコンにより形成されたＦＥＴであり、チャネル領域１１と、チャネル領域１１の一方の側面に配置されたソース領域１２と、チャネル領域１１の他方の側面に配置されたドレイン領域１３と、チャネル領域１１上に形成されたゲート絶縁膜１４及びゲート電極１５とを有する。第ｎ列読出用配線ＬＯ，ｎは、金属により形成されている。シンチレータ４は、入射したＸ線に応じてシンチレーション光を発生してＸ線像を光像へと変換し、この光像を受光部１０へ出力する。
　読出用スイッチＳＷ１を構成する多結晶シリコンは、低温多結晶シリコンであると尚よい。低温多結晶シリコンは１００～６００℃のプロセス温度で形成される多結晶シリコンである。１００～６００℃のプロセス温度の範囲は、無アルカリガラスを基板として使える温度範囲であることから、ガラス基板上に大面積の固体撮像装置１を製造することが可能となる。無アルカリガラスは例えば０．３～１．２ｍｍの厚さを有する板状ガラスであり、いわゆるサブストレート用ガラスとして用いられるものである。この無アルカリガラスは、アルカリ分を殆ど含まず、低膨張率、高耐熱性を有し、安定した特性を有している。また、低温多結晶シリコン系デバイスの移動度は１０～６００ｃｍ２／Ｖｓであり、アモルファスシリコンの移動度（０．３～１．０ｃｍ２／Ｖｓ）よりも大きくすることができる。すなわち、ＯＮ抵抗を低くすることが可能である。
　図３に示すような画素Ｐは、例えば、次のような工程により製造される。まず、ガラス基板７上にアモルファスシリコンを製膜する。製膜方法としては、例えばプラズマＣＶＤが好適である。次に、エキシマレーザアニールによりレーザビームをアモルファスシリコン膜に順次照射してアモルファスシリコン膜の全面を多結晶シリコン化する。こうして、シリコン膜３が形成される。続いて、この多結晶シリコン層の一部の領域上に、ゲート絶縁膜１４としてのＳｉＯ２膜を形成したのち、その上にゲート電極を形成する。続いて、ソース領域１２およびドレイン領域１３となるべき領域にイオン注入工程を実施する。その後、多結晶シリコン層のパターニングを実施し、露光およびエッチングを繰り返し実施して、電極およびコンタクトホール等を形成する。また、画素Ｐとなるべき領域におけるシリコン膜３にイオンを注入してｎ型としたのち、その上に、ｉ型およびｐ型のアモルファスシリコン層（すなわちｉ型半導体層２２及びｐ型半導体層２３）を順に積層してＰＩＮ型フォトダイオードＰＤを形成し、その後に、絶縁層５となるパシベーション膜を形成する。
　図１に示す信号接続部２０は、受光部１０の各画素Ｐから出力された電荷の量に応じた電圧値を保持し、その保持した電圧値を順次に出力する。走査シフトレジスタ４０は、各画素Ｐに蓄積された電荷が行毎に信号接続部２０へ順次出力されるように各画素Ｐを制御する。
　続いて、本実施形態に係る固体撮像装置１の詳細な構成について説明する。図４は、固体撮像装置１の内部構成を示す図である。受光部１０は、Ｍ×Ｎ個の画素Ｐ１，１～ＰＭ，ＮがＭ行Ｎ列に２次元配列されて成る。画素Ｐｍ，ｎは第ｍ行第ｎ列に位置する。第ｍ行のＮ個の画素Ｐｍ，１～Ｐｍ，Ｎそれぞれは、第ｍ行選択用配線ＬＶ，ｍにより走査シフトレジスタ４０と接続されている。なお、図４において、走査シフトレジスタ４０は制御部６に含まれている。第ｎ列のＭ個の画素Ｐ１，ｎ～ＰＭ，ｎそれぞれの出力端は、第ｎ列読出用配線ＬＯ，ｎにより、信号接続部２０の積分回路Ｓｎと接続されている。
　信号接続部２０は、Ｎ個の積分回路Ｓ１～ＳＮおよびＮ個の保持回路Ｈ１～ＨＮを含む。各積分回路Ｓｎは共通の構成を有している。また、各保持回路Ｈｎは共通の構成を有している。各積分回路Ｓｎは、第ｎ列読出用配線ＬＯ，ｎと接続された入力端を有し、この入力端に入力された電荷を蓄積して、その蓄積電荷量に応じた電圧値を出力端から保持回路Ｈｎへ出力する。Ｎ個の積分回路Ｓ１～ＳＮそれぞれは、リセット用配線ＬＲにより制御部６と接続されている。各保持回路Ｈｎは、積分回路Ｓｎの出力端と接続された入力端を有し、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端から電圧出力用配線Ｌｏｕｔへ出力する。Ｎ個の保持回路Ｈ１～ＨＮそれぞれは、保持用配線ＬＨにより制御部６と接続されている。また、各保持回路Ｈｎは、第ｎ列選択用配線ＬＳ，ｎにより制御部６の読出シフトレジスタ４１と接続されている。
　制御部６の走査シフトレジスタ４０は、第ｍ行選択制御信号Ｖｓｅｌ（ｍ）を第ｍ行選択用配線ＬＶ，ｍへ出力して、この第ｍ行選択制御信号Ｖｓｅｌ（ｍ）を第ｍ行のＮ個の画素Ｐｍ，１～Ｐｍ，Ｎそれぞれに与える。Ｍ個の行選択制御信号Ｖｓｅｌ（１）～Ｖｓｅｌ（Ｍ）は順次に有意値とされる。また、制御部６の読出シフトレジスタ４１は、第ｎ列選択制御信号Ｈｓｈｉｆｔ（ｎ）を第ｎ列選択用配線ＬＳ，ｎへ出力して、この第ｎ列選択制御信号Ｈｓｈｉｆｔ（ｎ）を保持回路Ｈｎに与える。Ｎ個の列選択制御信号Ｈｓｈｉｆｔ（１）～Ｈｓｈｉｆｔ（Ｎ）も順次に有意値とされる。
　また、制御部６は、リセット制御信号Ｒｅｓｅｔをリセット用配線ＬＲへ出力して、このリセット制御信号ＲｅｓｅｔをＮ個の積分回路Ｓ１～ＳＮそれぞれに与える。制御部６は、保持制御信号Ｈｏｌｄを保持用配線ＬＨへ出力して、この保持制御信号ＨｏｌｄをＮ個の保持回路Ｈ１～ＨＮそれぞれに与える。
　図５は、固体撮像装置１の画素Ｐｍ，ｎ、積分回路Ｓｎおよび保持回路Ｈｎそれぞれの回路図である。ここでは、Ｍ×Ｎ個の画素Ｐ１，１～ＰＭ，Ｎを代表して画素Ｐｍ，ｎの回路図を示し、Ｎ個の積分回路Ｓ１～ＳＮを代表して積分回路Ｓｎの回路図を示し、また、Ｎ個の保持回路Ｈ１～ＨＮを代表して保持回路Ｈｎの回路図を示す。すなわち、第ｍ行第ｎ列の画素Ｐｍ，ｎおよび第ｎ列読出用配線ＬＯ，ｎに関連する回路部分を示す。
　画素Ｐｍ，ｎは、フォトダイオードＰＤおよび読出用スイッチＳＷ１を含む。フォトダイオードＰＤのアノード端子は接地され、フォトダイオードＰＤのカソード端子は読出用スイッチＳＷ１を介して第ｎ列読出用配線ＬＯ，ｎと接続されている。フォトダイオードＰＤは、入射光強度に応じた量の電荷を発生し、その発生した電荷を接合容量部に蓄積する。読出用スイッチＳＷ１は、制御部６から第ｍ行選択用配線ＬＶ，ｍを通った第ｍ行選択制御信号Ｖｓｅｌ（ｍ）が与えられる。第ｍ行選択制御信号Ｖｓｅｌ（ｍ）は、受光部１０における第ｍ行のＮ個の画素Ｐｍ，１～Ｐｍ，Ｎそれぞれの読出用スイッチＳＷ１の開閉動作を指示するものである。
　この画素Ｐｍ，ｎでは、第ｍ行選択制御信号Ｖｓｅｌ（ｍ）がローレベルであるときに、読出用スイッチＳＷ１が開いて、フォトダイオードＰＤで発生した電荷は、第ｎ列読出用配線ＬＯ，ｎへ出力されることなく、接合容量部に蓄積される。一方、第ｍ行選択制御信号Ｖｓｅｌ（ｍ）がハイレベルであるときに、読出用スイッチＳＷ１が閉じて、それまでフォトダイオードＰＤで発生して接合容量部に蓄積されていた電荷は、読出用スイッチＳＷ１を経て、第ｎ列読出用配線ＬＯ，ｎへ出力される。
　第ｎ列読出用配線ＬＯ，ｎは、受光部１０における第ｎ列のＭ個の画素Ｐ１，ｎ～ＰＭ，ｎそれぞれの読出用スイッチＳＷ１と接続されている。第ｎ列読出用配線ＬＯ，ｎは、Ｍ個の画素Ｐ１，ｎ～ＰＭ，ｎのうちの何れかの画素のフォトダイオードＰＤで発生した電荷を、該画素の読出用スイッチＳＷ１を介して読み出して、積分回路Ｓｎへ転送する。
　積分回路Ｓｎは、アンプＡ２，帰還容量部である積分用容量素子Ｃ２１、および放電用スイッチＳＷ２１を含む。積分用容量素子Ｃ２１および放電用スイッチＳＷ２１は、互いに並列的に接続されて、アンプＡ２の入力端子と出力端子との間に設けられている。アンプＡ２の入力端子は、第ｎ列読出用配線ＬＯ，ｎと接続されている。
　放電用スイッチＳＷ２１には、制御部６からリセット用配線ＬＲを経たリセット制御信号Ｒｅｓｅｔが与えられる。リセット制御信号Ｒｅｓｅｔは、Ｎ個の積分回路Ｓ１～ＳＮそれぞれの放電用スイッチＳＷ２１の開閉動作を指示するものである。
　この積分回路Ｓｎでは、リセット制御信号Ｒｅｓｅｔがハイレベルであるときに、放電用スイッチＳＷ２１が閉じて、帰還容量部（積分用容量素子Ｃ２１）が放電され、積分回路Ｓｎから出力される電圧値が初期化される。一方、リセット制御信号Ｒｅｓｅｔがローレベルであるときに、放電用スイッチＳＷ２１が開いて、入力端に入力された電荷が帰還容量部（積分用容量素子Ｃ２１）に蓄積され、その蓄積電荷量に応じた電圧値が積分回路Ｓｎから出力される。
　保持回路Ｈｎは、入力用スイッチＳＷ３１，出力用スイッチＳＷ３２および保持用容量素子Ｃ３を含む。保持用容量素子Ｃ３の一端は接地されている。保持用容量素子Ｃ３の他端は、入力用スイッチＳＷ３１を介して積分回路Ｓｎの出力端と接続され、出力用スイッチＳＷ３２を介して電圧出力用配線Ｌｏｕｔと接続されている。入力用スイッチＳＷ３１には、制御部６から保持用配線ＬＨを通った保持制御信号Ｈｏｌｄが与えられる。保持制御信号Ｈｏｌｄは、Ｎ個の保持回路Ｈ１～ＨＮそれぞれの入力用スイッチＳＷ３１の開閉動作を指示するものである。出力用スイッチＳＷ３２には、制御部６から第ｎ列選択用配線ＬＳ，ｎを通った第ｎ列選択制御信号Ｈｓｈｉｆｔ（ｎ）が与えられる。第ｎ列選択制御信号Ｈｓｈｉｆｔ（ｎ）は、保持回路Ｈｎの出力用スイッチＳＷ３２の開閉動作を指示するものである。
　この保持回路Ｈｎでは、保持制御信号Ｈｏｌｄがハイレベルからローレベルに転じると、入力用スイッチＳＷ３１が閉状態から開状態に転じて、そのときに入力端に入力されている電圧値が保持用容量素子Ｃ３に保持される。また、第ｎ列選択制御信号Ｈｓｈｉｆｔ（ｎ）がハイレベルであるときに、出力用スイッチＳＷ３２が閉じて、保持用容量素子Ｃ３に保持されている電圧値が電圧出力用配線Ｌｏｕｔへ出力される。
　制御部６は、受光部１０における第ｍ行のＮ個の画素Ｐｍ，１～Ｐｍ，Ｎそれぞれの受光強度に応じた電圧値を出力するに際して、リセット制御信号Ｒｅｓｅｔにより、Ｎ個の積分回路Ｓ１～ＳＮそれぞれの放電用スイッチＳＷ２１を所定期間に亘り閉じた後に開くよう指示したのち、第ｍ行選択制御信号Ｖｓｅｌ（ｍ）により、受光部１０における第ｍ行のＮ個の画素Ｐｍ，１～Ｐｍ，Ｎそれぞれの読出用スイッチＳＷ１を所定期間に亘り閉じた後に開くよう指示する。
　読出用スイッチＳＷ１が開いた後、制御部６は、保持制御信号Ｈｏｌｄにより、Ｎ個の保持回路Ｈ１～ＨＮそれぞれの入力用スイッチＳＷ３１を閉状態から開状態に転じるよう指示する。
　そして、制御部６は、リセット制御信号Ｒｅｓｅｔにより、Ｎ個の積分回路Ｓ１～ＳＮそれぞれの放電用スイッチＳＷ２１を閉じるように指示すると同時に、第ｍ行選択制御信号Ｖｓｅｌ（ｍ）により、受光部１０における第ｍ行のＮ個の画素Ｐｍ，１～Ｐｍ，Ｎそれぞれの読出用スイッチＳＷ１を所定期間に亘り閉じるよう指示する。さらに、放電用スイッチＳＷ２１を閉じる指示および読出用スイッチＳＷ１を閉じる指示と並行して、列選択制御信号Ｈｓｈｉｆｔ（１）～Ｈｓｈｉｆｔ（Ｎ）により、Ｎ個の保持回路Ｈ１～ＨＮそれぞれの出力用スイッチＳＷ３２を順次に一定期間だけ閉じるよう指示する。制御部６は、以上のような制御を各行について順次に行う。
　このように、制御部６は、受光部１０におけるＭ×Ｎ個の画素Ｐ１，１～ＰＭ，Ｎそれぞれの読出用スイッチＳＷ１の開閉動作を制御するとともに、信号接続部２０における電圧値の保持動作および出力動作を制御する。これにより、制御部６は、受光部１０におけるＭ×Ｎ個の画素Ｐ１，１～ＰＭ，ＮそれぞれのフォトダイオードＰＤで発生した電荷の量に応じた電圧値をフレームデータとして信号接続部２０から繰り返し出力させる。
　本実施形態に係る固体撮像装置１の動作は以下のとおりである。図６は、本実施形態に係る固体撮像装置１の動作を説明するタイミングチャートである。なお、以下では、固体撮像装置１の動作と共に、本実施形態による固体撮像装置の駆動方法について説明する。
　図６には、上から順に、（ａ）Ｎ個の積分回路Ｓ１～ＳＮそれぞれの放電用スイッチＳＷ２１の開閉動作を指示するリセット制御信号Ｒｅｓｅｔ、（ｂ）、（ｃ）受光部１０における第１行および第２行の画素Ｐ１，１～Ｐ１，Ｎ，Ｐ２，１～Ｐ２，Ｎそれぞれの読出用スイッチＳＷ１の開閉動作を指示する第１行選択制御信号Ｖｓｅｌ（１）および第２行選択制御信号Ｖｓｅｌ（２）、（ｄ）Ｎ個の保持回路Ｈ１～ＨＮそれぞれの入力用スイッチＳＷ３１の開閉動作を指示する保持制御信号Ｈｏｌｄが示されている。
　また、図６には、更に続いて順に、（ｅ）保持回路Ｈ１の出力用スイッチＳＷ３２の開閉動作を指示する第１列選択制御信号Ｈｓｈｉｆｔ（１）、（ｆ）保持回路Ｈｎの出力用スイッチＳＷ３２の開閉動作を指示する第ｎ列選択制御信号Ｈｓｈｉｆｔ（ｎ）、（ｇ）保持回路ＨＮの出力用スイッチＳＷ３２の開閉動作を指示する第Ｎ列選択制御信号Ｈｓｈｉｆｔ（Ｎ）が示されている。
　第１行の画素Ｐ１，１～Ｐ１，ＮのフォトダイオードＰＤで発生し接合容量部に蓄積された電荷の読出しは、以下のようにして行われる。時刻ｔ１０前には、Ｍ個の行選択制御信号Ｖｓｅｌ（１）～Ｖｓｅｌ（Ｍ）、Ｎ個の列選択制御信号Ｈｓｈｉｆｔ（１）～Ｈｓｈｉｆｔ（Ｎ）、リセット制御信号Ｒｅｓｅｔおよび保持制御信号Ｈｏｌｄのそれぞれは、ローレベルとされている。
　時刻ｔ１０から時刻ｔ１１までの期間、制御部６からリセット用配線ＬＲに出力されるリセット制御信号Ｒｅｓｅｔがハイレベルとなり、これにより、Ｎ個の積分回路Ｓ１～ＳＮそれぞれにおいて、放電用スイッチＳＷ２１が接続状態となって、積分用容量素子Ｃ２１が放電される。
　＜第１の動作（第１のステップ）＞
　時刻ｔ１１より後の時刻ｔ１２から時刻ｔ１３までの期間、制御部６から第１行選択用配線ＬＶ，１に出力される第１行選択制御信号Ｖｓｅｌ（１）がハイレベルとなり、これにより、受光部１０における第１行のＮ個の画素Ｐ１，１～Ｐ１，Ｎそれぞれの読出用スイッチＳＷ１が接続状態となる。Ｎ個の画素Ｐ１，１～Ｐ１，ＮそれぞれのフォトダイオードＰＤで発生し接合容量部に蓄積された電荷は、読出用スイッチＳＷ１及び第ｎ列読出用配線ＬＯ，１～ＬＯ，Ｎを通って積分回路Ｓ１～ＳＮに出力され、積分用容量素子Ｃ２１に蓄積される。積分回路Ｓ１～ＳＮからは、積分用容量素子Ｃ２１に蓄積された電荷量に応じた大きさの電圧が出力される。なお、時刻ｔ１３ののち、第１行のＮ個の画素Ｐ１，１～Ｐ１，Ｎそれぞれの読出用スイッチＳＷ１は非接続状態とされる。
　そして、時刻ｔ１３より後の時刻ｔ１４から時刻ｔ１５までの期間、制御部６から保持用配線ＬＨへ出力される保持制御信号Ｈｏｌｄがハイレベルとなり、これにより、Ｎ個の保持回路Ｈ１～ＨＮのそれぞれにおいて入力用スイッチＳＷ３１が接続状態となる。積分回路Ｓ１～ＳＮから出力された電圧の大きさは、保持回路Ｈ１～ＨＮによって保持される。
　＜第２の動作（第２のステップ）＞
　そして、時刻ｔ１５より後の時刻ｔ１６から時刻ｔ１７までの期間、制御部６からリセット用配線ＬＲに出力されるリセット制御信号Ｒｅｓｅｔがハイレベルとなり、これにより、Ｎ個の積分回路Ｓ１～ＳＮそれぞれにおいて、放電用スイッチＳＷ２１が接続状態となり、積分用容量素子Ｃ２１が放電される。
　また、このような積分用容量素子Ｃ２１の放電動作と並行して、時刻ｔ１５より後の時刻ｔ１８から時刻ｔ１９までの期間、制御部６から第１行選択用配線ＬＶ，１に出力される第１行選択制御信号Ｖｓｅｌ（１）がハイレベルとなり、これにより、受光部１０における第１行のＮ個の画素Ｐ１，１～Ｐ１，Ｎそれぞれの読出用スイッチＳＷ１が接続状態となる。時刻ｔ１２から時刻ｔ１３までの間にフォトダイオードＰＤから出力されずに残存していた電荷は、このとき読出用スイッチＳＷ１及び第ｎ列読出用配線ＬＯ，１～ＬＯ，Ｎを通って積分回路Ｓ１～ＳＮに出力され、積分用容量素子Ｃ２１に蓄えられていた電荷と共に放電される。なお、図６に示したタイミングチャートでは積分用容量素子Ｃ２１の放電開始（時刻ｔ１６）の後に画素Ｐ１，１～Ｐ１，ＮそれぞれのフォトダイオードＰＤの放電が開始（時刻ｔ１８）されているが、画素Ｐ１，１～Ｐ１，ＮそれぞれのフォトダイオードＰＤの放電開始の後に積分用容量素子Ｃ２１の放電が開始されてもよい。また、フォトダイオードＰＤに残留した電荷の放電を安定して行うために、図６に示すように、読出用スイッチＳＷ１を非接続状態にして画素Ｐ１，１～Ｐ１，ＮそれぞれのフォトダイオードＰＤの放電が終了（時刻ｔ１９）した後に、放電用スイッチＳＷ２１を非接続状態にして積分用容量素子Ｃ２１の放電を終了（時刻ｔ１７）することが好ましい。
　＜第３の動作（第３のステップ）＞
　さらに、本実施形態では、上述した第２の動作（第２のステップ）と並行して、以下の第３の動作（第３のステップ）を実行する。すなわち、時刻ｔ１５より後の時刻ｔ２０から時刻ｔ２１までの期間、制御部６から列選択用配線ＬＳ，１～ＬＳ，Ｎに出力される列選択制御信号Ｈｓｈｉｆｔ（１）～Ｈｓｈｉｆｔ（Ｎ）が順次に一定期間だけハイレベルとなり、これにより、Ｎ個の保持回路Ｈ１～ＨＮそれぞれの出力用スイッチＳＷ３２が順次に一定期間だけ接続状態となって、各保持回路Ｈ１～ＨＮの保持用容量素子Ｃ３に保持されている電圧値は出力用スイッチＳＷ３２を経て電圧出力用配線Ｌｏｕｔへ順次に出力される。
　本実施形態では、以上のような第１行についての動作に続いて、以降、第２行から第Ｍ行まで同様の動作が行われて、１回の撮像で得られる画像を表すフレームデータが得られる。また、第Ｍ行について動作が終了すると、再び第１行から第Ｍ行までの範囲で同様の動作が行われて、次の画像を表すフレームデータが得られる。このように、一定周期で同様の動作を繰り返すことで、受光部１０が受光した光像の２次元強度分布を表す電圧値Ｖｏｕｔが電圧出力用配線Ｌｏｕｔへ出力されて、繰り返してフレームデータが得られる。
　上記した固体撮像装置１によれば、読出用スイッチＳＷ１を接続状態とすることによりフォトダイオードＰＤの電荷を積分回路Ｓｎに出力させたのち、この積分回路Ｓｎからの出力電圧値を保持回路Ｈｎによって保持する前に読出用スイッチＳＷ１を非接続状態としている。これにより、読出用スイッチＳＷ１を接続状態にした際に生じた過渡電荷を、読出用スイッチＳＷ１を非接続状態にした際に生じた逆極性を有する過渡電荷によりキャンセルすることができる。従って、スイッチングノイズによる課題を解決することができる。
　また、積分用容量素子Ｃ２１に保持された電荷を放電させるとともに、読出用スイッチＳＷ１を接続状態にしてフォトダイオードＰＤに保持された電荷を放電させている。これにより、フォトダイオードＰＤの電荷を積分回路Ｓｎに出力する際にフォトダイオードＰＤに残留した電荷を、積分用容量素子Ｃ２１の放電と併せて放電することが可能となる。従って、遅延効果による課題を解決することができる。
　さらに、上記した積分用容量素子Ｃ２１に保持された電荷の放電およびフォトダイオードＰＤに残留した電荷の放電を実施する第２の動作（第２のステップ）と並行して、保持回路Ｈｎに保持された電圧値を順次に出力させる第３の動作（第３のステップ）を実行する。これにより、フレームレートを低下させることなく、高速で固体撮像装置１を駆動することができる。
　また、本実施形態によれば、新たな回路を付加することなく、スイッチングノイズによる課題および遅延効果による課題を解決することができる。また、本実施形態によれば、感度の低下は１０００分の１以下に抑えることができる。
　また、読出用スイッチＳＷ１は、多結晶シリコンを含む半導体スイッチであることが好ましい。多結晶シリコンは、アモルファスシリコンと比較して、トラップ準位の密度が低く、スイッチを非接続とした際のメモリ効果が発生しにくい。これにより、メモリ効果による課題を解決することができる。
　また、本実施形態のように、読出用スイッチＳＷ１を非接続状態にした後に、放電用スイッチＳＷ２１を非接続状態にして積分用容量素子Ｃ２１の放電を終了することが好ましい。これによれば、フォトダイオードに残留した電荷の放電を安定して行うことができる。
　本発明による固体撮像装置、および固体撮像装置の駆動方法は、上記実施形態および構成例に限られるものではなく、様々な変形が可能である。
　上記実施形態による固体撮像装置では、フォトダイオードを各々含むＭ×Ｎ個（ＭおよびＮは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、各列毎に配設され、対応する列の画素に含まれるフォトダイオードと読出用スイッチを介して接続されたＮ本の読出用配線と、Ｎ本の読出用配線のそれぞれに接続され、当該読出用配線を経て入力された電荷の量に応じた電圧値を出力する積分回路、積分回路と入力用スイッチを介して直列に接続され、積分回路から出力された電圧値を保持する保持回路、および保持回路に接続され、保持回路に保持された電圧値を出力させる出力用スイッチを有する信号接続部と、各画素の読出用スイッチおよび入力用スイッチの開閉動作を制御するとともに、出力用スイッチの開閉動作を制御して、各画素のフォトダイオードで発生した電荷の量に応じた電圧値を保持回路から順次に出力させる制御部と、を備え、読出用スイッチは、多結晶シリコンを含む半導体スイッチであり、積分回路は、読出用配線と保持回路との間に直列に接続されたアンプ、およびアンプに対し並列に接続された積分用容量素子を有しており、制御部は、読出用スイッチを接続状態とすることによりフォトダイオードの電荷を積分回路に出力させたのち、読出用スイッチを非接続状態とし、その後、積分回路から保持回路へ電圧値を出力させる第１の動作、積分用容量素子に保持された電荷を放電させるとともに、読出用スイッチを接続状態にしてフォトダイオードに保持された電荷を放電させる第２の動作、および保持回路に保持された電圧値を順次に出力させる第３の動作を有し、第１の動作を実行した後、第２の動作と第３の動作とを並行して実行する構成としている。
　なお、ここでいう第２の動作において、読出用スイッチを非接続状態にした後に、積分用容量素子の放電を終了することが好ましい。これによれば、フォトダイオードに残留した電荷の放電を安定して行うことができる。
　また、上記実施形態による固体撮像装置の駆動方法では、フォトダイオードを各々含むＭ×Ｎ個（ＭおよびＮは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、各列毎に配設され、対応する列の画素に含まれるフォトダイオードと読出用スイッチを介して接続されたＮ本の読出用配線と、読出用配線に直列に接続されたアンプおよびアンプに対し並列に接続された積分用容量素子を有しており、読出用配線を経て入力された電荷の量に応じた電圧値を出力する積分回路と、積分回路から出力された電圧値を保持する保持回路と、を備える固体撮像装置の駆動方法であって、読出用スイッチを接続状態にすることによりフォトダイオードの電荷を積分回路に出力させたのち、読出用スイッチを非接続状態とし、その後、積分回路から保持回路へ電圧値を出力させる第１のステップと、積分用容量素子に保持された電荷を放電させるとともに、読出用スイッチを接続状態にしてフォトダイオードに保持された電荷を放電させる第２のステップと、保持回路に保持された電圧値を順次に出力させる第３のステップと、を備え、読出用スイッチは、多結晶シリコンを含む半導体スイッチであり、第１のステップの後に、第２のステップと第３のステップとを並行して行う構成としている。
　なお、ここでいう第２のステップにおいて、読出用スイッチを非接続状態にした後に、積分用容量素子の放電を終了することが好ましい。これによれば、フォトダイオードに残留した電荷の放電を安定して行うことができる。
　本発明は、メモリ効果による課題、遅延効果による課題、およびスイッチングノイズによる課題を解決することができる固体撮像装置、および固体撮像装置の駆動方法として利用可能である。
　１…固体撮像装置、６…制御部、１０…受光部、２０…信号接続部、ＰＤ…フォトダイオード、Ｐ…画素、ＳＷ１…読出用スイッチ、ＳＷ３１…入力用スイッチ、ＳＷ３２…出力用スイッチ、Ｓｎ…積分回路、Ｈｎ…保持回路、Ｃ２１…積分用容量素子、Ａ２…アンプ、ＬＯ，ｎ…第ｎ列読出用配線。

Claims (4)

  1. 　フォトダイオードを各々含むＭ×Ｎ個（ＭおよびＮは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、
    　各列毎に配設され、対応する列の前記画素に含まれる前記フォトダイオードと読出用スイッチを介して接続されたＮ本の読出用配線と、
    　前記Ｎ本の読出用配線のそれぞれに接続され、当該読出用配線を経て入力された電荷の量に応じた電圧値を出力する積分回路、前記積分回路と入力用スイッチを介して直列に接続され、前記積分回路から出力された電圧値を保持する保持回路、および前記保持回路に接続され、前記保持回路に保持された電圧値を出力させる出力用スイッチを有する信号接続部と、
    　各画素の前記読出用スイッチおよび前記入力用スイッチの開閉動作を制御するとともに、前記出力用スイッチの開閉動作を制御して、各画素の前記フォトダイオードで発生した電荷の量に応じた電圧値を前記保持回路から順次に出力させる制御部と、
    を備え、
    　前記読出用スイッチは、多結晶シリコンを含む半導体スイッチであり、
    　前記積分回路は、前記読出用配線と前記保持回路との間に直列に接続されたアンプ、および前記アンプに対し並列に接続された積分用容量素子を有しており、
    　前記制御部は、前記読出用スイッチを接続状態とすることにより前記フォトダイオードの電荷を前記積分回路に出力させたのち、前記読出用スイッチを非接続状態とし、その後、前記積分回路から前記保持回路へ電圧値を出力させる第１の動作、前記積分用容量素子に保持された電荷を放電させるとともに、前記読出用スイッチを接続状態にして前記フォトダイオードに保持された電荷を放電させる第２の動作、および前記保持回路に保持された電圧値を順次に出力させる第３の動作を有し、前記第１の動作を実行した後、前記第２の動作と前記第３の動作とを並行して実行することを特徴とする固体撮像装置。
  2. 　前記第２の動作において、前記読出用スイッチを非接続状態にした後に、前記積分用容量素子の放電を終了することを特徴とする請求項１に記載の固体撮像装置。
  3. 　フォトダイオードを各々含むＭ×Ｎ個（ＭおよびＮは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、各列毎に配設され、対応する列の前記画素に含まれる前記フォトダイオードと読出用スイッチを介して接続されたＮ本の読出用配線と、前記読出用配線に直列に接続されたアンプおよび前記アンプに対し並列に接続された積分用容量素子を有しており、前記読出用配線を経て入力された電荷の量に応じた電圧値を出力する積分回路と、前記積分回路から出力された電圧値を保持する保持回路と、を備える固体撮像装置の駆動方法であって、
    　前記読出用スイッチを接続状態にすることにより前記フォトダイオードの電荷を前記積分回路に出力させたのち、前記読出用スイッチを非接続状態とし、その後、前記積分回路から前記保持回路へ電圧値を出力させる第１のステップと、
    　前記積分用容量素子に保持された電荷を放電させるとともに、前記読出用スイッチを接続状態にして前記フォトダイオードに保持された電荷を放電させる第２のステップと、
    　前記保持回路に保持された電圧値を順次に出力させる第３のステップと、
    を備え、
    　前記読出用スイッチは、多結晶シリコンを含む半導体スイッチであり、
    　前記第１のステップの後に、前記第２のステップと前記第３のステップとを並行して行うことを特徴とする固体撮像装置の駆動方法。
  4. 　前記第２のステップにおいて、前記読出用スイッチを非接続状態にした後に、前記積分用容量素子の放電を終了することを特徴とする請求項３に記載の固体撮像装置の駆動方法。
PCT/JP2011/078321 2011-01-12 2011-12-07 固体撮像装置および固体撮像装置の駆動方法 WO2012096080A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201180064888.XA CN103314574B (zh) 2011-01-12 2011-12-07 固体摄像装置和固体摄像装置的驱动方法
US13/979,052 US9225924B2 (en) 2011-01-12 2011-12-07 Solid-state imaging device including signal connecting section and solid-state imaging device driving method
KR1020137017707A KR101821444B1 (ko) 2011-01-12 2011-12-07 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
EP11855686.9A EP2665258B1 (en) 2011-01-12 2011-12-07 Solid-state image pickup device and method of driving solid-state image pickup device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-004284 2011-01-12
JP2011004284A JP5476319B2 (ja) 2011-01-12 2011-01-12 固体撮像装置および固体撮像装置の駆動方法

Publications (1)

Publication Number Publication Date
WO2012096080A1 true WO2012096080A1 (ja) 2012-07-19

Family

ID=46506993

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/078321 WO2012096080A1 (ja) 2011-01-12 2011-12-07 固体撮像装置および固体撮像装置の駆動方法

Country Status (6)

Country Link
US (1) US9225924B2 (ja)
EP (1) EP2665258B1 (ja)
JP (1) JP5476319B2 (ja)
KR (1) KR101821444B1 (ja)
CN (1) CN103314574B (ja)
WO (1) WO2012096080A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101916485B1 (ko) * 2011-01-17 2018-11-07 하마마츠 포토닉스 가부시키가이샤 고체 촬상 장치
JP6184761B2 (ja) * 2013-06-11 2017-08-23 浜松ホトニクス株式会社 固体撮像装置
CN105491308B (zh) * 2014-10-09 2019-03-12 合肥立博敏芯电子科技有限公司 一种图像传感电路和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150255A (ja) * 1997-11-19 1999-06-02 Canon Inc 光電変換装置
JP2001345440A (ja) * 2000-03-31 2001-12-14 Canon Inc 電磁波検出装置
JP2004080410A (ja) * 2002-08-19 2004-03-11 Toshiba Corp 平面検出器及び平面検出器を備える放射線診断装置
JP2005110220A (ja) 2003-08-22 2005-04-21 Ge Medical Systems Global Technology Co Llc アモルファス・シリコン・フラット・パネルｘ線検出器での読み出し時間を短縮して遅延を縮小するサンプリング方法及びシステム
JP2008228346A (ja) * 2008-05-23 2008-09-25 Canon Inc 放射線撮像装置、その駆動方法及び放射線撮像システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592106B2 (ja) * 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
JP4147094B2 (ja) * 2002-11-22 2008-09-10 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
JP4231322B2 (ja) * 2003-04-08 2009-02-25 パナソニック株式会社 固体撮像装置及び撮像方法
JP4421353B2 (ja) 2004-04-01 2010-02-24 浜松ホトニクス株式会社 固体撮像装置
JP2007221453A (ja) 2006-02-16 2007-08-30 Canon Inc 放射線撮像装置及びその駆動方法
JP5368817B2 (ja) 2008-04-24 2013-12-18 浜松ホトニクス株式会社 医療用ｘ線撮像システム
JP5094530B2 (ja) 2008-04-24 2012-12-12 浜松ホトニクス株式会社 Ｘ線検査システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150255A (ja) * 1997-11-19 1999-06-02 Canon Inc 光電変換装置
JP2001345440A (ja) * 2000-03-31 2001-12-14 Canon Inc 電磁波検出装置
JP2004080410A (ja) * 2002-08-19 2004-03-11 Toshiba Corp 平面検出器及び平面検出器を備える放射線診断装置
JP2005110220A (ja) 2003-08-22 2005-04-21 Ge Medical Systems Global Technology Co Llc アモルファス・シリコン・フラット・パネルｘ線検出器での読み出し時間を短縮して遅延を縮小するサンプリング方法及びシステム
JP2008228346A (ja) * 2008-05-23 2008-09-25 Canon Inc 放射線撮像装置、その駆動方法及び放射線撮像システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2665258A4

Also Published As

Publication number Publication date
JP2012147265A (ja) 2012-08-02
CN103314574B (zh) 2017-04-26
CN103314574A (zh) 2013-09-18
KR20140030115A (ko) 2014-03-11
US9225924B2 (en) 2015-12-29
US20130299679A1 (en) 2013-11-14
EP2665258A4 (en) 2014-11-05
EP2665258A1 (en) 2013-11-20
JP5476319B2 (ja) 2014-04-23
EP2665258B1 (en) 2016-03-02
KR101821444B1 (ko) 2018-01-23

Similar Documents

Publication Publication Date Title
US9369643B2 (en) Solid-state imaging device
EP2672700B1 (en) Method for controlling solid-state image pickup device
EP2667591B1 (en) Solid imaging device
JP5581235B2 (ja) 固体撮像装置および固体撮像装置の駆動方法
JP5476319B2 (ja) 固体撮像装置および固体撮像装置の駆動方法
JP5749873B1 (ja) 固体撮像素子の制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11855686

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20137017707

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13979052

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011855686

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE