JP3667058B2 - 光電変換装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は可視光、放射線等により像を形成する光電変換装置に係り、特にスチールカメラあるいはＸ線撮像システム等の二次元の光電変換装置に好適に用いることができる光電変換装置に関する。
【０００２】
【従来の技術】
従来、写真といえば光学カメラと銀塩フィルムを使用した銀塩写真が大半を占めていた。半導体技術が発達しＣＣＤ型センサ、ＭＯＳ型センサで代表されるＳｉ単結晶センサを用いた固体撮像素子を用いてビデオカムコーダのような動画の画像を撮影できる撮像装置が発達してきているものの、これら画像は画素数においてもＳＮ比においても銀塩写真にはかなわず、静止した画像を写し込むには銀塩写真を使うのが普通であった。
【０００３】
これに対し近年、コンピュータによる画像処理、電子ファイルによる保存、電子メールによる画像の伝送の要求が高まり、銀塩写真画像に劣らないディジタル信号として出力する電子撮像装置が望まれている。このことは一般の写真のみならず医療の分野でも同じことがいえる。
【０００４】
医療の分野において銀塩写真技術を使うものとしてＸ線写真が有名である。これはＸ線源から出たＸ線を人体の患部に照射し、その透過の情報をもって、例えば骨折や腫瘍の有無を判断するもので長い間医療の診断に広く使われている。通常、患部を透過したＸ線は一度蛍光体に入射させ可視光に変換しこれを銀塩フィルムに露光する。しかし、銀塩フィルムは感度がよく、また解像度が高いという長所があるものの、現像に時間がかかる、保存・管理に手間がかかる、遠隔地にすぐ送れない、等の短所があり、先に述べたように銀塩写真画像に劣らないディジタル信号として出力する電子Ｘ線撮像装置が望まれている。これを実現する提案として、ＣＣＤ型センサ、ＭＯＳ型センサ等の単結晶を用いた小型の光電変換装置で縮小光学系を使って像を形成する方法があった。しかし蛍光体が発した光の１０００分の１程度しか利用できず、Ｘ線で人体を観察する場合できるだけ弱いＸ線で診断しなければならないという要求を満たせなかった。よって光の利用効率の悪い縮小光学系を用いた小型光電変換装置で医療用Ｘ線診断装置を実現するのは困難であった。
【０００５】
この要望に対し水素化アモルファスシリコン（以下、ａ−Ｓｉと記す）の光電変換素子を用いた撮像素子を二次元に並べた大型センサを用いた撮像装置の開発がされている。この種の撮像装置はおよそ一辺が３０〜５０ｃｍの絶縁基板上にスパッタ装置や化学的気相堆積装置（ＣＶＤ装置）等を使ってメタルやａ−Ｓｉを堆積しおよそ２０００×２０００個の半導体ダイオードを形成しこれに逆バイアスの電界を印加し、また同時に作り込んだ薄膜トランジスタ（以下、ＴＦＴと記す）によりこれら個々のダイオードの逆方向に流れた電荷を個々に検知できるようにしたものである。半導体のダイオードに逆方向の電界を印加すると半導体層に入射した光量に応じた光電流が流れることは広く知られておりこれを利用したものである。しかしながら、光を全く当てない状態でもいわゆる暗電流といわれる電流が流れてしまい、これがショットノイズを発生してしまい装置全体の検知能力、つまりＳＮ比といわれる感度を低下させる要因になっている。よってこの暗電流をいかに減少させるかが開発のポイントである。
【０００６】
これらの要求を満足させる様に我々は先に特開平８−１１６０４４号公報によりいくつかのＸ線撮像システムの構成を開示している。図７に特開平８−１１６０４４号公報で提案したＸ線撮像システムに使われる光電変換装置の概略的回路図を示す。また、図８に特開平８−１１６０４４号公報で提案した別のＸ線撮像システムの模式的ブロック図を示す。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の撮像装置ではＳ／Ｎがさらに高く、また、使い勝手がさらに良く、そしてさらなる低コストにという要求に対し十分に満足させることは難しい。以下その問題点について図７、図８の撮像装置を例にとって説明する。
【０００８】
第１の問題点は、図７の例のように１ライン上にｎ個の光電変換素子をｍラインで構成した光電変換装置内の（ｎ×ｍ）個の光電変換素子の情報を得る場合、もしｎやｍが１０００以上の場合Ａ／Ｄ変換器の動作のスピードが十分でないことにある。
【０００９】
図７においては、Ａ／Ｄ変換器の記載はないが、通常はＶoutに一つのＡ／Ｄ変換器を接続し、アナログ電圧をディジタル情報に変換する。この構成で光電変換素子からの情報をディジタルに変換した情報を得るにはＶoutに出力されたアナログ電圧をＡ／Ｄ変換器がディジタルに変換する時間が必要である。１番目のライン上のｎ個のディジタル情報を得るのに必要な時間はＡ／Ｄ変換器がディジタルに変換する時間をＴadとすると、１ライン上のｎ個のディジタル情報を得る時間Ｔ(1line)は、
Ｔ(1line)≧ｎ×Ｔad
が必要である。また、実際には転送用ＴＦＴ・Ｔx1〜Ｔxnをオンさせる時間と、スイッチＭ1〜Ｍnを順次オンさせる時間が必要なのでさらに時間がかかる。
【００１０】
また、１フレームの情報を得る時間Ｔ(1frame)にはさらに、
Ｔ(1frame)≧ｍ×ｎ×Ｔad
の時間が必要である。ここでもしｎ＝ｍ＝２０００とすると、１フレームの情報を得るには
４，０００，０００×Ｔad
の時間が最低であっても必要である。通常Ａ／Ｄ変換器がディジタルに変換する時間は１００ｎｓｅｃ〜１０００ｎｓｅｃであるから結局１フレームの情報を得るには０．４秒〜４秒が必要ということになる。この時間はＳ／Ｎ比の向上、使い勝手を考慮すると短縮が望まれる。その理由は暗電流の蓄積時間が長くなるからである。光電変換素子への露光が終了してから読み出しが開始するが、読み出しに４秒かかった場合、最後に読み出される光電変換素子は最低でも４秒間の間に流れた暗電流が光電変換素子内に蓄積されてしまう。これでは先に述べたようにいくら暗電流が小さい光電変換素子を使用しても暗電流の蓄積時間が長過ぎてショットノイズを発生してしまい装置全体の検知能力、つまりＳＮ比といわれる感度を低下させる要因になってしまう。また、読み出しに４秒かかることは読み出しサイクルが４秒以上になるから、患者は４秒以上静止する覚悟で息を止めていなければならず、使い勝手の点で改善が望まれる。
【００１１】
また、この点を改善するため、信号配線ＳＩＧをいくつかの群に分け、複数のＡ／Ｄ変化器を用いたシステムが図８に示すシステムである。また同様な装置として特開平４−２１２４５６号公報が開示されている。しかしながらこの装置は次に示す第２、３の問題点を解決していない。
【００１２】
第２の問題点は、スイッチＭ1〜Ｍnを順次オンさせる前に転送用ＴＦＴ・Ｔx1〜Ｔxnをオンさせ信号配線ＳＩＧの電位が安定していなければならない点である。１つのスイッチＭyが開いている間にＡ／Ｄ変換器がアナログ電圧をディジタルに変換しなければならないので、スイッチＭ1〜Ｍnを順次オンさせる時間ＴＭは、
ＴＭ≧ｎ×Ｔad
が必要である。実際にはスイッチＭyからスイッチＭ(y+1)に切り替わってＶoutの電位が安定するまでの時間はＡ／Ｄ変換器は動作できないのでさらに時間がかかる。この問題点は先に述べた図８のシステムや特開平４−２１２４５６号公報に開示された装置のように複数のＡ／Ｄ変換器を用いることで小さくすることができる。しかしながら、１つのラインのディジタル情報を得てから次のラインのディジタル情報を得るまでの間に転送用ＴＦＴ・Ｔx1〜Ｔxnをオンさせ信号配線ＳＩＧの電位が安定していることが必要である。この時間をＴtftとすると、１ライン上のｎ個のディジタル情報を得る時間Ｔ(1line)は、
Ｔ(1line)≧ＴＭ＋Ｔtft
が必要である。
【００１３】
第３の問題点は、転送用ＴＦＴ・Ｔx1〜Ｔxnをオンさせ信号配線ＳＩＧの電位が安定してからスイッチＭ1〜Ｍnを順次オンさせるのが理想であるのに対して、実際には信号配線ＳＩＧには微少なリーク電流がありスイッチＭ1〜Ｍnを順次オンさせている間にも信号電荷が減少したり、本来の信号でない電荷が加わったりしてＳＮ比が低下してしまうことである。転送用ＴＦＴはオンしてもある抵抗値（いわゆるオン抵抗）を持ち、これが原因で信号電荷の移動が不安定になることもある。ＳＮ比の低下は転送用ＴＦＴ・Ｔx1〜ＴxnをオンさせてからスイッチＭyを介してＡ／Ｄ変換器が情報をディジタルに変換する瞬間までの時間ｔが長いと起きやすい。また、逆にこの時間ｔが短いと転送用ＴＦＴのオン抵抗によりＳＮ比の低下を招くこともある。つまり、高いＳＮ比を得るにはこの時間ｔの望ましい値がある。
【００１４】
これに対して、スイッチＭ1〜Ｍnを順次オンさせスイッチＭyを介してＡ／Ｄ変換器が情報をディジタルに変換する方法であると、光電変換素子Ｓx1〜Ｓxnそれぞれの光電変換素子により時間ｔが異なってしまう。つまり、光電変換素子Ｓx1は転送用ＴＦＴ・Ｔx1〜ＴxnをオンさせてからスイッチＭ1を介してＡ／Ｄ変換器が情報をディジタルに変換する瞬間までの時間ｔは短く、光電変換素子Ｓxnは転送用ＴＦＴ・Ｔx1〜ＴxnをオンさせてからスイッチＭnを介してＡ／Ｄ変換器が情報をディジタルに変換する瞬間までの時間ｔは長い。これではすべての光電変換素子に対して望ましい時間ｔで情報を得ることができない。この第３の問題点は図７で示した装置のみならず、特開平４−２１２４５６号公報で示した装置のようにスイッチ群、いわゆるアナログマルチプレクサの前に増幅器等の素子があっても同様に起き得る問題点である。
【００１５】
上記第１〜３の問題点の解決策としてＡ／Ｄ変換器をｎ個設けてスイッチＭyを用いず転送用ＴＦＴ・Ｔx1〜Ｔxnをオンさせ、望ましい時間ｔの経過後すべてのＡ／Ｄ変換器を動作させ情報をディジタルに変換すればよいが、ｎが１０００以上のような多数の場合、現実には難しく、たとえ構成できても高価なＡ／Ｄ変換器を多数使うことになってコストアップを招くことになる。
【００１６】
（発明の目的）
本発明はＳＮ比が高く、使い勝手のよい、低コストの光電変換装置および、Ｘ線撮像システム等で必要とされる大面積で高ＳＮ比のディジタル情報を得ることが可能な低コストのシステムを提供することを目的にする。
【００１７】
【課題を解決するための手段】
本発明の第１の光電変換装置は、行列方向に複数個配置された光電変換画素と、列方向に配線され、同一列の前記光電変換画素の出力を結線した複数の信号配線と、行方向に配線され、同一行の前記光電変換画素の信号出力動作を制御する制御端子を結線した複数の制御線と、前記信号配線の各々に接続された、前記光電変換画素に基づく情報電荷をアナログ電圧に変換する複数のアナログ電圧変換手段と、該複数のアナログ電圧変換手段の各々に接続された、前記アナログ変換手段により変換された前記アナログ電圧を記憶し出力として維持する複数のアナログ記憶手段と、前記アナログ記憶手段からの出力線を分けて複数の出力線群とし、該出力線群の各々に接続されたアナログ切替手段と、該アナログ切替手段の出力の各々に接続されたＡ／Ｄ変換手段と、を有する光電変換装置において、前記複数の出力群をＮ群の出力線群で構成し、前記光電変換画素をｎ列で構成し、前記Ａ／Ｄ変換手段の変換時間をＴ ad 秒、前記光電変換画素から出力される情報電荷を前記アナログ電圧変換手段を介してアナログ電圧に変換する時間をＴ tft 秒としたとき、前記Ｎは、Ｎ≧ｎ×Ｔ ad ／Ｔ tft を満たすことを特徴とする。
【００１８】
また本発明の第２の光電変換装置は、上記第１の光電変換装置において、前記信号配線の各々に前記アナログ電圧変換手段と前記アナログ記憶手段とを接続したことを特徴とするものである。
【００１９】
また本発明の第３の光電変換装置は、上記第１または第２の光電変換装置において、前記複数の出力群をＮ群の出力線群で構成し、前記光電変換画素をｎ列で構成し、前記Ａ／Ｄ変換手段の変換時間をＴad秒、前記光電変換画素から出力される情報電荷を前記アナログ電圧変換手段を介してアナログ電圧に変換する時間をＴtft秒としたとき、
前記Ｎは、Ｎ≧ｎ×Ｔad／Ｔtft
を満たすことを特徴とするものである。
【００２０】
また本発明の第４の光電変換装置は、上記第３の光電変換装置において、
前記Ｎは、ｎ×Ｔad／Ｔtft≦Ｎ＜ｎ×Ｔad／Ｔtft＋１
を満たすことを特徴とするものである。
【００２１】
また本発明の第５の光電変換装置は、上記第１〜４のいずれかの光電変換装置において、前記光電変換画素は、光電変換素子と該光電変換素子の信号出力動作を制御するスイッチ素子とからなり、前記光電変換画素の制御端子は該スイッチ素子の制御端子であることを特徴とするものである。
【００２２】
【実施例】
以下、本発明の実施例について図面を参照しながら説明する。
（実施例１）
図１に本発明の第１の実施例に係わる光電変換装置の概略的回路図を示す。
【００２３】
同図に示すように、絶縁基板上にアモルファス・シリコン（ａ−Ｓｉ）によって画素素子群１００が形成されている。１つの画素素子（光電変換画素）は光電変換素子であるセンサＳとスイッチ素子である薄膜トランジスタＴによって構成されている。画素素子群１００は行方向（図１において横方向）に１行あたり１３７６個、列方向（同じく縦方向）に１列あたり１３７６個の合わせて１８９３３７６個の画素素子により構成されている。同一列上の画素素子内の薄膜トランジスタＴの出力は信号配線ＳＩＧとして共通に配線され、同一行内の薄膜トランジスタＴの制御端子は制御線ｇとして共通に配線されている。制御線ｇは総計１３７６本あり、シフトレジスタ１０１に接続され順次オンされる。１本の制御線ｇがオンされるとその制御線ｇに接続された１３７６個の薄膜トランジスタＴがオンし、その薄膜トランジスタＴに接続されている光電変換素子Ｓ内の情報電荷は信号配線ＳＩＧに転送される。信号配線ＳＩＧは３群の信号配線群に分けられ、それぞれ第１の信号配線群１０（３５２本）、第２の信号配線群２０（５１２本）、第３の信号配線群３０（５１２本）で構成されている。
【００２４】
第１の信号配線群１０はダミーの配線３２本とあわせて３８４個のリセットスイッチ群１１、３８４個のアンプ群１２、アナログ記憶回路である３８４個のサンプル・アンド・ホールド回路（以下、Ｓ／Ｈ回路と記す）群１３に接続されている。３８４個のＳ／Ｈ回路の出力は３８４本で構成された出力配線群としてアナログ切替器である一つのアナログマルチプレクサ１４に接続されている。アナログマルチプレクサ１４は９本のアドレス線ａｄ０〜８での制御で３８４本のＳ／Ｈ回路群１３の出力うち１本を選択しその電圧を出力する。この電圧はアンプ１５およびアンプ１６で低インピーダンス化し、コネクタ１０５を介しＡ／Ｄ変換器１７によりアナログ電圧がディジタル情報としてＤout1に出力される。第２信号配線群２０も同様に５１２個の各回路群２１〜２３、アナログマルチプレクサ２４、アンプ２５，２６およびＡ／Ｄ変換器２７を介しディジタル情報としてＤout2として出力される。第３信号配線群３０も同様に５１２個の各回路群３１〜３３、アナログマルチプレクサ３４、アンプ３５，３６およびＡ／Ｄ変換器３７を介しディジタル情報としてＤout3として出力される。
【００２５】
各々の回路はコントローラ１０２によりｒｃ０〜ｒｃ３、ｓｍｐｌ、ａｄ０〜８信号で制御され駆動される。このコントローラ１０２によりリセット信号ｒｃ０〜ｒｃ３は４種類発生し、列方向に４個おきにリセット・スイッチ群１１，１２，１３内のスイッチを制御し、これにより間引き動作や４本の交互動作を可能としている。基準電圧発生器１０３はコントローラ１０２で制御されながらシフトレジスタ１０１を介し薄膜トランジスタＴのオン電圧Ｖcom、オフ電圧Ｖssを供給する。シフトレジスタ１０１は制御線ｇを１本ずつ順次に制御でき、また、間引き動作時には複数本同時にオン、オフ制御したり、飛び飛びの制御線をオンさせることもできる。パルス発生器１０４は光電変換素子Ｓの共通電極にセンサバイアス・パルスを供給する。このセンサバイアス・パルスは４種類発生し、列方向に４本おきに共通のパルスを供給している。これにより間引き動作や４本の交互動作を可能としている。
【００２６】
次に図２、図３により上記光電変換装置の動作について説明する。
【００２７】
図２は図１においての画素素子群１００中の１個の画素素子を代表して記している。図２において、信号配線群１０，２０，３０中１本の信号配線ＳＩＧをＳＩＧ、リセットスイッチ群１１，２１，３１中１個のリセットスイッチをリセットスイッチ１、アンプ群１２，２２，３２中１個のアンプをアンプ２、Ｓ／Ｈ回路群１３，２３，３３中１個のＳ／Ｈ回路をＳ／Ｈ回路３、アナログマルチプレクサ１４，２４，３４中の１個のアナログマルチプレクサをアナログマルチプレクサ４、Ａ／Ｄ変換器１７，２７，３７中の１個のＡ／Ｄ変換器をＡ／Ｄ変換器７として、代表して記している。また、アンプ１５，１６に相当するアンプは説明を簡単にするため省略した。パルス１１０１はシフトレジスタ１０１中の１個の回路、パルス１１０４はパルス発生器１０４中の１個の回路を模式的に示した。また、１３７６本の制御線ｇのうち１本の制御線をｇxとして示している。また、リセット信号ｒｃ０〜３中の１本をｒｃとして示した。Ｃは信号配線に形成されている容量を示している。この容量Ｃは素子として形成されておらず信号配線に接続されている１３７６個の薄膜トランジスタの浮遊容量である。その他図１と同一構成部材には同一の記号を付した。
【００２８】
図３は、図２においての制御線ｇxとｒｃ、ｓｍｐｌ、ａｄ０〜８により制御されるタイミングとｇxの次にオンされる制御線ｇx+1とｒｃ、ｓｍｐｌ、ａｄ０〜８により制御されるタイミングとを表すタイムチャートである。パルス切り替わり個所に記した数字は時間を示すもので１増すごとに１μｓｅｃ経過することを示している。
【００２９】
以下、図２の回路の動作を図３を用いて説明する。ここではまず１行上の１３７６個の画素素子の動きについて述べる。まずｒｃにオンのパルスが加わりリセットスイッチ１がオンする。すると容量Ｃの電荷が初期化される。次にｒｃがオフレベルとなってリセットスイッチ１がオフした後、制御線ｇxにパルスが加わり薄膜トランジスタＴがオンし、光電変換素子Ｓ内の情報電荷が薄膜トランジスタＴを介して容量Ｃに転送される。これは光電変換素子内の容量よりも容量Ｃの方が十分に大きいからである。容量Ｃの電位は情報電荷により上昇する。これはアンプ２により増幅されてアナログ電圧として出力される。つまり、容量Ｃとリセットスイッチ１とアンプ２は情報電荷をアナログ電圧に変換するアナログ電圧変換器として働いている。また、別のアナログ変換器としてアンプ２のかわりに電流積分型のアンプを用いてもよい。この場合リセットスイッチ１は電流積分型アンプ内の初期化回路内（通常は積分電荷蓄積用コンデンサの両端）に位置する。この方法は容量Ｃのバラツキの影響を受けない利点がある。
【００３０】
制御線ｇxがオフレベルとなって薄膜トランジスタＴがオフした後、ｓｍｐｌにパルスが加わりＳ／Ｈ回路内３内のスイッチＳＷがオンする。すると、アンプ２で出力されたアナログ電圧はホールド容量Ｃshに電圧として記録される。この記録された電圧はｓｍｐｌがオフレベルとなってスイッチＳＷがオフした後、アンプ２の出力されたアナログ電圧が変化しても影響は受けずＳ／Ｈ回路３の出力は電圧として維持される。この出力電圧はａｄ０〜８のパルスによりしかるべきタイミングでアナログマルチプレクサ４からＡ／Ｄ変換器７に入力されディジタル情報としてＤoutに出力される。Ｓ／Ｈ回路３の出力が電圧として維持され情報がＡ／Ｄ変換器７で処理されている間にｒｃ、ｇx+1のパルスにより次の薄膜トランジスタＴがオンし、次の情報がアンプ２にアナログ電圧として出力されている。ここまでは１行上の１３７６個の画素素子の動きについて説明したが、この動きをオンさせる制御線ｇをずらせながら１３７６回繰り返せば１フレーム分の１３７６行の画素素子、つまり、１３７６列×１３７６行＝１８９３３７６個の画素素子のディジタル情報を得ることができる。
【００３１】
図３において、光電変換素子Ｓ内の情報電荷を、ｇxにより薄膜トランジスタＴと変換器（容量Ｃとリセットスイッチ１とアンプ２）を介してアナログ電圧に変換する時間をＴtftで示した。また、ｇx+1により次の情報電荷が変換される時間をＴtft′として示している。また、マルチプレクサ４が動作してＡ／Ｄ変換器７により５１２個のＳ／Ｈ回路出力がディジタル情報としてＤoutに出力されるのに必要な時間をＴＭとして示した。本実施例においてはＴtft＝Ｔtft′＝７８μｓｅｃであり、ＴＭは７６．８μｓｅｃである（本実施例ではＡ／Ｄ変換器の変換時間Ｔadは１５０ｎｓｅｃである）。これは、
Ｔtft＞ＴＭ
となっており、本実施例では光電変換素子Ｓ内の情報電荷をｇxにより薄膜トランジスタＴと変換器（容量Ｃとリセットスイッチ１とアンプ２）を介してアナログ電圧に変換する時間Ｔtftが光電変換装置としてのスピードを決定していることがわかる。本実施例では信号配線ＳＩＧは３群の信号配線群に分けられているが、もし、信号配線ＳＩＧが２群の信号配線群に分けられているとするとＴＭは最低でも１０３．２μｓｅｃ（１３７６／２×１５０ｎｓｅｃ）かかり、スピードが遅くなる。また、もし、信号配線ＳＩＧが４群の信号配線群に分けられているとするとＴＭは５１．６μｓｅｃ（１３７６／４×１５０ｎｓｅｃ）で済むが、Ｔtftが７８μｓｅｃなので、スピードは７８μｓｅｃとなり変らないので、信号配線群を増やしたことによるコスト上昇の点で不利になる。つまり、使い勝手が良く、そして低コストな光電変換装置を得るには信号配線をいくつの群に分けるかが問題となるのである（この点については後述する）。
【００３２】
本実施例では全画素についてＴtftを一定の時間７８μｓｅｃで画素素子の情報を得ることができている。全画素についてＴtftが一定になっていることは信号配線ＳＩＧのリーク電流がたとえあってもリーク電流による影響は一定となり、補正が簡単である。また、薄膜トランジスタＴがオフしてから一定の時間１４μｓｅｃ後の電圧がディジタル情報として変換されている。これは薄膜トランジスタがオフした瞬間にｇxの電圧変化が信号配線ＳＩＧに影響を与えても、この影響が一定であり、補正等で影響を軽減できる。もしＳ／Ｈ回路がなく薄膜トランジスタがオフ後、順次信号配線ＳＩＧの電圧もディジタル情報に変換していたら、光電変換素子Ｓ内の情報電荷をアナログ電圧変換器（容量Ｃとリセットスイッチ１とアンプ２）を介してアナログ電圧に変換する動作と、Ａ／Ｄ変換器がアナログ電圧をディジタルに変換する動作を図３のように同時に行なうことができないので、時間が（Ｔtft＋ＴＭ）という長時間必要であるし、画素素子により信号配線ＳＩＧのリーク電流の影響が画素素子により異なってしまい、また、薄膜トランジスタがオフした瞬間のｇxの電圧変化が信号配線ＳＩＧに与える影響が画素素子により異なってしまうことになる。
【００３３】
また、本実施例では放射ノイズや電源ノイズにより突発的にノイズを受けても１行内の画素素子に含まれるノイズが一定になる。これは１３７６本の信号配線ＳＩＧのアナログ電圧を、ｓｍｐｌがオフレベルとなりスイッチＳＷがオフする同時刻のタイミングで処理するため、その後アンプ２の出力されたアナログ電圧が変化しても影響は受けずＳ／Ｈ回路３の出力は電圧として維持されるからである。つまり、同一行内では同時刻に受けたノイズの影響を受けるだけである。本実施例では１８９３３７６個の画素素子を１３７６行、１３７６列に配列し１３７６列の読み込みをするための１３７６本の信号配線を３つの群に分け、３個のアナログ切替器と３個のＡ／Ｄ変換器で構成している。ここで、列の数が他の場合についての群の数について説明する。
【００３４】
画素素子がｎ列で構成されている場合にＮ群に分けた場合、ＮをいくつにするとＳ／Ｎが高く、また、使い勝手が良く、そして低コストになるか説明する。
【００３５】
ｎ列をＮに分けると、１群の中には（ｎ／Ｎ）本以上の信号配線ＳＩＧがあり、この出力をディジタル情報に変えるには、（ｎ／Ｎ）×Ｔad以上の時間が必要である。つまり、
ＴＭ≧（ｎ／Ｎ）×Ｔad
となる。ここで、Ｓ／Ｎが良く使い勝手の良い光電変換装置を作るには全画素素子をできるだけ早くディジタル情報にしなければならないため、１列にかかる時間もできるだけ早くしなければならない。しかし、画素素子の情報を信号配線ＳＩＧのアナログ電圧に変換するのにＴtftが必要である。本実施例では図３に示すように、光電変換素子Ｓ内の情報電荷をアナログ電圧に変換する動作と、Ａ／Ｄ変換器がアナログ電圧をディジタルに変換する動作を同時に行なっているので、１列を読むのにかかる時間はＴＭとＴtftの長い方の時間がかかる。上記式よりＮを大きくすればＴＭは小さくなるので、
Ｔtft≧ＴＭ
とすればＳ／Ｎが良く使い勝手の良い光電変換装置となる。上記２式より、
Ｔtft≧（ｎ／Ｎ）×Ｔad
が得られる。これを変形すると、
Ｎ≧ｎ×Ｔad／Ｔtft ・・・・・（１）
となり、これを満足することがＳ／Ｎが良く使い勝手の良い光電変換装置を作ることになる。
【００３６】
ここで、具体的に数値を示して説明する。本実施例では、Ｎは３群、ｎは１３７６列であり、Ｔadは１５０ｎｓｅｃ（＝０．１５μｓｅｃ）、Ｔtftは７８μｓｅｃである。これを前述の式に代入すると、右辺は、
１３７６×０．１５（μｓｅｃ）／７８（μｓｅｃ）＝２．６４６…
となり、
３＞２．６４６…
であるから、Ｓ／Ｎが良く使い勝手の良い光電変換装置であることがわかる。
【００３７】
ただし、Ｎをより大きく、例えばＮを４にした場合、ＴＭは５１．６μｓｅｃと早くなるが１列にかかる時間はＴtftと変わらず、いたずらにコストを高くするだけである。
【００３８】
Ｓ／Ｎが良く使い勝手の良い、且つ低コストの光電変換装置にするには、Ｎ≧ｎ×Ｔad／Ｔtftの関係を維持しつつ、Ｎが最も（ｎ×Ｔad／Ｔtft）に近くなる値にＮを設定すればよい。そのためには、
Ｎ−１＜ｎ×Ｔad／Ｔtft
となるＮを求めればよい。この式を変形すると、
Ｎ＜ｎ×Ｔad／Ｔtft＋１ ・・・・・（２）
であればよいことになる。
【００３９】
具体的に数値を示して説明すると、本実施例では右辺は、
１３７６×０．１５（μｓｅｃ）／７８（μｓｅｃ）＋１＝３．６４６…
となり、
３＜３．６４６…
より、Ｎ＝３の場合が、Ｓ／Ｎが良く使い勝手の良い、低コストの光電変換装置となることがわかる。
【００４０】
上記説明のように（１）式と（２）式を同時に満足する次式
ｎ×Ｔad／Ｔtft≦Ｎ＜ｎ×Ｔad／Ｔtft＋１
を満足することがＳ／Ｎが良く使い勝手のよい、低コストの光電変換装置といえる。
【００４１】
なお、（２）式は薄膜トランジスタやＡ／Ｄ変換器の性能を規定するものではない。例えば、低コストでスピードの速いＡ／Ｄ変換器を使えば（例えばＴad＝１００ｎｓｅｃ）、Ｓ／Ｎが良く使い勝手の良い光電変換装置を実現できる。ただし、この場合でも（２）式を満足すればなお良い。
【００４２】
図４に本発明の第２の実施例に係わる光電変換装置の概略的回路図を示す。
【００４３】
本実施例が第１の実施例と異なるところは、第１行目と第１列目の光電変換素子の電極の片側をＧＮＤ電位にし基準素子としているところである。光電変換素子の片側がＧＮＤ電位であると光電変換素子は光に反応しなくなる。しかし、信号配線ＳＩＧのリーク電流の影響や薄膜トランジスタがオフした瞬間のｇxの電圧変化が信号配線ＳＩＧに与える影響は受けるため、これらの１行目素子から得られた情報を他の画素素子の情報から引き算すれば高Ｓ／Ｎの情報が得られる。この時、１３７６個の情報を記憶しておき、対応している列からの画素素子の情報の補正値とすることもできるが、回路を簡単にするため１行目の１３７６個の情報の平均を記憶しこれを各画素素子の情報の補正値とすることができる。これは本実施例が各画素素子の信号配線ＳＩＧのリーク電流の影響や薄膜トランジスタがオフした瞬間のｇxの電圧変化が信号配線ＳＩＧに与える影響を一定になるように構成してあるからである。この理由は第１の実施例で述べている。１３７６個の情報の平均を記憶すれば良いため記憶手段が小規模で良く低コストにできる。
【００４４】
また、１列目素子から得られた情報を対応している行からの画素素子の情報の補正値とし、画素素子の情報から引き算すればさらに高Ｓ／Ｎの情報が得られる。これはＳ／Ｎの低下の原因になる放射ノイズや電源ノイズは１列目の素子にも影響し、１列目の素子は光情報が入っていないため、各画素素子の情報から引き算すれば各画素素子の光情報がＳ／Ｎ良く得られるからである。これは本実施例が同一行内であれば一定のノイズを受けているためであり、この理由は第１の実施例で述べている。
【００４５】
本実施例では１行目と１列目の光電変換素子の電極の片側をＧＮＤ電位にし基準素子としたが、これに限らず、例えば接続は他の画素素子と同じにして、光学的に光の影響を受けないようにし、基準素子としても良い。例えば印刷等により黒い有機膜で画素素子上に遮光してもよい。またＸ線検出用の光電変換装置の場合、被写体の前もしくは後に鉛板等の部材を置いてもよい。また、１行、１列でなく２以上の行や２以上の列にしても良い。例えば１００行、１００列の多数行や多数列でも良い。この場合、光学的に遮光しやすい効果や、基準素子自身のノイズを平均をとることにより画素素子のリーク電流や読出しのための変換器の諸特性のバラツキの影響による誤差が軽減できる。また、行方向のみもしくは、列方向のみでもそれぞれの効果を得ることができる。
【００４６】
図５、図６に本発明の第３の実施例に係わる光電変換装置の模式的構造図と概略的回路図を示す。
【００４７】
図５は模式的構造図であり、Ａ，Ｂ，Ｃ，Ｄ４枚のパネルを隙間無く貼り合わせ、大面積の光電変換装置を構成している。図中、１１００，２１００，３１００，４１００は各々各パネル内の画素素子群である。ＣＰ２はリセットスイッチ群、アンプ群、Ｓ／Ｈ回路群、アナログマルチプレクサで構成されたＩＣである。各ＩＣには１２８個のリセットスイッチ群、アンプ群、Ｓ／Ｈ回路群と１／４個のアナログマルチプレクサが含まれている。ここで１／４個のアナログマルチプレクサとは４つのＩＣ内のアナログマルチプレクサで５１２本の入力を扱える１つの大きなアナログマルチプレクサを構成できる１２８入力の小さなアナログマルチプレクサのことを示す。ＣＰ１はシフトレジスタＩＣであり、１１個のシフトレジスタＩＣを直列に接続することにより１３７６段の大きなシフトレジスタを構成している。ＤＢ２はコントローラ、基準電圧発生器、パルス発生器を構成しているＰＣＢ（プリント回路板）であり、ＤＢ１はＣＰ１に信号や電源を供給する配線を構成しているＰＣＢである。ＣＲＬはそれぞれのパネルを制御するコントロール回路である。
【００４８】
パネルＡのＣＰ２には１１個のＩＣがあり、右側から３個、４個、４個の３つの群に別れ、各群にはそれぞれ３５２本、５１２本、５１２本の信号配線ＳＩＧが接続されている。１番右側のＩＣには３２本のダミー配線としてＧＮＤ線がさらに入力されている。電気回路的には第１の実施例、もしくは第２の実施例と同じである。
【００４９】
パネルＢはパネルＡのミラー構造になっている。また、パネルＣはパネルＡと同一構造であり、パネルＤはパネルＢと同一構造である。４枚のパネルは１枚の基台に貼り合わせて大きな１つのパネルを構成している。ただし、パネルとパネルの間には貼り合わせを容易にするため１行（もしくは１列）分の画素素子の間隔の隙間を作っている。
【００５０】
図６は概略的回路図である。パネルＡ，Ｂの２パネルに６個のＡ／Ｄと６個のバッファーの役目をするメモリがあり、このメモリの出力をディジタルマルチプレクサにより１つのディジタル出力Ｄ１としている。ここでメモリとは最初にいれた情報が最初に出力されるいわゆるＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ ＦｉｒｓｔＯｕｔ）型メモリで構成される。この上部２パネルであたかも１枚の中型パネルのように動作する。ここでこの１枚の中パネルで群の数はＮ＝３、列数はｎ＝１３７６×２＝２７５２、Ｔad＝０．１５μｓｅｃ、Ｔtft＝７８μｓｅｃで構成されている。これは
ｎ×Ｔad／Ｔtft≦Ｎ＜ｎ×Ｔad／Ｔtft＋１
を満足している。つまり、Ｓ／Ｎが良く使い勝手の良い、低コストの光電変換装置であることがわかる。
【００５１】
同様に下部２パネルも６個のＡ／Ｄと６個のバッファーの役目をするメモリがあり、このメモリの出力をディジタルマルチプレクサにより１つのディジタル出力Ｄ２としている。この下部２パネルであたかも１枚の中型パネルのように動作する。
【００５２】
図９（ａ）、図９（ｂ）は本発明をＸ線検出用の光電変換装置に適用した場合の模式的構成図及び模式的断面図である。
【００５３】
光電変換素子とＴＦＴはａ−Ｓｉセンサ基板６０１１内に複数個形成され、シフトレジスタＳＲ１と検出用集積回路ＩＣが実装されたフレキシブル回路基板６０１０が接続されている。フレキシブル回路基板６０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記ａ−Ｓｉセンサ基板６０１１の複数枚が基台６０１２の上に接着され大型の光電変換装置を構成する基台６０１２の下には処理回路６０１８内のメモリ６０１４をＸ線から保護するため鉛板６０１３が実装されている。ａ−Ｓｉセンサ基板６０１１上にはＸ線を可視光に変換するための蛍光体６０３０例えばＣｓＩが、塗布または貼り付けられている。ここでは図９（ｂ）に示されるように全体をカーボンファイバー製のケース６０２０に収納している。
【００５４】
図１０は本発明の光電変換装置のＸ線診断システムへの応用例を示したものである。
【００５５】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、蛍光体を上部に実装した光電変換装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して蛍光体は発光し、これを光電変換して、電気的情報を得る。この情報はディジタルに変換されイメージプロセッサ６０７０により画像処理され制御室のディスプレイ６０８０で観察できる。
【００５６】
また、この情報は電話回線６０９０等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ６０８１に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。
【００５７】
なお、本発明は上述した実施例の画素構成に限定されるものでなく、画素が行列方向に複数個配置でき、同一列の画素（光電変換画素）の出力が複数の信号配線に結線でき、同一行の画素の信号出力動作を制御する制御端子が共通に複数の制御線に結線できれば、他の構成の画素であってもよい。また、光電変換素子の構成も特に本実施例のものに限定されない。さらに上述した実施例では信号配線の各々にアナログ変換手段を接続させているが、画素ごとにアナログ変換手段を設けてもよい。
【００５８】
【発明の効果】
以上説明したように、本発明によればＳＮ比が高く、使い勝手のよい、低コストの光電変換装置および、Ｘ線撮像システム等で必要とされる大面積で高ＳＮ比のディジタル情報を得ることが可能な低コストのシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係わる光電変換装置の概略的回路図である。
【図２】本発明の第１の実施例に係わる光電変換装置の画素素子の動作を示す概略的回路図である。
【図３】図２においてのタイミングを表すタイムチャートである。
【図４】本発明の第２の実施例に係わる光電変換装置の概略的回路図である。
【図５】本発明の第３の実施例に係わる光電変換装置の模式的構造図である。
【図６】本発明の第３の実施例に係わる光電変換装置の概略的回路図である。
【図７】従来のＸ線撮像システムに使われる光電変換装置の概略的回路図である。
【図８】従来の別のＸ線撮像システムの模式的ブロック図を示す。
【図９】（ａ）はＸ線検出用装置に適用した場合の一形態を説明する模式的構成図、（ｂ）は模式的断面図である。
【図１０】本発明の光電変換装置を有するシステムの一形態を説明するためのシステム構成図である。
【符号の説明】
１０ 第１の信号配線群
２０ 第２の信号配線群
３０ 第３の信号配線群
１１，２１，３１ リセットスイッチ群
１２，２２，３２ アンプ群
１３，２３，３３ サンプル・アンド・ホールド回路（Ｓ／Ｈ回路）群
１４，２４，３４ アナログマルチプレクサ
１５，１６，２５，２６，３５，３６ アンプ
１０５ コネクタ
１７，２７，３７ Ａ／Ｄ変換器
１０１ シフトレジスタ
１０２ コントローラ
１０３ 基準電圧発生器
１０４ パルス発生器
１０５ コネクタ

Claims (7)

1. 行列方向に複数個配置された光電変換画素と、
   列方向に配線され、同一列の前記光電変換画素の出力を結線した複数の信号配線と、
   行方向に配線され、同一行の前記光電変換画素の信号出力動作を制御する制御端子を結線した複数の制御線と、
   前記信号配線の各々に接続された、前記光電変換画素に基づく情報電荷をアナログ電圧に変換する複数のアナログ電圧変換手段と、
   該複数のアナログ電圧変換手段の各々に接続された、前記アナログ変換手段により変換された前記アナログ電圧を記憶し出力として維持する複数のアナログ記憶手段と、
   前記アナログ記憶手段からの出力線を分けて複数の出力線群とし、該出力線群の各々に接続されたアナログ切替手段と、
   該アナログ切替手段の出力の各々に接続されたＡ／Ｄ変換手段と、
   を有する光電変換装置において、
   前記複数の出力群をＮ群の出力線群で構成し、前記光電変換画素をｎ列で構成し、前記Ａ／Ｄ変換手段の変換時間をＴ ad 秒、前記光電変換画素から出力される情報電荷を前記アナログ電圧変換手段を介してアナログ電圧に変換する時間をＴ tft 秒としたとき、前記Ｎは、
   Ｎ≧ｎ×Ｔ ad ／Ｔ tft
   を満たすことを特徴とする光電変換装置。
2. 前記Ｎは、
   ｎ×Ｔad／Ｔtft≦Ｎ＜ｎ×Ｔad／Ｔtft＋１
   を満たすことを特徴とする請求項１に記載の光電変換装置。
3. 前記光電変換画素は、光電変換素子と該光電変換素子の信号出力動作を制御するスイッチ素子とからなり、前記光電変換画素の制御端子は該スイッチ素子の制御端子であることを特徴とする請求項１又は２のいずれかの請求項に記載の光電変換装置。
4. 行列方向に複数個配置された光電変換画素と、
   列方向に配線され、同一列の前記光電変換画素の出力を結線した複数の信号配線と、
   行方向に配線され、同一行の前記光電変換画素の信号出力動作を制御する制御端子を結線した複数の制御線と、
   前記信号配線の各々に接続された、前記光電変換画素に基づく情報電荷をアナログ電圧に変換する複数のアナログ電圧変換手段と、
   該複数のアナログ電圧変換手段の各々に接続された、前記複数のアナログ変換手段により変換されたそれぞれの前記アナログ電圧を同時刻のタイミングで記憶し出力として維持する複数のアナログ記憶手段と、
   前記アナログ記憶手段からの出力線を分けて複数の出力線群とし、該出力線群の各々に接続されたアナログ切替手段と、
   該アナログ切替手段の出力の各々に接続されたＡ／Ｄ変換手段と、
   を有する光電変換装置。
5. 前記複数の出力群をＮ群の出力線群で構成し、前記光電変換画素をｎ列で構成し、前記Ａ／Ｄ変換手段の変換時間をＴ ad 秒、前記光電変換画素から出力される情報電荷を前記アナログ電圧変換手段を介してアナログ電圧に変換する時間をＴ tft 秒としたとき、前記Ｎは、
   Ｎ≧ｎ×Ｔ ad ／Ｔ tft
   を満たすことを特徴とする請求項４に記載の光電変換装置。
6. 前記Ｎは、
   ｎ×Ｔ ad ／Ｔ tft ≦Ｎ＜ｎ×Ｔ ad ／Ｔ tft ＋１
   を満たすことを特徴とする請求項５に記載の光電変換装置。
7. 前記光電変換画素は、光電変換素子と該光電変換素子の信号出力動作を制御するスイッチ素子とからなり、前記光電変換画素の制御端子は該スイッチ素子の制御端子であることを特徴とする請求項４〜６のいずれかの請求項に記載の光電変換装置。

Images