JP4724394B2 - 撮像装置及びカメラ - Google Patents

撮像装置及びカメラ Download PDF

Info

Publication number
JP4724394B2
JP4724394B2 JP2004241425A JP2004241425A JP4724394B2 JP 4724394 B2 JP4724394 B2 JP 4724394B2 JP 2004241425 A JP2004241425 A JP 2004241425A JP 2004241425 A JP2004241425 A JP 2004241425A JP 4724394 B2 JP4724394 B2 JP 4724394B2
Authority
JP
Japan
Prior art keywords
signal
control unit
operation mode
converter
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004241425A
Other languages
English (en)
Other versions
JP2006059192A (ja
Inventor
徹也 立野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004241425A priority Critical patent/JP4724394B2/ja
Publication of JP2006059192A publication Critical patent/JP2006059192A/ja
Application granted granted Critical
Publication of JP4724394B2 publication Critical patent/JP4724394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Studio Devices (AREA)

Description

本発明は、撮像装置及びカメラに関する
多くのデジタル・システムはシステム全体の制御を行なうCPU(中央演算装置)を中心に多数の周辺装置によって構成されている。CPUは複雑な信号処理を行なうと共に、周辺装置に対してさまざまな指令を与え、システムの制御も行なっている。例えば、デジタルシステムの一例であるデジタルカメラシステムでは、CPUは撮影された画像信号を高速に補正処理、圧縮処理、解像度変換処理などを行なうだけではなく、通信制御手段を通して撮像系、記録系、表示系、メカ系など制御を行なっている。
図13はデジタルカメラ・システムの撮像系の構成を示した図である。1301は固体撮像素子、1302は固体撮像素子1301からのアナログ画像信号1351をデジタル画像信号1355に変換するAD変換装置である。タイミング発生装置1306は、固体撮像素子1301の動作タイミングをタイミング信号群1360に出力するまたAD変換装置1302の動作タイミングをタイミング信号群1361に出力する。1307はシステムを制御するCPUであり、制御信号群1359で各部の動作モードの設定を行なう。
デジタルカメラ・システムの撮像系はCMOSセンサーやCCDとして知られる固体撮像素子、固体撮像素子によって光情報から変換されたアナログ電気信号をサンプル・ホールド回路によって標本化し、デジタル信号に変換するAD変換装置、前記固体撮像素子と前記AD変換装置の動作タイミングを制御するタイミング生成装置、前記固体撮像素子や前記AD変換装置の動作基準電圧を生成するDA変換器などで構成されている。その為、前記CPUは信号処理と平行して適切な画像が得られるように、各装置の動作モードを設定し制御しなければならない。
しかしながら、画像処理がCPUの処理能力向上とともに高速化されている一方で、前記の動作モード設定等の通信処理の速度は前記の周辺装置の通信処理能力に律則され、本来CPUが行なうべき信号処理に必要な時間を無駄にしてしまう。従来、この問題に対して、CPUと高速に通信を行なう中間通信制御ユニットを前記CPUと前記周辺装置との間に配置することで、通信に伴うCPUの時間的負荷を低減する方法があり、特許文献1では中間通信制御ユニットの通信ブリッジ機能により複数の周辺装置に対して接続状態調査をCPUに負荷をかけることなく行なう提案がなされている。また、特許文献2では、動作周波数の異なるシステムバスと周辺装置用のバスとの間のブリッジ回路にて通信周波数の変換を行ないシステムバスのパフォーマンスの低下を防ぐ提案もなされている。
図14は中間制御ユニットの持つブリッジ機能を図13のタイミング発生装置に内蔵した構成を示している。図面に付してある1300番代の番号は図13のものと同じ機能手段を意味している。図14の1406は図13の1306で示したタイミング発生装置にブリッジ機能を付加したものであり、1451で示した信号はCPU1307に代わって動作モードの設定を行なう信号群であり、撮像系の集積度を向上させるためにタイミング発生装置に中間制御ユニットの持つブリッジ機能を内蔵した構成を示している。
特開平9−261278号公報 特開2003−228549号公報
一方、デジタルカメラの撮像系では、前記固体撮像素子の出力信号の構成により、前記AD変換装置を複数接続する場合がある。特に今日ではCPU処理の高速化と撮像装置の高画素化により、前記固体撮像素子から複数チャネルでアナログ画像信号が出力されるのが一般的となっている。それに伴い前記アナログ画像信号出力に接続される前記AD変換装置の数も増加している。
図2は1チャネル分のAD変換部を持つAD変換装置をAD変換部と動作モード設定用レジスタ部とに分けて図示したブロック図である。図2の201は1チャネルAD変換装置、202はAD変換部、203はレジスタ・インタフェースと制御レジスタ部、204は203への書き込みアクセスを行なう信号群である。1チャネルのAD変換部の動作モードを決定するためのレジスタの個数をN個とすると、前記203にはN個のモード設定用レジスタがあることとなる。
図4はデジタルカメラシステムの撮像部の一つの構成を示した図である。401は固体撮像素子でアナログ画像信号を451、452、453、454で示す4つの信号線に出力する4チャネル出力の構成を有している。402、403、404、405は前記信号線451〜454に出力されるアナログ画像信号をデジタル画像信号に変換するための1チャネルAD変換装置であり、各々の動作モードが設定されるレジスタをN個ずつ有している。407はデジタルカメラ・システムの動作を制御するCPUで、撮像部のAD変換装置に関しては、動作モードの設定などを行なう為の情報を465、466、467を介して、406の中間通信制御ユニットに送信する。中間通信制御ユニット406は前記CPUからの通信データを、459、460、461、462、463、464を介して前記AD変換装置402、403、404、405に設定を行なう。ここで465、466、467は各々CPU407から中間通信制御ユニット406に対する選択信号、通信クロック、通信データである。また、459、460は各々中間通信制御ユニット406から前記AD変換装置402、403、404、405に対する通信クロックと通信データである。また、461、462、463、464は各々前記AD変換装置毎の選択信号である。
図6はCPUが前記中間通信制御ユニットを介して前記AD変換装置にデータを書き込む動作を示したタイミング図である。図6の各波形に付してある400番台の番号は図4の各信号線の番号に対応している。図6のタイミングを例に動作の流れを説明する。601で示した期間、CPUはチップセレクト信号465をローレベル(Low)にして中間通信制御ユニットに通信クロック466で通信データ467の値の書き込みを行なう。このとき書き込まれるデータの個数は、一般的に各AD変換装置が持つレジスタ数N個にAD変換装置の個数をかけた個数以上の個数となる。前記中間通信制御ユニットは、送られてきたデータを各AD変換装置ごとに有している記憶領域に保持する。
図7は中間通信制御ユニット内部が通信対象毎に有しているレジスタの構成を示した図である。図7中の400番台の番号は図4の番号に対応している。図7の701、702、703、704は各々AD変換装置402、403、404、405に通信するデータを保持する記憶手段であり、各々1チャネルAD変換装置の動作設定に必要とするN個の記憶領域を有している。図7の705は保持手段701〜704の出力のうち一つを選択し、データ線460に出力させるための選択手段である。
ここで、図6に戻って中間通信制御ユニットに保持されたデータを各1チャネルAD変換装置に転送するタイミングを説明する。図6の602、603、604、605で示した期間は、特にタイミングとして示していないCPUからのAD変換装置へのデータ転送指示に従って、前記中間通信制御ユニットが前記AD変換装置にデータを転送する期間である。602の期間において信号461をLowとし図4の402で示される1チャネルAD変換装置に対して通信を行なう。同様に603の期間においてはAD変換装置403、604の期間においてはAD変換装置404、605の期間においてはAD変換装置405に対して通信を行なう。この通信過程で全てのAD変換装置の4N個のレジスタにデータが設定される。
本発明の目的は、処理部に対する効率的な制御部を実装することでシステム設計の自由度を向上させることである。
本発明の撮像装置は、固体撮像素子と、前記固体撮像素子から出力された信号を処理する第1の処理部と、前記固体撮像素子から出力された信号を処理する第2の処理部と、前記第1の処理部の動作モードを設定する第1の動作モード情報、及び前記第2の処理部の動作モードを設定する第2の動作モード情報を出力する制御部と、を有し、前記制御部は、第1の状態の切換信号の入力に応じて、前記第1及び第2の動作モード情報を共通の出力端子から出力し、第2の状態の切換信号の入力に応じて、前記第1及び第2の動作モード情報を互いに異なる出力端子から出力することを特徴とする。
また、本発明のカメラは、上記の撮像装置と、光学像を前記撮像装置に結像させるためのレンズと、前記レンズを通る光量を可変するための絞りとを有することを特徴とする。
々の構成方法が可能になり、処理部に対する効率的な制御部を実装することでシステム設計の自由度を向上させることができる。
以下、図面を参照しながら本発明の実施形態を説明する。
図3は、2チャネル分のAD変換部を持つAD変換装置のAD変換部と動作モード設定用レジスタ部とに分けて図示したブロック図である。図3の301は2チャネルAD変換装置、302と304は各々1チャネル分のAD変換部であり、アナログ信号をデジタル信号に変換する。303はレジスタ・インタフェースと制御レジスタ部、305はレジスタ部303への書き込みアクセスを行なう信号群である。1チャネルのAD変換部の動作モードを決定するためのレジスタの個数をN個とすると、前記レジスタ部303には2N個のモード設定用レジスタが有ることとなる。図2に示したAD変換装置においてはNのレジスタにデータを書き込めばよいが、図3に示したAD変換装置においては2N個のレジスタにデータを書き込む必要がある。コストダウンや実装面積削減の為にAD変換装置は複数チャネル分の処理回路を1チップ又は1パッケージに集積することができる。これにより、撮像系の実装形態は幾つものバリエーションを持つことができる。
AD変換装置301は、複数のAD変換部(処理部)302、304と信号群305を入力する1つの共通のインタフェースとを含む。そのインタフェースは、複数のAD変換部302、304のレジスタ部にそれぞれ動作モードを設定するために動作モード情報を入力するための1つの共通のインタフェースである。AD変換部302及び304のレジスタのいずれかは、動作モード情報内のバンク切換情報により決定される。
図5は、本発明の実施形態によるデジタルカメラシステムの撮像部の構成を示した図であり、実装面積を縮小するためにAD変換装置として2チャネルAD変換装置を用いている点で図4と異なっている。
図5における501は固体撮像素子であり、光信号を電気信号に変換し、アナログ画像信号を551、552、553、554で示す4つの信号線に出力する4チャネル出力の構成を有している。502、503は前記信号線451〜454に出力されるアナログ画像信号をデジタル信号に変換するための図3の2チャネルAD変換装置であり、各々の動作モードが設定されるレジスタをN×2個づつ有している。507はデジタルカメラ・システムの動作を制御するCPUで、撮像部のAD変換装置に関しては、動作モードの設定などを行なう為の情報を565、566、567を介して、506の中間通信制御ユニットに送信する。506は前記CPUからの通信データを、559、560、561、562を介して前記AD変換装置502、503に設定を行なう。ここで565、566、567は各々CPUから中間通信制御ユニットに対するチップセレクト信号、シリアル通信クロック、シリアル通信データである。また、559、560は各々中間通信制御ユニットから前記AD変換装置502、503に対するシリアル通信クロックとシリアル通信データである。また、561、562は各々前記AD変換装置502、503毎のチップセレクト信号である。
中間通信制御ユニット506は、CPU507の要求に応じてAD変換装置502、503に動作モードを設定するために動作モード情報を出力する。動作モード設定後、AD変換部302及び304は、それぞれ2チャネルのアナログ画像信号を2チャネルのデジタル画像信号に変換する。中間通信制御ユニット506は、AD変換装置502、503の動作タイミングを発生する。
図9は図5における中間通信制御ユニットが有している内部レジスタと2チャネルAD変換装置との関係を示す図であり、図7の場合と異なり702と704で示されるレジスタに対応するAD変換装置は存在しないことを示している。
本構成における通信動作を図8のタイミング図を用いて説明する。
図8はCPUが前記中間通信制御ユニットを介して前記AD変換装置にデータを書き込む動作を示したタイミング図である。図8の各波形に付してある500番台の番号は図5の各信号線の番号に対応している。まず、801で示した期間、CPUは選択信号565をLowにして中間通信制御ユニットに通信クロック566で通信データ567の書き込みを行なう。このとき書き込まれるデータは、一般に502と503の2チャネルAD変換装置の1チャネル分の設定に必要な各々N個のレジスタに対するデータであり、保持手段901と903に書き込まれる。続く802の期間で2チャネルAD変換装置502の中のN個のレジスタに対して保持手段901に保持しているN個のデータを書き込む。続く803の期間で2チャネルAD変換装置503の中のN個のレジスタに対して保持手段903に保持しているN個のデータの書き込みを行なう。続く806の期間、CPUは2チャネルAD変換装置502と503の各々2N個のレジスタの内まだ書き込みが行なわれていないN個のレジスタに書き込むべき値を保持手段902と904に書き込む。続く804と805の期間で中間通信制御ユニットはAD変換装置502と503の各々の残りのレジスタN個に対して書き込みを行なう。図5の構成において、実装面積を縮小するために2チャネルAD変換装置を用いることができる。
ここで、2チャネルAD変換装置を用いた場合、通信対象毎に有する保持手段を有効に活用できず、通信過程においても、CPUから中間通信制御ユニットへの通信が2回に分断され、通信効率が低下してしまう。以下、その課題を解決するための実施形態を説明する。
図1は本発明の一つの実施形態である。101は中間通信制御ユニットで、102、103は2チャネルAD変換装置で、104、105、106、107は通信情報保持手段で、108は通信情報保持手段を選択する選択手段である。158はAD変換装置102と103に対するデータ通信のためのクロック信号で、159は選択手段108によって選択された保持手段に格納されているデータをAD変換装置102、103に通信するためのデータ信号である。151は通信情報保持手段104に対応する通信対象選択信号であり、保持手段104に保持されたデータを送信する場合に選択状態の信号レベルとなる。152は通信情報保持手段105に対応する通信対象選択信号であり、保持手段105に保持されたデータを送信する場合に選択状態の信号レベルとなる。153は通信情報保持手段106に対応する通信対象選択信号であり、保持手段106に保持されるデータを送信する場合に選択状態の信号レベルとなる。154は通信情報保持手段107に対応する通信対象選択信号であり、保持手段107に保持されたデータを送信する場合に選択状態の信号レベルとなる。155は外部に接続される装置が1チャネルAD変換装置か2チャネルAD変換装置かの切換信号である。156はAD変換装置102の選択信号であり、157はAD変換装置103の選択信号である。160、161、162は中間通信制御ユニット101に対するCPUからの通信信号線であり、160は中間通信制御ユニット101の選択信号、161は通信クロック、162は通信データである。本実施形態の動作を図10のタイミング図を用いて説明する。
図10は1チャネル・2チャネル切換信号155がLowの場合の動作を示している。1001の期間、CPUからの選択信号160、通信クロック信号161、通信データ162により通信情報保持手段104、105、106、107に4N個のデータが書き込まれる。
1002の期間において通信情報保持手段104が選択され、保持データがデータ線159に出力され、通信クロック158がクロック信号を出力する。さらに通信情報保持手段104に対応する選択信号151が選択状態であるLowとなる。このとき論理積回路109の入力である151がLowであるのでAD変換装置102を選択する選択信号156がLowとなりAD変換装置102に通信情報保持手段104に保持されていたデータが転送される。
1003の期間において通信情報保持手段105が選択され保持データがデータ線159に出力され、通信クロック158がクロック信号を出力する。さらに通信情報保持手段105に対応する選択信号152が選択状態であるLowとなる。このとき1チャネル・2チャネル切換信号155がLowである為152と155が共に入力となる論理和回路111の出力は152の値をそのまま出力する。論理和回路111の出力は論理積回路109の入力に接続されており、選択信号152がLowであるのでAD変換装置102を選択する選択信号156がLowとなりAD変換装置102に通信情報保持手段105に保持されていたデータが転送される。ここでは、選択信号156及び152が同時にLowになり2つが選択状態になるが、選択信号152にはAD変換装置が接続されていない。
1004の期間において通信情報保持手段106が選択され、保持データがデータ線159に出力され、通信クロック158がクロック信号を出力する。さらに通信情報保持手段106に対応する選択信号153が選択状態であるLowとなる。このとき論理積回路110の入力である選択信号153がLowであるのでAD変換装置103を選択する選択信号157がLowとなりAD変換装置103に通信情報保持手段106に保持されていたデータが転送される。
1005の期間において通信情報保持手段107が選択され保持データがデータ線159に出力され、通信クロック158がクロック信号を出力する。さらに通信情報保持手段107に対応する選択信号154が選択状態であるLowとなる。このとき1チャネル・2チャネル切換信号155がLowである為、信号154と155が共に入力となる論理和回路112の出力は信号154の値をそのまま出力する。論理和回路112の出力は論理積回路110の入力に接続されており、信号154がLowであるのでAD変換装置103を選択する選択信号157がLowとなりAD変換装置103に通信情報保持手段107に保持されていたデータが転送される。ここでは、選択信号157及び154が同時にLowになり2つが選択状態になるが、選択信号154にはAD変換装置が接続されていない。
以上、説明したように通信情報保持手段104と105の保持データが2チャネルAD変換装置102に転送され、データ保持手段106と107の保持データが2チャネルAD変換装置103に転送される。
図11は図1の実施形態の他の動作を示すタイミング図であり、1チャネル・2チャネル切換信号155がハイレベル(High)の場合の動作を示している。この状態は外部に1チャネルAD変換装置を4個接続した場合に好適な動作タイミングであるため、図1に対して接続するAD変換装置を2チャネルAD変換装置2個である102と103から1チャネルAD変換装置4個である121、122、123、124への接続に変えただけの図12と図11のタイミング図で動作を説明する。図12中のその他に付した番号は図1と同じである。期間1101は、図10の期間1001と同じ処理を行なう。
1102の期間において通信情報保持手段104が選択され、保持データがデータ線159に出力され、通信クロック158がクロック信号を出力する。さらに通信情報保持手段104に対応する選択信号151が選択状態であるLowとなる。このとき論理積回路109の入力である選択信号151がLowであるのでAD変換装置121を選択する選択信号156がLowとなりAD変換装置121に通信情報保持手段104に保持されていたデータが転送される。
1103の期間において通信情報保持手段105が選択され保持データがデータ線159に出力され、通信クロック158がクロック信号を出力する。さらに通信情報保持手段105に対応する選択信号152が選択状態であるLowとなる。このとき1チャネル・2チャネル切換信号155がHighである為、信号155が入力となる論理和回路111の出力はHighに固定される。論理和回路111の出力は論理積回路109の入力に接続されているがそのレベルがHighである為、信号線156には選択信号151の値が出力され、選択信号152の影響は受けない。その為、AD変換装置121にデータが転送されることはなく、AD変換装置122にのみデータが転送される。
1104の期間において通信情報保持手段106が選択され、保持データがデータ線159に出力され、通信クロック158がクロック信号を出力する。さらに通信情報保持手段106に対応する選択信号153が選択状態であるLowとなる。このとき論理積回路110の入力である選択信号153がLowであるのでAD変換装置123を選択する選択信号157がLowとなりAD変換装置123に通信情報保持手段106に保持されていたデータが転送される。
1105の期間において通信情報保持手段107が選択され保持データがデータ線159に出力され、通信クロック158がクロック信号を出力する。さらに通信情報保持手段107に対応する選択信号154が選択状態であるLowとなる。このとき1チャネル・2チャネル切換信号155がHighである為、信号155が入力となる論理和回路112の出力はHighに固定される。論理和回路112の出力は論理積回路110の入力に接続されているがそのレベルがHighである為、信号線157には信号153の値が出力され、信号154の影響は受けない。その為、AD変換装置123にデータが転送されることはなく、AD変換装置124にのみデータが転送される。
以上、説明したように、切換信号155をLowとし従装置(AD変換装置)を選択するための内部信号を負論理のOR処理して選択信号を生成することで、2チャネルAD変換装置毎に2セット分のデータ保持手段のデータ数2N個のデータの転送を行なうことができ、切換信号155をHighとした場合には1チャネルAD変換装置毎に1セット分のデータ保持手段のデータ数N個のデータの転送を行なうことが出来る。
中間通信制御ユニット101は、通信情報保持手段104〜107の動作モード情報を特定のAD変換装置102へ出力する際には、切換信号155に応じて、特定のAD変換装置102に対応する選択信号線156以外の選択信号線152を選択状態にするか否かを制御する。例えば、図10に示すように、切換信号155がLowの場合、期間1003において、AD変換装置102へ出力する際には、AD変換装置102に対応する選択信号線156以外の選択信号線152を選択状態にする。図11に示すように、切換信号155がHighの場合、期間1103において、AD変換装置122へ出力する際には、AD変換装置122に対応する選択信号線152以外の選択信号線156を非選択状態にする。図10の期間1005及び図11の期間1105も同様である。
これまでの動作の説明では、1チャネルAD変換装置を接続した場合と2チャネルAD変換装置を接続した場合の切換を、説明の便宜上1チャネル・2チャネル切換信号として示してきたが、本来どちらのタイプのAD変換装置を用いるかはデジタルカメラ・システムの仕様が決定すれば固定的に決まる物である。それゆえ1チャネル・2チャネル切換は予め選択モードの保持手段に保持しておき、保持情報を1チャネル・2チャネル切換信号とすることが可能である。図15は108の選択モード保持手段によって切換信号155を切り替える構成を示している。また、図16は選択モード保持手段を108と109として2つ持つことで、選択信号のモードを独立に制御する構成を示している。
本実施形態は、複数の従装置に対する通信のための選択信号毎に対応した通信情報保持手段を有する中間通信制御ユニットにおいて、通信情報保持手段に保持されているデータを送信するときに、通信情報保持手段に対応する選択信号以外の選択信号も選択状態にする事を可能にすることで、CPUから中間通信制御ユニットに対し通信する回数を削減し、中間通信制御ユニットが有する通信情報保持手段の使用不能な領域をなくし効率的に通信情報保持手段を使用可能とする。
また、本実施形態は、固体撮像素子がアナログ画像信号を出力するチャネル数MとAD変換装置の個数NとがM≧Nの関係であることを特徴とする。また、中間通信制御ユニットは、複数のAD変換装置をそれぞれ選択するための複数の選択信号線を有し、その選択信号線の本数LとAD変換装置の個数NとがL>Nの関係であことを特徴とする。
本実施形態によれば、従装置の選択信号を従装置毎に対応した通信情報保持手段毎の選択信号のOR条件として生成することで、外部に1チャネルAD変換装置を接続した場合と2チャネルAD変換装置を接続した場合のどちらにおいても中間通信制御ユニットがもつ通信対象毎の通信情報保持手段に保持するデータを無駄なく転送することが可能となり、CPUから通信情報保持手段に対する通信回数も最少とすることが可能となる。
実施形態の説明において、1チャネルAD変換装置と2チャネルAD変換装置を接続した場合について説明したが、より多いチャネル構成のAD変換装置、NチャネルAD変換装置を接続した場合においてもより多くの内部選択信号のOR条件処理を行なうだけの容易な構成で同様の効果を得ることが可能である。また、本実施形態ではAD変換装置を接続する場合について説明したが、それ以外の従装置を接続した場合にも有効であることは明らかである。
図17に基づいて、上記の撮像部をスチルビデオカメラに適用した場合の一例について詳述する。図17は、スチルビデオカメラの構成例を示すブロック図である。固体撮像素子4は図5の固体撮像素子501に対応し、A/D変換器6は図5のAD変換装置502、503に対応し、タイミング発生部8は図5の中間通信制御ユニット506に対応し、全体制御・演算部9は図5のCPU507に対応する。
図17において、1はレンズのプロテクトとメインスイッチを兼ねるバリア、2は被写体の光学像を固体撮像素子4に結像させるレンズ、3はレンズ2を通った光量を可変するための絞り、4はレンズ2で結像された被写体を画像信号として取り込むための固体撮像素子、5は固体撮像素子4より出力される撮像信号(画像信号)をアナログ信号処理する撮像信号処理回路、6は撮像信号処理回路5より出力される画像信号のアナログ−ディジタル変換を行なうA/D変換器、7はA/D変換器6より出力された画像データに各種の補正を行なったりデータを圧縮する信号処理部、8は固体撮像素子4、撮像信号処理回路5、A/D変換器6、信号処理部7に、各種タイミング信号を出力するタイミング発生部、9は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、10は画像データを一時的に記憶する為のメモリ部、11は記録媒体12に記録または読み出しを行なうためのインタフェース部、12は画像データの記録または読み出しを行なう為の半導体メモリ等の着脱可能な記録媒体、13は外部コンピュータ等と通信する為のインタフェース部である。
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。バリア1がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にA/D変換器6などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御・演算部9は絞り3を開放にし、固体撮像素子4から出力された信号は撮像信号処理回路5を介してA/D変換器6で変換された後、信号処理部7に入力される。そのデータを基に露出の演算を全体制御・演算部9で行なう。この測光を行なった結果により明るさを判断し、その結果に応じて全体制御・演算部9は絞りを制御する。
次に、固体撮像素子4から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部9で行なう。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行なう。そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子4から出力された画像信号は撮像信号処理回路5を介してA/D変換器6でA/D変換され、信号処理部7を通り全体制御・演算部9によりメモリ部に書き込まれる。その後、メモリ部10に蓄積されたデータは、全体制御・演算部9の制御により記録媒体制御I/F部11を通り半導体メモリ等の着脱可能な記録媒体12に記録される。また、外部I/F部13を通り直接コンピュータ等に入力して画像の加工を行なってもよい。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の実施形態の特徴をよく表し、2チャネルAD変換装置を接続した場合の図である。 1チャネルAD変換装置のAD変換部と動作設定用レジスタ部の関係を示す図である。 2チャネルAD変換装置のAD変換部と動作設定用レジスタ部の関係を示す図である。 1チャネルAD変換装置を接続したデジタルカメラ・システムの図である。 2チャネルAD変換装置を接続したデジタルカメラ・システムの図である。 図4でのレジスタ設定動作を示すタイミング図である。 図4の中間通信制御ユニットが有する通信情報保持手段と1チャネルAD変換装置との関係を示す図である。 図5でのレジスタ設定動作を示すタイミング図である。 図5の中間通信制御ユニットが有する通信情報保持手段と2チャネルAD変換装置との関係を示す図である。 図1の動作を説明するタイミング図である。 図12の動作を説明するタイミング図である。 本発明の実施形態の特徴をよく表し、1チャネルAD変換装置を接続した場合の図である。 CPUが撮像系の装置にモード設定を行なう従来例を示す図である。 CPUからの撮像系に対するモード設定をタイミング発生装置がブリッジして撮像系の各装置にモード設定を行なう従来例を示す図である。 選択モード保持手段によって選択信号の制御方法を一括して変更する構成の実施形態を示す図である。 選択モード保持手段によって選択信号の制御方法を独立して変更する構成の実施形態を示す図である。 スチルビデオカメラの構成例を示すブロック図である。
符号の説明
101 中間通信制御装置
102、103 2チャネルAD変換装置
104、105、106、107 通信情報保持手段
108 通信情報保持手段の選択手段
151 保持手段104に対応した選択信号
152 保持手段105に対応した選択信号
153 保持手段106に対応した選択信号
154 保持手段107に対応した選択信号
155 1チャネルAD・2チャネルAD切換信号
156、157 2チャネルADへの通信選択信号
109 選択信号156を生成するための論理積回路
111 選択信号152をマスクするための論理和回路
110 選択信号157を生成するための論理積回路
112 選択信号154をマスクするための論理和回路

Claims (10)

  1. 固体撮像素子と、
    前記固体撮像素子から出力された信号を処理する第1の処理部と、
    前記固体撮像素子から出力された信号を処理する第2の処理部と、
    前記第1の処理部の動作モードを設定する第1の動作モード情報、及び前記第2の処理部の動作モードを設定する第2の動作モード情報を出力する制御部と、を有し、
    前記制御部は、第1の状態の切換信号の入力に応じて、前記第1及び第2の動作モード情報を共通の出力端子から出力し、第2の状態の切換信号の入力に応じて、前記第1及び第2の動作モード情報を互いに異なる出力端子から出力することを特徴とする撮像装置。
  2. さらに、前記切換信号を前記制御部に供給する中央演算装置を有することを特徴とする請求項1記載の撮像装置。
  3. 前記制御部は、前記第1及び第2の動作モード情報を保持する第1のレジスタ部を有することを特徴とする請求項1又は2記載の撮像装置。
  4. 前記第1及び第2の処理部は、前記固体撮像素子から出力された信号をデジタル信号に変換するAD変換装置であることを特徴とする請求項1〜3のいずれか1項に記載の撮像装置。
  5. 前記固体撮像素子がアナログ画像信号を出力するチャネル数Mと前記AD変換装置の個数NとがM≧Nの関係であることを特徴とする請求項記載の撮像装置。
  6. 前記制御部は、少なくとも前記第1及び第2の処理部をそれぞれ選択するための複数の選択信号線を有し、前記選択信号線の本数Lと前記AD変換装置の個数NとがL>Nの関係であことを特徴とする請求項4又は5記載の撮像装置。
  7. 前記制御部は、前記第1及び第2の処理部をそれぞれ選択するための複数の選択信号線を有し、
    前記第1及び第2の処理部のインタフェースは、前記選択信号線の信号並びに前記第1及び第2の動作モード情報の他、クロックを前記制御部から入力することを特徴とする請求項1〜のいずれか1項に記載の撮像装置。
  8. 前記制御部は、前記固体撮像素子と前記AD変換装置の動作タイミングを発生することを特徴とする請求項4〜6のいずれか1項に記載の撮像装置。
  9. 前記制御部は、前記第1及び第2の動作モード情報を時系列で前記第1及び第2の処理部へ出力することを特徴とする請求項1〜のいずれか1項に記載の撮像装置。
  10. 請求項1記載の撮像装置と、
    光学像を前記撮像装置に結像させるためのレンズと、
    前記レンズを通る光量を可変するための絞りと
    を有することを特徴とするカメラ。
JP2004241425A 2004-08-20 2004-08-20 撮像装置及びカメラ Expired - Fee Related JP4724394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004241425A JP4724394B2 (ja) 2004-08-20 2004-08-20 撮像装置及びカメラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004241425A JP4724394B2 (ja) 2004-08-20 2004-08-20 撮像装置及びカメラ

Publications (2)

Publication Number Publication Date
JP2006059192A JP2006059192A (ja) 2006-03-02
JP4724394B2 true JP4724394B2 (ja) 2011-07-13

Family

ID=36106603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004241425A Expired - Fee Related JP4724394B2 (ja) 2004-08-20 2004-08-20 撮像装置及びカメラ

Country Status (1)

Country Link
JP (1) JP4724394B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467047B2 (ja) * 1992-08-21 2003-11-17 富士写真フイルム株式会社 画像処理装置および方法ならびにビデオ・カメラ
JPH0786944A (ja) * 1993-09-10 1995-03-31 Nikon Corp 映像信号のa/d変換回路
JPH07298122A (ja) * 1994-04-22 1995-11-10 Nikon Corp イメージセンサーデバイス
JPH07327130A (ja) * 1994-06-01 1995-12-12 Fuji Photo Film Co Ltd 画像読取装置
JPH08195881A (ja) * 1995-01-18 1996-07-30 Ricoh Co Ltd 画像読取り装置
JP3667058B2 (ja) * 1997-11-19 2005-07-06 キヤノン株式会社 光電変換装置
JP2001285700A (ja) * 2000-03-29 2001-10-12 Nec Corp 撮像装置
JP2002199285A (ja) * 2000-12-26 2002-07-12 Canon Inc 画像取得装置及び方法
JP2004088720A (ja) * 2002-06-26 2004-03-18 Yokogawa Electric Corp カメラシステム

Also Published As

Publication number Publication date
JP2006059192A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
US7328288B2 (en) Relay apparatus for relaying communication from CPU to peripheral device
JP2012165168A5 (ja)
JP2006191622A (ja) Isp内蔵型イメージセンサ及びデュアルカメラシステム
KR100403290B1 (ko) 아날로그 기억장치 어레이를 위한 고속 독출 아키텍처
US20020118894A1 (en) Image processor
US20090262210A1 (en) Solid-state imaging apparatus, imaging system, and method of driving solid-state imaging apparatus
JP2013062714A (ja) 撮像装置および信号転送装置
JP6743427B2 (ja) 情報処理装置、撮像システムおよびデータ転送方法
US20110193988A1 (en) Semiconductor device and semiconductor integrated circuit
JP4328906B2 (ja) バス制御方法及び装置並びにデジタルカメラ
JP4899907B2 (ja) ディジタル処理装置および撮像装置
JP4724394B2 (ja) 撮像装置及びカメラ
US20190297250A1 (en) Image pickup apparatus of which display start timing and display quality are selectable, method of controlling the same
JP3696895B2 (ja) ビデオカメラ及び映像信号処理方法
JP2006101191A (ja) 撮像装置及び撮像方法及び同撮像装置を用いたカメラ、個人認証システム、電子機器
JP2022155410A (ja) 撮像素子および撮像装置
JP2003143616A (ja) データ転送方法
JP2005173990A (ja) 仲介装置、タイミングパルス生成装置及び撮像システム
JP3697258B2 (ja) ビデオカメラ及び映像信号処理方法
JP2024015829A (ja) 画像処理装置及び画像処理回路
JPH11308409A (ja) 画像読取装置及びその画像縮小読取方法
JP3172363B2 (ja) 信号処理装置
JP4277310B2 (ja) タイミング信号発生装置及び撮像装置
JP5233640B2 (ja) 電子カメラ
JP4495873B2 (ja) 画像処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees