JP3696895B2 - ビデオカメラ及び映像信号処理方法 - Google Patents
ビデオカメラ及び映像信号処理方法 Download PDFInfo
- Publication number
- JP3696895B2 JP3696895B2 JP14946293A JP14946293A JP3696895B2 JP 3696895 B2 JP3696895 B2 JP 3696895B2 JP 14946293 A JP14946293 A JP 14946293A JP 14946293 A JP14946293 A JP 14946293A JP 3696895 B2 JP3696895 B2 JP 3696895B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- microcomputer
- register
- signal processing
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/22—Adaptations for optical transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
Description
【０００１】
【発明の属する技術分野】
本発明は、映像信号をデジタル演算処理するビデオカメラ及び映像信号処理方法に関するものである。
【０００２】
【従来の技術】
従来の映像信号をデジタル演算処理するビデオカメラ（以下デジタルカメラと称す）における、論理演算部（以下マイコンと称す）と信号処理部との間のデータ通信の例を、図１，図２を用いて説明する。
【０００３】
図１はデジタルカメラの構成を示すブロック図、図２はマイコンとインタフェース間の通信状態を示すタイミング図である。
【０００４】
図１において、１はレンズ、２はレンズ１により投影された被写体像を電気信号に変換する撮像素子、３は撮像素子よりの映像信号をデジタル信号に変換するＡ／Ｄ変換部、４はＡ／Ｄ変換されたデジタル信号を演算処理する信号処理部、５は信号処理部４の内部のデータレジスタを読み出し、あるいは書き込むインタフェース部、６はインタフェース部５が読み出したデータを受けとり、所定の処理を行うか、あるいはインタフェース部に書き込みデータを送るマイコン、７は演算処理された映像信号をアナログ信号に変換するＤ／Ａ変換部である。
【０００５】
信号処理部４において、４１１〜４１ｎはインタフェース部５がマイコン６から受けとったデータを書き込む書込レジスタであり、これらのレジスタに収納されるデータは、信号処理部４内において映像信号を処理する過程で必要なデータ（例えばＡＧＣのゲイン，ホワイトバランスのＲ，Ｇ，Ｂの各ゲイン，オートフォーカスの領域設定の値等）である。４２１〜４２ｎは信号処理部４の内部の各データを収納しマイコン６に送りだす読出レジスタ、４３は４２１〜４２ｎの各読み出しレジスタにデータが収納されたか否かの状態を各レジスタ毎にホールドするステータスレジスタ、４４は各読み出しレジスタのロード信号Ｌ１〜Ｌｎから割り込み信号を得るＯＲ回路、４５はデータセレクタである。以上のレジスタはクロック入力によりデータをシリアルに入出力できるシフトレジスタである。４６は信号処理を行う過程において適当なタイミングで各レジスタにロード信号を発生するタイミングジェネレータである。
【０００６】
レンズ１より投影された被写体像は撮像素子２により電気信号に変換され、Ａ／Ｄ変換部３でデジタル信号に変換されて信号処理部４へ信号として送られる。信号処理部４では、Ａ／Ｄ変換部３より入力されたデジタル信号を信号処理する過程において、必要なデータをマイコン６からインタフェース部５を介して受けとる。マイコン６では前記データを算出するために必要なデータをインタフェース部５を介して信号処理部４から受けとる。
【０００７】
図２はマイコン６とインタフェース部５との間のシリアル通信のタイミング図を表わすものである。この間の通信は、図１にＣＬＫで示すクロックライン、ＤＷで示す書込データライン、ＤＲで示す読出データライン、更にＭＯＤＥで示すデータ読みだしとデータ書き込みとアドレス指定の各モードを選択するＭＯＤＥラインによって行なわれる。
【０００８】
（アドレスの指定）
図２のＡに示すように、マイコン６からインタフェース部５にＭＯＤＥラインを通してアドレス指定のモード情報が出力されると、インタフェース部５ではマイコン６にＣＬＫラインを介してクロック信号を送る。マイコン５ではこのクロックに合わせてＤＷラインを介してアドレス信号（Ａ０〜Ａ７）を送る。インタフェース部５でこのアドレス信号を受け取り、インタフェース５内部の不図示のアドレスレジスタにアドレスを設定する。
【０００９】
（データの書き込み）
この後、たとえば図２のＢに示すようにマイコン６からＭＯＤＥラインを介してデータ書き込みモード情報が出力されると、インタフェース部５ではアドレス指定の場合と同様にマイコン６にＣＬＫラインを通してクロック信号を送る。マイコン６ではこのクロックに合わせてＤＷラインを介して書き込みデータ信号（Ｄ０〜Ｄ７）を送り、インタフェース部５でこの書き込みデータを受け取る。この時、インタフェース部５では先に設定されたアドレスに基づいてそのアドレスのレジスタに対応する図１のＷＣＬＫ１…ｎに信号を送り、該クロック信号と同期させてＷＤで示す書き込みラインを介して書き込みデータを転送する。
【００１０】
（ステータスデータの読み出し）
図１の信号処理部４の内部において、決められたタイミングに基づき、タイミングジェネレータ４６から発生するロード信号により読みだしレジスタ４２１〜４２ｎのどれかに１ロード信号Ｌ１〜Ｌｎを介してデータがロードされた場合、このロード信号は一方でＯＲ回路４４を通してマイコン６の割り込み信号となり、更にその読出レジスタに対応したステータスレジスタ４３のビットを立ち上げ、このビットはその読出レジスタにロードされたデータが読みだされるまでホールドされる。さて、ＯＲ回路４４を通ったロード信号は図１に示すＩＲＱラインを介してマイコン６に割り込みをかける。マイコン６は、どの読出レジスタにデータがロードされたかの情報を得るための通信を開始する。
【００１１】
通信は、先ずステータスレジスタ４３のアドレスを設定するため、図２のＡに示すタイミングでステータスレジスタアドレスをＤＷラインを通してインタフェース部５へ送る。次に、マイコン６は図２のＣに示すようにインタフェース部５へＭＯＤＥラインを介してデータへ読み出しモードの情報を送り、インタフェース部５ではこのモードの情報をうけとると、先に送られたアドレスに基づきデータセレクタ４５をステータスレジスタ４３の出力が得られるように設定し、更にステータスレジスタに対応する図１のＲＣＬＫ１…ｎを信号処理部４へ送る。ステータスレジスタ４３はこのクロックに同期してデータをＲＤラインを介してインタフェース部５へ転送する。インタフェース部５では、このデータを受けとると、図２のＣに示すタイミングで、ＣＬＫラインを介してマイコン６にクロック信号を送り、これと同期してステータスレジスタ４３から得たデータＲＤラインを介して送出する。
【００１２】
（読出レジスタのデータの読み出し）
次にマイコン６は、該ステータスレジスタ４３のデータをうけとると、ステータスレジスタ４３のデータから信号処理部４のどの読出レジスタがロードされた状態になったかを判別し、そのレジスタのアドレスを図２のＡのタイミングに従ってインタフェース部５へ送る。インタフェース部５では、インタフェース内部のアドレスを設定する。この後、マイコン６からＭＯＤＥラインを通してインタフェース部５にデータ読み出しの情報を送り、インタフェース部５では先に設定されたアドレスに基づき、データセレクタ４５を設定し、そのアドレスに基づいた読出レジスタに対応するＲＣＬＫ１…ｎの信号を送る。対応する読出レジスタからはクロックと同期してデータが出力され、インタフェース部５へＲＤとして転送される。インタフェース部５では、このデータを図５のＣに示すタイミングでＣＬＫラインのクロック信号と同期させてＲＤラインとしてマイコン６へ送る。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来例では、映像信号の有効映像期間内にマイコン６から信号処理部４へデータを転送すると、信号処理部４の内部の転送されるレジスタが例えばシフトレジスタの場合、データシフト中は新たに設定したい転送されるべきデータと全く異なったシフト途中のデータを信号処理部４の内部に出力してしまうことがある。このレジスタが例えば映像信号のホワイトバランスやＡＧＣ等の信号波形に直接影響する制御データを記憶するレジスタであると、この影響が画面内のノイズとなって現われてしまう。
【００１５】
【課題を解決するための手段】
本発明は、上述の課題を解決することを目的としてなされたもので、以下の構成を備える。
【００１６】
映像信号をデジタル処理するビデオカメラにおいて、
デジタル化された映像信号をレジスタに記憶されたデータに基づいて処理する信号処理部と、前記レジスタに転送するための転送データと前記転送データの転送先のアドレスとを出力するマイコンと、前記マイコンと前記信号処理部との間のデータ転送のために介在し、前記映像信号の有効映像期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、一時的に前記転送データを前記転送先のアドレスと共に順次に記憶しておき、前記映像信号の帰線期間内に、前記転送先のアドレスに対応した前記信号処理部のレジスタへ一時記憶した前記転送データを順次に転送するインタフェース部とを備え、前記インタフェース部は、前記映像信号の垂直帰線期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、前記転送データと前記アドレスとを一時記憶することなく、前記レジスタへ直接転送することを特徴とする。
【００１９】
また、デジタル化された映像信号をレジスタに記憶されたデータに基づいて処理する信号処理部と、前記レジスタに転送するための転送データと前記転送データの転送先のアドレスとを出力するマイコンと、前記マイコンと前記信号処理部との間のデータ転送のために介在するインタフェース部とを使用して、前記映像信号のデジタル処理を行う映像信号処理方法であって、前記映像信号の有効映像期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、前記インターフェース部に、一時的に前記転送データを前記転送先のアドレスと共に順次に記憶しておき、前記映像信号の帰線期間内に、前記転送先のアドレスに対応した前記信号処理部のレジスタへ一時記憶した前記転送データを順次に転送し、前記映像信号の垂直帰線期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、前記インターフェース部に前記転送データと前記アドレスとを一時記憶することなく、前記レジスタへ直接転送することを特徴とする。
【００２０】
【作用】
かかる構成により、インタフェース部の内部に複数の制御レジスタを設け、映像信号の有効期間内にマイコンから信号処理部４へデータ転送命令があった場合は、一時的にインタフェース部の該制御レジスタにその転送データと転送先アドレスを記憶させておき、次に到来する映像信号の帰線期間内にそのデータを信号処理部へ転送させ、更にインタフェース部５において全ての制御レジスタが未転送のまま前記データ及びアドレスが収納されている時は、マイコンから信号処理部へのデータ書き込み命令がインタフェース部５に送られてきても、インタフェース部は次の映像信号の帰線期間になるまで通信のためのクロックを供給しないようにする。映像信号の有効映像期間内に、信号処理部内においてデータが書き込まれているレジスタのデータシフト中にマイコンから転送されるべきデータと異なったデータが信号処理に伴うデータとして出力されても、それは有効画面に影響しないことになる。
【００２１】
また、マイコンとインタフェース部の間の通信において、マイコンからインタフェース部へアドレス信号を転送あるいはデータ信号を転送する場合、常に上記通信のクロックに同期させたステータスレジスタのデータをインタフェース部からマイコンへ転送させることにより、マイコンが読出レジスタのデータをうけとるまでの工程として、（１）適切な番地のデータ転送あるいはアドレス転送，（２）読出レジスタのアドレス指定，（３）読出レジスタのデータ転送，といった３つのシリアル通信で済ませ、更に（２）と（３）が連続する場合、先に行われた（３）の通信により得られたステータスレジスタのデータにより次のアドレス指定を行う。従って、実質的に２つのシリアル通信で済ませることができ、マイコンとのシリアル通信を必要最小限の時間で行うことができる。
【００２２】
【実施例】
（実施例１）
本発明の一実施例を図３及び図４，図５並びに従来例の図１，図２を用いて説明する。図３は本発明の実施例の構成を示すブロック図、図４及び図５は図３に示すマイコン６とインタフェース５及び信号処理部４との間のシリアル通信のタイミングを表わす図である。
【００２３】
図３において、１から６、及び４の内部の各要素は図１に示す従来例と同じである。インタフェース５の内部において５１１〜５１４はアドレス記憶用制御レジスタ、５２１〜５２４はデータ記憶用制御レジスタ、５３はアドレス記憶用制御レジスタ５１４の出力によりデータを転送すべきレジスタのアドレス設定を行ない、そのレジスタに対しクロック信号を送るデコーダである。
【００２４】
さて、マイコン６がＭＯＤＥラインを介してインタフェース部５にデータ書き込み命令を与え、インタフェース部５において図２のＢに示す従来例の通信タイミングと同様にマイコン６にＣＬＫラインを通してクロック信号を送り、マイコン６ではこのクロック信号に同期させてデータをインタフェース部５に転送する。図４はこの通信のタイミングを表わすものである。従来例と同様、データを書き込むレジスタのアドレスは前もって図４に（１）で示す通信によりインタフェース部５へ転送しておく。
【００２５】
インタフェース部５では、上記の過程でマイコン６からとりこんだ書き込みデータＤａ０〜Ｄａ７とその書き込み先のアドレスＡａ０〜Ａａ７を、図４に示すタイミング（１）と（２）の手順に従い、図３に示すデータ記憶用制御レジスタ５２１及びアドレス記憶用制御レジスタ５１１へ一時的に転送して記憶させておく。これらのインタフェース部５にある各制御レジスタは、例えば信号処理部４内部の書き込みレジスタと同様、シリアル入力・パラレル出力のシフトレジスタで構成されていて、例えばこの状態で更にマイコン６からデータ書き込み命令があると、このデータＤａ０〜Ｄａ７及びアドレスをＡａ０〜Ａａ７を同様に５２１，５１１の各制御レジスタに転送し、同時に以前制御レジスタ５２１，５１１の各制御レジスタに転送し、同時に以前制御レジスタ５２１，５１１に記憶されていたデータ及びアドレスは次の制御レジスタ５２２，５２１にそれぞれシフトとして転送される。これらのデータ転送は、図３に示すＡＤＲ＿ＣＬＫ，ＤＡＴＡ＿ＣＬＫのクロックにより、図４に示すタイミングで行なう。
【００２６】
以上の過程でマイコン６から送られる書き込みデータ及び転送先アドレスは、映像信号の有効映像期間においては、上記制御レジスタ５２１〜５２４，５１１〜５１４記憶させておくだけで、信号処理部４へのデータ転送は行なわない。インタフェース部５において、ＨＢＬＫ入力から映像信号の帰線期間の情報を得たとき、アドレス記憶用制御レジスタ５１１〜５１４のアドレス情報に基づき転送先のレジスタを定め、これに対してのみクロックラインＷＣＬＫ１〜ｎの内の１本を介してクロック信号を送り、このクロック信号に同期させてデータ記憶用制御レジスタ５２１〜５２４のデータをＷＲラインを通して転送先の書き込みレジスタ４１１〜４１ｎの１つに転送する。
【００２７】
この過程を図５を用いて詳しく説明する。
【００２８】
図３に示すデコーダ５３は上記の過程において、図５のアドレス設定に示すタイミングに制御レジスタ５１４のパラレル出力よりアドレス情報を取り込み、アドレス設定を行なう。更にデコーダ５３はこの設定されたアドレスの書き込みレジスタ４１１〜４１ｎのうちのどれかに対してのみ、クロックラインＷＣＬＫ１〜ｎのうちのどれかを選択して通信のためのクロックを、図５にＷＣＬＫ１〜ｎで示すタイミングで発生する。同時に制御レジスタ５２１〜５２４に対して図５にＤＡＴＡ＿ＣＬＫで示すタイミングでクロックを送り、制御レジスタ５２４はこのクロックに同期して図５に示すシリアル出力を出力する。このクロック及びデータ出力により、データＤａ０〜Ｄａ７及びＤｂ０〜Ｄｂ７はそれぞれのアドレスであるＡａ０〜Ａａ７，Ａｂ０〜Ａｂ７の書き込みレジスタにとり込まれる。
【００２９】
この場合、有効映像期間内にマイコン６から送られたデータ及びアドレスはそれぞれ２ワードずつなので、帰線期間開始時は、図３に示す制御レジスタ５１１〜５１４と５２１〜５２４のうち、５１１と５１２にアドレスが、５２１と５２２にデータが記憶されていて、残りの５１３と５１４並びに５２３と５２４の制御レジスタは空の状態になっている。従って図５に示すデータ転送のタイミングで最初の２ワード分の転送タイミング（１），（２）では、データとアドレスがともに“０”として出力されている。
【００３０】
（実施例２）
前記実施例１では、１つの有効映像期間内に多くのはデータ書き込み命令がマイコン６からあった場合、インタフェース部５の制御レジスタの記憶し得る許容量を越えてしまうことがある。このときは、最初に記憶されたデータ及びアドレスから順に転送されずにデータシフトして内容が失われてしまう。
【００３１】
また、逆に１つの有効映像期間にマイコンから１つもデータ書き込み命令がなかった場合でも、次の帰線期間には空のままデータ転送を行なってしまうことになり、この動作の分だけ消費電力が増えてしまう。
【００３２】
本実施例は、１つの有効映像期間にマイコン６によるデータ書き込み命令により記憶された制御レジスタの個数をカウントするカウンタを設け、このカウンタのカウント値により全ての制御レジスタに転送データ及び転送先アドレスが未転送のまま収納されている時は、マイコンに対するクロックを発生するクロック発生器に禁止命令を与え、マイコンにクロックを与えないようにするとともに、１つの有効映像期間が終了してもその間何もマイコンからデータ書き込み命令がなかった場合は、カウンタのカウント値によりこれを判別し、帰線期間になっても制御レジスタから信号処理部４へデータ転送を行なわないようにすることにより、１つの有効映像期間にマイコン６から制御レジスタの許容量を越えた書き込み命令が送られても次の有効映像期間になるまでマイコン６を待機させて、制御レジスタのデータ消失を防ぎ、更に制御レジスタが全て空の状態の時は帰線期間になっても信号処理部へ無駄な転送を防ぎ、消費電力を低減させるようにしたものである。
【００３３】
以下、図６を用いて具体的に説明する。
【００３４】
図６は、図１又は図３と同じ符号又は番号のものは、同様の大気を示すブロック図であり、５４はアドレス記憶用制御レジスタ５１１〜５１４とデータ記憶用制御レジスタ５２１〜５２４に記憶されているワード数をカウントするカウンタ、５５はクロック信号を発生するクロック発生器である。
【００３５】
さて、マイコン６からインタフェース部５にアドレス指定及びデータ書き込み命令が送られると、制御レジスタ５２１と５１１にそれぞれアドレスとデータが転送される。このとき、カウンタ５４はアドレスクロック信号ＡＤＲ＿ＣＬＫをカウントし、１つの有効映像期間に何ワード分のアドレス及びデータが制御レジスタに転送されたかカウントする。
【００３６】
本実施例では、制御レジスタはデータ記憶用、アドレス記憶用ともそれぞれ４ワード分ずつの備えているのが、有効映像期間においてマイコン６が５つ以上のデータ書き込み命令をインタフェース部５へ与えた場合、カウンタ５４が有効映像期間内のマイコン６から制御レジスタ間の転送回数をＡＤＲ＿ＣＬＫ信号で数え、該カウント数が４以上になると図６に示すクロック発生器５５に禁止命令を与える。クロック発生器はこの禁止命令により、マイコン６が書き込み、あるいはアドレス指定の命令をインタフェース部５に送っても通信のためのクロックは発生しない。この場合、マイコン６は次の帰線期間において制御レジスタ５１１〜５１４，５２１〜５２４のデータ及びアドレスが信号処理部４へ転送されるまで待機状態になる。
【００３７】
また１つの有効映像期間においてマイコンから１つもデータ書き込み命令がなかったときは、これをカウンタ５４においてそのカウント値より判断し、ＡＤＲ＿ＣＬＫ，ＤＡＴＡ＿ＣＬＫの各クロックの禁止命令をだし、帰線期間に至ってもクロック発生器５５から制御レジスタに対するクロック信号を発生させないようにする。この場合、制御レジスタ５１１〜５１４，５２１〜５２４から信号処理部４へのデータ転送は行なわれない。
【００３８】
一般にマイコンのシリアル通信のクロックは、マイコンからデータを受けとる側からクロックを発生させるスレーブモードの場合、クロックを停止させるとマイコン６は全ての演算を中止してクロックが送られるまで待機状態になる。本実施例においてはこの待機状態中が帰線期間になるまで続く、しかしこの間にもマイコンに演算させたい場合は、別にマイコン６とインタフェース部５との間に入出力ポートを設け、このポートにより制御レジスタに空きがあるか否かの情報を与え、マイコン６ではこの情報により制御レジスタに空きがない時は書き込み命令をださないようにするということも考えられる。この場合は待機中でも他の演算が可能である。
【００３９】
（実施例３）
前記実施例では、マイコン６からデータ書き込み命令がくると一旦インタフェース部５の制御レジスタにデータ及びアドレスを収納してからその制御レジスタから信号処理部へデータ転送を行なうため１つのデータ転送を行なうのに２回の通信を行なう必要があり、クロックレートの遅いマイコンでは垂直ブランキング期間に必要な数のデータを転送しきれない場合がある。
【００４０】
本実施例は、デコーダ部２３におけるアドレス指定を垂直帰線中は直接マイコンのデータライン出力により行ない、更に信号処理部４の書き込みレジスタに対するデータ出力と制御レジスタ出力との間に切り換えスイッチを設け、信号処理部４の書き込みレジスタに対するデータ出力を制御レジスタとマイコン６からのデータラインとの間で垂直帰線期間信号（以下ＶＢＬＫと略す）により切り換え、垂直帰線期間中は制御レジスタを介さずにデータ通信を行なうようにすることにより、クロックレートの遅いマイコンでも必要なデータ量を垂直帰線期間内に転送し得るようにしたものである。
【００４１】
以下、図７及び図８を用いて本実施例を具体的に説明する。
【００４２】
図７は本発明の実施例の構成を示すブロック図、図８は垂直帰線期間におけるマイコン６とインタフェース部５及びインタフェース部５と信号処理部４との通信のタイミングを示す図である。
【００４３】
図７において、１から７までの各要素及び４の内部の各要素５の内部の５１１〜５１４，５２１〜５２４，５３〜５５までの各要素は図６に示すものと同様であり、５６は信号処理部４の内部の書き込みレジスタに対するデータラインを、マイコンからのデータラインと制御レジスタからの出力ラインとで切り換えるためのスイッチである。
【００４４】
図７に示すインタフェース部５の内部のデコーダ５３は、ＶＢＬＫ信号が映像信号の垂直帰線期間以外の映像期間である場合は、前記実施例と同様に、制御レジスタ５１４のパラレル出力を優先してアドレス指定を行ない、このときスイッチは制御レジスタ５２４のシリアル出力側が選択されている。この状態で垂直帰線期間以外の映像期間は、マイコン６からのデータ書き込み命令があると、前記実施例と同様に制御レジスタ５１１〜５１４，５２１〜５２４を介して処理される。
【００４５】
垂直帰線期間は、ＶＢＬＫ信号によりこれを検知してデコーダ５３は直接マイコン６からのシリアル入力を優先してアドレス設定を行なう。図８にこの過程を示す。マイコン６からは図８の（１）に示すように、アドレス指定の命令がＭＯＤＥラインを介してインタフェース部５に送られるとクロック発生器５５においてＣＬＫを発生し、マイコン６はこのＣＬＫに同期して、Ａａ０〜Ａａ７に示すアドレス信号をＤＷラインを介してインタフェース部５へ送る。インタフェース部５の内部のデコーダ５３においては、図８に示すタイミングでアドレス設定を行う。このアドレスＡａが設定された後、（２）に示すようにマイコン６がデータ書き込み命令をインタフェース部５へ送ると、クロック発生器５５は同様にＣＬＫラインを通してマイコン６にクロック信号を送り、マイコン６からはこれに同期して図８Ｄａ０〜Ｄａ７に示すデータ信号をＤＷラインを介してインタフェース側へ送る。
【００４６】
ここで、垂直帰線期間はスイッチ５６がマイコンからのＤＷライン側に選択されていて、このマイコンからのデータ信号が直接ＷＤラインを介して信号処理部４の内部の書き込みレジスタ４１１〜４１ｎの各シリアル入力へ送られる。デコーダ５３は先に設定されたアドレスＡａに基づき、このアドレスの書き込みレジスタに対してのみクロックラインＣＬＫ１〜ｎを通して図８に示すクロックを信号処理部４へ送る。信号処理部４の内部の選択された書き込みレジスタは図８に示すタイミングでデータＤａ（Ｄａ０〜Ｄａ７）が書き込まれる。
【００４７】
このあと、更に図８に示すアドレス指定でアドレス信号Ａｂ０〜Ａｂ７及びデータ書き込み命令Ｄｂ０〜Ｄｂ７が送られてきても、垂直帰線期間内ならば前記と同様にＡｂ（Ａｂ０〜Ａｂ７）に示すアドレス設定を行ない、これに相当する書き込みレジスタにＤｂ（Ｄｂ０〜Ｄｂ７）に示すデータが書き込まれる。
【００４８】
ここで、マイコンから直接信号処理部４へ直接データ転送を行なってもよい期間は何も垂直帰線期間だけとは限らない。たとえば、オートフォーカスを行うための映像信号の情報を得る領域指定においては、映像画面内において指定される領域以外の期間は、この領域指定のための書き込みレジスタへ直接データ転送してもかまわない。また、この種のデータは有効映像期間であっても転送ノイズは画面に影響しない。
【００４９】
従って、このようなデータは垂直転送期間外であっても、デコーダにおいてその設定されたアドレスで判断して直接マイコンから信号処理部へデータ転送させることも考えられる。
【００５０】
（実施例４）
本実施例を図９及び図１０を用いて説明する。図９において１〜７までの要素及び４の要素の内部の各要素は図１に示す従来例と同じであり、４６はデータラインの切換えスイッチである。図１０は、図９に示すマイコン６とインターフェース５との間のシリアル通信のタイミングを表わす図である。
【００５１】
図９に示す信号処理部４の内部において、読み出しレジスタ４２１，…４２ｎのうちのどれかがロードされた場合、ロードされたレジスタに対応するステータスレジスタのビットが立ち、そのレジスタが転送されるまでホールドされる。一方、ロード信号はＯＲ回路４４を介してマイコン６に割り込みをかけ、マイコン６はこの割り込みにより適当なデータ転送を行う。従って、割り込みがかかる以前に、設定されていたアドレスに何かデータを書き込む必要があればそのデータ転送を行う。必要がなければ適当なアドレス指定を行うための通信を行う。
【００５２】
インターフェース部５においてデータラインの切換えスイッチ４６をステータスレジスタの出力側に切換え、マイコン６からデータ、あるいはアドレスをインターフェース部５に転送するタイミングと同期してインターフェース部５はステータスレジスタ４３にクロックを送る。ステータスレジスタ４３は図１０のＡ，Ｂに示すように、前記クロックに同期してステータスレジスタのデータをＤＲラインを介してマイコン６に転送する。以上の過程で、信号処理部４の内部で読み出しレジスタがロードされてからマイコン６がその読み出しレジスタのアドレス情報であるステータスレジスタ４３のデータを受け取るための通信は、図１０のＡ，Ｂのうちのどちらか１つのシリアル通信を行えば済む。
【００５３】
マイコン６がこのステータスレジスタ４３のデータを受け取り、次に前記のロードされた読み出しレジスタのデータを受け取るには、従来例と同様に、インターフェース部５に対してアドレス指定とデータ読み出しの２つのシリアル通信を行えばよい。また、このときのアドレス指定の通信を行う前に再び別の読み出しレジスタがロードされ、マイコン６に割り込みがかかった場合、アドレス指定の通信を行うと同時にステータスレジスタ４３のデータが転送されてくるので、この時にマイコン６は次の読み出すべき読み出しレジスタのアドレス情報が得られる。
【００５４】
このように信号処理部４の内部の読み出しレジスタのロードが連続する場合、マイコン６がインターフェース部５に対してある読み出しレジスタのアドレス指定を行うと同時にステータスレジスタの情報により、次に読み出すべき読み出しレジスタのアドレス情報を得ることができるので、１つの読み出しレジスタのデータを読み出すのにアドレス指定とデータ読み出しの２つの通信で済むことになる。
【００５５】
ここで、ステータスレジスタ４３に収納されるデータは何も読み出しレジスタのアドレス情報だけと限る必要はない。例えば、ビデオカメラの映像信号と同期した水平同期信号と垂直同期信号（以下それぞれＨＤ，ＶＤと略す）は、その信号処理過程において重要な働きをするが、マイコン６との通信においても、これらの同期信号に対してタイミングを考慮して行った方が都合がよい場合がある。例えば、信号処理する過程で信号のゲイン、色バランス等の調整のためのデータをマイコン６から信号処理部へ転送する場合、映像信号の有効映像領域内で転送してしまうと書き込みレジスタのデータシフト中は新たに設定したい書き込むべきデータと全く異なったシフト途中のデータを信号処理部４の内部に出力することがあり、レジスタによってはこの出力の影響が映像画面内でノイズとなって現われてしまう。
【００５６】
このため、映像のブランキング領域内でデータ転送を行った方がよいレジスタが存在する。このようなレジスタはマイコン６が判断し、ＨＤ，ＶＤのタイミングを考慮してブランキング期間に転送を行う。このためのＨＤ，ＶＤの情報は、ステータスレジスタ４３内に専用のビットをもたせ、レジスタのアドレス指定やデータ転送する間に読み込まれるステータス情報により得ることが考えられる。尚、本発明は、複数の機器から構成されるシステムに適用しても１つの機器から成る装置に適用しても良い。また、本発明は、システム或は装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。
【００５７】
【発明の効果】
本発明により、信号処理部の内部レジスタの制御の影響による画面内のノイズを無くすと共に、垂直帰線期間内には内部レジスタへのデータの転送速度を高めて、クロックレートの遅いマイコンを使用する場合においても、マイコンが帰線期間内において信号処理部のレジスタへ必要データ量分のデータ転送を行うことができ、映像信号の処理速度を早くして、例えばカメラの光学系の焦点状態を調整するオートフォーカス等の応答性、あるいは光学系の入射光量を調整するオートアイリス等の応答性を改善したビデオカメラ及び映像信号処理方法を提供する。
【００５８】
すなわち、
実施例１で説明したように、インターフェース部５の内部に複数の制御レジスタを設け、映像信号の有効期間内にマイコン６から信号処理部４へデータ転送命令があった場合は、一時的に該制御レジスタにその転送データを転送先アドレスと共に記憶させておき、次の映像信号の帰線期間内にそのデータを信号処理部４へ転送させ、更にインターフェース部５において全ての制御レジスタが未転送のままデータ及びアドレスが収納されている時はマイコン６からデータ書き込み命令がきても、次の映像信号の帰線期間になるまで通信のためのクロックを供給しないようにすることにより、映像信号の有効映像期間内にマイコン６から信号処理部４へデータ書き込み命令がきても、その後の映像信号の帰線期間に信号処理部のデータ書き込みを行うために、信号処理部４内のデータが書き込まれているレジスタに対して、データシフト中等に新たに転送されるべきデータと異なったデータをマイコン６より出力しても、それは有効画面に影響しない。
【００５９】
更に、実施例２では、実施例１に加え、１つの有効映像期間にマイコン６からのデータ書き込み命令により記憶された制御レジスタの個数をカウントするカウンタを設け、このカウンタのカウント値により全ての制御レジスタに転送データ及び転送先アドレスが未転送のまま収納されている時は、マイコン６に対するクロックを発生するクロック発生器に禁止命令を与え、マイコンにクロックを与えないようにするとともに、１つの有効映像期間が終了してもその間何もマイコンからデータ書き込み命令がなかった場合は、カウンタのカウント値によりこれを判別して、帰線期間になっても制御レジスタから信号処理部へデータ転送を行わないようにすることにより、１つの有効映像期間にマイコンから制御レジスタの許容量を超えた書き込み命令が送られても次の有効映像期間になるまでマイコンを待機させて、制御レジスタのデータ消失を防ぎ、更に制御レジスタが全て空の状態の時は帰線期間になっても信号処理部へ無駄な転送を防ぎ、消費電力を低減させることができる。
【００６０】
実施例３では、実施例２に加え、デコーダ部５３におけるアドレス指定を垂直帰線期間中は直接マイコン６のデータライン出力により行い、更に信号処理部４の書き込みレジスタに対するデータ出力と制御レジスタ出力との間に切り換えスイッチを設け、信号処理部の書き込みレジスタに対するデータ出力を、制御レジスタとマイコン６からのデータラインとの間で垂直帰線期間信号（以下ＶＢＬＫと略す）により切り換え、垂直帰線期間中は制御レジスタを介さずにデータ通信を行うようにすることにより、クロックレートの遅いマイコン６でも必要なデータ量を垂直帰線期間内に転送し得るようにした。
【図面の簡単な説明】
【図１】従来例の構成を示すブロック図である。
【図２】従来例の動作を示すタイミングチャートである。
【図３】本発明に係る第１の実施例の構成を示すブロック図である。
【図４】第１の実施例におけるタイミングチャートである。
【図５】第１の実施例における別のタイミングチャートである。
【図６】本発明に係る第２の実施例の構成を示すブロック図である。
【図７】本発明に係る第３の実施例の構成を示すブロック図である。
【図８】第３の実施例におけるタイミングチャートである。
【図９】本発明に係る第４の実施例の構成を示すブロック図である。
【図１０】第４の実施例におけるタイミングチャートである。
【符号の説明】
１ レンズ
２ 撮像素子
３ Ａ／Ｄ変換部
４ 信号処理部
５ インターフェース部
６ マイコン
７ Ｄ／Ａ変換部
４３ ステータスレジスタ
４４ ＯＲ回路
４５ データセレクタ
４６ データラインの切換スイッチ
４１１〜４１ｎ 書き込みレジスタ
４２１〜４２ｎ 読み出しレジスタ
５３ デコーダ
５４ カウンタ
５５ クロック発生器
５６ 切換えスイッチ
５１１〜５１４ アドレス記憶用制御レジスタ
５２１〜４２４ データ記憶用制御レジスタ
ＭＯＤＥ モードライン
ＣＬＫ クロック信号
ＤＷ データ書き込み
ＤＲ データ読み出し
ＩＲＱ 割り込み
ＷＤ 書き込みデータ
ＷＣＬＫ１〜ＷＣＬＫｎ 書き込みクロック
ＲＣＬＫ１〜ＲＣＬＫｎ 読み出しクロック
ＡＤＲ＿ＣＬＫ アドレスをセットするクロック
ＤＡＴＡ＿ＣＬＫ データをセットするクロック
ＨＢＬＫ 水平帰線期間信号
ＶＢＬＫ 垂直帰線期間信号
【発明の属する技術分野】
本発明は、映像信号をデジタル演算処理するビデオカメラ及び映像信号処理方法に関するものである。
【０００２】
【従来の技術】
従来の映像信号をデジタル演算処理するビデオカメラ（以下デジタルカメラと称す）における、論理演算部（以下マイコンと称す）と信号処理部との間のデータ通信の例を、図１，図２を用いて説明する。
【０００３】
図１はデジタルカメラの構成を示すブロック図、図２はマイコンとインタフェース間の通信状態を示すタイミング図である。
【０００４】
図１において、１はレンズ、２はレンズ１により投影された被写体像を電気信号に変換する撮像素子、３は撮像素子よりの映像信号をデジタル信号に変換するＡ／Ｄ変換部、４はＡ／Ｄ変換されたデジタル信号を演算処理する信号処理部、５は信号処理部４の内部のデータレジスタを読み出し、あるいは書き込むインタフェース部、６はインタフェース部５が読み出したデータを受けとり、所定の処理を行うか、あるいはインタフェース部に書き込みデータを送るマイコン、７は演算処理された映像信号をアナログ信号に変換するＤ／Ａ変換部である。
【０００５】
信号処理部４において、４１１〜４１ｎはインタフェース部５がマイコン６から受けとったデータを書き込む書込レジスタであり、これらのレジスタに収納されるデータは、信号処理部４内において映像信号を処理する過程で必要なデータ（例えばＡＧＣのゲイン，ホワイトバランスのＲ，Ｇ，Ｂの各ゲイン，オートフォーカスの領域設定の値等）である。４２１〜４２ｎは信号処理部４の内部の各データを収納しマイコン６に送りだす読出レジスタ、４３は４２１〜４２ｎの各読み出しレジスタにデータが収納されたか否かの状態を各レジスタ毎にホールドするステータスレジスタ、４４は各読み出しレジスタのロード信号Ｌ１〜Ｌｎから割り込み信号を得るＯＲ回路、４５はデータセレクタである。以上のレジスタはクロック入力によりデータをシリアルに入出力できるシフトレジスタである。４６は信号処理を行う過程において適当なタイミングで各レジスタにロード信号を発生するタイミングジェネレータである。
【０００６】
レンズ１より投影された被写体像は撮像素子２により電気信号に変換され、Ａ／Ｄ変換部３でデジタル信号に変換されて信号処理部４へ信号として送られる。信号処理部４では、Ａ／Ｄ変換部３より入力されたデジタル信号を信号処理する過程において、必要なデータをマイコン６からインタフェース部５を介して受けとる。マイコン６では前記データを算出するために必要なデータをインタフェース部５を介して信号処理部４から受けとる。
【０００７】
図２はマイコン６とインタフェース部５との間のシリアル通信のタイミング図を表わすものである。この間の通信は、図１にＣＬＫで示すクロックライン、ＤＷで示す書込データライン、ＤＲで示す読出データライン、更にＭＯＤＥで示すデータ読みだしとデータ書き込みとアドレス指定の各モードを選択するＭＯＤＥラインによって行なわれる。
【０００８】
（アドレスの指定）
図２のＡに示すように、マイコン６からインタフェース部５にＭＯＤＥラインを通してアドレス指定のモード情報が出力されると、インタフェース部５ではマイコン６にＣＬＫラインを介してクロック信号を送る。マイコン５ではこのクロックに合わせてＤＷラインを介してアドレス信号（Ａ０〜Ａ７）を送る。インタフェース部５でこのアドレス信号を受け取り、インタフェース５内部の不図示のアドレスレジスタにアドレスを設定する。
【０００９】
（データの書き込み）
この後、たとえば図２のＢに示すようにマイコン６からＭＯＤＥラインを介してデータ書き込みモード情報が出力されると、インタフェース部５ではアドレス指定の場合と同様にマイコン６にＣＬＫラインを通してクロック信号を送る。マイコン６ではこのクロックに合わせてＤＷラインを介して書き込みデータ信号（Ｄ０〜Ｄ７）を送り、インタフェース部５でこの書き込みデータを受け取る。この時、インタフェース部５では先に設定されたアドレスに基づいてそのアドレスのレジスタに対応する図１のＷＣＬＫ１…ｎに信号を送り、該クロック信号と同期させてＷＤで示す書き込みラインを介して書き込みデータを転送する。
【００１０】
（ステータスデータの読み出し）
図１の信号処理部４の内部において、決められたタイミングに基づき、タイミングジェネレータ４６から発生するロード信号により読みだしレジスタ４２１〜４２ｎのどれかに１ロード信号Ｌ１〜Ｌｎを介してデータがロードされた場合、このロード信号は一方でＯＲ回路４４を通してマイコン６の割り込み信号となり、更にその読出レジスタに対応したステータスレジスタ４３のビットを立ち上げ、このビットはその読出レジスタにロードされたデータが読みだされるまでホールドされる。さて、ＯＲ回路４４を通ったロード信号は図１に示すＩＲＱラインを介してマイコン６に割り込みをかける。マイコン６は、どの読出レジスタにデータがロードされたかの情報を得るための通信を開始する。
【００１１】
通信は、先ずステータスレジスタ４３のアドレスを設定するため、図２のＡに示すタイミングでステータスレジスタアドレスをＤＷラインを通してインタフェース部５へ送る。次に、マイコン６は図２のＣに示すようにインタフェース部５へＭＯＤＥラインを介してデータへ読み出しモードの情報を送り、インタフェース部５ではこのモードの情報をうけとると、先に送られたアドレスに基づきデータセレクタ４５をステータスレジスタ４３の出力が得られるように設定し、更にステータスレジスタに対応する図１のＲＣＬＫ１…ｎを信号処理部４へ送る。ステータスレジスタ４３はこのクロックに同期してデータをＲＤラインを介してインタフェース部５へ転送する。インタフェース部５では、このデータを受けとると、図２のＣに示すタイミングで、ＣＬＫラインを介してマイコン６にクロック信号を送り、これと同期してステータスレジスタ４３から得たデータＲＤラインを介して送出する。
【００１２】
（読出レジスタのデータの読み出し）
次にマイコン６は、該ステータスレジスタ４３のデータをうけとると、ステータスレジスタ４３のデータから信号処理部４のどの読出レジスタがロードされた状態になったかを判別し、そのレジスタのアドレスを図２のＡのタイミングに従ってインタフェース部５へ送る。インタフェース部５では、インタフェース内部のアドレスを設定する。この後、マイコン６からＭＯＤＥラインを通してインタフェース部５にデータ読み出しの情報を送り、インタフェース部５では先に設定されたアドレスに基づき、データセレクタ４５を設定し、そのアドレスに基づいた読出レジスタに対応するＲＣＬＫ１…ｎの信号を送る。対応する読出レジスタからはクロックと同期してデータが出力され、インタフェース部５へＲＤとして転送される。インタフェース部５では、このデータを図５のＣに示すタイミングでＣＬＫラインのクロック信号と同期させてＲＤラインとしてマイコン６へ送る。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来例では、映像信号の有効映像期間内にマイコン６から信号処理部４へデータを転送すると、信号処理部４の内部の転送されるレジスタが例えばシフトレジスタの場合、データシフト中は新たに設定したい転送されるべきデータと全く異なったシフト途中のデータを信号処理部４の内部に出力してしまうことがある。このレジスタが例えば映像信号のホワイトバランスやＡＧＣ等の信号波形に直接影響する制御データを記憶するレジスタであると、この影響が画面内のノイズとなって現われてしまう。
【００１５】
【課題を解決するための手段】
本発明は、上述の課題を解決することを目的としてなされたもので、以下の構成を備える。
【００１６】
映像信号をデジタル処理するビデオカメラにおいて、
デジタル化された映像信号をレジスタに記憶されたデータに基づいて処理する信号処理部と、前記レジスタに転送するための転送データと前記転送データの転送先のアドレスとを出力するマイコンと、前記マイコンと前記信号処理部との間のデータ転送のために介在し、前記映像信号の有効映像期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、一時的に前記転送データを前記転送先のアドレスと共に順次に記憶しておき、前記映像信号の帰線期間内に、前記転送先のアドレスに対応した前記信号処理部のレジスタへ一時記憶した前記転送データを順次に転送するインタフェース部とを備え、前記インタフェース部は、前記映像信号の垂直帰線期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、前記転送データと前記アドレスとを一時記憶することなく、前記レジスタへ直接転送することを特徴とする。
【００１９】
また、デジタル化された映像信号をレジスタに記憶されたデータに基づいて処理する信号処理部と、前記レジスタに転送するための転送データと前記転送データの転送先のアドレスとを出力するマイコンと、前記マイコンと前記信号処理部との間のデータ転送のために介在するインタフェース部とを使用して、前記映像信号のデジタル処理を行う映像信号処理方法であって、前記映像信号の有効映像期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、前記インターフェース部に、一時的に前記転送データを前記転送先のアドレスと共に順次に記憶しておき、前記映像信号の帰線期間内に、前記転送先のアドレスに対応した前記信号処理部のレジスタへ一時記憶した前記転送データを順次に転送し、前記映像信号の垂直帰線期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、前記インターフェース部に前記転送データと前記アドレスとを一時記憶することなく、前記レジスタへ直接転送することを特徴とする。
【００２０】
【作用】
かかる構成により、インタフェース部の内部に複数の制御レジスタを設け、映像信号の有効期間内にマイコンから信号処理部４へデータ転送命令があった場合は、一時的にインタフェース部の該制御レジスタにその転送データと転送先アドレスを記憶させておき、次に到来する映像信号の帰線期間内にそのデータを信号処理部へ転送させ、更にインタフェース部５において全ての制御レジスタが未転送のまま前記データ及びアドレスが収納されている時は、マイコンから信号処理部へのデータ書き込み命令がインタフェース部５に送られてきても、インタフェース部は次の映像信号の帰線期間になるまで通信のためのクロックを供給しないようにする。映像信号の有効映像期間内に、信号処理部内においてデータが書き込まれているレジスタのデータシフト中にマイコンから転送されるべきデータと異なったデータが信号処理に伴うデータとして出力されても、それは有効画面に影響しないことになる。
【００２１】
また、マイコンとインタフェース部の間の通信において、マイコンからインタフェース部へアドレス信号を転送あるいはデータ信号を転送する場合、常に上記通信のクロックに同期させたステータスレジスタのデータをインタフェース部からマイコンへ転送させることにより、マイコンが読出レジスタのデータをうけとるまでの工程として、（１）適切な番地のデータ転送あるいはアドレス転送，（２）読出レジスタのアドレス指定，（３）読出レジスタのデータ転送，といった３つのシリアル通信で済ませ、更に（２）と（３）が連続する場合、先に行われた（３）の通信により得られたステータスレジスタのデータにより次のアドレス指定を行う。従って、実質的に２つのシリアル通信で済ませることができ、マイコンとのシリアル通信を必要最小限の時間で行うことができる。
【００２２】
【実施例】
（実施例１）
本発明の一実施例を図３及び図４，図５並びに従来例の図１，図２を用いて説明する。図３は本発明の実施例の構成を示すブロック図、図４及び図５は図３に示すマイコン６とインタフェース５及び信号処理部４との間のシリアル通信のタイミングを表わす図である。
【００２３】
図３において、１から６、及び４の内部の各要素は図１に示す従来例と同じである。インタフェース５の内部において５１１〜５１４はアドレス記憶用制御レジスタ、５２１〜５２４はデータ記憶用制御レジスタ、５３はアドレス記憶用制御レジスタ５１４の出力によりデータを転送すべきレジスタのアドレス設定を行ない、そのレジスタに対しクロック信号を送るデコーダである。
【００２４】
さて、マイコン６がＭＯＤＥラインを介してインタフェース部５にデータ書き込み命令を与え、インタフェース部５において図２のＢに示す従来例の通信タイミングと同様にマイコン６にＣＬＫラインを通してクロック信号を送り、マイコン６ではこのクロック信号に同期させてデータをインタフェース部５に転送する。図４はこの通信のタイミングを表わすものである。従来例と同様、データを書き込むレジスタのアドレスは前もって図４に（１）で示す通信によりインタフェース部５へ転送しておく。
【００２５】
インタフェース部５では、上記の過程でマイコン６からとりこんだ書き込みデータＤａ０〜Ｄａ７とその書き込み先のアドレスＡａ０〜Ａａ７を、図４に示すタイミング（１）と（２）の手順に従い、図３に示すデータ記憶用制御レジスタ５２１及びアドレス記憶用制御レジスタ５１１へ一時的に転送して記憶させておく。これらのインタフェース部５にある各制御レジスタは、例えば信号処理部４内部の書き込みレジスタと同様、シリアル入力・パラレル出力のシフトレジスタで構成されていて、例えばこの状態で更にマイコン６からデータ書き込み命令があると、このデータＤａ０〜Ｄａ７及びアドレスをＡａ０〜Ａａ７を同様に５２１，５１１の各制御レジスタに転送し、同時に以前制御レジスタ５２１，５１１の各制御レジスタに転送し、同時に以前制御レジスタ５２１，５１１に記憶されていたデータ及びアドレスは次の制御レジスタ５２２，５２１にそれぞれシフトとして転送される。これらのデータ転送は、図３に示すＡＤＲ＿ＣＬＫ，ＤＡＴＡ＿ＣＬＫのクロックにより、図４に示すタイミングで行なう。
【００２６】
以上の過程でマイコン６から送られる書き込みデータ及び転送先アドレスは、映像信号の有効映像期間においては、上記制御レジスタ５２１〜５２４，５１１〜５１４記憶させておくだけで、信号処理部４へのデータ転送は行なわない。インタフェース部５において、ＨＢＬＫ入力から映像信号の帰線期間の情報を得たとき、アドレス記憶用制御レジスタ５１１〜５１４のアドレス情報に基づき転送先のレジスタを定め、これに対してのみクロックラインＷＣＬＫ１〜ｎの内の１本を介してクロック信号を送り、このクロック信号に同期させてデータ記憶用制御レジスタ５２１〜５２４のデータをＷＲラインを通して転送先の書き込みレジスタ４１１〜４１ｎの１つに転送する。
【００２７】
この過程を図５を用いて詳しく説明する。
【００２８】
図３に示すデコーダ５３は上記の過程において、図５のアドレス設定に示すタイミングに制御レジスタ５１４のパラレル出力よりアドレス情報を取り込み、アドレス設定を行なう。更にデコーダ５３はこの設定されたアドレスの書き込みレジスタ４１１〜４１ｎのうちのどれかに対してのみ、クロックラインＷＣＬＫ１〜ｎのうちのどれかを選択して通信のためのクロックを、図５にＷＣＬＫ１〜ｎで示すタイミングで発生する。同時に制御レジスタ５２１〜５２４に対して図５にＤＡＴＡ＿ＣＬＫで示すタイミングでクロックを送り、制御レジスタ５２４はこのクロックに同期して図５に示すシリアル出力を出力する。このクロック及びデータ出力により、データＤａ０〜Ｄａ７及びＤｂ０〜Ｄｂ７はそれぞれのアドレスであるＡａ０〜Ａａ７，Ａｂ０〜Ａｂ７の書き込みレジスタにとり込まれる。
【００２９】
この場合、有効映像期間内にマイコン６から送られたデータ及びアドレスはそれぞれ２ワードずつなので、帰線期間開始時は、図３に示す制御レジスタ５１１〜５１４と５２１〜５２４のうち、５１１と５１２にアドレスが、５２１と５２２にデータが記憶されていて、残りの５１３と５１４並びに５２３と５２４の制御レジスタは空の状態になっている。従って図５に示すデータ転送のタイミングで最初の２ワード分の転送タイミング（１），（２）では、データとアドレスがともに“０”として出力されている。
【００３０】
（実施例２）
前記実施例１では、１つの有効映像期間内に多くのはデータ書き込み命令がマイコン６からあった場合、インタフェース部５の制御レジスタの記憶し得る許容量を越えてしまうことがある。このときは、最初に記憶されたデータ及びアドレスから順に転送されずにデータシフトして内容が失われてしまう。
【００３１】
また、逆に１つの有効映像期間にマイコンから１つもデータ書き込み命令がなかった場合でも、次の帰線期間には空のままデータ転送を行なってしまうことになり、この動作の分だけ消費電力が増えてしまう。
【００３２】
本実施例は、１つの有効映像期間にマイコン６によるデータ書き込み命令により記憶された制御レジスタの個数をカウントするカウンタを設け、このカウンタのカウント値により全ての制御レジスタに転送データ及び転送先アドレスが未転送のまま収納されている時は、マイコンに対するクロックを発生するクロック発生器に禁止命令を与え、マイコンにクロックを与えないようにするとともに、１つの有効映像期間が終了してもその間何もマイコンからデータ書き込み命令がなかった場合は、カウンタのカウント値によりこれを判別し、帰線期間になっても制御レジスタから信号処理部４へデータ転送を行なわないようにすることにより、１つの有効映像期間にマイコン６から制御レジスタの許容量を越えた書き込み命令が送られても次の有効映像期間になるまでマイコン６を待機させて、制御レジスタのデータ消失を防ぎ、更に制御レジスタが全て空の状態の時は帰線期間になっても信号処理部へ無駄な転送を防ぎ、消費電力を低減させるようにしたものである。
【００３３】
以下、図６を用いて具体的に説明する。
【００３４】
図６は、図１又は図３と同じ符号又は番号のものは、同様の大気を示すブロック図であり、５４はアドレス記憶用制御レジスタ５１１〜５１４とデータ記憶用制御レジスタ５２１〜５２４に記憶されているワード数をカウントするカウンタ、５５はクロック信号を発生するクロック発生器である。
【００３５】
さて、マイコン６からインタフェース部５にアドレス指定及びデータ書き込み命令が送られると、制御レジスタ５２１と５１１にそれぞれアドレスとデータが転送される。このとき、カウンタ５４はアドレスクロック信号ＡＤＲ＿ＣＬＫをカウントし、１つの有効映像期間に何ワード分のアドレス及びデータが制御レジスタに転送されたかカウントする。
【００３６】
本実施例では、制御レジスタはデータ記憶用、アドレス記憶用ともそれぞれ４ワード分ずつの備えているのが、有効映像期間においてマイコン６が５つ以上のデータ書き込み命令をインタフェース部５へ与えた場合、カウンタ５４が有効映像期間内のマイコン６から制御レジスタ間の転送回数をＡＤＲ＿ＣＬＫ信号で数え、該カウント数が４以上になると図６に示すクロック発生器５５に禁止命令を与える。クロック発生器はこの禁止命令により、マイコン６が書き込み、あるいはアドレス指定の命令をインタフェース部５に送っても通信のためのクロックは発生しない。この場合、マイコン６は次の帰線期間において制御レジスタ５１１〜５１４，５２１〜５２４のデータ及びアドレスが信号処理部４へ転送されるまで待機状態になる。
【００３７】
また１つの有効映像期間においてマイコンから１つもデータ書き込み命令がなかったときは、これをカウンタ５４においてそのカウント値より判断し、ＡＤＲ＿ＣＬＫ，ＤＡＴＡ＿ＣＬＫの各クロックの禁止命令をだし、帰線期間に至ってもクロック発生器５５から制御レジスタに対するクロック信号を発生させないようにする。この場合、制御レジスタ５１１〜５１４，５２１〜５２４から信号処理部４へのデータ転送は行なわれない。
【００３８】
一般にマイコンのシリアル通信のクロックは、マイコンからデータを受けとる側からクロックを発生させるスレーブモードの場合、クロックを停止させるとマイコン６は全ての演算を中止してクロックが送られるまで待機状態になる。本実施例においてはこの待機状態中が帰線期間になるまで続く、しかしこの間にもマイコンに演算させたい場合は、別にマイコン６とインタフェース部５との間に入出力ポートを設け、このポートにより制御レジスタに空きがあるか否かの情報を与え、マイコン６ではこの情報により制御レジスタに空きがない時は書き込み命令をださないようにするということも考えられる。この場合は待機中でも他の演算が可能である。
【００３９】
（実施例３）
前記実施例では、マイコン６からデータ書き込み命令がくると一旦インタフェース部５の制御レジスタにデータ及びアドレスを収納してからその制御レジスタから信号処理部へデータ転送を行なうため１つのデータ転送を行なうのに２回の通信を行なう必要があり、クロックレートの遅いマイコンでは垂直ブランキング期間に必要な数のデータを転送しきれない場合がある。
【００４０】
本実施例は、デコーダ部２３におけるアドレス指定を垂直帰線中は直接マイコンのデータライン出力により行ない、更に信号処理部４の書き込みレジスタに対するデータ出力と制御レジスタ出力との間に切り換えスイッチを設け、信号処理部４の書き込みレジスタに対するデータ出力を制御レジスタとマイコン６からのデータラインとの間で垂直帰線期間信号（以下ＶＢＬＫと略す）により切り換え、垂直帰線期間中は制御レジスタを介さずにデータ通信を行なうようにすることにより、クロックレートの遅いマイコンでも必要なデータ量を垂直帰線期間内に転送し得るようにしたものである。
【００４１】
以下、図７及び図８を用いて本実施例を具体的に説明する。
【００４２】
図７は本発明の実施例の構成を示すブロック図、図８は垂直帰線期間におけるマイコン６とインタフェース部５及びインタフェース部５と信号処理部４との通信のタイミングを示す図である。
【００４３】
図７において、１から７までの各要素及び４の内部の各要素５の内部の５１１〜５１４，５２１〜５２４，５３〜５５までの各要素は図６に示すものと同様であり、５６は信号処理部４の内部の書き込みレジスタに対するデータラインを、マイコンからのデータラインと制御レジスタからの出力ラインとで切り換えるためのスイッチである。
【００４４】
図７に示すインタフェース部５の内部のデコーダ５３は、ＶＢＬＫ信号が映像信号の垂直帰線期間以外の映像期間である場合は、前記実施例と同様に、制御レジスタ５１４のパラレル出力を優先してアドレス指定を行ない、このときスイッチは制御レジスタ５２４のシリアル出力側が選択されている。この状態で垂直帰線期間以外の映像期間は、マイコン６からのデータ書き込み命令があると、前記実施例と同様に制御レジスタ５１１〜５１４，５２１〜５２４を介して処理される。
【００４５】
垂直帰線期間は、ＶＢＬＫ信号によりこれを検知してデコーダ５３は直接マイコン６からのシリアル入力を優先してアドレス設定を行なう。図８にこの過程を示す。マイコン６からは図８の（１）に示すように、アドレス指定の命令がＭＯＤＥラインを介してインタフェース部５に送られるとクロック発生器５５においてＣＬＫを発生し、マイコン６はこのＣＬＫに同期して、Ａａ０〜Ａａ７に示すアドレス信号をＤＷラインを介してインタフェース部５へ送る。インタフェース部５の内部のデコーダ５３においては、図８に示すタイミングでアドレス設定を行う。このアドレスＡａが設定された後、（２）に示すようにマイコン６がデータ書き込み命令をインタフェース部５へ送ると、クロック発生器５５は同様にＣＬＫラインを通してマイコン６にクロック信号を送り、マイコン６からはこれに同期して図８Ｄａ０〜Ｄａ７に示すデータ信号をＤＷラインを介してインタフェース側へ送る。
【００４６】
ここで、垂直帰線期間はスイッチ５６がマイコンからのＤＷライン側に選択されていて、このマイコンからのデータ信号が直接ＷＤラインを介して信号処理部４の内部の書き込みレジスタ４１１〜４１ｎの各シリアル入力へ送られる。デコーダ５３は先に設定されたアドレスＡａに基づき、このアドレスの書き込みレジスタに対してのみクロックラインＣＬＫ１〜ｎを通して図８に示すクロックを信号処理部４へ送る。信号処理部４の内部の選択された書き込みレジスタは図８に示すタイミングでデータＤａ（Ｄａ０〜Ｄａ７）が書き込まれる。
【００４７】
このあと、更に図８に示すアドレス指定でアドレス信号Ａｂ０〜Ａｂ７及びデータ書き込み命令Ｄｂ０〜Ｄｂ７が送られてきても、垂直帰線期間内ならば前記と同様にＡｂ（Ａｂ０〜Ａｂ７）に示すアドレス設定を行ない、これに相当する書き込みレジスタにＤｂ（Ｄｂ０〜Ｄｂ７）に示すデータが書き込まれる。
【００４８】
ここで、マイコンから直接信号処理部４へ直接データ転送を行なってもよい期間は何も垂直帰線期間だけとは限らない。たとえば、オートフォーカスを行うための映像信号の情報を得る領域指定においては、映像画面内において指定される領域以外の期間は、この領域指定のための書き込みレジスタへ直接データ転送してもかまわない。また、この種のデータは有効映像期間であっても転送ノイズは画面に影響しない。
【００４９】
従って、このようなデータは垂直転送期間外であっても、デコーダにおいてその設定されたアドレスで判断して直接マイコンから信号処理部へデータ転送させることも考えられる。
【００５０】
（実施例４）
本実施例を図９及び図１０を用いて説明する。図９において１〜７までの要素及び４の要素の内部の各要素は図１に示す従来例と同じであり、４６はデータラインの切換えスイッチである。図１０は、図９に示すマイコン６とインターフェース５との間のシリアル通信のタイミングを表わす図である。
【００５１】
図９に示す信号処理部４の内部において、読み出しレジスタ４２１，…４２ｎのうちのどれかがロードされた場合、ロードされたレジスタに対応するステータスレジスタのビットが立ち、そのレジスタが転送されるまでホールドされる。一方、ロード信号はＯＲ回路４４を介してマイコン６に割り込みをかけ、マイコン６はこの割り込みにより適当なデータ転送を行う。従って、割り込みがかかる以前に、設定されていたアドレスに何かデータを書き込む必要があればそのデータ転送を行う。必要がなければ適当なアドレス指定を行うための通信を行う。
【００５２】
インターフェース部５においてデータラインの切換えスイッチ４６をステータスレジスタの出力側に切換え、マイコン６からデータ、あるいはアドレスをインターフェース部５に転送するタイミングと同期してインターフェース部５はステータスレジスタ４３にクロックを送る。ステータスレジスタ４３は図１０のＡ，Ｂに示すように、前記クロックに同期してステータスレジスタのデータをＤＲラインを介してマイコン６に転送する。以上の過程で、信号処理部４の内部で読み出しレジスタがロードされてからマイコン６がその読み出しレジスタのアドレス情報であるステータスレジスタ４３のデータを受け取るための通信は、図１０のＡ，Ｂのうちのどちらか１つのシリアル通信を行えば済む。
【００５３】
マイコン６がこのステータスレジスタ４３のデータを受け取り、次に前記のロードされた読み出しレジスタのデータを受け取るには、従来例と同様に、インターフェース部５に対してアドレス指定とデータ読み出しの２つのシリアル通信を行えばよい。また、このときのアドレス指定の通信を行う前に再び別の読み出しレジスタがロードされ、マイコン６に割り込みがかかった場合、アドレス指定の通信を行うと同時にステータスレジスタ４３のデータが転送されてくるので、この時にマイコン６は次の読み出すべき読み出しレジスタのアドレス情報が得られる。
【００５４】
このように信号処理部４の内部の読み出しレジスタのロードが連続する場合、マイコン６がインターフェース部５に対してある読み出しレジスタのアドレス指定を行うと同時にステータスレジスタの情報により、次に読み出すべき読み出しレジスタのアドレス情報を得ることができるので、１つの読み出しレジスタのデータを読み出すのにアドレス指定とデータ読み出しの２つの通信で済むことになる。
【００５５】
ここで、ステータスレジスタ４３に収納されるデータは何も読み出しレジスタのアドレス情報だけと限る必要はない。例えば、ビデオカメラの映像信号と同期した水平同期信号と垂直同期信号（以下それぞれＨＤ，ＶＤと略す）は、その信号処理過程において重要な働きをするが、マイコン６との通信においても、これらの同期信号に対してタイミングを考慮して行った方が都合がよい場合がある。例えば、信号処理する過程で信号のゲイン、色バランス等の調整のためのデータをマイコン６から信号処理部へ転送する場合、映像信号の有効映像領域内で転送してしまうと書き込みレジスタのデータシフト中は新たに設定したい書き込むべきデータと全く異なったシフト途中のデータを信号処理部４の内部に出力することがあり、レジスタによってはこの出力の影響が映像画面内でノイズとなって現われてしまう。
【００５６】
このため、映像のブランキング領域内でデータ転送を行った方がよいレジスタが存在する。このようなレジスタはマイコン６が判断し、ＨＤ，ＶＤのタイミングを考慮してブランキング期間に転送を行う。このためのＨＤ，ＶＤの情報は、ステータスレジスタ４３内に専用のビットをもたせ、レジスタのアドレス指定やデータ転送する間に読み込まれるステータス情報により得ることが考えられる。尚、本発明は、複数の機器から構成されるシステムに適用しても１つの機器から成る装置に適用しても良い。また、本発明は、システム或は装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。
【００５７】
【発明の効果】
本発明により、信号処理部の内部レジスタの制御の影響による画面内のノイズを無くすと共に、垂直帰線期間内には内部レジスタへのデータの転送速度を高めて、クロックレートの遅いマイコンを使用する場合においても、マイコンが帰線期間内において信号処理部のレジスタへ必要データ量分のデータ転送を行うことができ、映像信号の処理速度を早くして、例えばカメラの光学系の焦点状態を調整するオートフォーカス等の応答性、あるいは光学系の入射光量を調整するオートアイリス等の応答性を改善したビデオカメラ及び映像信号処理方法を提供する。
【００５８】
すなわち、
実施例１で説明したように、インターフェース部５の内部に複数の制御レジスタを設け、映像信号の有効期間内にマイコン６から信号処理部４へデータ転送命令があった場合は、一時的に該制御レジスタにその転送データを転送先アドレスと共に記憶させておき、次の映像信号の帰線期間内にそのデータを信号処理部４へ転送させ、更にインターフェース部５において全ての制御レジスタが未転送のままデータ及びアドレスが収納されている時はマイコン６からデータ書き込み命令がきても、次の映像信号の帰線期間になるまで通信のためのクロックを供給しないようにすることにより、映像信号の有効映像期間内にマイコン６から信号処理部４へデータ書き込み命令がきても、その後の映像信号の帰線期間に信号処理部のデータ書き込みを行うために、信号処理部４内のデータが書き込まれているレジスタに対して、データシフト中等に新たに転送されるべきデータと異なったデータをマイコン６より出力しても、それは有効画面に影響しない。
【００５９】
更に、実施例２では、実施例１に加え、１つの有効映像期間にマイコン６からのデータ書き込み命令により記憶された制御レジスタの個数をカウントするカウンタを設け、このカウンタのカウント値により全ての制御レジスタに転送データ及び転送先アドレスが未転送のまま収納されている時は、マイコン６に対するクロックを発生するクロック発生器に禁止命令を与え、マイコンにクロックを与えないようにするとともに、１つの有効映像期間が終了してもその間何もマイコンからデータ書き込み命令がなかった場合は、カウンタのカウント値によりこれを判別して、帰線期間になっても制御レジスタから信号処理部へデータ転送を行わないようにすることにより、１つの有効映像期間にマイコンから制御レジスタの許容量を超えた書き込み命令が送られても次の有効映像期間になるまでマイコンを待機させて、制御レジスタのデータ消失を防ぎ、更に制御レジスタが全て空の状態の時は帰線期間になっても信号処理部へ無駄な転送を防ぎ、消費電力を低減させることができる。
【００６０】
実施例３では、実施例２に加え、デコーダ部５３におけるアドレス指定を垂直帰線期間中は直接マイコン６のデータライン出力により行い、更に信号処理部４の書き込みレジスタに対するデータ出力と制御レジスタ出力との間に切り換えスイッチを設け、信号処理部の書き込みレジスタに対するデータ出力を、制御レジスタとマイコン６からのデータラインとの間で垂直帰線期間信号（以下ＶＢＬＫと略す）により切り換え、垂直帰線期間中は制御レジスタを介さずにデータ通信を行うようにすることにより、クロックレートの遅いマイコン６でも必要なデータ量を垂直帰線期間内に転送し得るようにした。
【図面の簡単な説明】
【図１】従来例の構成を示すブロック図である。
【図２】従来例の動作を示すタイミングチャートである。
【図３】本発明に係る第１の実施例の構成を示すブロック図である。
【図４】第１の実施例におけるタイミングチャートである。
【図５】第１の実施例における別のタイミングチャートである。
【図６】本発明に係る第２の実施例の構成を示すブロック図である。
【図７】本発明に係る第３の実施例の構成を示すブロック図である。
【図８】第３の実施例におけるタイミングチャートである。
【図９】本発明に係る第４の実施例の構成を示すブロック図である。
【図１０】第４の実施例におけるタイミングチャートである。
【符号の説明】
１ レンズ
２ 撮像素子
３ Ａ／Ｄ変換部
４ 信号処理部
５ インターフェース部
６ マイコン
７ Ｄ／Ａ変換部
４３ ステータスレジスタ
４４ ＯＲ回路
４５ データセレクタ
４６ データラインの切換スイッチ
４１１〜４１ｎ 書き込みレジスタ
４２１〜４２ｎ 読み出しレジスタ
５３ デコーダ
５４ カウンタ
５５ クロック発生器
５６ 切換えスイッチ
５１１〜５１４ アドレス記憶用制御レジスタ
５２１〜４２４ データ記憶用制御レジスタ
ＭＯＤＥ モードライン
ＣＬＫ クロック信号
ＤＷ データ書き込み
ＤＲ データ読み出し
ＩＲＱ 割り込み
ＷＤ 書き込みデータ
ＷＣＬＫ１〜ＷＣＬＫｎ 書き込みクロック
ＲＣＬＫ１〜ＲＣＬＫｎ 読み出しクロック
ＡＤＲ＿ＣＬＫ アドレスをセットするクロック
ＤＡＴＡ＿ＣＬＫ データをセットするクロック
ＨＢＬＫ 水平帰線期間信号
ＶＢＬＫ 垂直帰線期間信号
Claims (2)
- 映像信号をデジタル処理するビデオカメラにおいて、
デジタル化された映像信号をレジスタに記憶されたデータに基づいて処理する信号処理部と、
前記レジスタに転送するための転送データと前記転送データの転送先のアドレスとを出力するマイコンと、
前記マイコンと前記信号処理部との間のデータ転送のために介在し、前記映像信号の有効映像期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、一時的に前記転送データを前記転送先のアドレスと共に順次に記憶しておき、前記映像信号の帰線期間内に、前記転送先のアドレスに対応した前記信号処理部のレジスタへ一時記憶した前記転送データを順次に転送するインタフェース部とを備え、
前記インタフェース部は、前記映像信号の垂直帰線期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、前記転送データと前記アドレスとを一時記憶することなく、前記レジスタへ直接転送することを特徴とするビデオカメラ。 - デジタル化された映像信号をレジスタに記憶されたデータに基づいて処理する信号処理部と、前記レジスタに転送するための転送データと前記転送データの転送先のアドレスとを出力するマイコンと、前記マイコンと前記信号処理部との間のデータ転送のために介在するインタフェース部とを使用して、前記映像信号のデジタル処理を行う映像信号処理方法であって、
前記映像信号の有効映像期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、前記インターフェース部に、一時的に前記転送データを前記転送先のアドレスと共に順次に記憶しておき、前記映像信号の帰線期間内に、前記転送先のアドレスに対応した前記信号処理部のレジスタへ一時記憶した前記転送データを順次に転送し、
前記映像信号の垂直帰線期間内に前記マイコンから前記信号処理部に対して転送データが出力された場合、前記インターフェース部に前記転送データと前記アドレスとを一時記憶することなく、前記レジスタへ直接転送することを特徴とする映像信号処理方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14946293A JP3696895B2 (ja) | 1993-06-21 | 1993-06-21 | ビデオカメラ及び映像信号処理方法 |
| US08/260,530 US5568191A (en) | 1993-06-21 | 1994-06-16 | Video camera and method with controlled interface registers |
| KR1019940013842A KR0179676B1 (ko) | 1993-06-21 | 1994-06-20 | 비디오 카메라 및 그 제어방법 |
| EP94304466A EP0631433B1 (en) | 1993-06-21 | 1994-06-20 | Video camera and method of controlling the same |
| DE69420779T DE69420779T2 (de) | 1993-06-21 | 1994-06-20 | Videokamera und Verfahren zum Steuern der Videokamera |
| KR1019950006577A KR0179691B1 (ko) | 1993-06-21 | 1995-03-27 | 가입자장치 밧데리 전압 강하 감시 회로 |
| KR1019950007647A KR0179689B1 (ko) | 1993-06-21 | 1995-04-01 | 디지탈 아날로그 변환기의 데이타 포맷 설정 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14946293A JP3696895B2 (ja) | 1993-06-21 | 1993-06-21 | ビデオカメラ及び映像信号処理方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004131793A Division JP3697258B2 (ja) | 2004-04-27 | 2004-04-27 | ビデオカメラ及び映像信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0715644A JPH0715644A (ja) | 1995-01-17 |
| JP3696895B2 true JP3696895B2 (ja) | 2005-09-21 |
Family
ID=15475661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14946293A Expired - Fee Related JP3696895B2 (ja) | 1993-06-21 | 1993-06-21 | ビデオカメラ及び映像信号処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5568191A (ja) |
| EP (1) | EP0631433B1 (ja) |
| JP (1) | JP3696895B2 (ja) |
| KR (3) | KR0179676B1 (ja) |
| DE (1) | DE69420779T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5784099A (en) * | 1994-09-13 | 1998-07-21 | Intel Corporation | Video camera and method for generating time varying video images in response to a capture signal |
| KR100539881B1 (ko) * | 1997-09-13 | 2006-03-14 | 삼성전자주식회사 | 배터리 방전상태 감시회로 |
| US6314485B1 (en) * | 1997-11-14 | 2001-11-06 | Agere Systems Guardian Corp. | Automatic status register |
| KR100919978B1 (ko) * | 2002-09-26 | 2009-10-05 | 삼성디지털이미징 주식회사 | 통신 상태를 디스플레이하는 디지털 카메라 및 그 제어 방법 |
| JP5006568B2 (ja) * | 2005-05-06 | 2012-08-22 | キヤノン株式会社 | レジスタ設定制御装置、レジスタ設定制御方法、プログラム及びデジタルカメラ |
| JP5518111B2 (ja) * | 2005-05-06 | 2014-06-11 | キヤノン株式会社 | デジタルカメラ |
| CN101924885B (zh) * | 2009-06-15 | 2014-01-15 | 鸿富锦精密工业（深圳）有限公司 | 图像采集接口电路 |
| JP2015043170A (ja) * | 2013-08-26 | 2015-03-05 | 株式会社東芝 | インターフェース回路及びシステム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834551B2 (ja) * | 1988-07-19 | 1996-03-29 | 松下電器産業株式会社 | 自動焦点調整装置 |
| DE69033749T2 (de) * | 1989-10-18 | 2002-02-28 | Sony Corp | Vorrichtung zur Verarbeitung eines Videosignals |
| JP2822256B2 (ja) * | 1990-02-15 | 1998-11-11 | ソニー株式会社 | ビデオカメラの露光補正装置 |
| KR930002124B1 (ko) * | 1990-02-28 | 1993-03-26 | 삼성전자 주식회사 | 화이트 발런스 제어방법 |
| DE69127950T2 (de) * | 1990-10-31 | 1998-05-28 | Hitachi Ltd | Digitale Farbsignal-Verarbeitung mit Taktsignalsteuerung für eine Videokamera |
| JP3048180B2 (ja) * | 1991-02-27 | 2000-06-05 | キヤノン株式会社 | 撮像装置及び撮像信号処理装置 |
-
1993
- 1993-06-21 JP JP14946293A patent/JP3696895B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-16 US US08/260,530 patent/US5568191A/en not_active Expired - Lifetime
- 1994-06-20 KR KR1019940013842A patent/KR0179676B1/ko not_active IP Right Cessation
- 1994-06-20 EP EP94304466A patent/EP0631433B1/en not_active Expired - Lifetime
- 1994-06-20 DE DE69420779T patent/DE69420779T2/de not_active Expired - Lifetime
-
1995
- 1995-03-27 KR KR1019950006577A patent/KR0179691B1/ko not_active IP Right Cessation
- 1995-04-01 KR KR1019950007647A patent/KR0179689B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69420779T2 (de) | 2000-04-06 |
| KR0179691B1 (ko) | 1999-05-01 |
| US5568191A (en) | 1996-10-22 |
| EP0631433A1 (en) | 1994-12-28 |
| DE69420779D1 (de) | 1999-10-28 |
| KR960039978A (ko) | 1996-01-03 |
| KR950001469A (ko) | 1995-01-03 |
| KR0179689B1 (ko) | 1999-05-01 |
| KR960036645A (ko) | 1996-10-28 |
| EP0631433B1 (en) | 1999-09-22 |
| JPH0715644A (ja) | 1995-01-17 |
| KR0179676B1 (ko) | 1999-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7328288B2 (en) | Relay apparatus for relaying communication from CPU to peripheral device | |
| US7587524B2 (en) | Camera interface and method using DMA unit to flip or rotate a digital image | |
| EP0605185B1 (en) | Image processing apparatus | |
| JP3696895B2 (ja) | ビデオカメラ及び映像信号処理方法 | |
| JP6263025B2 (ja) | 画像処理装置及びその制御方法 | |
| JP2001084229A (ja) | Ｓｉｍｄ型プロセッサ | |
| US6750909B1 (en) | Image buffer between burst memory and data processor with multiple access modes set by the data processor | |
| US7254283B1 (en) | Image processor processing image data in parallel with a plurality of processors | |
| JPS62256088A (ja) | 画像処理装置 | |
| JP3697258B2 (ja) | ビデオカメラ及び映像信号処理方法 | |
| JPS62118440A (ja) | プログラム転送方式 | |
| US20060047866A1 (en) | Computer system having direct memory access controller | |
| EP1047261B1 (en) | Image buffer with multiple access modes | |
| JP3332570B2 (ja) | ビデオカメラ | |
| JPH07298125A (ja) | ビデオカメラ | |
| JP2752082B2 (ja) | デジタル信号処理回路の制御装置 | |
| JPH0937221A (ja) | 映像処理装置 | |
| KR100843615B1 (ko) | 효과적인 듀얼 프레임 버퍼 컨트롤 장치 및 그 방법 | |
| KR100202697B1 (ko) | 영상취득장치의 고속 데이터 전송기 및 전송방법 | |
| JP2000259812A (ja) | 高速画像処理方法及び装置 | |
| JPH06195273A (ja) | データ通信装置 | |
| JPH118826A (ja) | 画像入力装置 | |
| JP2743051B2 (ja) | 画像処理装置 | |
| JP4724394B2 (ja) | 撮像装置及びカメラ | |
| JPH04333950A (ja) | 情報処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040506 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |