JPH07298122A - イメージセンサーデバイス - Google Patents

Abstract

(57)【要約】 【目的】 イメージセンサーとその出力信号を処理する
ための回路を単一の半導体基板上に形成する。 【構成】 イメージセンサー１８０、１８１、２８０、
２８１と、このイメージセンサー１８０、１８１、２８
０、２８１から出力されるアナログ信号をデジタルデー
タに変換するＡＤ変換回路３０２と、このＡＤ変換回路
３０２により変換されたデジタルデータを記憶するＲＡ
Ｍ３０３と、デジタルデータを処理するためのデータ処
理プログラムを格納するＲＯＭ３０５と、データ処理プ
ログラムを実行してデジタルデータを処理するＣＰＵ３
０６とを単一の半導体基板８０上に形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カメラなどの焦点検出
装置に用いられるイメージセンサーデバイスに関する。

【０００２】

【従来の技術】イメージセンサーとその出力をＡＤ変換
するＡＤコンバーターとを内蔵したイメージセンサーデ
バイスが知られている（例えば、特開昭６３−３１３７
８号公報参照）。

【０００３】また、イメージセンサー、イメージセンサ
ーの制御回路およびイメージセンサーの出力をアナログ
処理するアナログ処理回路を内蔵するイメージセンサー
デバイスと、このイメージセンサーデバイスからのアナ
ログ出力をＡＤ変換するＡＤコンバーターおよびＡＤ変
換された出力を処理するデジタル処理回路を内蔵するマ
イクロコンピュータとからなるイメージセンサーシステ
ムが知られている（例えば、特開昭６３−１６８６１３
号公報参照）。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た後者のイメージセンサーシステムでは、イメージセン
サーデバイスからマイクロコンピュータまで信号ライン
を介してイメージセンサーのアナログ信号が伝達される
ので、ノイズなどの外乱を受けやすく、そのためにイメ
ージセンサーの出力を伝達する信号ラインをグランドで
ガードしたり、信号ラインの近くにクロックラインを設
置しないように信号ラインの配設に注意しなければなら
なかった。

【０００５】また、上述した従来のイメージセンサーシ
ステムでは、イメージセンサーデバイスと、その出力を
処理するためのマイクロコンピュータなどの処理装置と
の２つのデバイスからシステムが構成されているので、
２つのデバイス間の情報伝達に複数の信号ラインが必要
となる。これらの信号ラインには、電源、イメージセン
サーの動作制御信号、ＡＤ変換の同期信号、クロック信
号、イメージセンサーの出力信号、ＡＤコンバーターの
基準電圧信号などがある。２つのデバイス間に多くの信
号ラインが存在するために、スペース的にもコスト的に
も問題がある。例えばこのような２つのデバイスから成
るイメージセンサーシステムをカメラに組み込む場合に
は、フレキシブル配線基板を用いて多数の信号ラインを
構成しているが、信号ラインが多いのでフレキシブル配
線基板のコストが増加する上に、カメラ内において大き
なスペースを占有するという問題がある。

【０００６】さらに、上述した従来のイメージセンサー
システムでは、２つのデバイスからシステムが構成され
ているので、２つのデバイスを収容するパッケージが必
要となり、パッケージ２つ分のコストとスペースが必要
になるという問題もある。

【０００７】さらにまた、上述した従来のイメージセン
サーシステムでは、２つのデバイスからシステムが構成
されているので、これら２つのデバイスを形成するため
の２つの半導体基板（チップ）が必要である。カメラの
焦点検出装置には複数の受光部を備えたイメージセンサ
ーデバイスが用いられるが、焦点検出光学系の構成に対
応して半導体基板上の複数の受光部の配置が決定される
ので、半導体基板上に空スペースが生じ、半導体基板を
有効に利用できないという問題がある。このため、半導
体基板のコストが高くなっている。また、半導体基板へ
の入出力信号のボンディング部の面積が半導体基板上で
大きな面積を占めており、これによって半導体基板がコ
ストアップしている。

【０００８】本発明の目的は、イメージセンサーとその
出力信号を処理するための回路を単一の半導体基板上に
形成したイメージセンサーデバイスを提供することにあ
る。

【０００９】

【課題を解決するための手段】一実施例を示す図４およ
び図１７に対応づけて本発明を説明すると、請求項１の
発明は、イメージセンサー１８０、１８１、２８０、２
８１と、このイメージセンサー１８０、１８１、２８
０、２８１から出力されるアナログ信号をデジタルデー
タに変換するＡＤ変換回路３０２と、このＡＤ変換回路
３０２により変換されたデジタルデータを記憶するＲＡ
Ｍ３０３と、デジタルデータを処理するためのデータ処
理プログラムを格納するＲＯＭ３０５と、データ処理プ
ログラムを実行してデジタルデータを処理するＣＰＵ３
０６とを単一の半導体基板８０上に形成することによ
り、上記目的を達成する。請求項２のイメージセンサー
デバイスは、イメージセンサー１８０、１８１、２８
０、２８１を電荷蓄積型とし、イメージセンサー１８
０、１８１、２８０、２８１の電荷蓄積動作を制御する
ための制御信号を発生するセンサー制御回路３００と、
時間計測のためのタイマー３０７とを半導体基板８０上
に形成するとともに、ＲＯＭ３０５にイメージセンサー
１８０、１８１、２８０、２８１の電荷蓄積時間を算出
するセンサー制御プログラムを格納し、ＣＰＵ３０６に
よって、センサー制御プログラムを実行して算出した電
荷蓄積時間をタイマー３０７により計測し、センサー制
御回路３００にイメージセンサー１８０、１８１、２８
０、２８１の電荷蓄積開始タイミングと電荷蓄積終了タ
イミングを指示するようにしたものである。請求項３の
イメージセンサーデバイスは、デジタルデータを補正す
るための補正データを記憶する電気的書き込みおよび消
去可能なＥＥＰＲＯＭ３０４を半導体基板上に形成する
とともに、補正データをＥＥＰＲＯＭ３０４から読み出
してこの補正データによりＲＡＭ３０３に記憶されたデ
ジタルデータを補正するデータ補正プログラムをＲＯＭ
３０５に格納し、ＣＰＵ３０６によって、データ補正プ
ログラムを実行して補正データによりデジタルデータを
補正するようにしたものである。請求項４のイメージセ
ンサーデバイスは、ＲＡＭ３０３に記憶されたデジタル
データに基づいて補正データを算出してＥＥＰＲＯＭ３
０４に格納する補正データ作成プログラムをＲＯＭ３０
５に格納し、ＣＰＵ３０６によって、補正データ作成プ
ログラムを実行してデジタルデータに基づいて補正デー
タを算出し、この補正データをＥＥＰＲＯＭ３０４に記
憶するようにしたものである。請求項５のイメージセン
サーデバイスのイメージセンサーは複数の画素を１次元
に配列した２個の受光部１８０Ａ、１８１Ａを有し、そ
れらの受光部１８０Ａ、１８１Ａを画素の配列方向が平
行となるように半導体基板８０Ａ上に配置し、２個の受
光部１８０Ａ、１８１Ａの間にＡＤ変換回路３０２Ａ、
ＲＡＭ３０３Ａ、ＲＯＭ３０５ＡおよびＣＰＵ３０６Ａ
を形成したものである。請求項６のイメージセンサーデ
バイスのイメージセンサーは、それぞれ独立に電荷蓄積
開始と終了を制御可能な複数の電荷蓄積型受光部１８
０、１８１、２８０、２８１を有し、それらの各受光部
１８０、１８１、２８０、２８１の電荷蓄積動作を独立
に制御するための動作信号を発生するセンサー制御回路
３００を半導体基板８０上に形成したものである。請求
項７のイメージセンサーデバイスは、ＡＤ変換回路３０
２は複数の受光部のそれぞれに対応する複数のＡＤ変換
部を有し、各受光部から出力されるアナログ信号をそれ
ぞれ別々のＡＤ変換部によりデジタルデータに変換する
ようにしたものである。請求項８のイメージセンサーデ
バイスの各受光部１８０、１８１、２８０、２８１は１
次元に配列された複数の画素から成り、それらの受光部
１８０、１８１、２８０、２８１を画素の配列方向が異
なるように半導体基板８０上に配置するとともに、それ
らの受光部１８０、１８１、２８０、２８１に少なくと
も２方向を囲まれた半導体基板８０上にＡＤ変換回路３
０２、ＲＡＭ３０３、ＲＯＭ３０５、ＣＰＵ３０６およ
びセンサー制御回路３００を形成したものである。

【００１０】

【作用】単一の半導体基板上にイメージセンサーとその
出力信号を処理する各種回路を形成する。

【００１１】なお、本発明の構成を説明する上記課題を
解決するための手段および作用の項では、本発明を分り
やすくするために実施例の図を用いたが、これにより本
発明が実施例に限定されるものではない。

【００１２】

【実施例】

−第１の実施例− 図１は、第１の実施例のイメージセンサーデバイスを用
いたカメラの断面図である。カメラボディ１に対しレン
ズ鏡筒２は交換可能に構成されており、図はレンズ鏡筒
２がカメラボディ１に装着された状態を示している。レ
ンズ鏡筒２内には撮影光学系３があり、撮影光学系３を
通る被写体からの光束はハーフミラーから構成されるメ
インミラー４によりサブミラー５とファインダー６の方
向に分割される。サブミラー５によりボディ底方向に偏
向された光束はボディ底面１１の開口部１１ａを通り、
撮影光学系３の予定焦点面（フィルム面）１２の共役面
近傍に配置されたＡＦモジュール１０へ導かれ、イメー
ジセンサデバイス８の受光部上に被写体像が形成され
る。このＡＦモジュール１０は焦点検出光学系７と、ハ
ウジング９と、イメージセンサーデバイス８とから構成
される。これら焦点検出光学系７とイメージセンサーデ
バイス８の詳細な構成については後述する。

【００１３】イメージセンサーデバイス８は、受光部上
の被写体像の光強度分布を光電変換し、光電変換された
アナログ信号をＡＤ変換し、さらにデジタルデータに所
定の焦点検出演算処理を施すことによって撮影光学系３
の結像面と予定焦点面１２とのデフォーカス量ｄを検出
する。また、イメージセンサーデバイス８はデフォーカ
ス量ｄに基づいてモーター１３を駆動制御し、撮影光学
系３の焦点調節を行うとともに、撮影光学系３の焦点調
節状態をＬＥＤやＬＣＤから成るディスプレイ１４に表
示する。

【００１４】図２は、第１の実施例の焦点検出光学系７
とイメージセンサーデバイス８とハウジング９の構成を
示す。焦点検出光学系７は、十字形状の開口部７０を有
する視野マスク７１と、コンデンサーレンズ７２と、二
対の絞り開口部１７３と１７４および２７３と２７４を
有する絞りマスク７５と、二対の再結像レンズ１７６と
１７７および２７６と２７７をプラスチック光学材料で
一体成形した再結像レンズモジュール７８とを有する。
イメージセンサーデバイス８は、電荷蓄積型ＣＣＤの二
対の受光部１８０と１８１および２８０と２８１が形成
された半導体基板８０（チップ、ＩＣ基板）と、この半
導体基板を収納するパッケージ９０（セラミックパッケ
ージ）とから構成される。ハウジング９は焦点検出光学
系７を構成する各種光学部材を保持するホルダーであ
り、このハウジング９にイメージセンサーデバイス８が
取付られる。

【００１５】図３は、イメージセンサーデバイス８の取
り付け部分を示すハウジング９の部分断面図である。パ
ッケージ９０は、そのＡ面とＢ面でハウジング９に対す
る位置が調節され、ハウジング９に接着される。パッケ
ージ９０には半導体基板８０を取り囲む壁部９２が形成
されており、その上面には半導体基板８０を雰囲気から
保護するためのカバーガラス９１が取り付けられる。な
お、カバーガラス９１に多層膜による光学フィルターを
形成し、焦点検出に用いる可視光以外の光をカットする
ようにしてもよい。そのようにすれば、後述する半導体
基板上に形成されるアナログ処理回路、デジタル処理回
路、各種メモリなどに可視光以外の紫外線や赤外線が照
射されて温度上昇、誤動作、性能劣化などの不具合が発
生するのを防止できる。

【００１６】このような構成において、二対の絞り開口
部１７３と１７４および２７３と２７４は、コンデンサ
ーレンズ７２により撮影光学系３の射出瞳近傍の面３０
の光軸に対して対称な二対の領域１３１と１３２および
２３１と２３２に投影されており、この領域を通る光束
は視野マスク７１付近でまず一次像を形成する。視野マ
スク７１の開口部７０に形成された一次像は、コンデン
サーレンズ７２、二対の絞り開口部１７３と１７４およ
び２７３と２７４を通り、二対の再結像レンズ１７６と
１７７および２７６と２７７によってイメージセンサー
デバイス８の受光部１８０と１８１および２８０と２８
１上に二対の二次像として形成される。これらの二対の
二次像の相対的位置関係は撮影光学系３の焦点調節状態
に応じて変化する。したがって、受光部１８０と１８１
および２８０と２８１の二対の二次像を光電変換して得
られる電気的な被写体像信号を処理することによって二
対の二次像の相対的位置関係を求め、それに基づいて撮
影光学系３の焦点調節状態を示すデフォーカス量ｄを求
める。

【００１７】図４は、イメージセンサーデバイス８の半
導体基板８０上の受光部および各種処理回路の配置を示
す。受光部１８０と１８１および２８０と２８１は、そ
れぞれ光電変換用フォトダイオードと光電変換により発
生した電荷を蓄積する電荷蓄積部とから成る複数の画素
を所定のピッチで１次元に配列したものである。受光部
１８０と１８１の画素の配列方向の軸は同一である。ま
た、受光部２８０と２８１の画素の配列方向の軸も同一
であり、この軸は受光部１８０と１８１の画素の配列方
向の軸と垂直に交わる。受光部１８０と１８１に形成さ
れる一対の被写体像の相対的な位置関係は、撮影光学系
３の焦点調節状態に応じて変化する。同様に、受光部２
８０と２８１に形成される一対の被写体像の相対的な位
置関係も撮影光学系３の焦点調節状態に応じて変化す
る。

【００１８】受光部１８０と１８１で生成した電荷はＣ
ＣＤシフトレジスタ１８２により順次電荷電圧変換器１
８３へ転送され、被写体像の光強度を電圧で表わすアナ
ログ信号に変換される。また、受光部２８０と２８１で
生成した電荷はＣＣＤシフトレジスタ２８２により順次
電荷電圧変換器２８３へ転送され、被写体像の光強度を
電圧で表わすアナログ信号に変換される。これらの電荷
電圧変換器１８３、２８３は、例えばフローティングデ
ィフュージョンアンプにより構成される。受光部１８
０、１８１、２８０、２８１の電荷蓄積動作、ＣＣＤシ
フトレジスタ１８２、２８２の転送動作、電荷電圧変換
器１８３、２８３の変換動作は制御回路３００によって
制御される。

【００１９】電荷電圧変換器１８３、２８３の出力する
アナログ電気信号は、アナログ処理回路３０１で後述す
る増幅処理、暗電流補償処理、２重相関サンプリング処
理、ＡＤ変換のためのクランプ処理などのアナログ処理
が行われる。アナログ処理された信号はＡＤコンバータ
ー３０２によりＡＤ変換され、変換後のデジタルデータ
はＲＡＭ３０３に格納される。電気的消去、書込み可能
な不揮発性メモリであるＥＥＰＲＯＭ３０４には、被写
体像のデジタルデータを補正するための補正データが格
納される。ＲＯＭ３０５にはＣＰＵ（中央処理装置、演
算ユニット）３０６の制御プログラムが格納されてお
り、ＣＰＵ３０６は制御プログラムを実行して補正デー
タによりデジタルデータを補正するとともに、補正後の
デジタルデータに対して周知の相関演算処理を行うこと
により、受光部１８０と１８１および２８０と２８１上
の二対の二次像の相対的位置関係を求め、それに基づい
て撮影光学系３の焦点調節状態を示すデフォーカス量ｄ
を求める。タイマー３０７は電荷蓄積型の受光部の電荷
蓄積時間を計測すための時計である。

【００２０】通信回路３０８は、イメージセンサーデバ
イス８が外部のマイクロコンピュータなどの外部デバイ
スと通信を行うための回路である。通信回路３０８の通
信方式はパラレル方式でもシリアル方式でもよいが、イ
メージセンサーデバイス８の端子数を少なくするため
に、シリアル通信方式が望ましい。クロック回路３０９
は発振器により基準クロックを発生するとともに、イメ
ージセンサーデバイス８内の各種回路の動作に必要な各
種クロックを基準クロックを分周して生成し、各種回路
へ供給して各回路間の同期をとっている。なお、基準ク
ロックは外部から供給するようにしてもよい。電源回路
３１０は、外部電源からイメージセンサーデバイス８の
内部で必要な電圧を生成する。例えば外部から５Ｖの電
源が供給されている場合には、受光部１８０、１８１、
２８０、２８１の光電変換動作に必要な１２Ｖ電圧や、
ＡＤコンバーター３０２の基準電圧４Ｖなどを生成す
る。ボンディング部３１１は、半導体基板８０の電源や
各種信号ラインをパッケージ９０に設けられたリード端
子と結合するためのワイヤーボンディング領域である。

【００２１】受光部１８０と１８１および２８０と２８
１の半導体基板８０上の配置は、焦点検出光学系７の構
成によって決定される。また、ＣＣＤシフトレジスタ１
８２、２８２は受光部１８０、１８１、２８０、２８１
に沿って平行に配置される。ＣＣＤシフトレジスタ１８
２、２８２は半導体基板８０の中央付近で交差するよう
に構成されている。この交差部分において互いの電荷が
混じり合わないように、ＣＣＤシフトレジスタ１８２と
２８２の転送クロックは互いに半周期ずらしている。

【００２２】ボンディング部３１１は半導体基板８０の
縁に形成される。半導体基板８０のコストを下げるため
に、半導体基板８０は受光部１８０、１８１、２８０、
２８１と、ＣＣＤシフトレジスタ１８２、２８２と、ボ
ンディング部３１１とを収納可能な最小の長方形に形成
され、半導体基板面積はこれらの以外の回路を納めるた
めに大きくならないようにしている。したがって、受光
部、ＣＣＤシフトレジスタおよびボンディング部以外の
回路は半導体基板８０上の受光部、ＣＣＤシフトレジス
タおよびボンディング部の隙間に配置される。制御回路
３００とアナログ処理回路３０１は、受光部１８１、２
８０と半導体基板８０の縁とに囲まれた空間（図４にお
いて半導体基板８０の右上）に形成される。ＡＤコンバ
ーター３０２、ＲＡＭ３０３およびＥＥＰＲＯＭ３０４
は、受光部１８１、２８１と半導体基板８０の縁とに囲
まれた空間（図４において半導体基板８０の右下）に形
成される。ＲＯＭ３０５、ＣＰＵ３０６およびタイマー
３０７は、受光部１８０、２８１と半導体基板８０の縁
とボンディング部３１１とに囲まれた空間（図４におい
て半導体基板８０の左下）に形成される。通信回路３０
８、クロック回路３０９および電源回路３１０は、受光
部１８０、２８０と半導体基板８０の縁とボンディング
部３１１とに囲まれた空間（図４において半導体基板８
０の左上）に形成される。したがって、制御回路３０
０、アナログ処理回路３０１、ＡＤコンバーター３０
２、ＲＡＭ３０３、ＥＥＰＲＯＭ３０４、ＲＯＭ３０
５、ＣＰＵ３０６、タイマー３０７、通信回路３０８、
クロック回路３０９、電源回路３１０のいずれも、受光
部１８０、１８１、２８０、２８１の内のいずれか２つ
の受光部により２方向を囲まれた半導体基板８０上の領
域に形成されることになる。

【００２３】また、半導体基板８０上に形成された制御
回路３００、アナログ処理回路３０１、ＡＤコンバータ
ー３０２、ＲＡＭ３０３、ＥＥＰＲＯＭ３０４、ＲＯＭ
３０５、ＣＰＵ３０６、タイマー３０７、通信回路３０
８、クロック回路３０９、電源回路３１０を外部からの
光から遮光するためにアルミ膜を上記回路上に形成す
る。

【００２４】なお、電荷電圧変換器１８３、２８３をフ
ローティングデフュージョンアンプで形成する場合は、
上記アルミ膜が浮遊容量となって高いアンプゲインが得
られないので、アルミ膜を設けない。しかし、電荷電圧
変換器１８３、２８３は光があたると暗電流などによっ
て性能が劣化するので、図５に示すように半導体基板８
０上でなるべく光の当たらない領域に配置する。図５に
おいて、ハッチングを施した４つの十字型の領域４８
０、４８１、５８０、５８１が視野マスク７１の十字型
の開口部７０に対応した光が当たる領域であって、電荷
電圧変換器１８３、２８３をこれらの領域外に配置す
る。また、アルミ膜を設置しても完全には遮光できない
ので、暗電流が性能劣化の原因となるアナログ処理回路
３０１も光が当たる領域外に配置することが望ましい。

【００２５】図６は、図４で説明したイメージセンサー
デバイス８内の各種回路の動作を説明するためのブロッ
ク図である。ＣＰＵ３０６はＲＯＭ３０５に格納された
電荷蓄積時間を計算するセンサー制御プログラムを実行
し、各対の受光部１８０と１８１および２８０と２８１
の蓄積時間をそれぞれ計算し、制御回路３００へ受光部
１８０と１８１および２８０と２８１の電荷蓄積開始お
よび終了の指令をそれぞれ出力する。なお、電荷蓄積時
間はタイマー３０７により計測される。制御回路３００
は、受光部１８０と１８１および２８０と２８１の電荷
蓄積開始および終了の指令にしたがって各受光部１８０
と１８１および２８０と２８１へ電荷蓄積開始および終
了の制御信号をそれぞれ出力する。これによって、対の
受光部１８０、１８１の電荷蓄積タイミングと他の対の
受光部２８０、２８１の電荷蓄積タイミングとを完全に
独立に制御できる。

【００２６】受光部１８０、１８１の電荷蓄積終了によ
り蓄積された電荷はＣＣＤシフトレジスタ１８２より転
送される。この電荷転送のためのクロックは制御回路３
００からＣＣＤシフトレジスタ１８２に与えられる。一
方、受光部２８０、２８１の電荷蓄積終了により蓄積さ
れた電荷はＣＣＤシフトレジスタ２８２より転送され
る。この電荷転送のためのクロックは制御回路３００か
らＣＣＤシフトレジスタ２８２に与えられる。ＣＣＤシ
フトレジスタ１８２により転送された電荷は、電荷電圧
変換器１８３によってアナログ電圧信号に変換される。
また、ＣＣＤシフトレジスタ２８２により転送された電
荷は電荷電圧変換器２８３によってアナログ電圧信号に
変換される。

【００２７】図７はアナログ電圧信号の波形を示すタイ
ムチャートである。図において、６００はリセット電圧
レベルであり、６０１、６０２、・・・は各画素に蓄積
された電荷に対応する信号電圧レベルであり、電荷量が
大きい程、リセット電圧レベル６００から下側への電圧
降下が大きくなる。電荷電圧変換器１８３、２８３から
のアナログ電圧信号は、それぞれ独立したアナログ処理
回路３０１Ａ、３０１Ｂによってアナログ処理が施され
る。このアナログ処理には、２重相関サンプリング、暗
電流補償、電圧増幅、ＡＤ変換のための電圧クランプな
どが含まれる。２重相関サンプリングは、図７におい
て、リセット電圧レベルの変動を補償するための処理で
あって、各画素出力の信号電圧ごとにその直前のリセッ
ト電圧レベルとの差分を取る。図７に示す例では、Ｖ
ｄ、Ｖｓが２重相関サンプリングによって出力される。
暗電流補償とは、各画素において熱的に発生した電荷分
を差し引く処理であり、各受光部の先頭画素をアルミ膜
で遮光し、遮光した画素で発生した信号分（熱的に発生
した暗電流のみを含む）を通常画素の信号から差し引く
処理である。図７においてＶｄが遮光した画素で発生し
た信号分であり、Ｖｓが通常画素の信号分を示す。暗電
流補償により通常画素の暗電流補償後の出力は（Ｖｓ−
Ｖｄ）となる。またＡＤ変換のための電圧クランプと
は、アナログ信号をＡＤ変換する時にアナログ信号をＡ
Ｄ変換の電圧範囲内に納める処理であって、例えばＡＤ
変換の電圧範囲が基準電圧Ｖｒｅｆから接地電圧ＧＮＤ
までとすると、光のあたっていない暗黒の画素出力がＶ
ｒｅｆとなるようにし、光のあたっている画素出力がそ
の光量に応じてＶｒｅｆからＧＮＤ方向に出力される。

【００２８】図８（ａ）は電圧クランプ後の信号波形を
示す。アナログ処理回路３０１Ａ、３０１Ｂによりアナ
ログ処理を受けた信号は、それぞれ独立に動作するＡＤ
コンバーター３０２Ａ、３０２ＢによりＡＤ変換され、
それらのデジタルデータはＲＡＭ３０３の所定の領域に
格納される。ＡＤコンバーター３０２Ａ、３０２Ｂに
も、アナログ処理回路３０１Ａ、３０１Ｂへ供給されて
いる基準電圧Ｖｒｅｆと同じ基準電圧Ｖｒｅｆが供給さ
れており、入力信号を基準電圧Ｖｒｅｆに基づいてＡＤ
変換する。また、制御回路３００からＡＤコンバーター
３０２Ａ、３０２Ｂへ、被写体像信号の出力と同期して
ＡＤ変換を開始するためのＡＤ同期信号（図８（ｂ）参
照）が供給されており、ＡＤコンバーター３０２Ａ、３
０２ＢはＡＤ同期信号の立ち下がり（ｔ１，ｔ２，ｔ
３，・・）に応答してアナログ被写体像信号をＡＤ変換
する。ＡＤ変換は信号電圧が基準電圧Ｖｒｅｆの時０に
なり、信号電圧が基準電圧Ｖｒｅｆより小さい時に０よ
り大きなデジタルデータとなるように行われる。

【００２９】上述したように、受光部１８０、１８１の
出力信号と受光部２８０、２８１の出力信号に対してぞ
れぞれ別個のアナログ処理回路３０１Ａ、３０１ＢとＡ
Ｄコンバーター３０２Ａ、３０２Ｂを割り当ているの
で、受光部１８０、１８１の出力信号と受光部２８０、
２８１の出力信号に対して同一のアナログ処理回路およ
びＡＤコンバーターを用いて処理する場合のように、互
いの出力信号が時間的に重ならないようするための煩雑
なタイミング制御が不要となる。なお図６では、制御回
路３００から受光部２８０、２８１、ＣＣＤシフトレジ
スタ２８２、アナログ処理回路３０１Ｂ、ＡＤコンバー
ター３０２Ｂへの制御信号は煩雑を避けるために省略し
てある。

【００３０】ＲＡＭ３０３に格納されたデジタルデータ
のうち受光部１８０の画素に対応するデータをＡ
（１）、Ａ（２）、・・・、Ａ（ｎ）、受光部１８１の
画素に対応するデータをＢ（１）、Ｂ（２）、・・・、
Ｂ（ｎ）、受光部２８０の画素に対応するデータをＣ
（１）、Ｃ（２）、・・・、Ｃ（ｍ）、受光部２８１の
画素に対応するデータをＤ（１）、Ｄ（２）、・・・、
Ｄ（ｍ）とする。また、ＥＥＰＲＯＭ３０４には受光部
１８０の画素に対応する補正データＨＡ（１）、ＨＡ
（２）、・・・、ＨＡ（ｎ）、受光部１８１の画素に対
応する補正データＨＢ（１）、ＨＢ（２）、・・・、Ｈ
Ｂ（ｎ）、受光部２８０の画素に対応する補正データＨ
Ｃ（１）、ＨＣ（２）、・・・、ＨＣ（ｍ）、受光部２
８１の画素に対応する補正データＨＤ（１）、ＨＤ
（２）、・・・、ＨＤ（ｍ）が記憶されている。これら
の補正データは、図１に示すカメラで一様輝度の被写体
を撮影した時に、イメージセンサーデバイス８の受光部
１８０、１８１、２８０、２８１上に形成された被写体
像データが一様な輝度分布となるように補正するための
データであって、これにより光学系の空間的な透過率の
バラツキや、画素間の感度のバラツキを総合的に補正す
ることができる。

【００３１】焦点検出に先だつ調整モードにおいて、一
様輝度の被写体に対して受光部１８０、１８１、２８
０、２８１上に形成された被写体像データをそれぞれＫ
Ａ（１）、ＫＡ（２）、・・・、ＫＡ（ｎ）、ＫＢ
（１）、ＫＢ（２）、・・・、ＫＢ（ｎ）、ＫＣ
（１）、ＫＣ（２）、・・・、ＫＣ（ｍ）、ＫＤ
（１）、ＫＤ（２）、・・・、ＫＤ（ｍ）とすると、Ｃ
ＰＵ３０６は数式１により補正データを計算してＥＥＰ
ＲＯＭ３０４へ格納する。

【数１】ＨＡ（ｉ）＝Ｓ／ＫＡ（ｉ） ； ＨＢ（ｉ）＝Ｓ／ＫＢ（ｉ） ； ＨＣ（ｊ）＝Ｓ／ＫＣ（ｊ） ； ＨＤ（ｊ）＝Ｓ／ＫＤ（ｊ） ただし、数式１においてＳは定数でありｉ＝１〜ｎ、ｊ
＝１〜ｍである。ＣＰＵ３０６は、焦点検出モードでＥ
ＥＰＲＯＭ３０４に格納されている補正データを用いて
数式２によりＲＡＭに格納されている被写体像データを
補正する。

【数２】ａ（ｉ）＝Ａ（ｉ）・ＨＡ（ｉ） ； ｂ（ｉ）＝Ｂ（ｉ）・ＨＢ（ｉ） ； ｃ（ｊ）＝Ｃ（ｊ）・ＨＣ（ｊ） ； ｄ（ｊ）＝Ｄ（ｊ）・ＨＤ（ｊ） ただし、数式２においてａ（ｉ）、ｂ（ｉ）、ｃ
（ｊ）、ｄ（ｊ）は補正後の被写体像データを表し、こ
れらは再びＲＡＭに格納される。

【００３２】次に、ＣＰＵ３０６は、データａ（ｉ）、
ｂ（ｉ）、ｃ（ｊ）、ｄ（ｊ）に対して所定の相関演算
を施す。基本的にはデータ列ａ（ｉ）をデータ列ｂ
（ｉ）に対して相対的にシフトした場合の一致度（相関
度）、またはデータ列ｃ（ｊ）をデータ列ｄ（ｊ）に対
して相対的にシフトした場合の一致度を求める。そし
て、一致度（相関度）の高いシフト数を求め、受光部１
８０、１８１上に形成される被写体像の相対的な位置関
係と、受光部２８０、２８１上に形成される被写体像の
相対的な位置関係とを検出し、それらに基づいて撮影光
学系３の焦点調節状態を示すデフォーカス量ｄを求め
る。数式３は相関演算の例である。

【数３】ｆ（Ｌ）＝Σ｜ａ（ｉ＋Ｌ）−ｂ（ｉ）｜ 数式３において、Ｌはシフト数、ｆ（Ｌ）がシフト数Ｌ
における相関度を示し、この値が小さいほど相関が高い
ことを表す。

【００３３】ＣＰＵ３０６は、算出されたデフォーカス
量ｄに基づいて半導体基板８０上に形成された表示駆動
回路３１４を制御し、イメージセンサーデバイス８の外
部にあるディスプレイ１４に焦点調節状態を表示する。
また、ＣＰＵ３０６は、半導体基板８０上に形成された
通信回路３０８を介してレンズ鏡筒２に内蔵されたマイ
クロコンピュータ４０８と通信を行い、撮影光学系３の
駆動に必要なレンズ情報を入力し、この情報とデフォー
カス量ｄとに基づいて合焦のために必要なレンズ駆動量
（レンズ駆動量を検出するためのエンコーダー４１４の
パルス数で表わす）を計算する。さらに、ＣＰＵ３０６
は、半導体基板８０上に形成された入出力回路３１５を
介してカメラボディ１のＳＷ類４１５（レリーズボタ
ン、オートフォーカス／マニュアルフォーカスモードの
切り換えボタン、調整モード／焦点検出モードの切り換
えボタンなど）の設定情報を入力し、オートフォーカス
が可能な状態にある時は、半導体基板８０上に形成され
たカウンタ３１６にレンズ駆動量に相当するパルス数を
セットして、半導体基板８０上に形成されたモーター駆
動回路３１３へ合焦方向へのモーター駆動指令と速度指
令を出力する。モーター駆動回路３１３は、ＣＰＵ３０
６からの駆動指令と速度指令にしたがってモーター１３
へ駆動信号を出力する。

【００３４】エンコーダー４１４はモーター１３と連動
して回転し、エンコーダー４１４はモーター１３の所定
の回転量ごとに１個のパルス信号を発生し、このパルス
信号によりカウンタ３１６がデクリメントされる。カウ
ンタ３１６のカウント値はモーター１３の回転とともに
デクリメントされていき、その内容が０になった時点で
ＣＰＵ３０６に割り込みがかかる。ＣＰＵ３０６は割り
込み処理ルーチンを実行してモーター駆動回路３１３へ
停止指令を出力し、モーター駆動回路３１３はこの停止
指令にしたがってモーター１３へ停止信号を出力してモ
ーター１３を停止させる。これにより、算出されたレン
ズ駆動量だけ撮影光学系３が駆動されて合焦状態が達成
される。

【００３５】図９および図１０はＣＰＵ３０６の制御プ
ログラムを示すフローチャートである。ステップＳ１０
０で、カメラの不図示の電源スイッチが投入されるとス
テップＳ１０１へ進み、入出力回路３１５を介して調整
モード／焦点検出モードの設定情報を入力し、調整モー
ドが設定されているか否かを判別する。調整モードが設
定されていれば図１１のステップＳ２００へ進み、焦点
検出モードが設定されている場合はステップ１０２へ進
む。ステップＳ１０２では、受光部１８０、１８１（以
下、第１センサーと呼ぶ）と受光部２８０、２８１（以
下、第２センサーと呼ぶ）の電荷蓄積時間を決定する。
電源投入直後は、第１センサーおよび第２センサーの電
荷蓄積時間Ｔ１ｎ、Ｔ２ｎには固定値が設定される。一
方、電源投入直後でない時は、前回の電荷蓄積時間Ｔ１
ｘ、Ｔ２ｘと、前回の補正後の被写体像データの最大値
ＡＢｐｘ、ＣＤｐｘと、所定値Ｐ１、Ｐ２（ただし、Ｐ
２＜Ｐ１）およびＨとに基づいて第１センサーおよび第
２センサーの電荷蓄積時間Ｔ１ｎ、Ｔ２ｎが数式４によ
り決定される。なお、ＡＢｐｘは前回の補正後のデータ
ａ（ｉ）、ｂ（ｉ）の最大値、ＣＤｐｘは前回の補正後
のデータｃ（ｊ）、ｄ（ｊ）の最大値である。

【数４】 ＡＢｐｘ≧Ｐ２の場合 Ｔ１ｎ＝Ｔ１ｘ／Ｈ ； ＣＤｐｘ≧Ｐ２の場合 Ｔ２ｎ＝Ｔ２ｘ／Ｈ ； ＡＢｐｘ＜Ｐ２の場合 Ｔ１ｎ＝Ｐ１・Ｔ１ｘ／ＡＢｐ
ｘ ； ＣＤｐｘ＜Ｐ２の場合 Ｔ２ｎ＝Ｐ１・Ｔ２ｘ／ＣＤｐ
ｘ

【００３６】ステップＳ１０３で、第１センサーおよび
第２センサーの電荷蓄積開始指令を制御回路３００へ出
力し、続くステップＳ１０４で、第１センサーの電荷蓄
積時間Ｔ１ｎを第１タイマーにセットしてスタートさ
せ、第２センサーの電荷蓄積時間Ｔ２ｎを第２タイマー
にセットしてスタートさせる。ステップＳ１０５におい
て、第１センサーおよび第２センサーの電荷蓄積が終了
し、ＡＤコンバーター３０２Ａ、３０２ＢによるＡＤ変
換が終了し、ＲＡＭ３０３に被写体像データＡ（ｉ）、
Ｂ（ｉ）、Ｃ（ｊ）、Ｄ（ｊ）が格納されるまで待機
し、以上の処理が終了したらステップＳ１０６へ進む。
ステップＳ１０６では、ＥＥＰＲＯＭ３０４に格納され
た補正データＨＡ（ｉ）、ＨＢ（ｉ）、ＨＣ（ｊ）、Ｈ
Ｄ（ｊ）に基づいて数式２により被写体像データＡ
（ｉ）、Ｂ（ｉ）、Ｃ（ｊ）、Ｄ（ｊ）を補正し、補正
被写体データａ（ｉ）、ｂ（ｉ）、ｃ（ｊ）、ｄ（ｊ）
を算出する。ステップＳ１０７では、補正後の第１セン
サーの被写体データａ（ｉ）、ｂ（ｉ）に基づいて数式
３により焦点検出演算を行い、デフォーカス量ｄ１を算
出する。ステップＳ１０８では、補正後の第２センサー
の被写体データｃ（ｉ）、ｄ（ｉ）に基づいて数式３に
より焦点検出演算を行い、デフォーカス量ｄ２を算出す
る。

【００３７】ステップＳ１０９において、算出されたデ
フォーカス量ｄ１とｄ２の内、より至近の被写体に対応
するデフォーカス量を選択し、最終的なデフォーカス量
ｄとするとともに、表示駆動回路３１４を制御してディ
スプレイ１４に最終的なデフォーカス量ｄを表示する。
ステップＳ１１０では、通信回路３０８を介してレンズ
情報（レンズデータ）を入力し、このレンズ情報とデフ
ォーカス量ｄとに基づいてレンズ駆動量を決定し、この
レンズ駆動量をカウンタ３１６にセットする。ステップ
Ｓ１１１で、モーター駆動回路３１３へ合焦方向へモー
ター１３を駆動する指令を出力し、続くステップＳ１１
２で、モーター１３が停止するまで待機し、モーター１
３が停止したらステップＳ１０１へ戻って上記処理を繰
り返す。なお、ステップＳ１１０でデフォーカス量ｄが
所定値以内の場合は、ステップＳ１１１とＳ１１２をス
キップしてステップＳ１０１へ戻る。

【００３８】図１１は、ＣＰＵ３０６の調整モード時の
制御プログラムを示すフローチャートである。上述した
ように、調整モードでは被写界全体が一様の輝度（所定
値）の模擬被写体を用いて調整を行う。ステップＳ２０
０で調整モードを開始してステップＳ２０１へ進み、第
１センサーおよび第２センサーの電荷蓄積時間を決定す
る。すなわち、第１センサーおよび第２センサーの電荷
蓄積時間Ｔ１ｎ、Ｔ２ｎには、所定の輝度の被写体に対
して被写体像データが適切な値となるような固定値が与
えられる。ステップＳ２０２で、第１センサーおよび第
２センサーの電荷蓄積開始指令を制御回路３００へ出力
し、続くステップＳ２０３で、第１センサーの電荷蓄積
時間Ｔ１ｎを第１タイマーにセットしてスタートさせ、
第２センサーの電荷蓄積時間Ｔ２ｎを第２タイマーにセ
ットしてスタートさせる。ステップＳ２０４では、第１
センサーおよび第２センサーの電荷蓄積が終了し、ＡＤ
コンバーター３０２Ａ、３０２ＢによるＡＤ変換が終了
し、ＲＡＭ３０３に被写体像データＫＡ（ｉ）、ＫＢ
（ｉ）、ＫＣ（ｊ）、ＫＤ（ｊ）が格納されるまで待機
し、以上の処理が終了したらステップＳ２０５へ進む。
ステップＳ２０５では、数式１に基づいて補正データＨ
Ａ（ｉ）、ＨＢ（ｉ）、ＨＣ（ｊ）、ＨＤ（ｊ）を計算
する。次に、ステップ２０６では、ＥＥＰＲＯＭ３０４
へ計算された補正データＨＡ（ｉ）、ＨＢ（ｉ）、ＨＣ
（ｊ）、ＨＤ（ｊ）を格納する。ステップＳ２０７では
動作を停止する。

【００３９】図１２は第１タイマーのカウントアップ時
の割り込み処理ルーチンを示す。ステップＳ３００で第
１タイマーのカウントアップ割り込みがかかるとステッ
プＳ３０１へ進み、第１センサーの電荷蓄積終了の指令
を制御回路３００へ出力し、続くステップＳ３０２でリ
ターンする。

【００４０】図１３は第２タイマーのカウントアップ時
の割り込み処理ルーチンを示す。ステップＳ４００で第
２タイマーのカウントアップ割り込みがかかるとステッ
プＳ４０１へ進み、第２センサーの電荷蓄積終了の指令
を制御回路３００へ出力し、続くステップＳ４０２でリ
ターンする。

【００４１】図１４は、カウンター３１６のカウント内
容が０になった場合の割り込み処理ルーチンを示す。ス
テップＳ５００でカウンター割り込みがかかるとステッ
プＳ５０１へ進み、モーター駆動回路３１３に対してモ
ーター停止指令を出し、ステップＳ５０２でリターンす
る。

【００４２】上述した第１の実施例では、イメージセン
サーデバイス８のパッケージ９０にセラミックパッケー
ジを用いた例を説明したが、透明樹脂によるクリアーモ
ールドパッケージを用いてもよい。

【００４３】また、上述した第１の実施例では、イメー
ジセンサーデバイス８の受光部に電荷蓄積型ＣＣＤを用
いた例を説明したが、ＭＯＳ型のイメージセンサーを用
いてもよい。

【００４４】上述した第１の実施例では、本発明のイメ
ージセンサーデバイスをカメラの焦点検出装置に適用し
た例を説明したが、測光装置や他の装置にも適用するこ
とができる。なお、測光装置に適用する場合には、受光
部をシリコンフォトダイオードのような電流発生型の受
光部とし、発生電流を電圧に変換した後にＡＤ変換す
る。

【００４５】上述した第１の実施例では、イメージセン
サーデバイスに、ＡＤ変換したデジタルデータをデジタ
ル処理するデジタル処理回路（ＣＰＵ）を内蔵した例を
示したが、イメージセンサーデバイスに通信回路だけを
内蔵し、この通信回路を介してデジタルデータを外部に
送信し、外部の別デバイスでデジタル処理を行うように
してもよい。この場合は、相互の信号ラインを少なくす
るためにシリアル通信方式を使用するほうが有利であ
る。

【００４６】上述した第１の実施例では、複数の画素を
１次元に配列した受光部のイメージセンサーデバイスを
例に上げて説明したが、イメージセンサーデバイスの受
光部はエリアセンサーのような複数の画素を２次元に配
列した受光部としてもよい。

【００４７】−第２の実施例− 焦点検出光学系とイメージセンサデバイスの構成を上述
した第１の実施例と異なる構成とした第２の実施例を説
明する。なお、焦点検出光学系およびイメージセンサー
デバイス以外の回路および機器は第１の実施例の回路お
よび機器と同様であり、説明を省略する。図１５は、第
２の実施例の焦点検出光学系７Ａ、イメージセンサデバ
イス８Ａおよびハウジング９Ａの構成を示す。焦点検出
光学系７Ａは、長方形状の開口部７０Ａを有する視野マ
スク７１Ａと、コンデンサーレンズ７２Ａと、一対の絞
り開口部１７３Ａ、１７４Ａを有する絞りマスク７５Ａ
と、再結像レンズ１７６Ａをプラスチック光学材料で一
体成形した再結像レンズモジュール７８Ａとを有する。

【００４８】図１６は、再結像レンズモジュール７８Ａ
をＳ方向から見た図であって、再結像レンズ１７６Ａの
後面は手前側と奥側の半分ずつ互いに傾斜方向が反対の
２つのプリズム１６６Ａと１６７Ａによって構成されて
いる。イメージセンサーデバイス８Ａは、電荷蓄積型Ｃ
ＣＤの一対の受光部１８０Ａと１８１Ａが形成された半
導体基板８０Ａと、この半導体基板８０Ａを収納するパ
ッケージ９０Ａ（セラミックパッケージ）とから構成さ
れる。ハウジング９Ａは焦点検出光学系７Ａを構成する
各種光学部材を保持するホルダーであり、このハウジン
グ９Ａにイメージセンサーデバイス８Ａが取り付けられ
る。

【００４９】このような構成において、一対の絞り開口
部１７３Ａ、１７４Ａは、コンデンサーレンズ７２Ａに
より撮影光学系３の射出瞳近傍の面３０の光軸に対して
対称な一対の領域１３１Ａ、１３２Ａに投影されてお
り、この領域を通る光束は視野マスク７１Ａ付近でまず
一次像を形成する。視野マスク７１Ａの開口部７０Ａに
形成された一次像はコンデンサーレンズ７２Ａ、一対の
絞り開口部１７３Ａ、１７４Ａを通り、再結像レンズ１
７６Ａおよび一対のプリズム１６６Ａ、１６７Ａによっ
てイメージセンサーデバイス８Ａの受光部１８０Ａ、１
８１Ａ上に一対の二次像として形成される。これら一対
の二次像の相対的位置関係は撮影光学系３の焦点調節状
態に応じて変化する。したがって、受光部１８０Ａ、１
８１Ａ上の一対の二次像を光電変換して得られる電気的
な被写体像信号を処理することによって一対の二次像の
相対的位置関係を求め、それに基づいて撮影光学系３の
焦点調節状態を示すデフォーカス量ｄを求める。

【００５０】上述した第１の実施例では一対の被写体像
が並列して形成されるので、比較的長い領域で焦点検出
を行う場合に受光部１８０、１８１の干渉の問題があ
る。一方、この第２の実施例の焦点検出光学系７Ａで
は、一対の被写体像が上下に分割されているので受光部
１８０Ａ、１８１Ａの干渉の問題がなく、比較的長い領
域で焦点検出を行うことが可能になる。

【００５１】図１７は、イメージセンサーデバイス８Ａ
の半導体基板８０Ａ上の受光部および各種処理回路の配
置を示す。受光部１８０Ａ、１８１Ａは、それぞれ光電
変換用フォトダイオードと光電変換により発生した電荷
を蓄積する電荷蓄積部とから成る複数の画素を所定のピ
ッチで１次元に配列したものである。また、受光部１８
０Ａ、１８１Ａは画素の配列方向が平行となるように半
導体基板８０Ａ上に配置される。つまり、受光部１８０
Ａ、１８１Ａはそれぞれ半導体基板８０Ａの上縁、下縁
領域に配置される。受光部１８０Ａ、１８１Ａに形成さ
れる被写体像の相対的な位置関係は、撮影光学系３の焦
点調節状態に応じて変化する。

【００５２】受光部１８０Ａ、１８１Ａで生成した電荷
はＣＣＤシフトレジスタ１８２Ａ、１８２Ｂにより順次
電荷電圧変換器１８３Ａ、１８３Ｂへ転送され、被写体
像の光強度分布を電圧で表わすアナログ信号に変換され
る。制御回路３００Ａ、アナログ処理回路３０１Ｃ、Ａ
Ｄコンバーター３０２Ｃ、ＲＡＭ３０３Ａ、ＥＥＰＲＯ
Ｍ３０４Ａ、ＲＯＭ３０５Ａ、ＣＰＵ３０６Ａ、タイマ
ー３０７Ａ、通信回路３０８Ａ、クロック回路３０９
Ａ、電源回路３１０Ａ、ボンディング部３１１Ａは上述
した第１の実施例と同様であり、説明を省略する。

【００５３】受光部１８０Ａ、１８１Ａの半導体基板８
０Ａ上の配置は、焦点検出光学系７Ａの構成によって決
定される。また、ＣＣＤシフトレジスタ１８２Ａ、１８
２Ｂは受光部１８０Ａ、１８１Ａに沿って平行に配置さ
れる。また、ボンディング部３１１Ａは半導体基板８０
Ａの縁に形成される。半導体基板８０Ａのコストを下げ
るために、半導体基板８０Ａは受光部１８０Ａ、１８１
ＡとＣＣＤシフトレジスタ１８２Ａとボンディング部３
１１Ａとが収納可能な最小の長方形に形成し、半導体基
板面積はこれら以外の回路を納めるために大きくならな
いようにしている。したがって、受光部、ＣＣＤシフト
レジスタおよびボンディング部以外の回路は半導体基板
８０Ａ上の受光部、ＣＣＤシフトレジスタおよびボンデ
ィング部の隙間に配置される。制御回路３００Ａ、アナ
ログ処理回路３０１Ｃ、ＡＤコンバーター３０２Ｃ、Ｒ
ＡＭ３０３Ａ、ＥＥＰＲＯＭ３０４Ａ、ＲＯＭ３０５
Ａ、ＣＰＵ３０６Ａ、タイマー３０７Ａ、通信回路３０
８Ａ、クロック回路３０９Ａ、電源回路３１０Ａは受光
部１８０Ａ、１８１Ａにより２方向を囲まれ、さらにと
ボンディング部３１１Ａと半導体基板８０Ａの縁に囲ま
れた空間（図１７において半導体基板８０Ａの中央）に
形成される。

【００５４】以上の実施例の構成において、受光部１８
０、１８０Ａ、１８１、１８１Ａ、２８０、２８１がイ
メージセンサーの受光部を、ＡＤコンバーター３０２、
３０２Ａ、３０２Ｂ、３０２ＣがＡＤ変換回路を、ＲＡ
Ｍ３０３、３０３ＡがＲＡＭを、ＲＯＭ３０５、３０５
ＡがＲＯＭを、ＣＰＵ３０６、３０６ＡがＣＰＵを、タ
イマー３０７、３０７Ａがタイマーを、制御回路３０
０、３００Ａがセンサー制御回路をそれぞれ構成する。

【００５５】

【発明の効果】以上説明したように本発明によれば、イ
メージセンサーとその出力信号を処理するための各種回
路を単一の半導体基板上に形成したので、 （１）イメージセンサーの出力信号に混入するノイズを
低減でき、ノイズによる外乱の影響を軽減できる。 （２）複数の半導体基板上にイメージセンサーとその出
力信号処理回路を形成していた従来のイメージセンサー
デバイスに比し、信号ラインとその設置スペースを削減
でき、コストダウンが図れる。 （３）パッケージが１つになって設置スペースが減少
し、装置の小型化が図れる。 さらに、半導体基板上に複数の受光部を配置し、これら
の受光部以外の場所に出力信号を処理するための各種回
路を形成したので、 （４）半導体基板の有効利用が図られ、従来の複数の半
導体基板のイメージセンサーデバイスに比べ、基板の総
面積を小さくでき、コストを低減できる。

【図面の簡単な説明】

【図１】第１の実施例のイメージセンサーデバイスを用
いたカメラの断面図。

【図２】第１の実施例の焦点検出光学系とイメージセン
サーデバイスとハウジングの構成を示す斜視図。

【図３】第１の実施例のイメージセンサーデバイスの取
り付け部分を示すハウジングの部分断面図。

【図４】第１の実施例の半導体基板上の受光部と各種処
理回路の配置を示す図。

【図５】第１の実施例の半導体基板上における光のあた
る部分を示す図。

【図６】第１の実施例の全体構成を示す機能ブロック
図。

【図７】アナログ電圧信号の波形を示すタイムチャー
ト。

【図８】アナログ電圧信号のＡＤ変換動作の説明図。

【図９】第１の実施例のマイクロコンピューターの制御
プログラムを示すフローチャート。

【図１０】図９に続く、第１の実施例のマイクロコンピ
ューターの制御プログラムを示すフローチャート。

【図１１】第１の実施例のマイクロコンピューターの調
整モード時の制御プログラムを示すフローチャート。

【図１２】第１タイマー割り込みルーチンを示すフロー
チャート。

【図１３】第２タイマー割り込みルーチンを示すフロー
チャート。

【図１４】カウンター割り込みルーチンを示すフローチ
ャート。

【図１５】第２の実施例の焦点検出光学系、イメージセ
ンサーデバイスおよびハウジングの構成を示す斜視図。

【図１６】第２の実施例の再結像モジュールを図１５の
Ｓ方向から見た図。

【図１７】第２の実施例の半導体基板上の受光部および
各種処理回路の配置を示す図。

【符号の説明】

１ カメラボディ ２ レンズ鏡筒 ３ 撮影光学系 ４ メインミラー ５ サブミラー ６ ファインダー ７、７Ａ 焦点検出光学系 ８、８Ａ イメージセンサーデバイス ９、９Ａ ハウジング １０ ＡＦモジュール １１ ボディ底面 １２ 予定焦点面 １３ モーター １４ ディスプレイ ７８、７８Ａ 再結像レンズモジュール ８０、８０Ａ 半導体基板 ９０、９０Ａ パッケージ ９１ カバーガラス ９２ 壁部 １６６Ａ、１６７Ａ プリズム １８０、１８０Ａ、１８１、１８１Ａ、２８０、２８１
受光部 １８２、１８２Ａ、２８２、２８２Ａ ＣＣＤシフトレ
ジスタ １８３、１８３Ａ、２８３、２８３Ａ 電荷電圧変換器 ３００、３００Ａ 制御回路 ３０１、３０１Ａ、３０１Ｂ、３０１Ｃ アナログ処理
回路 ３０２、３０２Ａ、３０２Ｂ、３０２Ｃ ＡＤコンバー
ター ３０３、３０３Ａ ＲＡＭ ３０４、３０４Ａ ＥＥＰＲＯＭ ３０５、３０５Ａ ＲＯＭ ３０６、３０６Ａ ＣＰＵ ３０７、３０７Ａ タイマー ３０８、３０８Ａ 通信回路 ３０９、３０９Ａ クロック回路 ３１０、３１０Ａ 電源回路 ３１１、３１１Ａ ボンディング部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０３Ｂ 13/36 7/099 Ｈ０４Ｎ 1/028 Ｚ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 イメージセンサーと、 このイメージセンサーから出力されるアナログ信号をデ
   ジタルデータに変換するＡＤ変換回路と、 このＡＤ変換回路により変換されたデジタルデータを記
   憶するＲＡＭと、 前記デジタルデータを処理するためのデータ処理プログ
   ラムを格納するＲＯＭと、 前記データ処理プログラムを実行して前記デジタルデー
   タを処理するＣＰＵとを単一の半導体基板上に形成する
   ことを特徴とするイメージセンサーデバイス。
2. 【請求項２】 請求項１に記載のイメージセンサーデバ
   イスにおいて、 前記イメージセンサーを電荷蓄積型とし、 前記イメージセンサーの電荷蓄積動作を制御するための
   制御信号を発生するセンサー制御回路と、時間計測のた
   めのタイマーとを前記半導体基板上に形成するととも
   に、前記ＲＯＭに前記イメージセンサーの電荷蓄積時間
   を算出するセンサー制御プログラムを格納し、 前記ＣＰＵは、前記センサー制御プログラムを実行して
   算出した電荷蓄積時間を前記タイマーにより計測し、前
   記センサー制御回路に前記イメージセンサーの電荷蓄積
   開始タイミングと電荷蓄積終了タイミングを指示するこ
   とを特徴とするイメージセンサーデバイス。
3. 【請求項３】 請求項１に記載のイメージセンサーデバ
   イスにおいて、 前記デジタルデータを補正するための補正データを記憶
   する電気的書き込みおよび消去可能なＥＥＰＲＯＭを前
   記半導体基板上に形成するとともに、前記補正データを
   前記ＥＥＰＲＯＭから読み出してこの補正データにより
   前記ＲＡＭに記憶されたデジタルデータを補正するデー
   タ補正プログラムを前記ＲＯＭに格納し、 前記ＣＰＵは前記データ補正プログラムを実行して前記
   補正データにより前記デジタルデータを補正することを
   特徴とするイメージセンサーデバイス。
4. 【請求項４】 請求項３に記載のイメージセンサーデバ
   イスにおいて、 前記ＲＡＭに記憶されたデジタルデータに基づいて補正
   データを算出して前記ＥＥＰＲＯＭに格納する補正デー
   タ作成プログラムを前記ＲＯＭに格納し、 前記ＣＰＵは、前記補正データ作成プログラムを実行し
   て前記デジタルデータに基づいて補正データを算出し、
   この補正データを前記ＥＥＰＲＯＭに記憶することを特
   徴とするイメージセンサーデバイス。
5. 【請求項５】 請求項１に記載のイメージセンサーデバ
   イスにおいて、 前記イメージセンサーは複数の画素を１次元に配列した
   ２個の受光部を有し、それらの受光部を画素の配列方向
   が平行となるように前記半導体基板上に配置し、前記２
   個の受光部の間に前記ＡＤ変換回路、前記ＲＡＭ、前記
   ＲＯＭおよび前記ＣＰＵを形成することを特徴とするイ
   メージセンサーデバイス。
6. 【請求項６】 請求項１に記載のイメージセンサーデバ
   イスにおいて、 前記イメージセンサーはそれぞれ独立に電荷蓄積開始と
   終了を制御可能な複数の電荷蓄積型受光部を有し、 それらの各受光部の電荷蓄積動作を独立に制御するため
   の動作信号を発生するセンサー制御回路を前記半導体基
   板上に形成することを特徴とするイメージセンサーデバ
   イス。
7. 【請求項７】 請求項６に記載のイメージセンサーデバ
   イスにおいて、 前記ＡＤ変換回路は前記複数の受光部のそれぞれに対応
   する複数のＡＤ変換部を有し、前記各受光部から出力さ
   れるアナログ信号をそれぞれ別々の前記ＡＤ変換部によ
   りデジタルデータに変換することを特徴とするイメージ
   センサーデバイス。
8. 【請求項８】 請求項６に記載のイメージセンサーデバ
   イスにおいて、 前記各受光部は１次元に配列された複数の画素から成
   り、それらの受光部を画素の配列方向が異なるように前
   記半導体基板上に配置するとともに、それらの受光部に
   少なくとも２方向を囲まれた前記半導体基板上に前記Ａ
   Ｄ変換回路、前記ＲＡＭ、前記ＲＯＭ、前記ＣＰＵおよ
   び前記センサー制御回路を形成することを特徴とするイ
   メージセンサーデバイス。