JP2006101191A - 撮像装置及び撮像方法及び同撮像装置を用いたカメラ、個人認証システム、電子機器 - Google Patents

撮像装置及び撮像方法及び同撮像装置を用いたカメラ、個人認証システム、電子機器 Download PDF

Info

Publication number
JP2006101191A
JP2006101191A JP2004284781A JP2004284781A JP2006101191A JP 2006101191 A JP2006101191 A JP 2006101191A JP 2004284781 A JP2004284781 A JP 2004284781A JP 2004284781 A JP2004284781 A JP 2004284781A JP 2006101191 A JP2006101191 A JP 2006101191A
Authority
JP
Japan
Prior art keywords
clock
imaging
unit
output
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004284781A
Other languages
English (en)
Inventor
Kazumichi Morita
一路 森田
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, キヤノン株式会社 filed Critical Canon Inc
Priority to JP2004284781A priority Critical patent/JP2006101191A/ja
Publication of JP2006101191A publication Critical patent/JP2006101191A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 出力部にパラレル出力形式であるパラレル出力部とシリアル出力形式であるシリアル出力部とを共に実装してCPU選択の自由度を高め、かつメモリを排除して回路規模の削減と消費電力の低減をすることを課題とする。
【解決手段】 光電変換によりアナログ画像信号を生成するための撮像手段(12)と、生成されたアナログ画像信号をデジタル画像信号に変換するためのA/D変換手段(13)と、変換されたデジタル画像信号をパラレル出力するためのパラレル出力手段(14A)と、変換されたデジタル画像信号をシリアル出力するためのシリアル出力手段(14B)とを有する撮像装置が提供される。
【選択図】 図1

Description

本発明は、画像信号の撮像技術に関する。
従来の固体撮像装置は、撮像部、該撮像部からのアナログ画像信号をデジタル画像信号に変換するA/D変換部、該A/D変換部からのデジタル画像信号をCPUへ出力する出力部、該撮像部と該A/D変換部と該出力部を駆動するタイミング発生回路部から構成されている。
図2は、従来の固体撮像装置の概略構成を示したものである。この固体撮像装置21では、タイミング発生回路部15はCPU10の出力する第1クロックS1により撮像部タイミング信号S5とA/D変換部タイミング信号S6を生成する。よって撮像部タイミング信号S5とA/D変換部タイミング信号S6は第1クロックS1に同期する。
撮像部12は撮像部タイミング信号S5、A/D変換部13はA/D変換部タイミング信号S6、出力部14は第1クロックS1により駆動する。よって撮像部12、A/D変換部13、出力部14は第1クロックS1に同期してアナログ画像信号S2とデジタル画像信号S3と出力画像信号S4を出力する。CPU10は第1クロックS1に同期して出力画像信号S4をラッチし、誤り無く固体撮像装置21からの画像信号を取得できる。
また、下記の特許文献1には、データ転送クロックに同期して撮像部及びAD部が駆動される撮像システムが開示されている。そのCPUは、直接、画像信号をラッチし、蓄積開始及び画像信号出力開始はCPUが同期信号によって指示する。
特開平11−75122号公報
上述した図2の固体撮像装置21には次のような課題がある。固体撮像装置21の出力部14の出力形式が単一のため、CPU10の入力部の形式が異なる場合、そのCPU10は固体撮像装置21の出力画像信号を取得できない。よってCPU10の選択には固体撮像装置21の出力部14の出力形式と等しい入力部の形式を実装したCPU10に限定されるため、CPU選択の自由度が低いという第1の課題がある。
また、固体撮像装置21の出力部14の出力形式がシリアル出力である場合、該A/D変換部13の出力するデジタル画像信号と該出力部14の出力する出力画像信号とは信号転送レートが異なる為、FIFO等のメモリをA/D変換部13と出力部14の間に実装し、デジタル画像信号を保持する必要がある。メモリを実装するため、回路規模の増大と消費電力の増大という第2の課題がある。
本発明は上記従来の課題に対してなされたものであり、固体撮像装置の出力部にパラレル出力形式であるパラレル出力部とシリアル出力形式であるシリアル出力部とを共に実装してCPU選択の自由度を高め、かつメモリを排除して回路規模の削減と消費電力の低減をすることを目的とする。
本発明の撮像装置は、光電変換によりアナログ画像信号を生成するための撮像手段と、前記生成されたアナログ画像信号をデジタル画像信号に変換するためのA/D変換手段と、前記変換されたデジタル画像信号をパラレル出力するためのパラレル出力手段と、前記変換されたデジタル画像信号をシリアル出力するためのシリアル出力手段とを有することを特徴とする。
また、本発明の撮像方法は、光電変換によりアナログ画像信号を生成する撮像ステップと、前記生成されたアナログ画像信号をデジタル画像信号に変換するA/D変換ステップと、前記変換されたデジタル画像信号をパラレル出力又はシリアル出力で選択的に出力する出力ステップとを有することを特徴とする。
また、本発明の撮像方法は、光電変換によりアナログ画像信号を生成する撮像ステップと、前記生成されたアナログ画像信号をデジタル画像信号に変換するA/D変換ステップと、前記変換されたデジタル画像信号をパラレル出力及びシリアル出力で同時に出力する出力ステップとを有することを特徴とする。
また、本発明のカメラは、上記の撮像装置と、光学像を前記撮像手段に結像させるためのレンズと、前記レンズを通る光量を可変するための絞りとを有することを特徴とする。
また、本発明の個人認証システムは、上記の撮像装置を指紋入力装置として用いたことを特徴とする。
また、本発明の電子機器は、上記の個人認証システムを用いたことを特徴とする。
デジタル画像信号の出力形式にパラレル出力とシリアル出力を実装するため、撮像装置に接続するCPUの選択の自由度を向上させることができる。また、シリアル出力時には撮像手段、A/D変換手段及びシリアル出力手段のクロックを調整することにより、メモリが不要になり、回路規模削減と消費電力の低減を図ることができる。
以下、本発明の実施の形態を図面を参照して説明する。
(第1の実施形態)
図1及び図3は、本発明の第1の実施形態である固体撮像装置及びCPUを示す。図1及び図3の固体撮像装置11の構成は同じであり、その動作が異なる。図1はCPU10を固体撮像装置11のパラレルポートに接続してパラレル通信する場合を示し、図3はCPU10を固体撮像装置11のシリアルポートに接続してシリアル通信する場合を示す。
CPU10は、出力切替信号S1Bを固体撮像装置11に出力する。出力切替信号S1Bは、図1ではパラレル出力するためのパラレル出力切替信号となり、図3ではシリアル出力するためのシリアル出力切替信号となる。セレクタは、入力端子0及び入力端子1を有し、出力切替信号S1Bに応じて出力を切り替える。図1の場合、出力切替信号S1Bがパラレル出力切替信号であるので、入力端子0に入力される信号が出力端子から出力される。図3の場合、出力切替信号S1Bがシリアル出力切替信号であるので、入力端子1に入力される信号が出力端子から出力される。
図1は、本発明の第1の実施形態である固体撮像装置の最も簡単な構成にパラレル入力を実装したCPUを接続した図である。
撮像部12は、CCDでもCMOSセンサでもよく、光電変換によりアナログ画像信号を生成する。また、A/D変換部13は、撮像部12により生成されたアナログ画像信号をデジタル画像信号に変換する。A/D変換部13に画像処理部が付加されていてもよい。パラレル入力を実装したCPU10は、固体撮像装置11に第1クロックS1と出力切替信号S1Bを供給する。
固体撮像装置11では、タイミング発生回路15は出力切替信号S1Bによって撮像部タイミング発生回路部15AとA/D変換部タイミング発生回路部15Bに第1クロックS1を供給する。撮像部タイミング発生回路部15Aは撮像部タイミング信号(撮像クロック)S5を第1クロックS1に同期して出力し、撮像部12は第1クロックS1に同期している撮像部タイミング信号S5により駆動し、アナログ画像信号S2を第1クロックS1に同期して出力する。
同様にA/D変換部タイミング発生回路部15BはA/D変換部タイミング信号(A/D変換クロック)S6を第1クロックS1に同期して出力し、A/D変換部13は第1クロックS1に同期しているA/D変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第1クロックS1に同期して行う。
出力部14のパラレル出力部14Aは第1クロックS1により駆動し、デジタル画像信号S3のラッチとパラレル出力画像信号S4Aの出力を第1クロックS1に同期して行う。パラレル入力を実装したCPU10は第1クロックS1に同期して出力画像信号S4Aをラッチし、誤り無く固体撮像装置11からの画像信号を取得することが可能である。
なお、シリアル出力部14Bは第1クロックS1をマスクしてもよいし、シリアル出力画像信号S4Bをマスクしてもよい。
図3は、本発明の第1の実施形態である固体撮像装置の最も簡単な構成にシリアル入力を実装したCPUを接続した図である。
撮像部12はCCDでもCMOSセンサでもよい。また、A/D変換部13に画像処理部が付加されていてもよい。シリアル入力を実装したCPU10は、固体撮像装置11に第2クロックS1Aと出力切替信号S1Bを供給する。
固体撮像装置11では、タイミング発生回路15は出力切替信号S1Bによって分周部15Cがn分周した第2クロックS1Aのn分周クロック(第2クロックS1Aより低周波数のクロック)を生成して撮像部タイミング発生回路部15AとA/D変換部タイミング発生回路部15Bに供給する。
撮像部タイミング発生回路部15Aは撮像部タイミング信号S5を第2クロックS1Aのn分周クロックに同期して出力する。撮像部12は、第2クロックS1Aのn分周クロックに同期している撮像部タイミング信号S5により駆動し、アナログ画像信号S2を第2クロックS1Aのn分周クロックに同期して出力する。
同様にA/D変換部タイミング発生回路部15BはA/D変換部タイミング信号S6を第2クロックS1Aのn分周クロックに同期して出力する。A/D変換部13は、第2クロックS1Aのn分周クロックに同期しているA/D変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第2クロックS1Aのn分周クロックに同期して行う。
出力部14のシリアル出力部14Bは第2クロックS1Aにより駆動し、デジタル画像信号S3のラッチとシリアル出力画像信号S4Bの出力を第2クロックS1Aに同期して1ビットずつ行う。シリアル入力を実装したCPU10は第2クロックS1Aに同期して出力画像信号S4Bを1ビットずつラッチし、誤り無く固体撮像装置11からの画像信号を取得する。
なお、分周部15Cの代わりにn−1クロックをマスクするゲーテッド部を用いて、第2クロックS1Aより低周波数のクロックを生成してもよい。パラレル出力部14Aは第2クロックS1Aをマスクしてもよいし、パラレル出力画像信号S4Aをマスクしてもよい。
以上のように、シリアル出力時に第2クロックのn分周クロックに同期させて撮像部のアナログ画像出力とA/D変換部のデジタル画像出力を行わせ、シリアル出力部が第2クロックによりデジタル画像信号をラッチするため、メモリを排除して回路規模削減と消費電力の低減が可能である。また、固体撮像装置の出力形式にパラレル出力とシリアル出力を実装するため、CPU選択の自由度の向上が可能である。
(第2の実施形態)
図4及び図5は、本発明の第2の実施形態である固体撮像装置及びCPUを示す。図4及び図5の固体撮像装置11の構成は同じであり、その動作が異なる。図4はCPU10を固体撮像装置11のパラレルポートに接続してパラレル通信する場合を示し、図5はCPU10を固体撮像装置11のシリアルポートに接続してシリアル通信する場合を示す。
CPU10は、出力切替信号S1Bを固体撮像装置11に出力する。出力切替信号S1Bは、図4ではパラレル出力するためのパラレル出力切替信号となり、図5ではシリアル出力するためのシリアル出力切替信号となる。セレクタは、入力端子0及び入力端子1を有し、出力切替信号S1Bに応じて出力を切り替える。図4の場合、出力切替信号S1Bがパラレル出力切替信号であるので、入力端子0に入力される信号が出力端子から出力される。図5の場合、出力切替信号S1Bがシリアル出力切替信号であるので、入力端子1に入力される信号が出力端子から出力される。
図4は、本発明の第2の実施形態である固体撮像装置の構成にパラレル入力を実装したCPUを接続した図である。
撮像部12はCCDでもCMOSセンサでもよい。また、A/D変換部13に画像処理部が付加されていてもよい。パラレル入力を実装したCPU10は、固体撮像装置11に第1クロックS1と出力切替信号S1Bを供給する。
固体撮像装置11では、タイミング発生回路15は出力切替信号S1Bによって撮像部蓄積タイミング発生回路部15Eと撮像部読出しタイミング発生回路部15FとA/D変換部タイミング発生回路部15Bに第1クロックS1を供給する。撮像部蓄積タイミング発生回路部15Eは撮像部蓄積タイミング信号S5Aを第1クロックS1に同期して出力する。同様に、撮像部読出しタイミング発生回路部15Fは撮像部読出しタイミング信号(撮像クロック)S5Bを第1クロックS1に同期して出力する。
撮像部12は光電変換された電荷の蓄積を第1クロックS1に同期している撮像部蓄積タイミング信号S5Aに同期して行い、蓄積時間は第1クロックS1のクロック長に比例する。また、撮像部12はアナログ画像信号S2の出力を第1クロックS1に同期している撮像部読出しタイミング信号S5Bにより行い、アナログ画像信号S2を第1クロックS1に同期して出力する。
同様にA/D変換部タイミング発生回路部15BはA/D変換部タイミング信号S6を第1クロックS1に同期して出力する。A/D変換部13は、第1クロックS1に同期しているA/D変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第1クロックS1に同期して行う。
出力部14のパラレル出力部14Aは第1クロックS1により駆動し、デジタル画像信号S3のラッチとパラレル出力画像信号S4Aの出力を第1クロックS1に同期して行う。パラレル入力を実装したCPU10は第1クロックS1に同期して出力画像信号S4Aをラッチし、誤り無く固体撮像装置11からの画像信号を取得することが可能である。
なお、シリアル出力部14Bは第1クロックS1をマスクしてもよいし、シリアル出力画像信号S4Bをマスクしてもよい。
図5は、本発明の第2の実施形態である固体撮像装置の構成にシリアル入力を実装したCPUを接続した図である。
撮像部12はCCDでもCMOSセンサでもよい。また、A/D変換部13に画像処理部が付加されていてもよい。シリアル入力を実装したCPU10は、固体撮像装置11に第1クロックS1と第2クロックS1Aと出力切替信号S1Bを供給する。
固体撮像装置11では、タイミング発生回路15は撮像部蓄積タイミング発生回路部15Eに第1クロックS1を供給する。また、出力切替信号S1Bによって分周部15Cがn分周した第2クロックS1Aのn分周クロックを生成して撮像部読出しタイミング発生回路部15FとA/D変換部タイミング発生回路部15Bに供給する。
撮像部蓄積タイミング発生回路部15Eは撮像部蓄積タイミング信号S5Aを第1クロックS1に同期して出力する。撮像部読出しタイミング発生回路部15Fは撮像部読出しタイミング信号S5Bを第2クロックS1Aのn分周クロックに同期して出力する。
撮像部12は光電変換された電荷の蓄積を第1クロックS1に同期している撮像部蓄積タイミング信号(蓄積クロック)S5Aに同期して行い、蓄積時間は第1クロックS1のクロック長に比例し、第2クロックS1Aとは独立に決定される。
また、撮像部12はアナログ画像信号S2の出力を第2クロックS1Aに同期している撮像部読出しタイミング信号S5Bにより行い、アナログ画像信号S2を第2クロックS1Aのn分周クロックに同期して出力する。
同様にA/D変換部タイミング発生回路部15BはA/D変換部タイミング信号S6を第2クロックS1Aのn分周クロックに同期して出力する。A/D変換部13は、第2クロックS1Aのn分周クロックに同期しているA/D変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第2クロックS1Aのn分周クロックに同期して行う。
出力部14のシリアル出力部14Bは第2クロックS1Aにより駆動し、デジタル画像信号S3のラッチとシリアル出力画像信号S4Bの出力を第2クロックS1Aに同期して1ビットずつ行う。シリアル入力を実装したCPU10は第2クロックS1Aに同期して出力画像信号S4Bを1ビットずつラッチし、誤り無く固体撮像装置11からの画像信号を取得する。
なお、分周部15Cの代わりにn−1クロックをマスクするゲーテッド部を用いてもよい。パラレル出力部14Aは第2クロックS1Aをマスクしてもよいし、パラレル出力画像信号S4Aをマスクしてもよい。
以上のように、シリアル出力時にシリアル出力は第2クロックに同期させて行い、撮像部の蓄積時間は第1クロックのクロック長で第2クロックと独立に決定することにより、画像信号出力レートにかかわらず蓄積時間を任意に決定することが可能である。
(第3の実施形態)
図6及び図7は、本発明の第3の実施形態である固体撮像装置及びCPUを示す。図6及び図7の固体撮像装置11の構成は同じであり、その動作が異なる。図6はCPU10を固体撮像装置11のパラレルポートに接続してパラレル通信する場合を示し、図7はCPU10を固体撮像装置11のシリアルポートに接続してシリアル通信する場合を示す。
CPU10は、出力切替信号S1Bを固体撮像装置11に出力する。出力切替信号S1Bは、図6ではパラレル出力するためのパラレル出力切替信号となり、図7ではシリアル出力するためのシリアル出力切替信号となる。セレクタは、入力端子0及び入力端子1を有し、出力切替信号S1Bに応じて出力を切り替える。図6の場合、出力切替信号S1Bがパラレル出力切替信号であるので、入力端子0に入力される信号が出力端子から出力される。図7の場合、出力切替信号S1Bがシリアル出力切替信号であるので、入力端子1に入力される信号が出力端子から出力される。
図6は、本発明の第3の実施形態である固体撮像装置の構成にパラレル入力を実装したCPUを接続した図である。
撮像部12はCCDでもCMOSセンサでもよい。また、A/D変換部13に画像処理部が付加されていてもよい。パラレル入力を実装したCPU10は、固体撮像装置11に第1クロックS1と出力切替信号S1Bと分周イネーブル信号S1Cを供給する。
固体撮像装置11では、タイミング発生回路15は撮像部蓄積タイミング発生回路部15Eに分周部15Dと分周イネーブル信号S1Cによって第1クロックS1或いは第1クロックS1をm分周したクロックを供給する。また、撮像部読出しタイミング発生回路部15FとA/D変換部タイミング発生回路部15Bに第1クロックS1を供給する。
撮像部蓄積タイミング発生回路部15Eは撮像部蓄積タイミング信号S5Aを第1クロックS1或いは第1クロックS1をm分周したクロックに同期して出力する。撮像部読出しタイミング発生回路部15Fは撮像部読出しタイミング信号S5Bを第1クロックS1に同期して出力する。
撮像部12は蓄積を第1クロックS1或いは第1クロックS1をm分周したクロックに同期している撮像部蓄積タイミング信号S5Aにより行い、蓄積時間は第1クロックS1或いは第1クロックS1をm分周したクロックのクロック長に比例する。
また、撮像部12はアナログ画像信号S2の出力を第1クロックS1に同期している撮像部読出しタイミング信号S5Bにより行い、アナログ画像信号S2を第1クロックS1に同期して出力する。
同様にA/D変換部タイミング発生回路部15BはA/D変換部タイミング信号S6を第1クロックS1に同期して出力する。A/D変換部13は、第1クロックS1に同期しているA/D変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第1クロックS1に同期して行う。
出力部14のパラレル出力部14Aは第1クロックS1により駆動し、デジタル画像信号S3のラッチとパラレル出力画像信号S4Aの出力を第1クロックS1に同期して行う。パラレル入力を実装したCPU10は第1クロックS1に同期して出力画像信号S4Aをラッチし、誤り無く固体撮像装置11からの画像信号を取得することが可能である。
なお、分周部15Dの代わりにm−1クロックをマスクするゲーテッド部を用いてもよく、分周部15Cの代わりにn−1クロックをマスクするゲーテッド部を用いてもよい。また、シリアル出力部14Bは第1クロックS1をマスクしてもよいし、シリアル出力画像信号S4Bをマスクしてもよい。
図7は、本発明の第3の実施形態である固体撮像装置の構成にシリアル入力を実装したCPUを接続した図である。
撮像部12はCCDでもCMOSセンサでもよい。また、A/D変換部13に画像処理部が付加されていてもよい。シリアル入力を実装したCPU10は、固体撮像装置11に第1クロックS1と第2クロックS1Aと出力切替信号S1Bと分周イネーブル信号S1Cを供給する。
固体撮像装置11では、タイミング発生回路15は撮像部蓄積タイミング発生回路部15Eに分周部15Dと分周イネーブル信号S1Cによって第1クロックS1或いは第1クロックS1をm分周したクロックを供給する。また、出力切替信号S1Bによって分周部15Cがn分周した第2クロックS1Aのn分周クロックを生成して撮像部読出しタイミング発生回路部15FとA/D変換部タイミング発生回路部15Bに供給する。
撮像部蓄積タイミング発生回路部15Eは撮像部蓄積タイミング信号S5Aを第1クロックS1或いは第1クロックS1をm分周したクロックに同期して出力する。撮像部読出しタイミング発生回路部15Fは撮像部読出しタイミング信号S5Bを第2クロックS1Aのn分周クロックに同期して出力する。
撮像部12は蓄積を第1クロックS1或いは第1クロックS1をm分周したクロックに同期している撮像部蓄積タイミング信号S5Aにより行い、蓄積時間は第1クロックS1或いは第1クロックS1をm分周したクロックのクロック長に比例し、第2クロックS1Aとは独立に決定される。
また、撮像部12はアナログ画像信号S2の出力を第2クロックS1Aに同期している撮像部読出しタイミング信号S5Bにより行い、アナログ画像信号S2を第2クロックS1Aのn分周クロックに同期して出力する。
同様にA/D変換部タイミング発生回路部15BはA/D変換部タイミング信号S6を第2クロックS1Aのn分周クロックに同期して出力する。A/D変換部13は、第2クロックS1Aのn分周クロックに同期しているA/D変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第2クロックS1Aのn分周クロックに同期して行う。
出力部14のシリアル出力部14Bは第2クロックS1Aにより駆動し、デジタル画像信号S3のラッチとシリアル出力画像信号S4Bの出力を第2クロックS1Aに同期して1ビットずつ行う。シリアル入力を実装したCPU10は第2クロックS1Aに同期して出力画像信号S4Bを1ビットずつラッチし、誤り無く固体撮像装置11からの画像信号を取得する。
なお、分周部15Dの代わりにm−1クロックをマスクするゲーテッド部を用いて第1クロックS1より低周波数のクロックを生成してもよく、分周部15Cの代わりにn−1クロックをマスクするゲーテッド部を用いて第2クロックS1Aより低周波数のクロックを生成してもよい。パラレル出力部14Aは第1クロックS1をマスクしてもよいし、パラレル出力画像信号S4Aをマスクしてもよい。
以上のように、パラレル出力時とシリアル出力時を問わず、撮像部の蓄積時間は第1クロック或いは第1クロックのm分周クロック或いはm−1の第1クロックをマスクしたクロックのクロック長で第2クロックと独立に決定することにより、画像信号出力レートにかかわらず蓄積時間を任意に決定することが可能である。
図8は、本発明の第3の実施形態である固体撮像装置の構成にシリアル入力とパラレル入力を実装したCPUを接続した図である。
シリアル入力とパラレル入力を実装したCPU10は、固体撮像装置11に第1クロックS1と第2クロックS1Aと出力切替信号S1Bと分周イネーブル信号S1Cを供給する。CPU10は出力切替信号S1Bによって任意に固体撮像装置11のパラレル出力部14Aによってパラレル出力画像信号S4Aの取得とシリアル出力部14Bによってパラレル出力画像信号S4Bの取得とを切替可能である。
以上のように、パラレル入力とシリアル入力を共に実装するCPUの場合、各入力に固体撮像装置以外の任意の装置を接続し、任意の装置の駆動中は出力切替信号により空いている入力側にて画像信号を取得でき、システム構成の自由度の向上が可能である。
以上のように、第1〜第3の実施形態に係る固体撮像装置は出力部にパラレル出力形式であるパラレル出力部とシリアル出力形式であるシリアル出力部とを共に実装し、出力切替信号によりパラレル出力とシリアル出力を選択的に切り替えて出力する。また、画像信号をパラレル出力及びシリアル出力で同時に出力してもよい。固体撮像装置は、半導体チップ上に構成される。
パラレル入力を実装するCPUは固体撮像装置に第1クロックと出力切替信号を供給する。固体撮像装置のタイミング発生回路部は撮像部に撮像部タイミング信号を、A/D変換部にA/D変換部タイミング信号を第1クロックに同期させて供給する。よって撮像部とA/D変換部は第1クロックに同期して駆動する。また、パラレル出力部は第1クロックにより駆動する。パラレル入力を実装するCPUは第1クロックにより出力画像信号をラッチし。誤りなく画像信号を取得することが可能となる。
また、シリアル入力を実装するCPUは固体撮像装置に第2クロックと出力切替信号を供給する。固体撮像装置のタイミング発生回路部は撮像部に撮像部タイミング信号を、A/D変換部にA/D変換部タイミング信号を第2クロックのm分周クロックに同期させて供給する。よって撮像部とA/D変換部は第2クロックのm分周クロックに同期して駆動する。また、パラレル出力部は第2クロックにより駆動し、A/D変換部の出力するデジタル画像信号をメモリを介さずに直接第2クロックによりラッチし、CPUにシリアル出力画像信号として1ビットずつ出力する。シリアル入力を実装するCPUは第2クロックにより出力画像信号をラッチし、誤りなく画像信号を取得することが可能となる。
第1〜第3の実施形態によれば、固体撮像装置の出力形式にパラレル出力とシリアル出力を実装するため、CPU選択の自由度の向上が可能である。また、シリアル出力時に第2クロックのn分周クロックに同期させて撮像部のアナログ画像出力とA/D変換部のデジタル画像出力を行わせ、シリアル出力部が第2クロックによりデジタル画像信号をラッチするため、メモリを排除して回路規模削減と消費電力の低減が可能である。
また、第2及び第3の実施形態によれば、シリアル出力時にシリアル出力は第2クロックに同期させて行い、撮像部の蓄積時間は第1クロックのクロック長で第2クロックと独立に決定することにより、画像信号出力レートにかかわらず蓄積時間を任意に決定することが可能である。
また、第3の実施形態によれば、パラレル出力時とシリアル出力時を問わず、撮像部の蓄積時間は第1クロック或いは第1クロックのm分周クロック或いはm−1の第1クロックをマスクしたクロックのクロック長で第2クロックと独立に決定することにより、画像信号出力レートにかかわらず蓄積時間を任意に決定することが可能である。
また、図8の実施形態によれば、パラレル入力とシリアル入力を共に実装するCPUの場合、各入力に固体撮像装置以外の任意の装置を接続し、任意の装置の駆動中は出力切替信号により空いている入力側にて画像信号を取得でき、システム構成の自由度の向上が可能である。
図9に基づいて、上記の第1〜第3の実施形態の固体撮像装置をスチルビデオカメラに適用した場合の一例について詳述する。図9は、スチルビデオカメラの構成例を示すブロック図である。バリア31、レンズ32、絞り33及び固体撮像素子34は図1等の撮像部12に対応し、A/D変換器36は図1等のA/D変換部13に対応し、タイミング発生部38は図1等のタイミング発生回路部15に対応し、全体制御・演算部39は図1等のCPU10に対応する。
図9において、31はレンズのプロテクトとメインスイッチを兼ねるバリア、32は被写体の光学像を固体撮像素子34に結像させるレンズ、33はレンズ32を通った光量を可変するための絞り、34はレンズ32で結像された被写体を画像信号として取り込むための固体撮像素子、35は固体撮像素子34より出力される撮像信号(画像信号)をアナログ信号処理する撮像信号処理回路、36は撮像信号処理回路35より出力される画像信号のアナログ−ディジタル変換を行うA/D変換器、37はA/D変換器36より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、38は固体撮像素子34、撮像信号処理回路35、A/D変換器36、信号処理部37に、各種タイミング信号を出力するタイミング発生部、39は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、40は画像データを一時的に記憶する為のメモリ部、11は記録媒体42に記録または読み出しを行うためのインターフェース部、42は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、43は外部コンピュータ等と通信する為のインターフェース部である。
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。バリア31がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にA/D変換器36などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御・演算部39は絞り33を開放にし、固体撮像素子34から出力された信号は撮像信号処理回路35を介してA/D変換器36で変換された後、信号処理部37に入力される。そのデータを基に露出の演算を全体制御・演算部39で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部39は絞りを制御する。
次に、固体撮像素子34から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部39で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子34から出力された画像信号は撮像信号処理回路35を介してA/D変換器36でアナログ信号からデジタル信号に変換され、信号処理部37を通り全体制御・演算部39によりメモリ部40に書き込まれる。その後、メモリ部40に蓄積されたデータは、全体制御・演算部39の制御により記録媒体制御インターフェース部41を通り半導体メモリ等の着脱可能な記録媒体42に記録される。また、外部インターフェース部43を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
次に、図10を参照して、上記の第1〜第3の実施形態の固体撮像装置を指紋入力装置100として用いた個人認証システムの適用例を説明する。撮像部101及び周辺回路部102が第1〜第3の実施形態の固体撮像装置に相当する。
図10に示す個人認証システムは、前述の撮像部101、周辺回路部102、LED103を有する指紋入力装置100と、この指紋入力装置100に接続される指紋照合装置110とを備える。指紋照合装置110は、周辺回路部102の通信制御部から出力される通信データを入力する入力インターフェース111と、この入力インターフェース111に接続される画像処理部(指紋照合手段)112と、この画像処理部112に接続される指紋画像データベース(指紋登録手段)113及び出力インターフェース114とを備える。出力インターフェース114は、使用やログイン等に際しセキュリティ確保等のため個人認証が必要とされる電子機器(ソフトウエアも含む)に接続される。
ここで、指紋画像データベース113には、指紋入力装置100により読み取られた個人認証すべき対象者(被検体)の指の指紋画像を対象者の識別情報として予め登録しておく。ここでの対象者は、一人でも複数人でも構わない。対象者の指紋画像は、対象者の個人認証情報として、初期設定時や対象者追加時などに予め指紋入力装置100から入力インターフェース111を介し入力される。
画像処理部112は、指紋入力装置100により読み取られた指の指紋画像を入力インターフェース110を介し入力し、指紋画像データベース113の登録画像と一致するか否かを既知の指紋照合用画像処理アルゴリズムを基に照合し、その照合結果(指紋一致又は不一致)を個人認証信号として出力インターフェース114を介して出力する。
なお、この例では、指紋入力装置100と指紋照合装置110を別デバイスで構成しているが、本発明はこれに限らず、必要に応じ指紋照合装置110の少なくとも一部の機能を指紋入力装置100の周辺回路部102内に一体に構成してもよい。また、この例の個人認証システムは、個人認証が必要とされる電子機器内に一体に組み込んで構成しても、電子機器と別体で構成しても構わない。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の第1の実施形態を説明するためのブロック図である。 従来技術を説明するためのブロック図である。 本発明の第1の実施形態を説明するためのブロック図である。 本発明の第2の実施形態を説明するためのブロック図である。 本発明の第2の実施形態を説明するためのブロック図である。 本発明の第3の実施形態を説明するためのブロック図である。 本発明の第3の実施形態を説明するためのブロック図である。 本発明の第3の実施形態を説明するためのブロック図である。 スチルビデオカメラの構成例を示すブロック図である。 個人認証システムの構成例を示すブロック図である。
符号の説明
10 CPU
11 固体撮像装置
12 撮像部
13 A/D変換部
14 出力部
14A パラレル出力部
14B シリアル出力部
15 タイミング発生回路部
15A 撮像部タイミング発生回路部
15B A/D変換部タイミング発生回路部
15C 分周部
15D 分周部
15E 撮像部蓄積タイミング発生回路部
15F 撮像部読出しタイミング発生回路部
21 固体撮像装置
S1 第1クロック
S1A 第2クロック
S1B 出力切替信号
S1C 分周イネーブル信号
S2 アナログ画像信号
S3 デジタル画像信号
S4 出力画像信号
S4A パラレル出力画像信号
S4B シリアル出力画像信号
S5 撮像部タイミング信号
S5A 撮像部蓄積タイミング信号
S5B 撮像部読出しタイミング信号
S6 A/D変換部タイミング信号

Claims (15)

  1. 光電変換によりアナログ画像信号を生成するための撮像手段と、
    前記生成されたアナログ画像信号をデジタル画像信号に変換するためのA/D変換手段と、
    前記変換されたデジタル画像信号をパラレル出力するためのパラレル出力手段と、
    前記変換されたデジタル画像信号をシリアル出力するためのシリアル出力手段と
    を有することを特徴とする撮像装置。
  2. さらに、前記撮像手段、前記A/D変換手段、前記パラレル出力手段及び前記シリアル出力手段にクロックを供給するためのタイミング発生手段を有し、
    前記タイミング発生手段は、パラレル出力切替信号が供給されると、前記パラレル出力手段に第1のクロックを供給し、前記撮像手段に前記第1のクロックに同期した撮像クロックを供給し、前記A/D変換手段に前記第1のクロックに同期したA/D変換クロックを供給し、シリアル出力切替信号が供給されると、前記シリアル出力手段に第2のクロックを供給し、前記撮像手段に前記第2のクロックより低周波数のクロックに同期した撮像クロックを供給し、前記A/D変換手段に前記第2のクロックより低周波数のクロックに同期したA/D変換クロックを供給することを特徴とする請求項1記載の撮像装置。
  3. 前記タイミング発生手段は、前記第2のクロックを分周又はマスクして前記第2のクロックより低周波数のクロックを生成することを特徴とする請求項2記載の撮像装置。
  4. 前記撮像手段は前記撮像クロックに同期して前記アナログ画像信号を出力し、
    前記A/D変換手段は前記A/D変換クロックに同期して前記デジタル画像信号を出力し、
    前記パラレル出力手段は前記第1のクロックに同期して前記デジタル画像信号をパラレル出力し、
    前記シリアル出力手段は前記第2のクロックに同期して前記デジタル画像信号をシリアル出力することを特徴とする請求項2又は3記載の撮像装置。
  5. 前記撮像手段は、前記撮像クロックに同期して光電変換された電荷を蓄積することを特徴とする請求項4記載の撮像装置。
  6. 前記タイミング発生手段は、前記パラレル出力切替信号及び前記シリアル出力切替信号にかかわらず前記第1のクロックに同期した蓄積クロックを前記撮像部に供給し、
    前記撮像手段は、前記蓄積クロックに同期して光電変換された電荷を蓄積することを特徴とする請求項4記載の撮像装置。
  7. 前記タイミング発生手段は、第1の蓄積クロック切替信号が供給されると、前記第1のクロックに同期した蓄積クロックを前記撮像部に供給し、第2の蓄積クロック切替信号が供給されると、前記第1のクロックより低周波数のクロックに同期した蓄積クロックを前記撮像部に供給し、
    前記撮像手段は、前記蓄積クロックに同期して光電変換された電荷を蓄積することを特徴とする請求項4記載の撮像装置。
  8. 前記タイミング発生手段は、前記第1のクロックを分周又はマスクして前記第1のクロックより低周波数のクロックを生成することを特徴とする請求項7記載の撮像装置。
  9. 前記撮像手段、前記A/D変換手段、前記パラレル出力手段及び前記シリアル出力手段は半導体チップ上に構成されることを特徴とする請求項1〜8のいずれか1項に記載の撮像装置。
  10. 光電変換によりアナログ画像信号を生成する撮像ステップと、
    前記生成されたアナログ画像信号をデジタル画像信号に変換するA/D変換ステップと、
    前記変換されたデジタル画像信号をパラレル出力又はシリアル出力で選択的に出力する出力ステップと
    を有することを特徴とする撮像方法。
  11. 光電変換によりアナログ画像信号を生成する撮像ステップと、
    前記生成されたアナログ画像信号をデジタル画像信号に変換するA/D変換ステップと、
    前記変換されたデジタル画像信号をパラレル出力及びシリアル出力で同時に出力する出力ステップと
    を有することを特徴とする撮像方法。
  12. 請求項1〜9のいずれか1項に記載の撮像装置と、
    光学像を前記撮像手段に結像させるためのレンズと、
    前記レンズを通る光量を可変するための絞りと
    を有することを特徴とするカメラ。
  13. 請求項1〜9のいずれか1項に記載の撮像装置を指紋入力装置として用いたことを特徴とする個人認証システム。
  14. さらに、前記指紋入力装置により読み取られた指の指紋画像を被検体の識別情報として予め登録する指紋登録手段と、
    前記指紋入力装置により読み取られた指の指紋画像と前記指紋登録手段の登録画像とが一致するか否かを照合し、その照合結果を個人認証信号として出力する指紋照合手段とを有することを特徴とする請求項13記載の個人認証システム。
  15. 請求項13又は14記載の個人認証システムを用いたことを特徴とする電子機器。
JP2004284781A 2004-09-29 2004-09-29 撮像装置及び撮像方法及び同撮像装置を用いたカメラ、個人認証システム、電子機器 Pending JP2006101191A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004284781A JP2006101191A (ja) 2004-09-29 2004-09-29 撮像装置及び撮像方法及び同撮像装置を用いたカメラ、個人認証システム、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004284781A JP2006101191A (ja) 2004-09-29 2004-09-29 撮像装置及び撮像方法及び同撮像装置を用いたカメラ、個人認証システム、電子機器

Publications (1)

Publication Number Publication Date
JP2006101191A true JP2006101191A (ja) 2006-04-13

Family

ID=36240589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004284781A Pending JP2006101191A (ja) 2004-09-29 2004-09-29 撮像装置及び撮像方法及び同撮像装置を用いたカメラ、個人認証システム、電子機器

Country Status (1)

Country Link
JP (1) JP2006101191A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015000A (ja) * 2009-06-30 2011-01-20 Canon Inc 画像データ転送装置および画像データ転送方法
US7920197B2 (en) 2007-05-07 2011-04-05 Canon Kabushiki Kaisha Image pickup apparatus
US8643918B2 (en) 2008-02-04 2014-02-04 Seiko Epson Corporation Image reading device and image reading method used therein
JP2016019175A (ja) * 2014-07-09 2016-02-01 ルネサスエレクトロニクス株式会社 固体撮像装置、画像データ伝送方法、およびカメラシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920197B2 (en) 2007-05-07 2011-04-05 Canon Kabushiki Kaisha Image pickup apparatus
US8643918B2 (en) 2008-02-04 2014-02-04 Seiko Epson Corporation Image reading device and image reading method used therein
JP2011015000A (ja) * 2009-06-30 2011-01-20 Canon Inc 画像データ転送装置および画像データ転送方法
JP2016019175A (ja) * 2014-07-09 2016-02-01 ルネサスエレクトロニクス株式会社 固体撮像装置、画像データ伝送方法、およびカメラシステム

Similar Documents

Publication Publication Date Title
US7053938B1 (en) Speech-to-text captioning for digital cameras and associated methods
JP2008091999A (ja) カメラ
JP2010252054A5 (ja) ファイル管理装置およびその制御方法
JP2007074610A (ja) 撮像装置、レンズ装置および撮像システム
JP2010041435A (ja) 撮像装置及びその制御方法
CN101409789A (zh) 摄像装置、摄像控制程序和摄像控制方法
JP2006101191A (ja) 撮像装置及び撮像方法及び同撮像装置を用いたカメラ、個人認証システム、電子機器
JP6530658B2 (ja) 撮像装置およびその制御方法、プログラムならびに記録媒体
JP5104595B2 (ja) 撮影装置
JP4899907B2 (ja) ディジタル処理装置および撮像装置
JP2004328039A (ja) デジタルカメラシステム
JP2004242045A (ja) 撮像装置および撮像方法
KR101087550B1 (ko) 이미지 시그널 프로세서 및 셔터 랙 감소 방법
JP2009017135A (ja) 撮像装置、撮像方法、及びプログラム
JP2006352767A (ja) 撮像モジュール
JP2008210009A (ja) 画像識別装置,画像識別方法,撮像装置及び撮像方法
JP2007013287A (ja) 撮像装置
JP2005354621A (ja) 撮像装置及びその制御方法
JPH1155617A (ja) 撮影装置
KR101396334B1 (ko) 이미지 파일에 gps 정보를 입력하는 디지털 이미지 처리장치 및 그 제어 방법
JP2006099246A (ja) 撮像装置及びその駆動方法
JP4724394B2 (ja) 撮像装置及びカメラ
CN113491107A (zh) 成像元件、摄像装置、成像元件的工作方法及程序
JP2015090500A (ja) 画像認識装置、画像認識プログラム、画像認識方法、撮像装置
JP2012070362A (ja) 撮像装置及び撮像システム