JP5104812B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP5104812B2 JP5104812B2 JP2009112998A JP2009112998A JP5104812B2 JP 5104812 B2 JP5104812 B2 JP 5104812B2 JP 2009112998 A JP2009112998 A JP 2009112998A JP 2009112998 A JP2009112998 A JP 2009112998A JP 5104812 B2 JP5104812 B2 JP 5104812B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- image sensor
- wiring
- signal processing
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000012545 processing Methods 0.000 claims description 85
- 238000012546 transfer Methods 0.000 claims description 54
- 238000002347 injection Methods 0.000 claims description 50
- 239000007924 injection Substances 0.000 claims description 50
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 230000003321 amplification Effects 0.000 claims description 44
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 44
- 230000004913 activation Effects 0.000 claims description 28
- 230000015654 memory Effects 0.000 claims description 17
- 230000007246 mechanism Effects 0.000 claims description 9
- 230000000875 corresponding effect Effects 0.000 description 25
- 238000000034 method Methods 0.000 description 23
- 238000009792 diffusion process Methods 0.000 description 20
- 239000010410 layer Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000002596 correlated effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
垂直駆動回路7は、画素部の行を選択し、その行の画素に図示しない横方向の制御配線を通して必要なパルスが供給される。
カラム部4には、カラム信号処理回路10が列に対応して並ぶ。カラム信号処理回路10は、1行分の画素の信号を受けて、その信号にCDS(Correlated Double Sampling:固定パターンノイズ除去の処理)や信号増幅やAD変換などの処理を行う。
水平駆動回路8は、カラム信号処理回路10を順番に選択し、その信号を水平信号線5に導く。出力回路6は、水平信号線5の信号を処理して出力する。例えばバッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、信号増幅、色関係処理などを行うこともある。
リセットトランジスタ13は、フローティングディフュージョンFDの信号電荷(電子)を電源配線15に捨てることによって、フローティングディフュージョンFDの信号電荷をリセットする。各横方向配線19、17、及び16〔161〜164〕は同一行の画素について共通となっており、垂直駆動回路7によって制御される。
カラム信号回路10の一部には、定電流源をなす負荷トランジスタ22を有し、選択行の増幅トランジスタ14とソースフォロアを構成し、垂直信号線への出力をさせている。
また、通常、このタイプのMOSカメラモジュールでは、画素部の行の順に信号を読み出すので、画素部の上の方と下の方で画素からの読出し時刻がずれており、画面内の同時性が無いか、または画面内で感光タイミングを揃えると読出しまでの間にノイズが乗って画質が悪化する。
イメージセンサチップは、複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型である。
各セルは、複数の光電変換素子と、前記複数の光電変換素子に接続された各転送トランジスタと、前記各転送トランジスタでマルチプレクスされた前記複数の光電変換素子からの信号電荷をゲートに受ける増幅トランジスタと、前記増幅トランジスタのソースに接続されたA/D変換回路と、前記A/D変換回路と前記マイクロパッドに接続された出力線と、ドレインが直接または間接に前記出力線に接続された負荷トランジスタと、前記負荷トランジスタのソースに接続され、第1の電圧を供給する配線と、前記増幅トランジスタのゲート電位をリセットするリセット機構と、前記増幅トランジスタのドレインに直接または間接に接続され、第2の電圧を供給する配線とを含んでなる。
また別の例の各セルは、複数の光電変換素子と、前記複数の光電変換素子に接続された各転送トランジスタと、前記各転送トランジスタでマルチプレクスされた前記複数の光電変換素子からの信号電荷をゲートに受ける増幅トランジスタと、前記増幅トランジスタのソースに接続されたA/D変換回路と、前記A/D変換回路と前記マイクロパッドに接続された出力線と、ドレインが直接または間接に出力線に接続された注入トランジスタと、前記注入トランジスタのソースに接続された第1の電圧を供給する配線と、前記増幅トランジスタのゲート電位をリセットするリセット機構と、前記増幅トランジスタのドレインに直接または間接にソースが接続された活性化トランジスタと、前記活性化トランジスタのドレインに直接又は間接に接続された第2の電圧を供給する配線を含んでなる。
例えば、MOSイメージセンサチップ32としては、図3の構成でなく、図4に示すように、構成することもできる。すなわち、画素の制御回路141をイメージセンサチップ32側に有するようにして、図3の画素駆動部55のマイクロパッド37を減らすことを優先しても良い。
A/D変換も、フォトダイオードが、ある電位に到達するのを数えるような方法(Dig.Tech.Papers,ISSCC,pp.230−231,Feb.1994)タイプなど、目的に応じて種々のものを使うことができる。
また、セルに転送トランジスタを備え、転送トランジスタに供給する転送パルスを、注入トランジスタに供給する第2の注入パルスが立ち上がる(開始する)前に立ち下げる(終了する)ことにより、低電圧化することができる。すなわち、転送パルスが第2の注入パルスと重なるよりも、画素内の容量結合の効果で転送時のフローティングディフュージョン(FD)電位が高いので、低電圧化できる。
裏面入射型のMOSイメージセンサチップを用いることにより、その光入射面と反対側の配線層側の面にマイクロパッドを形成するので、センサ開口を気にすることなく、面上に多数のマイクロパッドを配列することができる。
MOSイメージセンサチップを裏面入射型にして、MOSイメージセンサチップと信号処理チップをその配線層側同士でマイクロパッド及びマイクロバンプにより接続するので、従来の貫通穴形成プロセスを不要とし、工程を削減することができる。これにより、製造プロセスを容易にし、歩留りを向上することができる。また、回路や貫通穴用スペースでセンサの感光領域を減らさずに済むので、感度を向上することができ、斜め光に対する非対称性を防ぐことができる。
MOSイメージセンサチップ側にテスト用の通常パッドを有することにより、信号処理チップとの貼り合せ前に、MOSイメージセンサチップの特性検査を行うことができる。
セルに転送トランジスタを備え、転送トランジスタに供給する転送パルスを、注入トランジスタに供給する第2の注入パルスが開始する前に終了することにより、低電圧化することができる。すなわち、転送パルスが第2の注入パルスと重なるよりも、画素内の容量結合の効果で転送時のフローティングディフュージョン(FD)電位が高いので、低電圧化できる。
Claims (9)
- 複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型のイメージセンサチップと、当該イメージセンサチップのマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとが、マイクロバンプによって接続された半導体モジュールであって、
前記各セルが、
複数の光電変換素子と、
前記複数の光電変換素子に接続された各転送トランジスタと、
前記各転送トランジスタでマルチプレクスされた前記複数の光電変換素子からの信号電荷をゲートに受ける増幅トランジスタと、
前記増幅トランジスタのソースに接続されたA/D変換回路と、
前記A/D変換回路と前記マイクロパッドに接続された出力線と、
ドレインが直接または間接に前記出力線に接続された負荷トランジスタと、
前記負荷トランジスタのソースに接続され、第1の電圧を供給する配線と、
前記増幅トランジスタのゲート電位をリセットするリセット機構と、
前記増幅トランジスタのドレインに直接または間接に接続され、第2の電圧を供給する配線とを含んでなる
半導体モジュール。 - 複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型のイメージセンサチップと、当該イメージセンサチップのマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとが、マイクロバンプによって接続された半導体モジュールであって、
前記各セルが、
複数の光電変換素子と、
前記複数の光電変換素子に接続された各転送トランジスタと、
前記各転送トランジスタでマルチプレクスされた前記複数の光電変換素子からの信号電荷をゲートに受ける増幅トランジスタと、
前記増幅トランジスタのソースに接続されたA/D変換回路と、
前記A/D変換回路と前記マイクロパッドに接続された出力線と、
ドレインが直接または間接に出力線に接続された注入トランジスタと、
前記注入トランジスタのソースに接続された第1の電圧を供給する配線と、
前記増幅トランジスタのゲート電位をリセットするリセット機構と、
前記増幅トランジスタのドレインに直接または間接にソースが接続された活性化トランジスタと、
前記活性化トランジスタのドレインに直接又は間接に接続された第2の電圧を供給する配線を含んでなる
半導体モジュール。 - 前記リセット機構に供給するリセットパルスを、前記注入トランジスタに供給する第1の注入パルスと重なりをもたせ、前記第1の注入パルスの終了以前に終了するようにしてなる
請求項2記載の半導体モジュール。 - 前記転送トランジスタに供給する転送パルスを、前記注入トランジスタに供給する第2の注入パルスが開始する前に終了するようにしてなる
請求項3記載の半導体モジュール。 - 前記A/D変換回路でA/D変換された画素信号が、さらにマルチプレクサで選択され、
前記マルチプレクサからの出力であるデジタルデータがマイクロバンプを介して信号処理チップ側に送られる
請求項1〜4の何れかに記載の半導体モジュール。 - 前記信号処理チップ側に送られたデジタルデータが、信号処理チップ側でデマルチプレクサを通じて分配され、メモリに送られるようにしてなる
請求項1〜5の何れかに記載の半導体モジュール。 - 前記メモリは前記画素に対応して設けられる
請求項6記載の半導体モジュール。 - 前記メモリからの出力が演算回路で演算される
請求項6または7記載の半導体モジュール。 - 前記メモリがDRAMで構成される
請求項6〜8の何れかに記載の半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009112998A JP5104812B2 (ja) | 2009-05-07 | 2009-05-07 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009112998A JP5104812B2 (ja) | 2009-05-07 | 2009-05-07 | 半導体モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004224208A Division JP4349232B2 (ja) | 2004-07-30 | 2004-07-30 | 半導体モジュール及びmos型固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009170944A JP2009170944A (ja) | 2009-07-30 |
JP5104812B2 true JP5104812B2 (ja) | 2012-12-19 |
Family
ID=40971703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009112998A Expired - Fee Related JP5104812B2 (ja) | 2009-05-07 | 2009-05-07 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5104812B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5482025B2 (ja) * | 2009-08-28 | 2014-04-23 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
JP2012064709A (ja) * | 2010-09-15 | 2012-03-29 | Sony Corp | 固体撮像装置及び電子機器 |
JP5570377B2 (ja) | 2010-09-30 | 2014-08-13 | キヤノン株式会社 | 固体撮像装置 |
WO2012053127A1 (ja) * | 2010-10-19 | 2012-04-26 | パナソニック株式会社 | 固体撮像装置、その駆動方法及び撮像装置 |
JP6205110B2 (ja) | 2012-04-23 | 2017-09-27 | オリンパス株式会社 | 撮像モジュール |
JP6618235B2 (ja) * | 2012-12-28 | 2019-12-11 | キヤノン株式会社 | 撮像素子および撮像装置 |
PL234864B1 (pl) * | 2017-11-08 | 2020-04-30 | Kantoch Eliasz | Sposób i urządzenie do pomiaru i sygnalizacji wartości biosygnałów |
JP6852712B2 (ja) * | 2018-04-27 | 2021-03-31 | 株式会社ニコン | 撮像素子および撮像装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5763943A (en) * | 1996-01-29 | 1998-06-09 | International Business Machines Corporation | Electronic modules with integral sensor arrays |
JP3667058B2 (ja) * | 1997-11-19 | 2005-07-06 | キヤノン株式会社 | 光電変換装置 |
FI105382B (fi) * | 1998-01-23 | 2000-07-31 | Nokia Mobile Phones Ltd | Menetelmä kuvainformaation siirtämiseksi |
US6510195B1 (en) * | 2001-07-18 | 2003-01-21 | Koninklijke Philips Electronics, N.V. | Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same |
JP4434556B2 (ja) * | 2002-05-30 | 2010-03-17 | 富士フイルム株式会社 | 固体撮像装置および固体撮像素子 |
-
2009
- 2009-05-07 JP JP2009112998A patent/JP5104812B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009170944A (ja) | 2009-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4349232B2 (ja) | 半導体モジュール及びmos型固体撮像装置 | |
JP5083272B2 (ja) | 半導体モジュール | |
US11722800B2 (en) | Semiconductor image sensor module and method of manufacturing the same | |
JP5104812B2 (ja) | 半導体モジュール | |
TWI416948B (zh) | 裝載有積體感測器之積層型半導體裝置 | |
JP5482025B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
TW201106691A (en) | Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus | |
JP2008235478A (ja) | 撮像素子 | |
JP6361633B2 (ja) | 撮像素子 | |
JP7358300B2 (ja) | 撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5104812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |