WO2013157231A1 - Ｘ線平面検出器の製造方法およびｘ線平面検出器用ｔｆｔアレイ基板 - Google Patents

Ｘ線平面検出器の製造方法およびｘ線平面検出器用ｔｆｔアレイ基板 Download PDF

Info

Publication number
WO2013157231A1
WO2013157231A1 PCT/JP2013/002486 JP2013002486W WO2013157231A1 WO 2013157231 A1 WO2013157231 A1 WO 2013157231A1 JP 2013002486 W JP2013002486 W JP 2013002486W WO 2013157231 A1 WO2013157231 A1 WO 2013157231A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
common wiring
flat panel
signal
panel detector
Prior art date
Application number
PCT/JP2013/002486
Other languages
English (en)
French (fr)
Inventor
岩田　弘
光志 池田
Original Assignee
株式会社 東芝
東芝電子管デバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝, 東芝電子管デバイス株式会社 filed Critical 株式会社 東芝
Priority to KR1020147031238A priority Critical patent/KR101655004B1/ko
Priority to CN201380031789.0A priority patent/CN104396017B/zh
Priority to JP2014511099A priority patent/JP6017542B2/ja
Publication of WO2013157231A1 publication Critical patent/WO2013157231A1/ja
Priority to US14/517,182 priority patent/US9589855B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers

Definitions

  • Embodiments relate to an X-ray flat panel detector manufacturing method and an X-ray flat panel detector TFT array substrate.
  • This X-ray flat panel detector is an indirect conversion type X-ray flat panel detector in which incident X-rays are converted into visible light by a phosphor or the like, and the converted light is converted into electric charges by a photoelectric conversion film of each pixel.
  • the X-ray flat panel detector has hundreds to thousands of pixels arranged in an array on each side in the vertical and horizontal directions.
  • Each pixel includes a switching TFT made of a-Si, a photoelectric conversion film, and a capacitor. Pixels arranged in an array are also called a TFT array.
  • an electrostatic protection diode is formed in order to prevent deterioration and destruction against static electricity generated in the array manufacturing process.
  • these are detected and an inspection for removing the defective array is performed.
  • the protective diode itself has a leakage current, there is a possibility that the inspection accuracy is lowered and defective products are allowed to flow.
  • the present embodiment aims to improve the inspection accuracy of the TFT array during the manufacture of the X-ray flat panel detector.
  • an X-ray flat panel detector manufacturing method includes an insulating substrate, and a plurality of pixels two-dimensionally arranged including a thin film transistor and a photoelectric conversion film on a surface of the insulating substrate. , A scanning line provided for each row of the plurality of pixels, a signal line provided for each column of the plurality of pixels, and a scanning line connection provided at an end of the scanning line A pad, a signal line connection pad provided at an end of the signal line, a common wiring ring surrounding the plurality of pixels, and each of the scanning line, the signal line, and the common wiring ring.
  • the protection diode is connected between a connection portion between the protection diode on the same side of the signal line and the common wiring ring, and a connection portion between the protection diode on the same side of the scanning line and the common wiring ring.
  • the TFT array substrate for an X-ray flat panel detector includes an insulating substrate, a plurality of pixels that are two-dimensionally arranged including a thin film transistor and a photoelectric conversion film on a surface of the insulating substrate, and the plurality of pixels.
  • FIG. 3 is a partially enlarged cross-sectional view of the TFT array according to the first embodiment. It is a circuit diagram of the amplifier circuit of the X-ray flat panel detector by 1st Embodiment.
  • FIG. 2 is a schematic circuit diagram of a TFT array substrate for an X-ray flat panel detector according to the first embodiment.
  • FIG. 6 is a schematic circuit diagram of a TFT array substrate for an X-ray flat panel detector according to a second embodiment. It is a schematic circuit diagram of the TFT array substrate for X-ray flat panel detectors by 3rd Embodiment. It is a schematic circuit diagram of the TFT array substrate for X-ray flat panel detectors by 4th Embodiment.
  • TFT arrays for X-ray flat panel detectors will be described with reference to the drawings.
  • symbol is attached
  • FIG. 1 is a schematic perspective view of an X-ray flat panel detector according to the first embodiment.
  • FIG. 2 is a circuit diagram of the X-ray flat panel detector according to the present embodiment.
  • FIG. 3 is a partially enlarged sectional view of the TFT array according to the present embodiment.
  • FIG. 4 is a circuit diagram of the amplifier circuit of the X-ray flat panel detector according to the present embodiment.
  • the X-ray flat panel detector 10 has a plurality of pixels 20 arranged two-dimensionally. These pixels 20 are arranged in an array of hundreds to thousands on each side in the vertical and horizontal directions. An array of pixels 20 on the glass substrate 11 is called a TFT array 21. Each pixel 20 includes a thin film transistor (TFT) 41, a photoelectric conversion film (PD) 42, and a capacitor 43, which are switching elements. Instead of providing the capacitor 43, the capacitance of the photoelectric conversion film and the stray capacitance of another element or wiring may be used.
  • TFT thin film transistor
  • PD photoelectric conversion film
  • a negative bias voltage is applied to the photoelectric conversion film 42 from the bias power source 51 through the bias line 52.
  • the thin film transistor 41 is connected to the signal line 53 and the scanning line 54.
  • the gate driver 47 controls on / off of the thin film transistor 41 via the scanning line 54.
  • the end of the signal line 53 is connected to the signal processing circuit 48.
  • the surface of the TFT array 21 is covered with a protective insulating film 67.
  • An opening is formed in a part of the protective insulating film 67, and the connection pads 23, 24, 25 provided at the ends of the bias line 52, the signal line 53, and the scanning line 54 are exposed.
  • a layer of phosphor 69 is formed on the surface of the protective insulating film 67.
  • the surface of the phosphor 69 is covered with an Al or TiO 2 reflective film (not shown). Further, the phosphor 69 and the reflective film are covered with a protective layer (not shown).
  • the bias power supply 51, the gate driver 47, and the signal amplification circuit 48 are provided on the circuit board 22, for example.
  • the circuit board 22 is disposed on the back side of the TFT array 21. Between the TFT array 21 and the circuit board 22, a shielding plate 26 made of, for example, lead and shields X-rays is disposed.
  • the signal line 53, the scanning line 54 and the bias line 52 on the TFT array 21 and the signal processing circuit 48, the gate driver 47 and the bias power source 51 are provided on the signal line 53, the scanning line 54 and the bias line 52, respectively. They are electrically coupled by a flexible substrate 93 connected to the connected pads 23, 24, 25.
  • the signal processing circuit 48 includes a lead-out IC 80, a differential amplifier circuit 70, and an AD conversion circuit 71.
  • the lead-out IC 80 includes an integrating amplifier 81, a reset sampling unit 82, a signal sampling unit 83, a reset multiplexer 84, and a signal multiplexer 85.
  • the integrating amplifier 81 is connected to the signal line 53.
  • a reference bias voltage is applied to the input terminal 89 that is not connected to the signal line 53 of the integrating amplifier 81.
  • the integration amplifier 81 is provided with a reset switch 86.
  • the integrating amplifier 81 integrates and outputs the charge flowing through the signal line 53 when the reset switch 86 is in the open state.
  • the reset sampling unit 82 and the signal sampling unit 83 are connected to the output of the integrating amplifier 81 in parallel with each other.
  • the reset sampling unit 82 and the signal sampling unit 83 are provided with a reset sampling switch 87 and a signal sampling switch 88, and a reset sampling capacitor 91 and a signal sampling capacitor 92, respectively.
  • the reset multiplexer 84 is provided between one input of the differential amplifier circuit 70 and the reset sampling unit 82.
  • the signal multiplexer 85 is provided between the other input of the differential amplifier circuit 70 and the signal sampling unit 83.
  • FIG. 4 only one integrating amplifier 81, reset sampling unit 82, and signal sampling unit 83 are shown, but these are provided for all signal lines 53.
  • the reset multiplexer 84 and the signal multiplexer 85 are connected to one reset sampling unit 82 and signal sampling unit 83, respectively, but actually, the reset sampling unit 82 and signal sampling provided for the plurality of signal lines 53 are used. Connected to the unit 83.
  • the phosphor irradiated with the X-rays in the phosphor 69 emits fluorescence.
  • This fluorescence enters the photoelectric conversion film 42.
  • the fluorescence is converted into electric charges. Since a voltage is applied to the photoelectric conversion film 42, the converted charge is attracted to the pixel electrode of each pixel 20 and accumulated in the capacitor 43 through the pixel electrode.
  • the scanning line 54 When the scanning line 54 is driven by the gate driver 47 and the one row of switching thin film transistors 41 connected to one scanning line 54 is turned on, the accumulated charge passes through the signal line 53 to the signal processing circuit 48. Transferred. Charge is input to the signal processing circuit 48 for each pixel 20 using the thin film transistor 41, and the charge signal is converted into a dot sequential signal that can be displayed on a display such as a CRT.
  • the reset switch 86 of the integrating amplifier 81 When reading a pixel value from the pixel 20 connected to a certain scanning line 54, first, the reset switch 86 of the integrating amplifier 81 is changed from a closed state to an open state. As a result, from the state where the integrating amplifier 81 is reset, the reset switch 86 is opened and integration is possible. At this time, the gate signal applied to the scanning line 54 is OFF, that is, the thin film transistor 41 of each pixel 20 is open, and the pixel value of each pixel 20 is held in the capacitor 43.
  • the reset sampling switch 87 of the reset sampling unit 82 is closed and opened after a predetermined time has elapsed, and the reset signal is sampled.
  • the reset sampling capacitor 91 samples and holds the reset signal.
  • the signal sampling switch 88 of the signal sampling unit 83 is closed, and further opened after a predetermined time has elapsed. As a result, a voltage corresponding to the pixel value is sampled in the signal sampling capacitor 92 of the signal sampling unit 83 and the voltage is held.
  • the integrated values of the reset signal and the pixel value signal are sampled by the reset sampling unit 82 and the signal sampling unit 83 connected to each signal line 53.
  • the reset signal and the pixel value signal sampled by the reset sampling unit 82 and the signal sampling unit 83 connected to each signal line 53 are sequentially transmitted to the differential amplifier circuit 70 by the reset multiplexer 84 and the signal multiplexer 85.
  • the differential amplifier circuit 70 calculates the difference between the reset signal and the pixel value signal.
  • An operation result obtained by analog operation by the differential amplifier circuit 70 is transmitted to the AD conversion circuit 71 and converted into a digital value.
  • the calculation result converted into a digital value is transmitted to an external device and displayed on a screen, for example.
  • the amount of generated charge varies depending on the amount of light incident on the pixel 20, and the output amplitude of the amplifier circuit changes.
  • a digital image can be obtained directly by converting the output signal of the amplifier circuit into a digital signal by A / D conversion. Since the pixel region in which the pixels 20 are arranged is the TFT array 21, a thin and large screen can be manufactured.
  • FIG. 5 is a schematic circuit diagram of the TFT array substrate for the X-ray flat panel detector according to the present embodiment.
  • the TFT array substrate 30 for the X-ray flat panel detector is formed.
  • the TFT array substrate 30 for the X-ray flat panel detector has a glass plate 31 larger than the glass substrate 11 of the TFT array 21 (see FIG. 1).
  • wiring such as signal lines 53 and scanning lines 54 constituting the TFT array 21, and elements such as a thin film transistor 41, a photoelectric conversion film 42, and a capacitor 43 are formed.
  • a pad 27 is also provided at the end of the signal line 53 opposite to the connection pad 23 (signal line connection pad) connected to the signal processing circuit 48.
  • a pad 28 is also provided at the end of the scanning line 54 opposite to the connection pad 24 (scanning line connection pad) connected to the gate driver 47.
  • a protective diode 34 for electrostatic protection is provided on the outer periphery of the portion that becomes the TFT array 21.
  • Opposite sides of the diode 34 with respect to the signal line 53 and the scanning line 54 are connected to the common wiring ring 32.
  • the common wiring ring 32 surrounds the portion that becomes the TFT array 21 and the outer periphery of the protection diode 34.
  • the protective diode may be a normal pn or pin diode as long as it exhibits diode characteristics, or may be a diode-connected TFT.
  • the circuit of the protection diode may have a circuit configuration in which a protection effect is enhanced by further combining a pair of reverse connection diodes.
  • the common wiring ring 32 is provided with an external voltage application pad 33.
  • the external voltage application pad 33 is in the vicinity of the protection diode 34 connected to the signal line 53 on the side opposite to the side connected to the signal processing circuit 48, and a connection portion between the protection diode 34 and the common wiring ring 32. It is provided in two places across the. That is, the external power supply application pad 33 is connected to the same side of the signal line 53, that is, the connection portion between the upper protection diode 34 and the common wiring ring 32 in FIG. 5, and the same side of the scanning line 54, that is, the left side in FIG. It is connected between one of the protective diodes 34 on the right side and the connection part of the common wiring ring 32.
  • the common wiring ring 32 has a wiring resistance 35.
  • the TFT array substrate 30 for the X-ray flat panel detector When the TFT array substrate 30 for the X-ray flat panel detector is manufactured, first, a metal is deposited on the glass plate 31, and a part of the metal is removed by etching to form a pattern that becomes the gate electrode 12 of the thin film transistor 41. The Next, SiNx is deposited as the insulating film 13 by plasma CVD.
  • an undoped a-Si1 layer 14 and an amorphous silicon (n + a-Si) layer 15 into which an n-type impurity is introduced are deposited on the surface.
  • the stacked n + a-Si layer 15 and undoped a-Si layer 14 are etched to form an a-Si island.
  • the insulating film 13 in the region corresponding to the contact portion inside and outside the pixel area is etched to form a contact hole.
  • Mo is sputtered about 50 nm
  • Al is about 350 nm
  • Mo is further sputtered to a thickness of about 20 nm to about 50 nm to form the auxiliary electrode 18, the signal line 45, and other wirings.
  • SiNx is further deposited to form the protective film 17.
  • a pixel electrode, an n + a-Si layer 62, an a-Si layer 16, an amorphous silicon (p + a-Si) layer 63 doped with p-type impurities are sequentially deposited, an ITO layer 64 is formed on the surface, and a photo A diode (PD) is formed.
  • PD photo A diode
  • protective films 65 and 66 are sequentially formed with SiN on these surfaces, and contact holes with the photoelectric conversion film 42 are formed.
  • a bias line 52 is formed of Al and brought into contact with an ITO layer 64 that is an upper electrode of the photoelectric conversion film 42.
  • a protective insulating film 67 is formed on these surfaces, and contact holes are formed in the connection pads 23, 24, 25, the other pads 27, 28 and the external voltage application pad 33.
  • the common wiring ring 32 is formed by patterning a metal in the same process as the formation of the gate electrode 12.
  • the protective diode 34 is formed by stacking semiconductors in the same process as the manufacturing of the thin film transistor 41. As described above, by manufacturing the common wiring ring 32 and the protection diode 34 at an early stage of manufacturing the TFT array substrate 30 for the X-ray detector, the influence of static electricity in the subsequent process can be reduced.
  • the portion to be the TFT array 21 is inspected.
  • a reference bias voltage is applied to the external voltage application pad 33 by a probe or other means.
  • a predetermined reference bias voltage is applied to the pad 27 on the opposite side of the connection pad 23 connected to the signal processing circuit 48.
  • the reference bias voltage is a bias voltage applied to the input terminal 89 that is not connected to the signal line 53 of the integrating amplifier 81 of the signal processing circuit 48.
  • This reference bias voltage is, for example, 1.5V.
  • a signal readout circuit (not shown) equivalent to the signal processing circuit 48 is connected to the connection pad 23 connected to the signal processing circuit 48 by a probe or other means.
  • a predetermined voltage is applied between the connection pad 24 and the pad 28 at both ends of the scanning line 54.
  • this predetermined voltage it is sufficient to select a voltage at which the reverse bias leakage current of the thin film transistor 41 is sufficiently low at a driving voltage of the X-ray flat panel detector 10 or a voltage close thereto, for example, 9V is applied.
  • a charge signal is sent from the capacitor 43 on the TFT array 21 to the signal readout circuit via the connection pad 23. The soundness of elements such as the thin film transistor 41 on the TFT array 21 is confirmed by the charge signal.
  • the leakage current of the protection diode 34 can be reduced by reducing the voltage applied to the protection diode 34.
  • the reference bias voltage is applied to the common wiring ring 32, substantially the same voltage is applied to both ends of the protection diode 34. That is, the voltage applied to the protection diode 34 is almost zero. As a result, the current flowing through the protection diode 34 becomes almost zero or a very small value. Therefore, the inspection accuracy in the inspection process of the X-ray flat panel detector can be improved.
  • connection pads 23 and the pads 27 provided at both ends of the signal line 53 and between the protection diode 34 and both sides of the scanning line 54 were provided. Between the connection pad 24 and the pad 28, the glass plate 31 is cut together with wiring and the like. In this way, the TFT array 21 is cut out from the glass plate 31.
  • the phosphor 69 is formed by forming a CsI; Tl phosphor film or laminating a GOS powder sheet on the surface of the TFT array 21 thus formed. Further, a reflective film is formed of Al or TiO 2 on the surface of the phosphor 69, and a protective layer is formed on the top. After the protective layer is formed, the X-ray flat panel detector 10 is completed by connecting to the circuit board 22 and the like and placing it in a housing (not shown).
  • the phosphor 69 is not limited to the above example, and other phosphors may be used.
  • the inspection accuracy in the inspection process of the X-ray flat panel detector can be improved.
  • the possibility that a defective TFT array 21 flows to the next process can be reduced.
  • FIG. 6 is a schematic circuit diagram of a TFT array substrate for an X-ray flat panel detector according to the second embodiment.
  • the TFT array substrate 30 for X-ray flat panel detector of this embodiment is obtained by adding an external voltage application pad 33 to the TFT array substrate 30 for X-ray flat panel detector (see FIG. 5) of the first embodiment.
  • the external voltage application pad 33 is not limited to two positions where the connection portion between the protection diode 34 provided on the one pad 27 side of the signal line 53 and the common wiring ring 32 is sandwiched. It is also provided at two places sandwiching the connection portion between the protective diode 34 and the common wiring ring 32 provided on the connection pad 23 side, which is a connection portion between the line 53 and the signal processing circuit 48 (see FIG. 1).
  • a predetermined reference bias voltage is applied to any external voltage application pad 33.
  • a connection pad 23 side serving as a connection portion between the protection diode 34 and the common wiring ring 32 provided on one pad 27 side of the signal line 53 and a connection portion between the signal line 53 and the signal processing circuit 48 (see FIG. 1).
  • a predetermined reference bias voltage is applied to one of the connection portion of the protection diode 34 and the common wiring ring 32 provided on the both sides of the signal lines 53 due to the presence of the wiring resistance 35 of the common wiring ring 32.
  • the common wiring ring 32 may have different potentials.
  • the potential of the common wiring ring 32 on both sides of the signal line 53 can be made substantially constant. it can. As a result, the leakage current flowing through the protection diode 34 can be further reduced. Therefore, the inspection accuracy in the inspection process of the X-ray flat panel detector can be improved.
  • the voltage applied to the connection pad 23 and the pad 27 at the end of the signal line 53 is different from the voltage applied to the connection pad 24 and the pad 28 at the end of the scanning line 54. For this reason, the voltage applied to the amplifier of the signal processing unit is affected.
  • the common wiring ring 32 is connected to a portion connected to each group of protection diodes 34 provided on both sides of the signal line 53 and a portion connected to each group of protection diodes 34 provided on both sides of the scanning line 54.
  • the common wiring ring 32 may have a high resistance at the connection portion with the protection diode 34 on the signal line 53 side and the connection portion with the protection diode 34 on the scanning line 54 side. That is, the common wiring ring 32 is provided inside the group of connection pads 23 and pads 27 provided on the same side of the signal line 53 and inside the group of connection pads 24 and pads 28 provided on the same side of the scanning line 54. The wiring resistance is reduced, and the wiring resistance of the common wiring ring 32 at the connecting portion between the groups is increased.
  • the low resistance wiring may be formed of a low resistance metal such as Al
  • the high resistance wiring may be formed of a transparent electrode such as ITO.
  • FIG. 7 is a schematic circuit diagram of a TFT array substrate for an X-ray flat panel detector according to the third embodiment.
  • the TFT array substrate 30 for the X-ray flat panel detector of the present embodiment is obtained by adding a connection wiring 36 to the TFT array substrate 30 for the X-ray flat panel detector of the first embodiment (see FIG. 5).
  • the connection wiring 36 is connected to the common wiring ring 32 in the vicinity of the connection portion with the external voltage application pad 33 and is connected to the signal line 53 and the signal processing circuit 48 (see FIG. 1).
  • the electrical resistance of the connection wiring 36 is made smaller than the wiring resistance 35 existing in the common wiring ring 32 using, for example, a metal having a small specific resistance.
  • the potential drop in the connection wiring 36 is desirably 1 V or less.
  • the probe and the circuit for applying the reference bias voltage at the time of inspection can be provided only for one end side of the signal line 53, the cost of the inspection apparatus and the like can be reduced compared to the second embodiment. be able to.
  • FIG. 8 is a schematic circuit diagram of a TFT array substrate for an X-ray flat panel detector according to the fourth embodiment.
  • connection pads 23 provided on the signal line 53 are arranged linearly.
  • the external voltage application pads 33 are arranged on both ends of the array of connection pads 23 provided on the signal line 53 so as to be arranged in the same straight line as the connection pads 23. Accordingly, the external power supply application pad 33 remains in the product after the TFT array 21 is cut out.
  • the external voltage application pad 33 and the common wiring ring 32 are connected via a resistor. For this reason, although a slight voltage drop occurs, the magnitude of the voltage drop can be made lower than the threshold voltage of the diode 34, so that the inspection is not substantially affected.
  • the inspection probe can be easily brought into contact. As a result, the inspection becomes easy.
  • connection pads 23 often form groups for each number of processing bits of an IC that processes signals. A certain amount of gap is formed between adjacent groups. External power supply application pads 33 may be provided on both sides of the array of connection pads 23 forming such a group.
  • a wiring with an open end may extend from the external voltage application pad 33 along the signal line 53.
  • DESCRIPTION OF SYMBOLS 10 ... X-ray plane detector, 11 ... Glass substrate, 12 ... Gate electrode, 13 ... Insulating film, 14 ... Undoped a-Si layer, 15 ... n + a-Si layer, 17 ... Protective film, 18 ... Auxiliary electrode, DESCRIPTION OF SYMBOLS 20 ... Pixel, 21 ... TFT array, 22 ... Circuit board, 23 ... Connection pad, 24 ... Connection pad, 25 ... Connection pad, 26 ... Shielding board, 27 ... Pad, 28 ... Pad, 30 ... TFT for X-ray flat panel detector Array substrate 31 ... Glass plate 32 ... Common wiring ring 33 ... External voltage application pad 34 ... Protection diode 35 ...
  • Wiring resistance 36 ... Connection wiring 41 ... Thin film transistor 42 ... Photoelectric conversion film 43 ... Capacitor , 47 ... gate driver, 48 ... signal processing unit, 51 ... bias power supply, 52 ... bias line, 53 ... signal line, 54 ... scanning line, 62 ... n + a-Si layer, 63 ... p + a-Si 64 ... ITO layer, 65 ... protective film, 66 ... protective film, 67 ... protective insulating film, 69 ... phosphor, 70 ... differential amplifier circuit, 71 ... AD converter circuit, 80 ... lead-out IC, 81 ... integral amplifier , 82 ... reset sampling section, 83 ... signal sampling section, 84 ... reset multiplexer, 85 ... signal multiplexer, 86 ... reset switch, 87 ... reset sampling switch, 88 ... signal sampling switch, 91 ... reset sampling capacitor, 92 ... signal sampling Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

【課題】Ｘ線平面検出器の製造途中のＴＦＴアレイの検査精度を向上させる。 【解決手段】Ｘ線平面検出器のＴＦＴアレイ２１となる部分の周囲に共通配線リング３２を設け、互いに極性が逆の２つの並列接続された保護ダイオード３４の対を介して信号線５３および走査線５４に接続したＸ線平面検出器用ＴＦＴアレイ基板３０を製造する。このＸ線平面検出器用ＴＦＴアレイ基板３０の検査の際には、前記信号線の同じ側の前記保護ダイオードと前記共通配線リングとの接続部の近傍に設けられた外部電圧印加パッドから検査回路のアンプと同じ基準バイアス電圧を印加し、走査線接続パッド２４に薄膜トランジスタ４１をＯＮする信号を与えて信号線５３を流れる電気信号を信号線接続パッド２３から読み出す。

Description

Ｘ線平面検出器の製造方法およびＸ線平面検出器用ＴＦＴアレイ基板
　実施形態は、Ｘ線平面検出器の製造方法およびＸ線平面検出器用ＴＦＴアレイ基板に関する。
　近年、医療分野において、患者は複数の医療機関を利用する事が一般的である。このような場合、他の医療機関のデータが無いと的確な治療行為が行えない可能性がある。そこで、治療を迅速かつ的確に行うために、患者の医療データをデータベース化する方向へと進んでいる。
　Ｘ線撮影の画像データについてもデータベース化の要求がある。それに伴って、Ｘ線撮影画像のデジタル化が望まれている。医用Ｘ線診断装置では、従来銀塩フィルムを使用して撮影してきた。銀塩フィルムに撮像された画像データをデジタル化するためには、撮影したフィルムを現像した後再度スキャナなどで走査する必要があり、手間と時間がかかっていた。
　最近は、１インチ程度のＣＣＤカメラを使用し、直接画像をデジタル化する方式が実現されている。しかし、たとえば肺の撮影をする場合、４０ｃｍ×４０ｃｍ程度の領域を撮影するため、光を集光する光学装置が必要であり、装置が大型化してしまう。
　これら２方式の問題を解決する方式として、アモルファスシリコン薄膜トランジスタ（ａ－Ｓｉ　ＴＦＴ）を用いた間接変換方式のＸ線平面検出器が提案されている。このＸ線平面検出器は、入射したＸ線を蛍光体等で可視光線に変換し、変換した光を各画素の光電変換膜で電荷に変えるという間接変換方式のＸ線平面検出器である。
　Ｘ線平面検出器には、縦横の各辺に画素が数百個から数千個、アレイ状に配列されている。各画素は、ａ－ＳｉからなるスイッチングＴＦＴ、光電変換膜およびキャパシタで構成される。アレイ状に配列された画素は、ＴＦＴアレイとも呼ばれる。
特開２００９－２９０１７１号公報
　Ｘ線平面検出器に使用するＴＦＴアレイには、アレイ製作工程で発生する静電気に対する劣化、破壊を防止するために静電保護ダイオードが形成されている。他方、ＴＦＴアレイには種々の画素、配線の欠陥が存在するためにこれらを検出して不良であるアレイを除去する検査を実施する。不良アレイが次工程に投入された場合に工程及び次工程で使用される部品のロスが発生するため不良アレイの除去は必要である。しかし、保護ダイオード自体がリーク電流を有するため、検査の精度を落とし、不良品を流入させてしまう可能性がある。
　そこで、本実施形態は、Ｘ線平面検出器の製造途中のＴＦＴアレイの検査精度を向上させることを目的とする。
　上述の目的を達成するため、実施形態によれば、Ｘ線平面検出器の製造方法は、絶縁基板と、前記絶縁基板の表面に薄膜トランジスタおよび光電変換膜を含み二次元配列された複数の画素と、前記複数の画素のそれぞれの行に対して設けられた走査線と、前記複数の画素のそれぞれの列に対して設けられた信号線と、前記走査線の端部に設けられた走査線接続パッドと、前記信号線の端部に設けられた信号線接続パッドと、前記複数の画素を囲む共通配線リングと、前記走査線および前記信号線と前記共通配線リングとの間のそれぞれに設けられた保護ダイオードと、前記信号線の同じ側の前記保護ダイオードと前記共通配線リングとの接続部と前記走査線の同じ側の前記保護ダイオードと前記共通配線リングとの接続部との間に接続された外部電圧印加パッドと、を有するＸ線平面検出器用ＴＦＴアレイ基板を製造するパネル製造工程と、前記外部電圧印加用パッドに基準バイアス電圧を印加し、前記走査線接続パッドに前記薄膜トランジスタをＯＮする信号を与えて前記信号線を流れる電気信号を前記信号線接続パッドから読み出して前記Ｘ線平面検出器用ＴＦＴアレイ基板を検査する検査工程と、を具備する。
　また、実施形態によれば、Ｘ線平面検出器用ＴＦＴアレイ基板は、絶縁基板と、前記絶縁基板の表面に薄膜トランジスタおよび光電変換膜を含み二次元配列された複数の画素と、前記複数の画素のそれぞれの行に対して設けられた走査線と、前記複数の画素のそれぞれの列に対して設けられた信号線と、前記走査線の端部に設けられた走査線接続パッドと、前記信号線の端部に設けられた信号線接続パッドと、前記複数の画素を囲む共通配線リングと、前記走査線および前記信号線と前記共通配線リングとの間のそれぞれに設けられた保護ダイオードと、前記信号線の同じ側の前記保護ダイオードと前記共通配線リングとの接続部と前記走査線の同じ側の前記保護ダイオードと前記共通配線リングとの接続部との間に接続された外部電圧印加パッドと、を具備する。
第１実施形態によるＸ線平面検出器の模式的斜視図である。 第１実施形態によるＸ線平面検出器の回路図である。 第１実施形態によるＴＦＴアレイの一部拡大断面図である。 第１実施形態によるＸ線平面検出器の増幅回路の回路図である。 第１実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。 第２実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。 第３実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。 第４実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
　以下、いくつかの実施形態によるＸ線平面検出器用ＴＦＴアレイを、図面を参照して説明する。なお、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
［第１実施形態］
　図１は、第１実施形態によるＸ線平面検出器の模式的斜視図である。図２は、本実施形態によるＸ線平面検出器の回路図である。図３は、本実施形態によるＴＦＴアレイの一部拡大断面図である。図４は、本実施形態によるＸ線平面検出器の増幅回路の回路図である。
　Ｘ線平面検出器１０は、二次元配列された複数の画素２０を有している。これらの画素２０は、縦横の各辺に数百個から数千個のアレイ状に配列されている。画素２０をガラス基板１１上にアレイ状に配列したものをＴＦＴアレイ２１と呼ぶ。各画素２０は、スイッチング素子である薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）４１、光電変換膜（ＰＤ：Photo Diode）４２、および、キャパシタ４３を有している。なお、キャパシタ４３を設ける代わりに、光電変換膜の容量および他の素子や配線の浮遊容量を用いてもよい。
　光電変換膜４２には、バイアス電源５１からバイアス線５２を介して負のバイアス電圧が印加される。薄膜トランジスタ４１は、信号線５３および走査線５４に接続している。ゲートドライバ４７は、走査線５４を介して薄膜トランジスタ４１のオン／オフを制御する。信号線５３の終端は信号処理回路４８に接続している。
　ＴＦＴアレイ２１の表面は、保護絶縁膜６７で覆われている。保護絶縁膜６７の一部には開口が形成されていて、バイアス線５２、信号線５３および走査線５４の端部に設けられた接続パッド２３，２４，２５などが露出している。保護絶縁膜６７の表面には、蛍光体６９の層が形成されている。蛍光体６９の表面は、ＡｌまたはＴｉＯ２の反射膜（図示せず）で覆われている。また、蛍光体６９および反射膜は、保護層（図示せず）で覆われている。
　バイアス電源５１、ゲートドライバ４７および信号増幅回路４８は、たとえば回路基板２２上に設けられる。回路基板２２は、ＴＦＴアレイ２１の背面側に配置される。ＴＦＴアレイ２１と回路基板２２との間には、たとえば鉛製でＸ線を遮蔽する遮蔽板２６が配置される。ＴＦＴアレイ２１上の信号線５３、走査線５４およびバイアス線５２と、信号処理回路４８、ゲートドライバ４７およびバイアス電源５１との間は、信号線５３、走査線５４およびバイアス線５２上にそれぞれ設けられた接続パッド２３，２４，２５に接続されたフレキシブル基板９３によって電気的に結合されている。
　信号処理回路４８は、リードアウトＩＣ８０と、差動増幅回路７０とＡＤ変換回路７１とを有している。リードアウトＩＣ８０は、積分アンプ８１とリセットサンプリング部８２と信号サンプリング部８３とリセットマルチプレクサ８４と信号マルチプレクサ８５とを有している。
　積分アンプ８１は、信号線５３に接続されている。積分アンプ８１の信号線５３につながっていない方の入力端子８９には、基準バイアス電圧が印加される。積分アンプ８１には、リセットスイッチ８６が設けられている。積分アンプ８１は、リセットスイッチ８６が開状態のときに、信号線５３を流れる電荷を積分して出力する。
　リセットサンプリング部８２と信号サンプリング部８３は、互いに並行に、積分アンプ８１の出力に接続されている。リセットサンプリング部８２および信号サンプリング部８３は、それぞれリセットサンプリングスイッチ８７および信号サンプリングスイッチ８８、並びに、リセットサンプリングキャパシタ９１および信号サンプリングキャパシタ９２が設けられている。
　リセットマルチプレクサ８４は、差動増幅回路７０の一方の入力とリセットサンプリング部８２との間に設けられている。信号マルチプレクサ８５は、差動増幅回路７０の他方の入力と信号サンプリング部８３との間に設けられている。
　図４において、積分アンプ８１およびリセットサンプリング部８２および信号サンプリング部８３は１つしか記載していないが、これらは、すべての信号線５３に対して設けられている。リセットマルチプレクサ８４および信号マルチプレクサ８５は、それぞれ１つのリセットサンプリング部８２および信号サンプリング部８３に接続されているが、実際には、複数の信号線５３に対して設けられたリセットサンプリング部８２および信号サンプリング部８３に接続されている。
　Ｘ線が蛍光体６９に入射すると、蛍光体６９中のＸ線を照射された蛍光体が蛍光を発する。この蛍光は光電変換膜４２に入る。光電変換膜４２において、蛍光は電荷に変換される。光電変換膜４２には電圧が印加されているため、変換された電荷は画素２０毎の画素電極に引き寄せられ、画素電極を通してキャパシタ４３に蓄積される。
　本実施形態は、蛍光膜を用いた間接変換型のＸ線平面検出器で説明するが、直接変換型のＸ線平面検出器においても同様の効果が得られる。直接変換型のＸ線平面検出器では、蛍光膜および反射膜は使用しないでフォトダイオードである光電変換膜４２でＸ線を直接電荷に変換する。この場合のｎ層、ｐ層は印加バイアスが正の場合には逆の順番となる。
　ゲートドライバ４７で走査線５４を駆動し、１つの走査線５４に接続している１列のスイッチング用の薄膜トランジスタ４１をオンにすると、蓄積された電荷は信号線５３を通って信号処理回路４８に転送される。薄膜トランジスタ４１を用いて一画素２０毎に電荷を信号処理回路４８に入力し、その電荷信号はＣＲＴなどのディスプレイに表示できるような点順次信号に変換される。
　ある走査線５４に接続された画素２０から画素値を読み出す場合、まず、積分アンプ８１のリセットスイッチ８６を閉の状態から開の状態に変化させる。これにより、積分アンプ８１がリセットされた状態から、リセットスイッチ８６が開となり積分が可能な状態となる。この際、走査線５４に与えられるゲート信号はＯＦＦ、すなわち、各画素２０の薄膜トランジスタ４１は開の状態であり、各画素２０の画素値はキャパシタ４３に保持されたままである。
　次に、リセットサンプリング部８２のリセットサンプリングスイッチ８７を閉にし、所定の時間が経過した後に開にして、リセット信号をサンプリングする。これにより、リセットサンプリングキャパシタ９１に、リセット状態の信号がサンプリングされ、ホールドされる。
　このようにしてリセットサンプリングが完了した後、１本の走査線５４にＯＮ信号を与える。これにより、その走査線５４に接続された薄膜トランジスタ４１が閉状態となり、キャパシタ４３に保持された電荷が積分アンプ８１で積分される。画素値のサンプリングに十分な時間が経過した後、ゲート信号をＯＦＦとする。これにより、積分アンプ８１のキャパシタに画素値に対応した電荷が蓄積される。
　画素２０のキャパシタ４２に蓄積された電荷の積分が終了した後、信号サンプリング部８３の信号サンプリングスイッチ８８を閉にし、さらに所定の時間が経過した後に開にする。これにより、信号サンプリング部８３の信号サンプリングキャパシタ９２に画素値に対応した電圧がサンプリングされその電圧がホールドされる。
　このようにして、各信号線５３に接続されたリセットサンプリング部８２および信号サンプリング部８３にリセット信号および画素値信号の積分値がサンプリングされる。各信号線５３に接続されたリセットサンプリング部８２および信号サンプリング部８３にサンプリングされたリセット信号および画素値信号は、順次、リセットマルチプレクサ８４および信号マルチプレクサ８５によって差動増幅回路７０に伝達される。差動増幅回路７０は、リセット信号と画素値信号との差分を演算する。差動増幅回路７０によってアナログ演算された演算結果は、ＡＤ変換回路７１に伝達され、デジタル値に変換される。デジタル値に変換された演算結果は、外部の機器に伝達され、たとえば画面上に表示される。
　画素２０に入射する光の量によって、発生する電荷量が異なり、増幅回路の出力振幅は変化する。そして、増幅回路の出力信号をＡ／Ｄ変換でデジタル信号とすることで、直接デジタル画像にすることができる。画素２０が配列された画素領域は、ＴＦＴアレイ２１であるから、薄型、大画面のものが製作可能である。
　図５は、本実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
　次に、図１ないし図５を用いて、このＸ線平面検出器の製造方法について説明する。Ｘ線平面検出器の製造の際には、まず、Ｘ線平面検出器用ＴＦＴアレイ基板３０を作成する。
　このＸ線平面検出器用ＴＦＴアレイ基板３０は、ＴＦＴアレイ２１のガラス基板１１（図１参照）よりも大きなガラス板３１を有している。このガラス板３１上に、ＴＦＴアレイ２１を構成する信号線５３、走査線５４などの配線や、薄膜トランジスタ４１、光電変換膜４２、キャパシタ４３などの素子が形成される。信号処理回路４８に接続される接続パッド２３（信号線接続パッド）の反対側の信号線５３の端部にもパッド２７が設けられる。ゲートドライバ４７に接続される接続パッド２４（走査線接続パッド）の反対側の走査線５４の端部にもパッド２８が設けられる。
　ガラス板３１上には、ＴＦＴアレイ２１となる部分の外周には、静電気保護用の保護ダイオード３４が設けられる。互いに極性が逆となるように並列に接続された２つの保護ダイオード３４が対となり、この保護ダイオード３４の対がそれぞれの信号線５３および走査線５４の両側に設けられている。ダイオード３４の信号線５３および走査線５４に対して反対側は、共通配線リング３２に接続されている。共通配線リング３２は、ＴＦＴアレイ２１となる部分および保護ダイオード３４の外周を囲んでいる。なお、保護ダイオードはダイオード特性を示せば通常のｐｎまたはｐｉｎのダイオードでもよく、またＴＦＴをダイオード接続したものでもよい。保護ダイオードの回路は、一対の逆接続ダイオードをさらに組み合わせて保護効果を強化した回路構成でもよい。
　共通配線リング３２には、外部電圧印加用パッド３３が設けられている。外部電圧印加用パッド３３は、信号処理回路４８に接続される側とは反対側で信号線５３に接続された保護ダイオード３４の近傍で、これらの保護ダイオード３４と共通配線リング３２との接続部を挟んで２か所に設けられる。つまり、外部電源印加用パッド３３は、信号線５３の同じ側、すなわち図５における上側の保護ダイオード３４と共通配線リング３２との接続部と、走査線５４の同じ側、すなわち図５における左側あるいは右側のどちらかの保護ダイオード３４と共通配線リング３２との接続部との間に接続されている。共通配線リング３２には、配線抵抗３５が存在する。
　Ｘ線平面検出器用ＴＦＴアレイ基板３０の製造の際、まず、ガラス板３１上に金属を堆積させ、その金属の一部をエッチングによって除去して、薄膜トランジスタ４１のゲート電極１２となるパターンが形成される。次に、プラズマＣＶＤ法により、絶縁膜１３としてＳｉＮｘが堆積される。
　さらに、その表面に、アンドープａ－Ｓｉ１層１４、ｎ型不純物を導入したアモルファスシリコン（ｎ＋ａ－Ｓｉ）層１５を堆積する。次に、積層したｎ＋ａ－Ｓｉ層１５およびアンドープａ－Ｓｉ層１４をエッチングし、ａ－Ｓｉの島を形成する。
　次に、画素エリア内外のコンタクト部に対応する領域の絶縁膜１３をエッチングしコンタクトホールを形成する。この上に、Ｍｏを約５０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０ｎｍ～約５０ｎｍスパッタして積層し、補助電極１８や信号線４５、その他の配線を形成する。
　次に、さらにＳｉＮｘを堆積して保護膜１７を形成する。その後、画素電極、ｎ＋ａ－Ｓｉ層６２、ａ－Ｓｉ層１６、ｐ型不純物を導入したアモルファスシリコン（ｐ＋ａ－Ｓｉ）層６３を順次堆積し、表面にＩＴＯ層６４を成膜し、フォトダイオード（ＰＤ）を形成する。このフォトダイオードが光電変換膜４２となる。
　さらに、これらの表面にＳｉＮで保護膜６５，６６を順次形成し、光電変換膜４２とのコンタクトホールを形成する。この上にＡｌでバイアス線５２を形成し、光電変換膜４２の上部電極であるＩＴＯ層６４とコンタクトさせる。
　次に、これらの表面に保護絶縁膜６７を形成し、接続パッド２３，２４，２５やその他のパッド２７，２８および外部電圧印加用パッド３３部分にコンタク用のホールを形成する。
　共通配線リング３２は、ゲート電極１２の形成と同じ工程内で金属をパターニングして形成される。また、保護ダイオード３４は、薄膜トランジスタ４１の製造と同じ工程内で半導体を積層して形成される。このように共通配線リング３２および保護ダイオード３４をＸ線検出器用ＴＦＴアレイ基板３０の製造の早い段階で製造することにより、その後の工程での静電気の影響を低減できる。
　このようなＸ線平面検出器用ＴＦＴアレイ基板３０を製造した後、ＴＦＴアレイ２１となる部分の検査を行う。この検査の際には、プローブまたは他の手段により外部電圧印加用パッド３３に基準バイアス電圧を印加する。
　また、信号処理回路４８に接続される接続パッド２３の反対側のパッド２７に、所定の基準バイアス電圧が印加される。基準バイアス電圧とは、信号処理回路４８の積分アンプ８１の信号線５３につながっていない方の入力端子８９に印加されるバイアス電圧である。この基準バイアス電圧は、たとえば１．５Ｖである。信号処理回路４８に接続される接続パッド２３には、プローブその他の手段で、信号処理回路４８と同等の信号読出回路（図示せず）が接続される。
　この状態で、走査線５４の両端の接続パッド２４およびパッド２８の間に、所定の電圧を印加する。この所定の電圧は、Ｘ線平面検出器１０の駆動電圧またはそれに近い電圧で薄膜トランジスタ４１の逆バイアスのリーク電流が十分小さくなる電圧を選択すればよく、たとえば９Ｖを印加する。これにより、ＴＦＴアレイ２１上のキャパシタ４３から接続パッド２３を介して電荷信号が信号読出回路に送られる。その電荷信号によって、ＴＦＴアレイ２１上の薄膜トランジスタ４１などの素子の健全性が確認される。
　ＴＦＴアレイ２１の検査の際、共通配線リング３２に電圧を印加しないと、ＴＦＴアレイ２１の外周に配置された静電気保護用の保護ダイオード３４にはリーク電流が流れる。このリーク電流は、信号読出回路に送られる検出信号値を変化させ、検査精度が悪化する。特に、微弱な電荷信号を取り扱うＸ線平面検出器では、その悪化が顕著である。
　この保護ダイオード３４のリーク電流は、保護ダイオード３４に印加する電圧を小さくすることにより減少させることができる。本実施形態では、共通配線リング３２に基準バイアス電圧を印加しているため、保護ダイオード３４の両端にはほぼ同一の電圧が印加される。つまり、保護ダイオード３４に印加される電圧はほぼゼロとなる。これにより保護ダイオード３４に流れる電流は、ほぼゼロまたは非常に小さな値となる。したがって、Ｘ線平面検出器の検査工程での検査精度を向上させることができる。
　このようにしてＴＦＴアレイ２１の健全性が確認された後、信号線５３の両端に設けられた接続パッド２３およびパッド２７と保護ダイオード３４との間、並びに、走査線５４の両側に設けられた接続パッド２４およびパッド２８との間で、ガラス板３１を配線などとともに切断する。このようにして、ガラス板３１からＴＦＴアレイ２１を切り出す。
　このようにして形成されたＴＦＴアレイ２１の表面に、ＣｓＩ；Ｔｌの蛍光膜を成膜またはＧＯＳの粉末シートを積層して蛍光体６９を形成する。さらに蛍光体６９の表面に、ＡｌまたはＴｉＯ２で反射膜を形成し、最上部に保護層を形成する。保護層を形成した後、回路基板２２などと接続し、筐体（図示せず）に収めてＸ線平面検出器１０が完成する。蛍光体６９は、上述の例に限定されず他の蛍光物質を用いてもよい。
　このように、本実施の形態によれば、Ｘ線平面検出器の検査工程での検査精度を向上させることができる。その結果、不良のＴＦＴアレイ２１が次工程に流れる可能性を小さくすることができる。
［第２実施形態］
　図６は、第２実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
　本実施形態Ｘ線平面検出器用ＴＦＴアレイ基板３０は、第１実施形態のＸ線平面検出器用ＴＦＴアレイ基板３０（図５参照）に外部電圧印加用パッド３３を追加したものである。本実施形態では、外部電圧印加用パッド３３は、信号線５３の一方のパッド２７側に設けられた保護ダイオード３４と共通配線リング３２との接続部を挟む位置の２か所だけでなく、信号線５３と信号処理回路４８（図１参照）との接続部となる接続パッド２３側に設けられた保護ダイオード３４と共通配線リング３２との接続部を挟む２か所にも設けられている。
　検査時には、いずれの外部電圧印加用パッド３３にも所定の基準バイアス電圧が印加される。信号線５３の一方のパッド２７側に設けられた保護ダイオード３４と共通配線リング３２との接続部と、信号線５３と信号処理回路４８（図１参照）との接続部となる接続パッド２３側に設けられた保護ダイオード３４と共通配線リング３２との接続部との一方に所定の基準バイアス電圧を印加した場合、共通配線リング３２の配線抵抗３５の存在によって、これらの信号線５３の両側での共通配線リング３２の電位が異なってしまう場合がある。
　しかし、本実施形態では、信号線５３の両側で共通配線リング３２に所定の基準バイアス電圧を印加しているため、信号線５３の両側での共通配線リング３２の電位をほぼ一定とすることができる。その結果、保護ダイオード３４に流れるリーク電流をさらに低下させることができる。したがって、Ｘ線平面検出器の検査工程での検査精度を向上させることができる。
　また、信号線５３の端部の接続パッド２３およびパッド２７に印加する電圧と、走査線５４の端部の接続パッド２４およびパッド２８に印加する電圧は異なる。このため、信号処理部のアンプに印加する電圧に影響を与える。
　そこで、信号線５３の両側に設けられたそれぞれの保護ダイオード３４の群に接続する部分、および、走査線５４の両側に設けられたそれぞれの保護ダイオード３４の群に接続する部分では共通配線リング３２を低抵抗とし、信号線５３側の保護ダイオード３４との接続部分および走査線５４側の保護ダイオード３４との接続部分では共通配線リング３２を高抵抗としてもよい。つまり、信号線５３の同じ側に設けられた接続パッド２３およびパッド２７の群の内側、並びに、走査線５４の同じ側に設けられた接続パッド２４およびパッド２８の群の内側では共通配線リング３２配線抵抗を小さくし、群間の接続部分での共通配線リング３２の配線抵抗を高くする。
　これは、単位長当たりの配線抵抗をパッド群内よりパッド群間を高くすることにより実現できる。たとえば低抵抗配線はＡｌなどの低抵抗金属で形成し、高抵抗配線はＩＴＯなどの透明電極で形成すればよい。
［第３実施形態］
　図７は、第３実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
　本実施形態のＸ線平面検出器用ＴＦＴアレイ基板３０は、第１実施形態のＸ線平面検出器用ＴＦＴアレイ基板３０（図５参照）に接続配線３６を追加したものである。この接続配線３６は、外部電圧印加用パッド３３との接続部の近傍で共通配線リング３２に接続し、信号線５３と信号処理回路４８（図１参照）との接続部となる接続パッド２３側に設けられた保護ダイオード３４と共通配線リング３２との接続部の近傍で共通配線リング３２に接続している。この接続配線３６の電気抵抗は、たとえば比抵抗が小さな金属などを用いて、共通配線リング３２に存在する配線抵抗３５よりも小さくなるようにする。接続配線３６での電位降下は、１Ｖ以下にすることが望ましい。
　このようなＸ線平面検出器用ＴＦＴアレイ基板３０を用いた場合、検査時に外部電圧印加用パッド３３に所定の基準バイアス電圧を印加すると、信号線５３と信号処理部との接続部となる接続パッド２３側に設けられた保護ダイオード３４と共通配線リング３２との接続部の電位も外部電圧印加用パッド３３とほぼ同じになる。その結果、保護ダイオード３４に流れるリーク電流をさらに低下させることができる。したがって、Ｘ線平面検出器の検査工程での検査精度を向上させることができる。
　また、検査時に基準バイアス電圧を印加するためのプローブおよび回路を信号線５３の一方の端部側分のみとすることができるため、第２実施形態に比べて、検査装置などのコストを削減することができる。
［第４実施形態］
　図８は、第４実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
　本実施形態は、第２実施形態と外部電圧印加用パッド３３の位置が異なっている。本実施形態において、信号線５３上に設けられた接続パッド２３は、直線状に配列されている。外部電圧印加用パッド３３は、信号線５３上に設けられた接続パッド２３の配列の両端に接続パッド２３と同じ直線状に並ぶように配置されている。したがって、ＴＦＴアレイ２１を切り出した後の製品中に、外部電源印加用パッド３３が残存することとなる。
　また、外部電圧印加用パッド３３と共通配線リング３２との間の一部は、切り出されるＴＦＴアレイ２１内に残存することとなるため、信号線５３などとは異なる材料で配線することは困難である。このため、外部電圧印加用パッド３３と共通配線リング３２との間は、抵抗を介して接続されることとなる。このため、若干の電圧降下が生じるが、その電圧降下の大きさはダイオード３４のしきい電圧よりも低くすることができるため、実質的に、検査に影響を与えない。
　このようなＸ線平面検出器であっても、Ｘ線平面検出器の検査工程での検査精度を向上させることができる。その結果、不良のＴＦＴアレイ２１が次工程に流れる可能性を小さくすることができる。
　また、外部電圧印加用パッド３３を信号線５３上に設けられた接続パッド２３と同じ直線状に配列しておくことにより、検査用プローブを簡単に接触させることができる。その結果、検査が容易になる。
　接続パッド２３は、信号を処理するＩＣの処理ビット数毎に群を形成している場合が多い。隣り合う群の間にはある程度の隙間が形成されている。このような群をなす接続パッド２３の配列の両側に外部電源印加用パッド３３を設けてもよい。
　さらに外部電圧印加用パッド３３から信号線５３に沿って端部が開放された配線が延びていてもよい。このような配線を設けることにより、信号線５３を通って画素２０から伝達される信号に外部の影響によりノイズが含まれる可能性が低減される。
［他の実施の形態］
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…Ｘ線平面検出器、１１…ガラス基板、１２…ゲート電極、１３…絶縁膜、１４…アンドープａ－Ｓｉ層、１５…ｎ＋ａ－Ｓｉ層、１７…保護膜、１８…補助電極、２０…画素、２１…ＴＦＴアレイ、２２…回路基板、２３…接続パッド、２４…接続パッド、２５…接続パッド、２６…遮蔽板、２７…パッド、２８…パッド、３０…Ｘ線平面検出器用ＴＦＴアレイ基板、３１…ガラス板、３２…共通配線リング、３３…外部電圧印加用パッド、３４…保護ダイオード、３５…配線抵抗、３６…接続配線、４１…薄膜トランジスタ、４２…光電変換膜、４３…キャパシタ、４７…ゲートドライバ、４８…信号処理部、５１…バイアス電源、５２…バイアス線、５３…信号線、５４…走査線、６２…ｎ＋ａ－Ｓｉ層、６３…ｐ＋ａ－Ｓｉ層、６４…ＩＴＯ層、６５…保護膜、６６…保護膜、６７…保護絶縁膜、６９…蛍光体、７０…差動増幅回路、７１…ＡＤ変換回路、８０…リードアウトＩＣ、８１…積分アンプ、８２…リセットサンプリング部、８３…信号サンプリング部、８４…リセットマルチプレクサ、８５…信号マルチプレクサ、８６…リセットスイッチ、８７…リセットサンプリングスイッチ、８８…信号サンプリングスイッチ、９１…リセットサンプリングキャパシタ、９２…信号サンプリングキャパシタ
 
 

Claims (12)

  1. 　絶縁基板と、前記絶縁基板の表面に薄膜トランジスタおよび光電変換膜を含み二次元配列された複数の画素と、前記複数の画素のそれぞれの行に対して設けられた走査線と、前記複数の画素のそれぞれの列に対して設けられた信号線と、前記走査線の端部に設けられた走査線接続パッドと、前記信号線の端部に設けられた信号線接続パッドと、前記複数の画素を囲む共通配線リングと、前記走査線および前記信号線と前記共通配線リングとの間のそれぞれに設けられた保護ダイオードと、前記信号線の同じ側の前記保護ダイオードと前記共通配線リングとの接続部と前記走査線の同じ側の前記保護ダイオードと前記共通配線リングとの接続部との間に接続された外部電圧印加パッドと、を有するＸ線平面検出器用ＴＦＴアレイ基板を製造するパネル製造工程と、
    　前記外部電圧印加用パッドに基準バイアス電圧を印加し、前記走査線接続パッドに前記薄膜トランジスタをＯＮする信号を与えて前記信号線を流れる電気信号を前記信号線接続パッドから読み出して前記Ｘ線平面検出器用ＴＦＴアレイ基板を検査する検査工程と、
    　を具備することを特徴とするＸ線平面検出器の製造方法。
  2. 　前記保護ダイオードは互いに極性が逆で並列接続された対として設けられていることを特徴とする請求項１に記載のＸ線平面検出器の製造方法。
  3. 　前記基準バイアス電圧は前記検査工程で読み出す電気信号の増幅回路に与えるバイアス電圧と同じであることを特徴とする請求項１または請求項２に記載のＸ線平面検出器の製造方法。
  4. 　前記外部電圧印加用パッドは、前記信号線の同じ側の前記保護ダイオードと前記共通配線リングとの接続部を挟んで両側に設けられていることを特徴とする請求項１ないし請求項３のいずれか１項に記載のＸ線平面検出器の製造方法。
  5. 　前記外部電圧印加用パッドは、前記信号線の両側の前記保護ダイオードと前記共通配線リングとのそれぞれの接続部の近傍に設けられていることを特徴とする請求項１ないし請求項４のいずれか１項に記載のＸ線平面検出器の製造方法。
  6. 　前記共通配線リングの前記信号線の同じ側の前記保護ダイオードとの接続部分間の電気抵抗は、前記共通配線リングの前記信号線に接続された前記保護ダイオードとの接続部分と前記共通配線リングの前記走査線に接続された前記保護ダイオードとの接続部分との間の電気抵抗よりも小さいことを特徴とする請求項５に記載のＸ線平面検出器の製造方法。
  7. 　前記外部電圧印加用パッドの近傍と前記信号線の反対側の前記保護ダイオードと前記共通配線リングとの接続部の近傍とを接続する前記共通配線リングよりも電気抵抗が小さい接続配線をさらに具備することを特徴とする請求項５または請求項６に記載のＸ線平面検出器の製造方法。
  8. 　前記検査工程の後に前記画素を覆う蛍光体層を形成する蛍光体形成工程をさらに具備することを特徴とする請求項１ないし請求項７のいずれか１項に記載のＸ線平面検出器の製造方法。
  9. 　前記Ｘ線平面検出器用ＴＦＴアレイ基板を前記信号線パッドおよび前記走査線パッドと前記共通配線リングとの間で切断して切り出すパネル切断工程をさらに具備することを特徴とする請求項１ないし請求項８のいずれか１項に記載のＸ線平面検出器の製造方法。
  10. 　前記パネル切断工程の後に前記走査線接続パッドに前記ＴＦＴを駆動するゲート駆動回路を接続する工程と、
    　前記パネル切断工程の後に前記信号線接続パッドに前記キャパシタから電荷信号を読み出す信号読出回路を接続する工程と、
    　をさらに具備することを特徴とする請求項９に記載のＸ線平面検出器の製造方法。
  11. 　絶縁基板と、
    　前記絶縁基板の表面に薄膜トランジスタおよび光電変換膜を含み二次元配列された複数の画素と、
    　前記複数の画素のそれぞれの行に対して設けられた走査線と、
    　前記複数の画素のそれぞれの列に対して設けられた信号線と、
    　前記走査線の端部に設けられた走査線接続パッドと、
    　前記信号線の端部に設けられた信号線接続パッドと、
    　前記複数の画素を囲む共通配線リングと、
    　前記走査線および前記信号線と前記共通配線リングとの間のそれぞれに設けられた保護ダイオードと、
    　前記信号線の同じ側の前記保護ダイオードと前記共通配線リングとの接続部と前記走査線の同じ側の前記保護ダイオードと前記共通配線リングとの接続部との間に接続された外部電圧印加パッドと、
    　を具備することを特徴とするＸ線平面検出器用ＴＦＴアレイ基板。
  12. 　前記外部電圧印加用パッドの近傍と前記信号線の反対側の前記保護ダイオードと前記共通配線リングとの接続部の近傍とを接続する前記共通配線リングよりも電気抵抗が小さい接続配線をさらに具備することを特徴とする請求項１１に記載のＸ線平面検出器用ＴＦＴアレイ基板。
     
PCT/JP2013/002486 2012-04-17 2013-04-11 Ｘ線平面検出器の製造方法およびｘ線平面検出器用ｔｆｔアレイ基板 WO2013157231A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020147031238A KR101655004B1 (ko) 2012-04-17 2013-04-11 Ｘ선 평판검출기의 제조방법 및 ｘ선 평판검출기용 ｔｆｔ 어레이 기판
CN201380031789.0A CN104396017B (zh) 2012-04-17 2013-04-11 制造x射线平板检测器的方法和x射线平板检测器tft阵列基板
JP2014511099A JP6017542B2 (ja) 2012-04-17 2013-04-11 Ｘ線平面検出器の製造方法、ｘ線平面検出器用ｔｆｔアレイ基板、およびｘ線平面検出器
US14/517,182 US9589855B2 (en) 2012-04-17 2014-10-17 Method for manufacturing X-ray flat panel detector and X-ray flat panel detector TFT array substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-093989 2012-04-17
JP2012093989 2012-04-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/517,182 Continuation US9589855B2 (en) 2012-04-17 2014-10-17 Method for manufacturing X-ray flat panel detector and X-ray flat panel detector TFT array substrate

Publications (1)

Publication Number Publication Date
WO2013157231A1 true WO2013157231A1 (ja) 2013-10-24

Family

ID=49383204

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/002486 WO2013157231A1 (ja) 2012-04-17 2013-04-11 Ｘ線平面検出器の製造方法およびｘ線平面検出器用ｔｆｔアレイ基板

Country Status (6)

Country Link
US (1) US9589855B2 (ja)
JP (1) JP6017542B2 (ja)
KR (1) KR101655004B1 (ja)
CN (1) CN104396017B (ja)
TW (1) TWI493215B (ja)
WO (1) WO2013157231A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165544A (ja) * 2014-03-03 2015-09-17 株式会社デンソー 受光チップ
CN110034137A (zh) * 2017-12-12 2019-07-19 乐金显示有限公司 用于柔性数字x射线探测器的面板及其制造方法
JP2020107668A (ja) * 2018-12-26 2020-07-09 キヤノン株式会社 撮像装置及び撮像システム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015166937A1 (ja) * 2014-04-30 2015-11-05 シャープ株式会社 アクティブマトリクス基板及び当該アクティブマトリクス基板を備える表示装置
CN108507599B (zh) * 2017-02-24 2021-05-14 奕瑞影像科技（太仓）有限公司 具有高兼容性的x射线传感器面板、x射线探测器
KR20210070780A (ko) * 2019-12-05 2021-06-15 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법
KR20210079566A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303925A (ja) * 2003-03-31 2004-10-28 Canon Inc 撮像用基板
JP2008305959A (ja) * 2007-06-07 2008-12-18 Fujifilm Corp 放射線画像検出器の補修方法、画像処理方法、放射線画像検出器および画像処理装置
JP2009170768A (ja) * 2008-01-18 2009-07-30 Mitsubishi Electric Corp フォトセンサーアレイ基板とフォトセンサー

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316634C (zh) * 2001-10-03 2007-05-16 株式会社东芝 X光平面检测器
US7470942B2 (en) * 2005-09-07 2008-12-30 Chunghwa Picture Tube., Ltd. Thin film transistor array and electrostatic discharge protective device thereof
JP2007155564A (ja) 2005-12-07 2007-06-21 Acrorad Co Ltd 放射線検出器および放射線画像検出装置
JP2009290171A (ja) 2008-06-02 2009-12-10 Epson Imaging Devices Corp 固体撮像装置
JP5774806B2 (ja) 2008-08-11 2015-09-09 コニカミノルタ株式会社 放射線検出パネルの製造方法および放射線画像検出器の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303925A (ja) * 2003-03-31 2004-10-28 Canon Inc 撮像用基板
JP2008305959A (ja) * 2007-06-07 2008-12-18 Fujifilm Corp 放射線画像検出器の補修方法、画像処理方法、放射線画像検出器および画像処理装置
JP2009170768A (ja) * 2008-01-18 2009-07-30 Mitsubishi Electric Corp フォトセンサーアレイ基板とフォトセンサー

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165544A (ja) * 2014-03-03 2015-09-17 株式会社デンソー 受光チップ
CN110034137A (zh) * 2017-12-12 2019-07-19 乐金显示有限公司 用于柔性数字x射线探测器的面板及其制造方法
CN110034137B (zh) * 2017-12-12 2023-09-19 乐金显示有限公司 用于柔性数字x射线探测器的面板及其制造方法
JP2020107668A (ja) * 2018-12-26 2020-07-09 キヤノン株式会社 撮像装置及び撮像システム

Also Published As

Publication number Publication date
CN104396017B (zh) 2018-08-24
TW201350895A (zh) 2013-12-16
KR101655004B1 (ko) 2016-09-06
KR20150005593A (ko) 2015-01-14
TWI493215B (zh) 2015-07-21
JP6017542B2 (ja) 2016-11-02
JPWO2013157231A1 (ja) 2015-12-21
US9589855B2 (en) 2017-03-07
US20150028338A1 (en) 2015-01-29
CN104396017A (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
JP6017542B2 (ja) Ｘ線平面検出器の製造方法、ｘ線平面検出器用ｔｆｔアレイ基板、およびｘ線平面検出器
JP5043373B2 (ja) 変換装置、放射線検出装置、及び放射線検出システム
JP5043380B2 (ja) 放射線検出装置および放射線検出システム
US8067743B2 (en) Imaging apparatus and radiation imaging apparatus
JP4498283B2 (ja) 撮像装置、放射線撮像装置及びこれらの製造方法
EP1420453B1 (en) Image pickup apparatus, radiation image pickup apparatus and radiation image pickup system
US8981304B2 (en) Radiation detector
US7429723B2 (en) Conversion apparatus, radiation detection apparatus, and radiation detection system
JP5709810B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
US20100294942A1 (en) Radiation detecting apparatus and radiation imaging system
JP2013235934A (ja) 検出装置、検出システム、及び、検出装置の製造方法
JP6132283B2 (ja) 増幅回路および増幅回路を用いたイメージセンサ
KR20130076431A (ko) 다중 에너지 방사선 검출기 및 그 제조 방법
US20060033033A1 (en) Radiation detection apparatus and system
JP5700973B2 (ja) 検出装置及び放射線検出システム
US8916833B2 (en) Imaging device and imaging display system
US9293506B2 (en) Detection apparatus, detection system, and method for manufacturing detection apparatus
JP2007027691A (ja) 電磁波検出装置、放射線検出装置、放射線検出システム及びレーザ加工方法
JP6470508B2 (ja) 放射線撮像装置および放射線撮像システム
JP2014225527A (ja) 検出装置、及び、検出システム
US9093347B2 (en) Detecting apparatus and detecting system
JP2014122903A (ja) 放射線検出器および放射線画像撮影装置
CN100502021C (zh) 电磁辐射检测设备、辐射检测设备和系统及激光处理方法
JP4314255B2 (ja) 変換装置およびｘ線検出システム
KR20170080196A (ko) 엑스레이 검출기용 어레이기판 및 이를 포함하는 엑스레이 검출기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13777663

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014511099

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20147031238

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13777663

Country of ref document: EP

Kind code of ref document: A1