JP5043380B2 - 放射線検出装置および放射線検出システム - Google Patents

Description

本発明は、放射線を電気信号に変換する放射線検出装置、放射線検出装置を用いた放射線検出システムに関するものである。

近年、絶縁基板上に、スイッチ素子としてのＴＦＴ（薄膜トランジスタ）と、Ｘ線等の放射線を電気信号に変換する変換素子からなる画素を作りこんだ放射線検出装置が実用化されている。変換素子としては、例えば、次の二つの方式がある。一つは、光電変換素子とＸ線等の放射線を光電変換素子が感知可能な波長帯域の光に変換する波長変換体（例えば蛍光体）などにより構成された間接型の変換素子である。間接型の変換素子は、Ｘ線等の放射線を光電変換素子上に配置された蛍光体などの波長変換体によって光に波長変換し、波長変換体からの光を光電変換素子で光電変換するものである。もう一つは、Ｘ線等の放射線を電気信号に変換する例えばアモルファスセレン（ａ−Ｓｅ）などの半導体変換材料を有する直接変換型半導体素子を用いて、直接、Ｘ線等の放射線から電気信号に変換する直接型の変換素子である。

このような放射線検出装置としては高速化、高感度化を実現することが求められている。そのため、駆動速度向上のためにスイッチ素子のサイズを大きくするもしくは複数のスイッチ素子を配置しながら、変換素子の面積を大きく確保することで、上部から照射された放射線もしくは放射線から変換された光の量をより多く検知することが求められる。変換素子は、少なくとも上部電極と下部電極との間に放射線を電気信号に変換する半導体層や光を電気信号に変換する半導体層を挟み、一方の電極を画素分離のために二次元状に分離して設けることで、二次元状の画素配置を実現することができる。

また、変換素子の面積を大きく確保するため、従来では、まず複数のスイッチ素子が二次元状に配列されたスイッチ素子アレーを形成する。その後、このスイッチ素子アレー上に変換素子の画素分離された電極（以下、画素電極と記す）を積層して変換素子をスイッチ素子の上に重ねることが提案されている。

従来の放射線検出装置は、特許文献１に示されているように、ＴＦＴなどのスイッチ素子が形成されるスイッチ素子部の上部に直接変換型半導体素子である変換素子部を配置することが記載されている。また、他の例として、特許文献２に示された放射線検出装置において、ＴＦＴなどのスイッチ素子部の上部に変換素子部（光電変換素子）を配置し、さらにその上に蛍光体を配置することが記載されている（図２０）。変換素子部の画素電極は、スイッチ素子部であるＴＦＴのソース電極またはドレイン電極と接続される信号配線上、及び、ゲート配線上で分離している。
米国特許第６，０２０，５９０号（ＵＳＰ６，０２０，５９０） 特開２００４−０１５００２号公報

本発明の目的は、撮像画像の更なる高精度化を図ることができ、且つより製造しやすい構成を有する放射線検出装置及び放射線検出システムを提供することにある。

本発明の放射線検出装置は、絶縁基板と、絶縁基板上に配置された複数のスイッチ素子と前記複数のスイッチ素子上に配置された変換素子とを備えた複数の画素と、を有する放射線検出装置であって、前記複数のスイッチ素子は、第１の端子と、第２の端子と、制御端子とを含む転送用スイッチ素子及びリセット用スイッチ素子を有し、前記転送用スイッチ素子は、前記第１の端子が前記変換素子の電極に接続され、前記第２の端子が信号配線に接続され、制御端子が第１の制御配線に接続されており、前記信号配線の幅方向の両端と前記第１の制御配線の幅方向の両端とが、前記変換素子の上から見た前記電極の領域の内側に配置されており、前記リセット用スイッチ素子は、前記第１の端子が前記変換素子の前記電極に接続され、前記第２の端子がリセット配線に接続され、前記制御端子が第２の制御配線に接続されており、前記転送用スイッチ素子と前記リセット用スイッチ素子とは、前記電極に接続されている前記第１の端子から前記信号配線又は前記リセット配線に接続されている前記第２の端子への向きが略同じで、前記制御端子の向きが略同じ配置であることを特徴とする放射線検出装置である。

なお、上記「一方向に配された」及び「前記一方向と異なる方向に配された」とは直線状に一列に配された場合のみならず、例えば図１８に示すゲート配線のように配線を挟んで両側に分かれてスイッチ素子が配された場合も含まれる。

また本発明の放射線検出システムは、本発明の放射線検出装置と、
前記放射線検出装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
前記放射線を発生させるための放射線源とを具備することを特徴とする。

本願において、放射線を電気信号に変換する変換素子とは、可視光，赤外光、Ｘ線，α線，β線，γ線等の放射線を受け、この放射線を電気信号に変換する素子をいう。可視光，赤外光等の光を電気信号に変換する光電変換素子、アモルファスセレン等を半導体層として有するＸ線等の電離放射線を電気信号に変換する素子を含むものである。

本発明によれば、放射線を電気信号に変換する変換素子とスイッチ素子とを有する画素が複数配された放射線検出装置において、スイッチ素子と接続される配線と変換素子の電極との間の容量バラツキを少なく安定化させることができる。そして、例えばアーチファクトの抑制された撮影画像・表示画像を提供できる。そして、特性の安定した放射線検出装置を提供することができる。

また本発明によれば、スイッチ素子と接続される配線と変換素子の電極との間の厳密な位置合わせを不要とし、配線による段差の影響を少なくして加工することができるので、製造工程を容易化することができる。

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。

以下、本発明に係わる放射線検出装置の実施形態として、Ｘ線等の放射線を電気信号に変換する放射線検出装置を例に取り上げて詳細に説明する。しかし、本発明に係わる放射線検出装置に限定されず、可視光，赤外光等の光を電気信号に変換する検出装置にも適用することができる。

〔第１の実施形態〕
以下、本発明の第１の実施形態に係る放射線検出装置について説明する。本実施形態は光電変換素子からなる変換素子部の画素毎に分離された画素電極の下を、信号配線または制御配線となるゲート配線が通過する場合を示すものである。なお図１及び図２では、画素電極の下に信号配線を配した例を示している。

図１は本発明の第１の実施形態に係わる放射線検出装置の一画素の構成を示す平面図で、ＴＦＴからなるスイッチ素子部と変換素子部とを有する画素が２次元マトリックス状に配置されたときの一画素の平面図を示している。図２は図１中のＡ−Ａ’線に沿った断面図である。

図１０及び図１１は、図１、図２を用いて説明した画素をマトリックス状に配置した放射線検出装置を示す等価回路図及び斜視図である。

図１において、変換素子部１は可視光，赤外光等の光を電気信号に変換する、金属−絶縁層−半導体層からなるＭＩＳ型光電変換素子からなる。その上部に、Ｘ線，α線，β線，γ線等の放射線を可視光等のＭＩＳ型光電変換素子で光電変換可能な光に変換する波長変換体としての蛍光体（図１において不図示）を配置している。蛍光体としては例えばＸ線を光に変換するＣｓＩを用いることができる。

スイッチ素子として機能するＴＦＴ（薄膜トランジスタ）からなるスイッチ素子部２は、二つの端子となるソース電極３，ドレイン電極４、制御端子となるゲート電極５の３つの電極を備えている。ソース電極３とドレイン電極４の間にはスイッチ素子部２のチャネル部が存在し、ゲート電極５の電圧を制御することで、電荷がチャネル部を流れたり止められたりする制御を行うことができる。

変換素子部１は、画素毎に分離された画素電極９からバイアス配線８下の領域までの層構成からなり、スイッチ素子部２の上方に配置されている。変換素子部１の画素電極９はスルーホール１０を通じてスイッチ素子部２のドレイン電極４に接続されている。

図２に示す図１のＡ−Ａ’部の断面図を用いて本発明の第１の実施形態に係る画素の層構成について説明する。基板上にスイッチ素子部２を、その上方に変換素子部１、さらにその上部に蛍光体層４４を配置している。

スイッチ素子部２はゲート電極（図１のゲート電極５に対応する）及びゲート配線（図１のゲート配線７に対応する）である第一の電極層３１を備えている。そしてゲート絶縁膜である第一の絶縁層３２、第一の半導体層３３、オーミックコンタクト層である第一の不純物半導体層３４を備えている。そしてソース・ドレイン電極（図１のソース電極３、ドレイン電極４に対応する）及び信号配線（図１の信号配線６に対応する）となる第二の電極層３５を備えている。

変換素子部１は、ＭＩＳ型光電変換素子である。画素毎に分離された第三の電極層３７（図１の画素電極９に対応する）、第三の絶縁層３８、第二の半導体層３９、オーミックコンタクト層もしくはブロッキング層として機能する第二の不純物半導体層４０、第五の電極層４２（上部電極となる）からなる。可視光等の光を光電変換することが可能である。第二の不純物半導体層４０の上部には、例えばＩＴＯなどの透明な電極層である第五の電極層４２を配置しているが、第二の不純物半導体層４０の抵抗が低い場合、第二の不純物半導体層４０が電極層を兼ねることが可能で、第五の電極層４２は配置しなくてもよい。この場合、第二の不純物半導体層４０が変換素子部１の上部電極となる。

第四の電極層４１は第五の電極層４２に電圧を印加するためのバイアス配線（図１のバイアス配線８に対応する）で、基板外部に配置された共通電極ドライバー回路部（図１０に示す共通電極ドライバー回路部５３）と接続されている。ここでは、第四の電極層４１は、第五の電極層４２に覆われて配置されているが、第四の電極層４１の下に第五の電極層４２を配置しても良い。変換素子部１の第三の電極層３７（図１の画素電極９に対応する）は、スイッチ素子部２の第二の電極層３５からなる電極の一つ（ドレイン電極）と層間絶縁層である第二の絶縁層３６のスルーホール（図１のスルーホール１０に対応する）を介して接続されている。スイッチ素子部２を導通にすることで、変換素子部１の第二の半導体層３９で発生したキャリアに見合った電荷を外部の信号処理回路（図１０に示す信号処理回路部５１）に転送することが可能である。

本実施形態においては、図１及び図２の構成から分かるように、画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、信号配線６がこの領域内部を通過するように、信号配線６の幅方向の両端が前記領域内に存在するように配されている。すなわち、変換素子部１の画素電極９の下をはみ出ることなく通過するように配置されている。このような構成にすることで、例えば信号配線６と変換素子部１の画素電極９が、製造プロセスの露光装置でアライメント位置ズレにより位置関係がズレても、信号配線６と変換素子部１の画素電極９との重なる面積は変わらない。そのため、画素毎の信号配線６と変換素子部１に係る容量が変わらず、放射線検出装置で取得した画像に、画素内の容量ばらつきに起因した画像のアーチファクトの発生を抑えることができる。

画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、ゲート配線７が、この領域内部を通過するように、ゲート配線７の幅方向の両端が前記領域内に存在するように配置しても同様な効果を得ることができる。すなわち、変換素子の上から見た電極の領域の内側に配置されるように、ゲート配線７を変換素子部１の画素電極９の下をはみ出ることなく通過するように配置した場合のことである。そのため、ゲート配線７のみを上記領域内部を通過するように配置することも可能である。ただし、信号配線６を画素電極９の下をはみ出ることなく通過させることは、各画素で変換した微細な電荷を取り扱うため、信号配線の面内の容量ばらつきがそのまま画像のアーチファクトとして見えてくるので、より重要度が高いと言える。

さらに画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、スイッチ素子部２が、その領域内部に配置されていれば同様な効果を得ることができる。スイッチ素子部２のソース電極３又はドレイン電極４の一部が、画素電極９の下をはみ出して隣接する画素の領域に配置される場合は、製造プロセスで露光装置のアライメントの位置ずれにより位置関係がずれるため、画素内の容量ばらつきが発生するからである。この構成により、本発明に係わる放射線検出装置の全ての実施形態において同様な効果が得られる。

図２１は画素電極９が正投影された基板の投影領域と画素電極９との間の領域を信号配線６又はゲート配線７が通過する様子を模式的に示した図である。

図２の層構成から分かるように、第三の電極層３７（変換素子部１の画素電極）は、信号配線６を形成する第二の電極層３５を覆うように配置されている。これにより、画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、信号配線６がこの領域内部を通過するように、信号配線６の幅方向の両端が前記領域内に存在するように配置される構成となる。よって、製造プロセスで露光機のアライメント位置ズレが発生しても、重なり面積が変わらず、画素電極９にかかる容量ばらつきを抑えることができる。さらに第五の電極層４２（変換素子部１の上部電極）も、容量ばらつきを抑えるために信号配線６を形成する第二の電極層３５を覆うように配置されていることが望ましい。本実施形態では第三の電極層３７（変換素子部１の画素電極）と第五の電極層４２（変換素子部１の上部電極）の両方が信号配線６を形成する第二の電極層３５を覆うように配置されている。第三の電極層３７（変換素子部１の画素電極）がゲート配線７を覆うように構成した場合も同様に、第五の電極層４２（変換素子部１の上部電極）もゲート配線７を覆うことが望ましいことは勿論である。第三の電極層３７（変換素子部１の画素電極）がスイッチ素子部２を覆うように構成した場合も同様に、第五の電極層４２（変換素子部１の上部電極）もスイッチ素子部２を覆うことが望ましいことは勿論である。

次に図１、図２を用いて説明した画素をマトリックス状に配置した放射線検出装置の構成について図１０及び図１１を用いて説明する。

図１０に示すように、基板上に、変換素子部１とスイッチ素子部２とを有する画素が、２次元マトリックス状に配置されている。スイッチ素子部２のゲート電極５と接続されたゲート配線７と、スイッチ素子部２のソース電極３と接続された信号配線６とが、画素の行数、画素の列数に対応した本数分設けられている。基板の周囲には信号処理回路部５１、共通電極ドライバー回路部５３、ゲートドライバー回路部５２が配置されている。スイッチ素子部２のゲート電極５と接続されたゲート配線７は、スイッチ素子部２のＯＮ／ＯＦＦを制御するゲートドライバー回路部５２と接続されている。スイッチ素子部２のソース電極３と接続された信号配線６は、蓄積された電荷を読み取り処理をする信号処理回路部５１と接続されている。また、変換素子部１の一方の電極（上部電極）と接続されているバイアス配線８は、共通電極ドライバー回路部５３と接続されている。

図１１に示すように、周囲にゲートドライバー回路部５２と信号処理回路部５１を配置し、パネル上に放射線を可視光等の光に変換する蛍光体を配置している。図１０では信号処理回路部５１と共通電極ドライバー回路部５３とは別に示されているが、図１１に示すように、共通電極ドライバー回路部５３は信号処理回路部５１内に組み込まれている。ゲートドライバー回路部５２と信号処理回路部５１は、ＩＣが搭載されたＴＣＰ（テープキャリアパッケージ；フィルム板上にＩＣを搭載したもの）を介して基板５０と接続されている。図１１では、放射線を蛍光体で可視光等の光に変換した後で、光電変換素子にて光電変換を行う方式を示しているが、蛍光体を設けず、変換素子部１として、Ｘ線，α線，β線，γ線等の放射線を直接電気信号に変換する半導体素子を用いてもよい。Ｘ線を直接変換する半導体素子の半導体材料としては、例えばアモルファスセレン（ａ−Ｓｅ）が挙げられる。変換素子部１として、可視光等の光を電気信号に変換する光電変換素子を用い、その上にＣｓＩ等の蛍光体を直接堆積した例を示している。また、カーボン等の放射線を透過させる材料からなる基板上に蛍光体を形成し、その蛍光体の面を接着材により、変換素子部１とスイッチ素子部２とを有する画素を設けた基板と貼り合わせてもよい。

〔第２の実施形態〕
本実施形態は画素電極の下を、信号配線とゲート配線とが通過する場合を示すものである。

図３は本発明の第２の実施形態に係わる放射線検出装置の一画素の構成を示す平面図である。図４は図３中のＡ−Ａ’線に沿った断面図、図５は図３中のＢ−Ｂ’線に沿った断面図である。図４及び図５において、図２と同一構成部材については同一符号を付し説明を省略する。また、画素を２次元マトリックス状に配置した放射線検出装置の構成は図１０及び図１１に示したものと同じである。

変換素子部１としては、実施形態１と同様に金属膜−絶縁層−半導体層からなるＭＩＳ型光電変換素子を配置している。ＭＩＳ型光電変換素子上には、Ｘ線，α線，β線，γ線等の放射線を可視光等の、ＭＩＳ型光電変換素子で光電変換可能な光に変換する波長変換体としてのＣｓＩ等の蛍光体が配置されている。

図１に示す実施形態１の構成では、画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、信号配線６が領域内部を通過するように、信号配線６の幅方向の両端が前記領域内に存在するように配置されている構成を示した。信号配線６が変換素子部１の画素電極９の下をはみ出すことなく通過するように配置されている構成である。図３に示す本実施形態では、信号配線６だけでなくゲート配線７も同様に上記領域内部を通過するよう、ゲート配線７の幅方向の両端が前記領域内に存在するように配置されている。

図４から分かるように、第三の電極層３７（変換素子部１の画素電極）は、信号配線６を形成する第二の電極層３５を覆うように配置されている。これにより、画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、信号配線６がこの領域内部を通過するよう、信号配線６の幅方向の両端が前記領域内に存在するように配される構成となる。よって、製造プロセスで露光機のアライメント位置ズレが発生しても、重なり面積が変わらず、画素電極９にかかる容量ばらつきを抑えることができる。第五の電極層４２（変換素子部１の上部電極）も、容量ばらつきを抑えるために信号配線６を形成する第二の電極層３５を覆うように配置されていることが望ましい。本実施形態では第三の電極層３７（変換素子部１の画素電極）と第五の電極層４２（変換素子部１の上部電極）の両方が信号配線６を形成する第二の電極層３５を覆うように配置されている。

また図５から分かるように、第三の電極層３７（変換素子部１の画素電極）は、ゲート配線７を形成する第一の電極層３１を覆うように配置されている。これにより、画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、ゲート配線７がこの領域内部を通過するよう、ゲート配線７の幅方向の両端が前記領域内に存在するように配される構成となる。よって、製造プロセスで露光機のアライメント位置ズレが発生しても、重なり面積が変わらず、画素電極９にかかる容量ばらつきを抑えることができる。第五の電極層４２（変換素子部１の上部電極）も、容量ばらつきを抑えるためにゲート配線７を形成する第一の電極層３１を覆うように配置されていることが望ましい。本実施形態では第三の電極層３７（変換素子部１の画素電極）と第五の電極層４２（変換素子部１の上部電極）の両方がゲート配線７を形成する第一の電極層３１を覆うように配置されている。

このような構成にすることで、信号配線６と変換素子部１の画素電極９が、製造プロセスの露光装置でアライメント位置ズレにより位置関係がズレても、信号配線６と変換素子部１の画素電極９との重なる面積は変わらない。そのため、画素毎の信号配線６と変換素子部１に係る容量が変わらず、放射線検出装置で取得した画像に、容量ばらつきに起因した画像のアーチファクトを抑えることができる。さらに、ゲート配線７についても、ゲート配線７と変換素子部１の画素電極９の重なり面積が変わらないため、アライメント位置ズレにより位置関係がズレても、ゲート配線７と変換素子部１の画素電極９の重なり面積が変わらず、ゲート配線７の容量が安定する。そのため、転送能力についても画素毎に安定し、同様に画素毎の転送能力ばらつきに起因した画像のアーチファクトの低減が可能である。

また、第１の実施形態と同様に、スイッチ素子部２を画素電極９が正投影された基板の投影領域と画素電極９との間の領域に配置することで、変換素子部１の画素電極９とスイッチ素子部２の電極との重なり面積が変わらず、容量が安定する。

図３〜図５は、変換素子部１として、可視光等の光を電気信号に変換する光電変換素子を用い、その上に蛍光体を直接堆積した例を示している。また、カーボン等の放射線を透過させる材料からなる基板上に蛍光体層を形成し、その蛍光体層の面を接着材により光電変換素子が形成された基板と貼り合わせてもよい。また蛍光体を設けず、変換素子部１として、Ｘ線，α線，β線，γ線等の放射線を直接電気信号に変換する半導体素子を用いてもよい。Ｘ線を直接変換する半導体素子の半導体材料としては、例えばアモルファスセレン（ａ−Ｓｅ）が挙げられる。

〔第３の実施形態〕
本実施形態では、スイッチ素子部２と変換素子部１の間には平坦化膜として有機絶縁層を用いた場合を示したものである。

図６及び図７は本発明の第３の実施形態に係わる放射線検出装置の一画素の構成を示す断面図である。平面図で示される画素の構成は図３と同様であり、図６は図３中のＡ−Ａ’線に沿った断面図に対応し、図７は図３中のＢ−Ｂ’線に沿った断面図に対応する。画素をマトリックス状に配置した放射線検出装置の構成は図１０及び図１１に示したものと同じである。変換素子部としては第１及び第２の実施形態と同様に、金属膜−絶縁層−半導体層からなるＭＩＳ型光電変換素子を配置している。

以下、図６及び図７の断面図を用いてその構成について説明する。図６及び図７において、図４及び図５と同一構成部材については同一符号を付して説明を省略する。

図６及び図７の構成において図４及び図５の構成と異なる点は、スイッチ素子部２と変換素子部１の間に形成する第二の絶縁層３６に平坦化膜としての機能を有する有機絶縁層を層間絶縁層として使用したことである。これによりスイッチ素子部２と変換素子部１の間で発生する容量を小さくすることができる。信号配線やゲート配線の総容量が大きくなると、放射線検出装置で撮影した画像のノイズが大きくなったり、ＴＦＴの転送時の時定数を大きく取る必要が生じ、結果的に、画像を高速で読み取ることができなくなる。このため、スイッチ素子部２と変換素子部１の間には、誘電率が低く厚い膜を形成することができる有機絶縁層を配置することが望ましい。

有機絶縁層の材質は、アクリル系樹脂やポリイミドなどの耐熱性に優れ誘電率が低い材料が適しており、最も薄いところでも１μｍ以上の膜厚で形成することが望ましい。有機絶縁層としては、例えばダウケミカル社製ＢＣＢ（ベンゾシクロブテン）を用いることができる。層間絶縁層は、有機絶縁層のみで構成しなくてもよく、有機絶縁層と図４で使用した無機絶縁層とを組み合わせた多層構造を用いても構わない。図６から分かるように、第三の電極層３７（変換素子部１の画素電極）は、信号配線を形成する第二の電極層３５を覆うように配置されている。これにより、画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、信号配線６がこの領域内部を通過するよう、信号配線６の幅方向の両端が前記領域内に存在するように配される構成となる。よって、製造プロセスで露光機のアライメント位置ズレが発生しても、重なり面積が変わらず、画素電極９にかかる容量ばらつきを抑えることができる。第五の電極層４２（変換素子部１の上部電極）も、容量ばらつきを抑えるために信号配線６を形成する第二の電極層３５を覆うように配置されていることが望ましい。本実施形態では第三の電極層３７（変換素子部１の画素電極）と第五の電極層４２（変換素子部の上部電極）の両方が信号配線６を形成する第二の電極層３５を覆うように配置されている。

また図７から分かるように、第三の電極層３７（変換素子部１の画素電極）は、ゲート配線７を形成する第一の電極層３１を覆うように配置されている。これにより、画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、ゲート配線７がこの領域内部を通過するよう、ゲート配線７の幅方向の両端が前記領域内に存在するように配される構成となる。よって、製造プロセスで露光機のアライメント位置ズレが発生しても、重なり面積が変わらず、画素電極９にかかる容量ばらつきを抑えることができる。第五の電極層４２（変換素子部１の上部電極）も、容量ばらつきを抑えるためにゲート配線７を形成する第一の電極層３１を覆うように配置されていることが望ましい。本実施形態では第三の電極層３７（変換素子部１の画素電極）と第五の電極層４２（変換素子部１の上部電極）の両方がゲート配線７を形成する第一の電極層３１を覆うように配置されている。

また、第１の実施形態と同様に、スイッチ素子部２を画素電極９が正投影された基板の投影領域と画素電極９との間の領域に配置することで、変換素子部１の画素電極９とスイッチ素子部２の電極との重なり面積が変わらず、容量が安定する。

図６及び図７は、変換素子部１として、可視光等の光を電気信号に変換する光電変換素子を用い、その上に蛍光体を直接堆積した例を示している。また、カーボン等の放射線を透過させる材料からなる基板上に蛍光体層を形成し、その蛍光体層の面を接着材により光電変換素子が形成された基板と貼り合わせてもよい。また蛍光体を設けず、変換素子部１として、Ｘ線，α線，β線，γ線等の放射線を直接電気信号に変換する半導体素子を用いてもよい。Ｘ線を直接変換する半導体素子の半導体材料としては、例えばアモルファスセレン（ａ−Ｓｅ）が挙げられる。

また、本実施形態の構成は、実施形態１と同様に、信号配線６のみが画素電極９が正投影された基板の投影領域と画素電極９との間の領域内部を通過するように配置されている場合にも適用可能である。また、ゲート配線７のみが、画素電極９が正投影された基板の投影領域と画素電極９との間の領域内部を通過するように配置されている場合にも適用可能である。

〔第４の実施形態〕
本実施形態は、変換素子部１としてｎ型不純物半導体層−半導体層−ｐ型不純物半導体層からなるＰＩＮ型光電変換素子を信号配線６やスイッチ素子部２の上部に配置し、スイッチ素子部２と変換素子部１の間には有機絶縁層を用いた場合を示したものである。

図８及び図９は本発明の第４の実施形態に係わる放射線検出装置の一画素の構成を示す断面図である。平面図で示される画素の構成は図３と同様であり、図８は図３中のＡ−Ａ’線に沿った断面図に対応し、図９は図３中のＢ−Ｂ’線に沿った断面図に対応する。図８及び図９において、図４及び図５と同一構成部材については同一符号を付して説明を省略する。画素を２次元マトリックス状に配置した放射線検出装置の構成は図１０及び図１１に示したものと同じである。

以下、図８及び図９の断面図を用いてその構成について説明する。

図８及び図９の構成において、図４，図５，図６，図７と異なる点は、スイッチ素子部２と変換素子部１の間に形成する層間絶縁層である第二の絶縁層３６に有機絶縁層を使用し、かつ、変換素子部１にＰＩＮ型光電変換素子を配置したことである。ＰＩＮ型光電変換素子は、ｎ型の第二の不純物半導体層４０、第二の半導体層３９、ｐ型の第三の不純物半導体層４５からなる。図８からも分かるように、第三の電極層３７（変換素子部１の画素電極）は、信号配線６を形成する第二の電極層３５を覆うように配置されている。これにより、画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、信号配線６がこの領域内部を通過するよう、信号配線６の幅方向の両端が前記領域内に存在するように配される構成となる。よって、製造プロセスで露光機のアライメント位置ズレが発生しても、重なり面積が変わらず、画素電極９にかかる容量ばらつきを抑えることができる。第五の電極層４２（変換素子部１の上部電極）も、容量ばらつきを抑えるために信号配線６を形成する第二の電極層３５を覆うように配置されていることが望ましい。本実施形態では第三の電極層３７（変換素子部１の画素電極）と第五の電極層４２（変換素子部１の上部電極）の両方が信号配線６を形成する第二の電極層３５を覆うように配置されている。

また図９から分かるように、第三の電極層３７（変換素子部１の画素電極）は、ゲート配線７を形成する第一の電極層３１を覆うように配置されている。これにより、画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、ゲート配線７がこの領域内部を通過するよう、ゲート配線７の幅方向の両端が前記領域内に存在するように配される構成となる。よって、製造プロセスで露光機のアライメント位置ズレが発生しても、重なり面積が変わらず、下電極９にかかる容量ばらつきを抑えることができる。第五の電極層４２（変換素子部１の上部電極）も、容量ばらつきを抑えるためにゲート配線７を形成する第一の電極層３１を覆うように配置されていることが望ましい。本実施形態では第三の電極層３７（変換素子部１の画素電極）と第五の電極層４２（変換素子部１の上部電極）の両方がゲート配線７を形成する第一の電極層３１を覆うように配置されている。

また、第１の実施形態と同様に、スイッチ素子部２を画素電極９が正投影された基板の投影領域と画素電極９との間の領域に配置することで、変換素子部１の画素電極９とスイッチ素子部２の電極との重なり面積が変わらず、容量が安定する。

図８及び図９は、変換素子部１として、可視光等の光を電気信号に変換する光電変換素子を用い、その上に蛍光体を直接堆積した例を示している。また、カーボン等の放射線を透過させる材料からなる基板上に蛍光体層を形成し、その蛍光体層の面を接着材により光電変換素子が形成された基板と貼り合わせてもよい。蛍光体を設けず、変換素子部１として、Ｘ線，α線，β線，γ線等の放射線を直接電気信号に変換する半導体素子を用いてもよい。Ｘ線を直接変換する半導体素子の半導体材料としては、例えばアモルファスセレン（ａ−Ｓｅ）が挙げられる。

また、本実施形態の構成は、実施形態１と同様に、信号配線６のみが、変換素子部１の画素電極９の下をはみ出ることなく通過するように配置されている場合にも適用可能である。また、ゲート配線７のみが、変換素子部１の画素電極９の下をはみ出ることなく通過するように配置されている場合にも適用可能である。

以上説明した各実施形態においては、変換素子部１の画素電極９と第五の電極層４２（上電極）の双方が、スイッチ素子部２と信号配線６もしくはゲート配線７を覆うように配置されている例を示した。しかし、変換素子部１の画素電極９でスイッチ素子部２と信号配線６もしくはゲート配線７を覆うように構成されていればよい。そして、画素電極上に配置した、第二の半導体層３９や第五の電極層４２は、画素分離されず、画素間で全て接続されていても構わない。

〔第５の実施形態〕
図１２〜図１６は、本発明に関わる第５の実施形態に係わる一画素の平面図、断面図、等価回路図、及び斜視図を表したものである。

図１２は本発明の第５の実施形態に係わる放射線検出装置の一画素の平面図で、２つのスイッチ素子部と変換素子部が対となる画素がマトリックス状に配置された画素を示したものである。図１３は図１２中のＣ−Ｃ’線に沿った断面図で、図１４は図１２中のＤ−Ｄ’線に沿った断面図である。変換素子部１としては、ＭＩＳ型光電変換素子を配置し、スイッチ素子部２と光電変換素子の間には層間絶縁層として有機絶縁層を用いている。勿論、図３〜図５に示したように有機絶縁層を用いない構成にも本実施形態を適用可能である。

図１５は図１２に示した放射線検出装置の等価回路図で、２つのスイッチ素子部と変換素子部とを有する画素が３行×５列のマトリックス状に配置されている。周囲には信号処理回路部５１、リセット回路部６３、第一、第二のゲートドライバー回路部６１，６２、共通電極ドライバー回路部５３からなる放射線検出装置を示している。

図１６は、本実施形態に示される放射線検出装置の概略の構成を示した図で、周囲に２つ以上のドライバー回路部と信号処理回路部を配置し、パネル上に放射線を可視光等の光に変換する蛍光体を配置した例である。

本実施形態の変換素子部１も可視光，赤外光等の光を電気信号に変換するＭＩＳ型光電変換素子であり、その上部に放射線を可視光等の光電変換素子で光電変換可能な光に変換する波長変換体としての蛍光体を配置している。

第一のＴＦＴからなる第一のスイッチ素子部１１は、変換素子部１により可視光等の光を電気信号に変換した信号を転送するためのものである。第二のＴＦＴからなる第二のスイッチ素子部１２は、転送後に変換素子部１に一定の電位を印加し、転送後に変換素子部１内の存在する電荷を除去（以下リセットと称する）することを目的としたものである。

第一のスイッチ素子部１１は、図１２に示すように、ソース電極となる第一の電極１３，ドレイン電極となる第二の電極１４，第一のゲート電極１５の３つの電極からなる。そして、第一の電極１３は信号配線６と、第二の電極１４は変換素子部１の画素電極９と接続されている。また、第二のスイッチ素子部１２は、ソース電極となる第三の電極１６、ドレイン電極となる第四の電極１７、第二のゲート電極１８の３つの電極からなり、第三の電極１６はリセット配線１９と、第四の電極１７は変換素子部１の画素電極９と接続されている。

変換素子部１は、変換素子部１の画素電極９からバイアス配線８下の領域に形成されており、第一のスイッチ素子部１１，第二のスイッチ素子部１２の上部に配置されている。変換素子部１の画素電極９はスルーホール１０を通じて第一のスイッチ素子部部１１の第二の電極１４と、また第二のスイッチ素子部１２の第四の電極１７に接続されている。

Ｘ線等の放射線が照射され、蛍光体層４４で可視光等の光に変換され、この光の照射量に応じて画素内に電荷が蓄積される。その後、第一のゲート電極１５に第一のゲートドライバー回路部６１から第一のスイッチ素子部１１のオン電圧を印加し、信号処理回路部５１に情報を転送し画像化する。その後、第一のゲート電極１５に第一のスイッチ素子部１１のオフ電圧を印加し、転送を終了する。その後、第二のゲート電極１８に第二のゲートドライバー回路部６２から第二のスイッチ素子部１２のオン電圧を印加し、リセット配線１９より変換素子部１のリセット電位を印加する。そして、一定時間が経過した後、第二のゲート電極１８に第二のスイッチ素子部１２のオフ電圧を印加し、リセットを終了する。

このように、第一のスイッチ素子部１１と第二のスイッチ素子部１２を別々に駆動することで、信号の転送とリセットを高速に行うことができ、放射線検出装置の画像読み取り速度を向上することができる。

図１２〜図１４に示されるように、変換素子部１は、第一のスイッチ素子部１１，第二のスイッチ素子部１２、第一のゲート配線２０，第二のゲート配線２１，信号配線６、そしてリセット配線１９の上部に配置されている。特に第一のゲート配線２０，第二のゲート配線２１，信号配線６そしてリセット配線１９は、変換素子部１の画素電極９が正投影された基板の投影領域と下電極９との間の領域内を通過するよう、各配線の幅方向の両端が前記領域内に配置されている。これにより、製造プロセスにおいて、露光機のアライメント位置ズレが発生しても、各部の交差する面積が変化しないため、各部の容量が安定して形成することができ、結果、各部の容量ばらつきに起因した画像のアーチファクトを防止することができる。

また、図１２に示すように、画素内に複数のスイッチ素子部を配置する場合、スイッチ素子部や各配線の上部に変換素子部を配置することで、大きな開口率を確保することができる。さらに、第１の実施形態と同様に、スイッチ素子部を画素電極９が正投影された基板の投影領域と画素電極９との間の領域に配置することで、変換素子部１の画素電極９とスイッチ素子部２の電極との重なり面積が変わらず、容量が安定する。

前述のように、配線の全てを変換素子部１の画素電極９が正投影された基板の投影領域と画素電極９との間の領域内を通過するように配置している。しかし、例えば信号配線６のみ変換素子部１の画素電極９が正投影された基板の投影領域と画素電極９との間の領域内を通過させるように配置しても良いし、第一のゲート配線２０のみでも構わない。また、第一のスイッチ素子部１１の配線と第二のスイッチ素子部１２の配線のいずれか一方を、変換素子部１の画素電極９が正投影された基板の投影領域と画素電極９との間の領域内を通過させるように配置しても良い。また第一のスイッチ素子部１１の配線の一部と第二のスイッチ素子部１２の配線の一部とを、変換素子部１の画素電極９が正投影された基板の投影領域と画素電極９との間の領域内を通過させるように配置しても良い。第一のスイッチ素子部１１の配線とは、第一のゲート配線２０及び信号配線６である。第二のスイッチ素子部１２の配線とは、第二のゲート配２１線及びリセット配線１９である。

図１３に示す図１２におけるＣ−Ｃ’部の断面図、及び図１４に示す図１２におけるＤ−Ｄ’断面図を用いて本発明の第５の実施形態に係る画素の層構成について説明する。

第一のスイッチ素子部１１は第一の電極層３１、ゲート絶縁膜である第一の絶縁層３２、第一の半導体層３３、オーミックコンタクト層である第一の不純物半導体層３４、第二の電極層３５を備えている。第一の電極層３１は、ゲート電極及びゲート配線を構成する。第二の電極層３５は、ソース・ドレイン電極及び信号配線を構成する。

変換素子部１は、ＭＩＳ型光電変換素子である。第三の電極層３７（図１２の画素電極９に対応する）、第三の絶縁層３８、第二の半導体層３９、オーミックコンタクト層もしくはブロッキング層として機能する第二の不純物半導体層４０、第五の電極層４２（上部電極となる）からなる。ＭＩＳ型光電変換素子は、可視光等の光を光電変換することが可能である。第二の不純物半導体層４０の上部には、例えばＩＴＯなどの透明な電極層である第五の電極層４２を配置しているが、第二の不純物半導体層４０の抵抗が低い場合、第二の不純物半導体層４０が電極層を兼ねることが可能で、第五の電極層４２は設けなくてもよい。

第四の電極層４１は第五の電極層４２に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバー回路部５３と接続されている。ここでは、第四の電極層４１は、第五の電極層４２に覆われて配置されているが、第四の電極層４１の下に第五の電極層４２を配置しても良い。第三の電極層３７は、スイッチ素子部を構成する第二の電極層３５からなる電極の一つ（ドレイン電極）と第二の絶縁層３６のスルーホールを介して接続されている。スイッチ素子部をオンにすることで、第二の半導体層３９で発生したキャリアに見合った電荷を外部の信号処理回路（図１５の信号処理回路部５１）に転送することが可能である。

図１２〜図１４から分かるように、第三の電極層３７（変換素子部１の画素電極）は、信号配線６とリセット配線１９を形成する第二の電極層３５、そして第一のゲート配線２０及び第二のゲート配線２１を形成する第一の電極層３１を覆うように配置されている。これにより、画素電極９が正投影された基板の投影領域と画素電極９との間の領域において、信号配線６とリセット配線１９、第一のゲート配線２０及び第二のゲート配線２１が、この領域内部を通過するよう配される構成となる。すなわち、各配線の幅方向の両端が前記領域内に存在するように配される構成となる。よって、製造プロセスで露光機のアライメント位置ズレが発生しても、重なり面積が変わらず、特に画素電極９にかかる容量ばらつきを抑えることができる。またスイッチ素子部と変換素子部の間に形成する層間絶縁層である第二の絶縁層３６には、平坦化層として機能する有機絶縁層を使用しており、スイッチ素子部と変換素子部の間で発生する容量を小さくすることができる。第五の電極層４２（変換素子部１の上部電極）も、信号配線６とリセット配線１９を形成する第二の電極層３５、そして第一のゲート配線２０及び第二のゲート配線２１を形成する第一の電極層３１を覆うように配置されていることが望ましい。本実施形態では第三の電極層３７と第五の電極層４２の両方が信号配線６とリセット配線１９を形成する第二の電極層３５、そして第一のゲート配線２０及び第二のゲート配線２１を形成する第一の電極層３１を覆うように配置されている。この構成は、容量ばらつきを抑えるために有効である。

信号配線６や第一のゲート配線，第二のゲート配線の総容量が大きくなると、放射線検出装置で撮影した画像のノイズが大きくなったり、スイッチ素子の転送時の時定数を大きく取る必要がでて、結果、画像を高速で読み取ることができなくなる。このため、スイッチ素子部と変換素子部の間には、誘電率が低く厚い膜を形成することができる有機絶縁層を配置することが望ましい。有機絶縁層の材質は、アクリル系樹脂やポリイミドなどの耐熱性に優れ誘電率が低い材料が適しており、最も薄いところでも１μｍ以上の膜厚で形成することが望ましい。層間絶縁層は、有機絶縁層のみで構成しなくてもよく、有機絶縁層と図４で使用した無機絶縁層とを組み合わせた多層構造を用いても構わない。

図１５に示す本実施形態の放射線検出装置の簡易等価回路において、一つの画素内に複数のスイッチ素子部やゲート配線を含む回路では、配線や電極が複雑な配置になる。この時、変換素子部間に配線を配置したり、一部配線にオーバーラップする形で変換素子部を配置すると、製造プロセスにおける露光機のアライメント位置ズレにより各部容量が安定せず画像のアーチファクトにつながる。また加工形状が安定せず安定した生産も難しくなる。そこで、画素電極下の領域において変換素子部１の下を各配線がはみ出すことなく配置するような構成にすることで、特性と生産を安定化させることが可能となる。

図１６においては周囲に第一のゲートドライバー回路部６１，第二のゲートドライバー回路部６２と信号処理回路部５１とリセット回路部６３とを配置し、パネル上に放射線を可視光に変換する蛍光体を配置している。図１５に示す共通電極ドライバー回路部５３は信号処理回路部５１内に組み込まれている。

図１２〜図１６は、変換素子部１として、可視光等の光を電気信号に変換する光電変換素子を用い、その上に蛍光体を直接堆積した例を示している。また、カーボン等の放射線を透過させる材料からなる基板上に蛍光体層を形成し、その蛍光体層の面を接着材により光電変換素子が形成された基板と貼り合わせてもよい。蛍光体を設けず、変換素子部１として、Ｘ線，α線，β線，γ線等の放射線を直接電気信号に変換する半導体素子を用いてもよい。Ｘ線を直接変換する半導体素子の半導体材料としては、例えばアモルファスセレン（ａ−Ｓｅ）が挙げられる。

第１から第５の実施形態においては、変換素子部の画素電極は四角形状をなし、信号配線又は／及びリセット配線、又は及びゲート配線（又は第一及び第二のゲート配線）は画素電極の平行に対向する二辺を横切るように配置されている。また、変換素子部の画素電極は実質的に四角形形状と考えられる形状を含む、例えば画素電極の一部が除去されているものも含まれる。また、画素電極の対向する二辺は容量のバラツキが許容できる範囲内の平行に近い状態も含まれる。

〔第６の実施形態〕
本実施形態では、上述の第５の実施形態で説明した、２つのスイッチ素子部と変換素子部が対となる画素において、容量のバラツキを更に低減する構成について説明する。

図１７の構成において、図１２と異なる点は、転送用の第一のスイッチ素子部１１とリセット用の第二のスイッチ素子部１２との配置が、一方のスイッチ素子部を配置した位置から平行移動した位置に配置したことである。

具体的には、第一のスイッチ素子部１１及び第二のスイッチ素子部１２の、画素電極９に接続される一方の電極から信号配線６又はリセット配線１９に接続される他方の電極への向きが同じであることが重要である。

更に、第一のゲート配線２０から第一のゲート電極の先端への向きと第二のゲート配線２１から第二のゲート電極の先端への向きが同じであることが重要である。

更に、第一のスイッチ素子部１１及び第二のスイッチ素子部１２が概略同じ形状であることが重要である。

仮に、図１２の構成の場合に、第一のゲート電極１５及び第二のゲート電極２１の形成時のマスクと第一の電極１３、第二の電極１４、第三の電極１６及び第四の電極１７の形成時のマスクの位置がずれたとする。この結果、後述の２つの特性変化が発生し、各部の容量ばらつきに起因した画像のアーチファクトが発生する。

（１）Ｖｔｈ（スレッシュホールド電圧）の変化
ＴＦＴの特性で重要なパラメーターとして、Ｖｔｈ（スレッシュホールド電圧）が挙げられる。

ＴＦＴはゲート電極にＶｔｈよりも高い電圧を印加するとＯＮ状態になり電流が流れ、Ｖｔｈよりも低い電圧を印加するとＯＦＦ状態になり電流の流れを止める事ができる。この特性は、ＴＦＴをスイッチ素子と使用しているＴＦＴマトリックスパネルでは重要なファクターである。

Ｖｔｈが画素間でばらつくと、例えば、蓄積した電荷がＴＦＴをＯＦＦ状態にする電圧を印加しているにも関わらずに電荷が流れてしまう画素が発生して、画像不良に発展する場合がある。

前述のように、ＴＦＴのソース電極もしくはドレイン電極とゲート電極との重なり面積が変化すると、ＴＦＴのＶｔｈが設計値から変化する。

例えば、重なり面積が極端に小さくなると、Ｖｔｈが高い電圧値にシフトする。このため、ゲート電極に印加する電圧を高くしないとＴＦＴがＯＮしなくなり、電荷の転送不良などを起こしやすくなる。

この結果、画素内の一方のＴＦＴのＶｔｈが高くなったとき、他方のＴＦＴのＶｔｈは低くなる。これにより、双方のＴＦＴを制御する事ができなくなり、転送不良などに起因した、画像のアーチファクトに発展する。

（２）画素電極の転送後の電位とリセット後の電位
第一のスイッチ素子１１をＯＮする電圧を印加して、変換素子部１からの電荷を転送した後、ＴＦＴをＯＦＦする電圧を印加する。この後、第二のスイッチ素子１２をＯＮする電圧を印加して、変換素子部１の画素電極９にリセット電位を印加した後、ＯＦＦする電圧を印加する。

図１２の構成において、例えば、第一の電極１３、第二の電極１４、第三の電極１６及び第四の電極１７を形成するマスクがずれて、第一のスイッチ素子部１１の第一のゲート電極１５と画素電極９と接続される第二の電極１４との重なり面積が減少したとする。この時、第二のスイッチ素子部１２の第二のゲート電極１８と画素電極９と接続される第四の電極１７との重なり面積は増加する。

そのため、第一のスイッチ素子１１と第二のスイッチ素子１２は異なる容量を持つ。そして、第一のスイッチ素子１１又は第二のスイッチ素子１２をＯＮした後に、電荷が各容量に分配（チャージシェア）されるが、転送後の画素電極９の電位とリセット後の画素電極９の電位が異る。画素電極９の転送後の電位とリセット後の電位が異なるという事は、例えば放射線検出装置では、その電位差に見合った電荷量を誤検知してしまう。そのため、スイッチ素子形成時のマスクのずれが発生した場合、画素内の画素電極９の電位のばらつきが発生し、更にはＴＦＴマトリックスパネル内の画素電極９のばらつきが発生する。

従って、放射線検出装置においては撮影画像の画像アーチファクトに発展する。

このようなスイッチ素子形成時のマスクのずれに起因するアーチファクトを低減するために、本実施例の構成は有効である。

〔第７の実施形態〕
上述した第１から第６の実施形態では、変換素子部の画素電極は四角形形状としたが、画素電極の形状やレイアウトは正方形形状に限定されず、任意に設定できる。

図１８では、画素電極９がハニカム構造になっているが、ゲート配線７、信号配線６のレイアウトは第１及び第２の実施形態と同様である。第１から第６の実施形態においては、変換素子部の画素電極は四角形状をなし、信号配線６又は／及びゲート配線７は画素電極の平行に対向する二辺を横切るように配置されている。

本実施形態ではゲート配線７は非平行な二辺、すなわち画素電極９の斜めにパターニングされた二辺を通り、画素電極９が正投影された基板の投影領域と画素電極９との間の領域内を通過するように配置されている。

ゲート配線７と画素電極９がアライメントズレを起こすと、画素毎の、ゲート配線と画素電極との容量は多少変化するが、従来の構成ではゲート配線や信号配線の幅方向にずれて重なり部分が変化するため、その容量変化が大きい。しかしながら、図１８のゲート配線は略長さ方向にずれて重なり部分が変化するため、その容量変化は小さく、従来の構成と比較して、容量バラツキを少なく安定化させ、アーチファクトの抑制された撮影画像・表示画像を提供できる。

またゲート配線に沿って、ゲート配線上で下電極の画素分離をする必要がないため、段差部の影響を受けずに加工ができ、安定して変換素子を形成することが可能である。

図１７では、信号配線６は６角形の画素電極９における信号配線と直角な二辺を横切り、画素電極９が正投影された基板の投影領域と画素電極９との間の領域内を通過するよう、信号配線６の幅方向の両端が前記領域内に存在するように配置されている。しかし信号配線６が画素電極９の斜めにパターニングされた二辺を横切るように配置され、ゲート配線は６角形の画素電極における信号配線と直角な二辺を横切るように配置されていても良い。また、双方の配線（ゲート配線及び信号配線）がそれぞれ、斜めにパターニングされた二辺箇所を横切るように配置されていても良い。

以上説明した各実施形態において、変換素子部の画素電極９たる第三の電極層３７もしくは上部電極たる第五の電極層４２が、信号配線６もしくはゲート配線７を覆う際、画素電極の端部から１〜３μｍ以上内側に入れると良い。これは、変換素子形成プロセスで、各層間のアライメント位置ズレがこの程度ずれる可能性があるためである。高精度で管理を厳しく運用した場合の露光装置で１μｍ程度、通常の管理で３μｍ程度のアライメント位置ズレを起こすことが一般的な露光装置の仕様から分かるからである。また、アライメントツリーの構成によっては、上記数値の１．５倍程度ずれることも考えられるため、可能であれば１０μｍ程度内側に配置することが望ましい。また、一画素の中に行もしくは列方向に複数の配線を配置している場合、望ましくは各配線間の距離が同じ程度であるとなお良い。

〔第８の実施形態〕
次に本発明に係わる放射線検出装置を用いた放射線検出システムについて図１８を用いて説明する。

図１８に示すように、Ｘ線チューブ６０５０で発生したＸ線６０６０は、患者或いは被験者６０６１の胸部６０６２を透過し、放射線検出装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して放射線検出装置６０４０の蛍光体が発光し、その光を光電変換して電気的情報を得る。この情報は、ディジタルに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。

また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールーム等の表示手段となるディスプレイ６０８１に表示又は光ディスク装置等の記録手段により光ディスク等の記録媒体に保存することができる。さらに、遠隔地の医師が診断することも可能である。またフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。

本発明はスイッチ素子部と変換素子部を用いた医療用や非破壊検査用のＸ線等の放射線検出装置に適用できる。また、可視光等の光を電気信号に変換する検出装置、特に大面積な光電変換領域を有する検出装置に適用できる。

本発明の第１の実施形態に関わる画素の構成を示す平面図である。 図１中のＡ−Ａ’線に沿った断面図である。 本発明の第２の実施形態に関わる画素の構成を示す平面図である。 図３中のＡ−Ａ’線に沿った断面図である。 図３中のＢ−Ｂ’線に沿った断面図である。 本発明の第３の実施形態に関わる画素の構成を示す断面図であり、図３中のＡ−Ａ’線に沿った断面図に対応する図である。 本発明の第３の実施形態に関わる画素の構成を示す断面図であり、図３中のＢ−Ｂ’線に沿った断面図に対応する図である。 本発明の第４の実施形態に関わる画素の構成を示す断面図であり、図３中のＡ−Ａ’線に沿った断面図に対応する図である。 本発明の第４の実施形態に関わる画素の構成を示す断面図であり、図３中のＢ−Ｂ’線に沿った断面図に対応する図である。 図１〜図９を用いて説明した各実施形態の画素をマトリックス状に配置した放射線検出装置を示す等価回路図である。 図１〜図９を用いて説明した各実施形態の画素をマトリックス状に配置した放射線検出装置を示す斜視図である。 本発明の第５の実施形態に関わる画素の平面図である。 図１２中のＣ−Ｃ’線に沿った断面図である。 図１２中のＤ−Ｄ’線に沿った断面図である。 図１２の等価回路図である。 本発明の第５の実施形態に示される放射線検出装置の概略の構成を示した図である。 本発明の第６の実施形態に関わる画素の平面図である。 本発明の第７の実施形態に関わる画素の平面図である。 本発明に係わる放射線検出装置を用いた放射線検出システムを説明する図である。 従来の放射線検出装置の画素の構成例を示す平面図である。 下電極９が正投影された基板の投影領域と下電極９との間の領域を信号配線又はゲート配線が通過する様子を模式的に示した図である。

符号の説明

１ 変換素子部
２ スイッチ素子部
３ ソース電極
４ ドレイン電極
５ ゲート電極
６ 信号配線
７ ゲート配線
８ バイアス配線
９ 下電極
１０ スルーホール
１１ 第一のスイッチ素子部
１２ 第二のスイッチ素子部
１３ 第一の電極
１４ 第二の電極
１５ 第一のゲート電極
１６ 第三の電極
１７ 第四の電極
１８ 第二のゲート電極
１９ リセット配線
２０ 第一のゲート配線
２１ 第二のゲート配線
３１ 第一の電極層
３２ 第一の絶縁層
３３ 第一の高抵抗半導体層
３４ 第一のｎ型半導体層
３５ 第二の電極層
３６ 第二の絶縁層
３７ 第三の電極層
３８ 第三の絶縁層
３９ 第二の高抵抗半導体層
４０ 第二のｎ型半導体層
４１ 第四の電極層
４２ 第五の電極層
４３ 第四の絶縁層
４４ 蛍光体層
４５ ｐ型半導体層
５０ 基板
５１ 信号処理回路部
５２ ゲートドライバー回路部
５３ 共通電極ドライバー回路部
５４ ＴＦＴ
６１ 第一のゲートドライバー回路部
６２ 第二のゲートドライバー回路部
６３ リセット回路部
６４ 第一のスイッチ素子部
６５ 第二のスイッチ素子部

Claims (11)

1. 絶縁基板と、
   前記絶縁基板の上に配置された複数のスイッチ素子と、前記複数のスイッチ素子の上に配置された変換素子とを備えた複数の画素と、
   を有する放射線検出装置であって、
   前記複数のスイッチ素子は、第１の端子と、第２の端子と、制御端子とを含む転送用スイッチ素子及びリセット用スイッチ素子を有し、
   前記転送用スイッチ素子は、前記第１の端子が前記変換素子の電極に接続され、前記第２の端子が信号配線に接続され、制御端子が第１の制御配線に接続されており、
   前記信号配線の幅方向の両端と前記第１の制御配線の幅方向の両端とが、前記変換素子の上から見た前記電極の領域の内側に配置されており、
   前記リセット用スイッチ素子は、前記第１の端子が前記変換素子の前記電極に接続され、前記第２の端子がリセット配線に接続され、前記制御端子が第２の制御配線に接続されており、
   前記転送用スイッチ素子と前記リセット用スイッチ素子とは、前記電極に接続されている前記第１の端子から前記信号配線又は前記リセット配線に接続されている前記第２の端子への向きが略同じで、前記制御端子の向きが略同じ配置であることを特徴とする放射線検出装置。
2. 前記複数のスイッチ素子が前記変換素子の上から見た前記電極の領域の内側に配置されていることを特徴とする請求項１に記載の放射線検出装置。
3. 前記リセット配線の幅方向の両端と、前記第２の制御配線の幅方向の両端とが、前記変換素子の上から見た前記電極の領域の内側に配置されていることを特徴とする請求項１又は２に記載の放射線検出装置。
4. 前記信号配線と前記制御配線との交差部が前記変換素子の上から見た前記電極の領域の内側に配置されていることを特徴とする請求項１から３のいずれか１項に記載の放射線検出装置。
5. 前記信号配線、前記制御配線の幅方向の両端は、前記電極の端部から１μｍ以上前記変換素子の上から見た前記電極の領域の内側に配置されていることを特徴とするから請求項１から４のいずれか１項に記載の放射線検出装置。
6. 前記スイッチ素子と前記変換素子との間に配置された絶縁層を有することを特徴とする請求項１から５のいずれか１項に記載の放射線検出装置。
7. 前記絶縁層が有機樹脂からなることを特徴とする請求項６に記載の放射線検出装置。
8. 前記変換素子がＰＩＮ型光電変換素子又はＭＩＳ型光電変換素子であることを特徴とする請求項１から７のいずれか１項に記載の放射線検出装置。
9. 前記変換素子の上に配置された波長変換体を有することを特徴とする請求項８に記載の放射線検出装置。
10. 前記変換素子が放射線を直接電荷に変換する変換素子であることを特徴とする請求項１から７のいずれか１項に記載の放射線検出装置。
11. 請求項９又は１０に記載の放射線検出装置と、
    前記放射線検出装置からの信号を処理する信号処理手段と、
    前記信号処理手段からの信号を記録するための記録手段と、
    前記信号処理手段からの信号を表示するための表示手段と、
    前記信号処理手段からの信号を伝送するための伝送処理手段と、
    放射線を発生させるための放射線源とを具備することを特徴とする放射線検出システム

Images