KR100513656B1 - 박막트랜지스터 액정표시장치 - Google Patents
박막트랜지스터 액정표시장치 Download PDFInfo
- Publication number
- KR100513656B1 KR100513656B1 KR10-2001-0076181A KR20010076181A KR100513656B1 KR 100513656 B1 KR100513656 B1 KR 100513656B1 KR 20010076181 A KR20010076181 A KR 20010076181A KR 100513656 B1 KR100513656 B1 KR 100513656B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode line
- electrostatic
- electrode
- data
- line
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000003698 laser cutting Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000011669 selenium Substances 0.000 claims description 8
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052711 selenium Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 3
- 229910004613 CdTe Inorganic materials 0.000 claims description 2
- 229910052793 cadmium Inorganic materials 0.000 claims description 2
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 2
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 claims description 2
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 claims description 2
- 229910052714 tellurium Inorganic materials 0.000 claims description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 2
- 238000006731 degradation reaction Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 abstract description 8
- 230000005611 electricity Effects 0.000 description 8
- 230000003068 static effect Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
본 발명은 정전기(ESD) 방지회로를 패널내에 형성하여 후속 공정시 발생하는 정전기(ESD)를 방지하고 상기 정전기(ESD) 방지회로를 통해 흐르는 누설 전류를 방지시킨 박막 트랜지스터 액정표시장치에 관한 것이다. 이를 위한 본 발명에 의한 박막 트랜지스터 액정표시장치는 액티브 영역의 절연기판상에 형성된 다수개의 게이트 전극라인 및 다수개의 데이타 전극라인과, 상기 다수개의 게이트 전극라인과 상기 다수개의 데이타 전극라인의 교차부에 각각 형성된 다수개의 스위칭 소자와, 상기 스위칭 소자의 소오스에 제 1 전극이 접속되며 제 2 전극이 공통전극에 접속되고 X-레이(Ray)와 반응하여 생긴 전하를 충전할 수 있는 커패시터와, 상기 액티브 영역의 외곽부에 형성된 상기 게이트 전극라인과 상기 데이타 전극라인의 교차부에 각각 형성된 다수개의 정전기 방지회로를 구비하며, 상기 다수개의 정전기 방지회로는 정전기 바이어싱을 위한 독립된 정전기 바이어스 전극라인에 연결되며, 상기 정전기 바이어스 전극라인은 공통전극과 연결된 것을 특징으로 한다.
Description
본 발명은 박막 트랜지스터 액정표시장치에 관한 것으로, 특히 정전기(ESD) 방지회로를 패널내에 형성하여 후속 공정시 발생하는 정전기(ESD)를 방지하고 상기 정전기(ESD) 방지회로를 통해 흐르는 누설 전류를 방지시킨 박막 트랜지스터 액정표시장치에 관한 것이다.
일반적으로, 박막 트랜지스터 액정표시장치는 제조 공정중에서 발생하는 정전기에 의한 어레이 패널의 전기적 손상을 방지하기 위해 정전기(ESD) 방지회로를 구비하고 있다. 이때, 정전기(ESD) 방지회로는 공통전극과 데이타 전극, 공통전극과 게이트 전극 사이에 형성되어 있다. 이렇게 형성된 정전기(ESD) 방지회로는 두 전극간의 전위차가 작을 때에는 10 메가오옴(MΩ) 이상의 저항역할을 하지만 두 전극간의 전위차가 15V 이상이 되면 메가오옴(MΩ) 아래로 저항이 급격하게 떨어진다. 하지만, 정전기(ESD) 방지회로의 저항은 데이타 및 게이트 배선부의 저항에 비하여 여전히 크기 때문에 게이트나 데이타의 전압이 공통전극부로 빠져나가지 않고 대부분 각자의 배선에 인가되게 된다.
하지만, 전류를 검출하는 디지탈 X-레이 검출기(Digital X-Ray Detector: DXD)나 이미지 센서(image sensor) 등에서는 서브(sub) 피코 암페어(pA)의 전류를 제어해야 하기 때문에 액정표시장치(LCD)와 유사한 형태의 정전기 방지회로를 구성할 때 정전기 방지회로를 통해 누설전류가 발생하는 문제점이 있었다.
따라서, 종래에는 패널 내부에 정전기 방지회로를 구성하지 못하고 패널 외곽부에 정전기 방지회로를 형성하거나 쇼팅 바(shorting bar)를 형성하였다. 그런데, 이러한 구조는 어레이 공정상에서 발생하는 정전기에 의한 어택크(attack)는 어느정도 방지 할수 있으나 어레이 외곽부를 커팅(cutting)한 후의 후속 공정(광변환물질 형성공정)에서 발생하는 정전기는 막지 못하는 문제점이 있었다.
도 1은 종래의 일반적인 정전기 방지회로의 전류-전압 및 전압-저항 특성을 도시한 그래프이다.
도면을 보면, 정전기 방지회로의 양단에 걸리는 전압이 낮을 경우 높은 저항을 나타내지만, 전압이 커짐에 따라서 저항은 급격히 감소되며 정전기 방지회로의 양단에 흐르는 전류는 증가한다. 이를 디지탈 X-레이 검출기(DXD)나 이미지 센서에 적용할 때 화소부에 충전된 전하가 모두 외부 리드아웃(Readout)[또는 멀티 채널 모듈(Multi Channel Module: MCU]으로 이동하지 않고 정전기(ESD)를 통하여 누설되게 된다. 이에 의하여, 디지탈 X-레이 검출기(DXD)나 이미지 센서의 그레이 스케일(Gray Scale)[또는 다이나믹 레인지(Dynamic Range)]가 감소하게 된다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 특별한 공정의 변화없이 정전기(ESD) 방지회로를 패널내에 형성함으로써 어레이 공정 및 후공정 진행시 발생할 수 있는 정전기(ESD)를 효과적으로 방지할 수 있는 박막 트랜지스터 액정표시장치를 제공하는데 있다.
또한, 본 발명의 다른 목적은 정전기(ESD) 방지회로가 패널내에 형성된 후 어레이 공정 이후의 후속 공정이 완료된 다음 공통전극과 정전기(ESD) 방지회로를 분리시킴으로써 정전기(ESD) 방지회로를 통한 전류 누설을 방지시킨 박막 트랜지스터 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 박막 트랜지스터 액정표시장치는 액티브 영역의 절연기판상에 형성된 다수개의 게이트 전극라인 및 다수개의 데이타 전극라인과, 상기 다수개의 게이트 전극라인과 상기 다수개의 데이타 전극라인의 교차부에 각각 형성된 다수개의 스위칭 소자와, 상기 스위칭 소자의 소오스에 제 1 전극이 접속되며 제 2 전극이 공통전극에 접속되고 X-레이(Ray)와 반응하여 생긴 전하를 충전할 수 있는 커패시터와, 상기 액티브 영역의 외곽부에 형성된 상기 게이트 전극라인과 상기 데이타 전극라인의 교차부에 각각 형성된 다수개의 정전기 방지회로를 구비하며, 상기 다수개의 정전기 방지회로는 정전기 바이어싱을 위한 독립된 정전기 바이어스 전극라인에 연결되며, 상기 정전기 바이어스 전극라인은 공통전극과 연결된 것을 특징으로 한다.
상기 정전기 바이어스 전극라인은 상기 게이트 전극라인과 상기 데이타 전극라인에 각각 또는 일부에 형성되며, 패널의 외곽부까지 연장되어 외부 구동회로에 의해 전위가 조절되는 것을 특징으로 한다.
상기 제 1 전극 상부에는 X-레이(Ray)에 의하여 전자-전공쌍을 형성하는 감광물질이 형성되는 것을 특징으로 한다.
상기 감광물질은 셀렌(Se), 산화납(PbO), 텔루리움카드뮴(CdTe), 셀렌카드뮴(CdSe) 중 어느 하나인 것을 특징으로 한다.
상기 공통전극 라인과 상기 정전기 바이어스 전극라인은 추후 레이저 커팅에 의해 분리되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 박막트랜지스터 액정표시장치는 액티브 영역의 절연기판상에 형성된 다수개의 게이트 전극라인 및 다수개의 데이타 전극라인과, 상기 다수개의 게이트 전극라인과 상기 다수개의 데이타 전극라인의 교차부에 각각 형성된 다수개의 스위칭 소자와, 상기 스위칭 소자의 소오스에 제 1 전극이 접속되며 제 2 전극이 공통전극에 접속되는 광전 변환부와, 상기 액티브 영역의 외곽부에 형성된 상기 게이트 전극라인과 상기 데이타 전극라인의 교차부에 각각 형성된 다수개의 정전기 방지회로를 구비하며, 상기 다수개의 정전기 방지회로는 정전기 바이어싱을 위한 독립된 정전기 바이어스 전극라인에 연결되며, 상기 정전기 바이어스 전극라인은 공통전극과 연결된 것을 특징으로 한다.
상기 정전기 바이어스 전극라인은 상기 게이트 전극라인과 상기 데이타 전극라인에 각각 또는 일부에 형성되며, 패널의 외곽부까지 연장되어 외부 구동회로에 의해 전위가 조절되는 것을 특징으로 한다.
상기 광전 변환부는 비정질실리콘 또는 미세결정질 실리콘으로 형성되는 p-i-n의 세층 또는 p,i,n의 여러층이 형성된 포토 다이오드인 것을 특징으로 한다.
상기 포토 다이오드의 상부에는 Nal(Tl), Csl(Tl), Csl(Na) 등의 감광성 물질이 형성되는 것을 특징으로 한다.
상기 공통전극 라인과 상기 정전기 바이어스 전극라인은 추후 레이저 커팅에 의해 분리되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 또다른 박막트랜지스터 액정표시장치는 액티브 영역의 절연기판상에 형성된 다수개의 게이트 전극라인 및 다수개의 데이타 전극라인과, 상기 다수개의 게이트 전극라인과 상기 다수개의 데이타 전극라인이 교차하는 화소의 각각에 형성된 다수개의 스위칭 소자와, 상기 스위칭 소자의 소오스에 제 1 전극이 접속되며 제 2 전극이 공통전극에 접속되는 커패시터와, 상기 액티브 영역의 외곽부에 형성된 상기 게이트 전극라인과 상기 데이타 전극라인의 교차부에 각각 형성된 다수개의 정전기 방지회로를 구비하며, 상기 화소에 충전된 저하를 패널 외곽부까지 연결되는 상기 데이타 전극라인을 통하여 리드아웃되며, 상기 다수개의 정전기 방지회로는 정전기 바이어싱을 위한 독립된 정전기 바이어스 전극라인에 연결되고, 상기 정전기 바이어스 전극라인은 공통전극과 연결된 것을 특징으로 한다.
상기 정전기 바이어스 전극라인은 상기 게이트 전극라인과 상기 데이타 전극라인에 각각 또는 일부에 형성되며, 패널의 외곽부까지 연장되어 외부 구동회로에 의해 전위가 조절되는 것을 특징으로 한다.
상기 공통전극 라인과 상기 정전기 바이어스 전극라인은 추후 레이저 커팅에 의해 분리되는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
도 2는 본 발명의 실시예에 의한 디지탈 X-레이 검출기의 게이트, 데이타, 공통전극 및 정전기 방지회로의 바이어스 라인의 배선 연결도이다.
도시된 바와 같이, 화소부(10)에 다수개의 게이트 전극라인(1)과 다수개의 데이타 전극라인(2) 및 다수개의 공통전극 라인(3)이 액티브 영역(4)의 외곽부까지 연장되어 형성된다. 여기서, 상기 다수개의 게이트 전극라인(1)은 제 1 방향으로 평행하게 형성되며 게이트 패드(11)와 각각 접속된다. 그리고, 상기 다수개의 데이타 전극라인(2)은 상기 제 1 방향과 수직 방향인 제 2 방향으로 평행하게 형성되며 데이타 패드(12)에 각각 접속된다. 또한, 상기 다수개의 공통전극 라인(3)은 상기 데이타 전극라인(2)과 평행하게 제 2 방향으로 형성되며 공통전극패드(13)에 접속된다.
상기 액티브 영역(4)의 외곽부에서 상기 게이트 전극라인(1) 및 데이타 전극라인(2)은 정전기 방지회로(5)를 통하여 정전기(ESD) 바이어스 라인(6)과 연결되며, 상기 정전기(ESD) 바이어스 라인(6)은 상기 공통전극 라인(3)과 연결된다. 그리고, 상기 정전기(ESD) 바이어스 라인(6)은 게이트 정전기 바이어스 패드(21)와 데이타 정전기 바이어스 패드(22)가 연결된다.
또한, 상기 게이트 전극라인(1)과 상기 데이타 전극라인(2)이 교차하는 부분에 스위칭 소자(TFT)가 각각 존재하며, 각각의 화소부에 X-레이(Ray)에 반응하여 생긴 전하를 충전할 수 있는 커패시터를 구비하고 있다. 그리고, 커패시터의 일부분을 구성하는 제 2 투명 전극이 상기 스위칭 소자(TFT)의 소오스와 연결되며, 커패시커를 구성하는 제 1 투명 전극은 상기 공통전극 라인(3)과 연결된다.
상기 화소전극 상부에는 셀렌(Se)등의 X-레이(Ray)에 반응하여 전자-정공쌍이 형성되는 물질이 화학기상증착법(Chemial Vapor Deposition: CVD), 온도 증발, 스퍼터링(sputtering) 등에 의하여 형성되며, 그 상부에는 셀렌(Se)내에 형성된 전자-정공을 분리시키기 위하여 고전압(High voltage)를 걸기위한 전극이 존재한다. 다음으로, 게이트와 데이타[또는 리드아웃 증폭기(Readout Amplifier), 멀티 채널 모듈(Multi Channel Module: MCM)] OLB 패드부에 구동 드라이버를 합착한 후 캡슐화(capsulation) 과정을 거치면 디지탈 X-레이 검출기(DXD) 모듈이 완성된다.
상기 구조에서 각각의 정전기(ESD) 회로(5)는 공통전극 라인(3)에 직접 연결되는 것이 아니라 디지탈 X-레이 검출기(DXD)의 정전기(ESD)에 의한 전류 누설방지를 위하여 형성된 정전기 바이어싱(biasing) 라인과 연결된다. 그리고, 정전기(ESD) 바이어싱(biasing) 라인(6)은 공통전극 라인(3)과 연결되는 구조를 취하고 있다. 정전기(ESD) 바이어싱 라인(6)과 공통전극 라인(3)은 어레이 공정과 어레이 후공정까지 연결되어 패널 내부에 발생하는 정전기를 방전하는 역할을 수행하다 모듈공정 또는 모듈공정 완료후 분리(cutting)되어 제품 구동시 공통전극 라인(3)과 데이타 전극라인(2)의 전위차에 의한 누설전류를 최소화 한다.
상기의 정전기(ESD)에 의한 누설전류 최소화는 다음과 같은 이유로 가능하게 된다. 상기 디지탈 X-레이 검출기(DXD)에서는 패널의 특성에 따라서 공통전극 라인(3)의 전위(보통 접지의 역할을 함)와 멀티 채널 모듈(MCM)의 전위를 조절하게 되는데, 이때 각각의 전위차에 의하여 정전기(ESD)를 통한 전류의 누설이 일어나게 된다.
상기 디지탈 X-레이 검출기(DXD)는 높은 계조표현을 위하여 서브 피코암페어(pA)의 누설전류를 관리하는데 상기 정전기 방지회로(5)를 통한 누설전류는 그 이상이 되므로, 이는 심각한 특성의 저하를 야기한다.
하지만, 본 발명에서 제안한 구조에 의하면, 제품 동작시에는 공통전극 라인(3)과 멀티 채널 모듈(MCM) 및 게이트 전극라인(1)에 따라서 정전기 방지회로(5) 양단에 걸리는 전위를 '0'으로 만들어 정전기 방지회로(5)를 통한 전류 누설을 방지할 수 있다.
상기 구성을 갖는 본 발명에서 어느 한 배선을 통해 정전기(ESD)가 발생하면 정전기(ESD) 방지회로(5)를 통해 모든 배선이 등전위가 형성되기 때문에 각 배선간에 전기 브레이크다운(electric breakdown)이 발생하지 않게 된다. 도면에서는 레이저 커팅부(30)를 패널의 모서리와 각 패드와 패드 사이에 형성하였으나 그 위치 및 수는 필요에 따라서 늘리거나 줄일 수 있다.
도 3은 본 발명의 실시예에 의한 정전기 방지회로의 바이어스 라인과 공통전극이 결선된 부분 및 추후 레이저 커팅에 의하여 분리될 부분의 확대도이다.
레이저 커팅이 진행된 후 상기 공통전극 라인(3)은 상기 게이트 전극라인(1) 및 상기 데이타 전극라인(2)과 정전기(ESD) 방지회로(5)를 통하여 연결되지 않고 독립되기 때문에, 상기 공통전극 라인(3)과 데이타 전극라인(2) 사이의 전위차에 의해서 전류 누설이 발생되지 않는다. 단지, 상기 데이타 전극라인(2) 및 상기 게이트 전극라인(1)은 상기 정전기(ESD) 방지회로(5)를 통하여 상기 정전기 바이어스 라인(6)과 연결되고, 두 배선 사이의 전위는 정전기(ESD) 바이어스를 변화시켜 최소화 할 수 있다. 이를 통하여 정전기(ESD)를 통한 누설 전류는 최소화 된다.
한편, 본 발명의 다른 실시예에서는 절연기판상에 게이트 전극라인과 데이타 전극라인이 존재하고 각각의 교차부에 스위칭 소자(TFT)가 존재하며, 각각의 화소부에 광전변환부가 존재하며 광전변환부의 한쪽 전극은 스위칭 소자(TFT)의 소오스와 연결되고 다른 한 전극부는 공통전극과 연결되며, 액티브 영역 외곽부에 각각의 게이트 배선과 데이타 배선에 정전기 방지회로가 형성되는 구조를 개시한다.
상기 광전변환부에는 빛에 의해서 전자-정공쌍을 형성시키는 비정질 실리콘 또는 미세결정질 실리콘의 p-i-n 포토 다이오드 구조가 형성되며, 그 상부에는 X-레이에 의해서 가시광을 발생시키는 섬광(scinttilation) 물질이 형성된다. 상기 섬광 물질로는 Nal(Tl), Csl(Tl), Csl(Na) 등이 사용된다. 다음으로, 게이트와 데이타[또는 리드아웃 증폭기, 멀티 채널 모듈(MCM)] OLB 패드부에 구동 드라이버를 합착한 후 캡슐화 과정을 거치면 디지탈 X-레이 검출기(DXD) 모듈이 완성된다.
상기 구조에서 각각의 정전기 방지회로는 반대부는 액정표시장치(LCD)에서와 같이 공통전극 라인에 직접 연결되는 것이 아니라 디지탈 X-레이 검출기(DXD)의 정전기 방지회로에 의한 전류 누설 방지를 위하여 형성된 정전기 바이어싱 라인과 연결된다. 여기서, 상기 정전기 바이어싱 라인은 공통전극과 연결되는 구조를 취하고 있다. 정전기 바이어싱 라인과 공통전극은 어레이 공정과 어레이 후공정까지 연결되어 패널 내부에 발생하는 정전기를 방전하는 역할을 수행한다. 모듈공정 또는 모듈공정 완료후 분리(cutting)되어 제품 구동시 공통전극 라인과 데이타전극 라인의 전위차에 의한 누설전류를 최소화 한다.
상기의 정전기 방지회로에 의한 누설전류 최소화는 본 발명의 실시예에서 제안한 것과 동일하므로 본 발명의 다른 실시예에서는 생략한다.
본 발명은 상기 실시예 및 다른 실시예에 국한되지 않고, 전류를 검출하여 정보를 표시하는 다른 형태의 이미지 센서 제조에도 응용될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 박막 트랜지스터 액정표시장치는 특별한 공정의 변화없이 정전기(ESD) 방지회로를 패널내에 형성함으로써 어레이 공정 및 후공정 진행시 발생할 수 있는 정전기(ESD)를 효과적으로 방지할 수 있다. 또한, 고가의 디지탈 X-레이 검출기(DXD) 및 이미지 센서의 수율 및 생산성을 향상시킬 수 있다. 또한, 정전기(ESD) 방지회로가 패널내에 형성된 후 어레이 공정 이후의 후속 공정이 완료된 다음 공통전극과 정전기(ESD) 방지회로를 분리시킴으로써 정전기(ESD) 방지회로를 통한 전류 누설을 방지시킬 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 일반적인 정전기 방지회로의 전류-전압 및 전압-저항 특성을 도시한 그래프도
도 2는 본 발명의 실시예에 의한 디지탈 X-레이 검출기의 게이트, 데이타, 공통전극 및 정전기 방지회로의 바이어스 라인의 배선 연결도
도 3은 본 발명의 실시예에 의한 정전기 방지회로의 바이어스 라인과 공통전극이 결선된 부분 및 추후 레이저 커팅에 의하여 분리될 부분의 확대도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 게이트 전극라인 2 : 데이타 전극라인
3 : 공통전극 라인 4 : 액티브 영역
5 : 정전기 방지회로 6 : 정전기 바이어싱 라인
11 : 게이트 패드 12 : 데이타 패드
13 : 공통전극 패드
21 : 게이트 정전기 바이어스 패드
22 : 데이타 정전기 바이어스 패드
30 : 레이저 커팅부
Claims (13)
- 박막트랜지스터 액정표시장치에 있어서,액티브 영역의 절연기판상에 형성된 다수개의 게이트 전극라인 및 다수개의 데이타 전극라인과,상기 다수개의 게이트 전극라인과 상기 다수개의 데이타 전극라인의 교차부에 각각 형성된 다수개의 스위칭 소자와,상기 스위칭 소자의 소오스에 제 1 전극이 접속되며 제 2 전극이 공통전극에 접속되고 X-레이(Ray)와 반응하여 생긴 전하를 충전할 수 있는 커패시터와,상기 액티브 영역의 외곽부에 형성된 상기 게이트 전극라인과 상기 데이타 전극라인의 교차부에 각각 형성된 다수개의 정전기 방지회로를 구비하며,상기 다수개의 정전기 방지회로는 정전기 바이어싱을 위한 독립된 정전기 바이어스 전극라인에 연결되며,상기 정전기 바이어스 전극라인은 공통전극과 연결된 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제 1 항에 있어서,상기 정전기 바이어스 전극라인은 상기 게이트 전극라인과 상기 데이타 전극라인에 각각 또는 일부에 형성되며, 패널의 외곽부까지 연장되어 외부 구동회로에 의해 전위가 조절되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제 1 항에 있어서,상기 제 1 전극 상부에는 X-레이(Ray)에 의하여 전자-전공쌍을 형성하는 감광물질이 형성되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제 3 항에 있어서,상기 감광물질은 셀렌(Se), 산화납(PbO), 텔루리움카드뮴(CdTe), 셀렌카드뮴(CdSe) 중 어느 하나인 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제 1 항에 있어서,상기 공통전극 라인과 상기 정전기 바이어스 전극라인은 추후 레이저 커팅에 의해 분리되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 박막트랜지스터 액정표시장치에 있어서,액티브 영역의 절연기판상에 형성된 다수개의 게이트 전극라인 및 다수개의 데이타 전극라인과,상기 다수개의 게이트 전극라인과 상기 다수개의 데이타 전극라인의 교차부에 각각 형성된 다수개의 스위칭 소자와,상기 스위칭 소자의 소오스에 제 1 전극이 접속되며 제 2 전극이 공통전극에 접속되는 광전 변환부와,상기 액티브 영역의 외곽부에 형성된 상기 게이트 전극라인과 상기 데이타 전극라인의 교차부에 각각 형성된 다수개의 정전기 방지회로를 구비하며,상기 다수개의 정전기 방지회로는 정전기 바이어싱을 위한 독립된 정전기 바이어스 전극라인에 연결되며,상기 정전기 바이어스 전극라인은 공통전극과 연결된 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제 6 항에 있어서,상기 정전기 바이어스 전극라인은 상기 게이트 전극라인과 상기 데이타 전극라인에 각각 또는 일부에 형성되며, 패널의 외곽부까지 연장되어 외부 구동회로에 의해 전위가 조절되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제 6 항에 있어서,상기 광전 변환부는 비정질실리콘 또는 미세결정질 실리콘으로 형성되는 p-i-n의 세층 또는 p,i,n의 여러층이 형성된 포토 다이오드인 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제 8 항에 있어서,상기 포토 다이오드의 상부에는 Nal(Tl), Csl(Tl), Csl(Na) 등의 감광성 물질이 형성되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제 6 항에 있어서,상기 공통전극 라인과 상기 정전기 바이어스 전극라인은 추후 레이저 커팅에 의해 분리되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 박막트랜지스터 액정표시장치에 있어서,액티브 영역의 절연기판상에 형성된 다수개의 게이트 전극라인 및 다수개의 데이타 전극라인과,상기 다수개의 게이트 전극라인과 상기 다수개의 데이타 전극라인이 교차하는 화소의 각각에 형성된 다수개의 스위칭 소자와,상기 스위칭 소자의 소오스에 제 1 전극이 접속되며 제 2 전극이 공통전극에 접속되는 커패시터와,상기 액티브 영역의 외곽부에 형성된 상기 게이트 전극라인과 상기 데이타 전극라인의 교차부에 각각 형성된 다수개의 정전기 방지회로를 구비하며,상기 화소에 충전된 저하를 패널 외곽부까지 연결되는 상기 데이타 전극라인을 통하여 리드아웃되며,상기 다수개의 정전기 방지회로는 정전기 바이어싱을 위한 독립된 정전기 바이어스 전극라인에 연결되고,상기 정전기 바이어스 전극라인은 공통전극과 연결된 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제 11 항에 있어서,상기 정전기 바이어스 전극라인은 상기 게이트 전극라인과 상기 데이타 전극라인에 각각 또는 일부에 형성되며, 패널의 외곽부까지 연장되어 외부 구동회로에 의해 전위가 조절되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제 11 항에 있어서,상기 공통전극 라인과 상기 정전기 바이어스 전극라인은 추후 레이저 커팅에 의해 분리되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0076181A KR100513656B1 (ko) | 2001-12-04 | 2001-12-04 | 박막트랜지스터 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0076181A KR100513656B1 (ko) | 2001-12-04 | 2001-12-04 | 박막트랜지스터 액정표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030045457A KR20030045457A (ko) | 2003-06-11 |
| KR100513656B1 true KR100513656B1 (ko) | 2005-09-09 |
Family
ID=29572886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0076181A KR100513656B1 (ko) | 2001-12-04 | 2001-12-04 | 박막트랜지스터 액정표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100513656B1 (ko) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09304465A (ja) * | 1996-05-13 | 1997-11-28 | Hitachi Ltd | 液晶表示パネル |
| JPH10303431A (ja) * | 1997-01-10 | 1998-11-13 | Lg Electron Inc | 静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法 |
| JPH11119256A (ja) * | 1997-10-20 | 1999-04-30 | Nec Corp | アクティブマトリクス液晶表示装置 |
| KR20000032354A (ko) * | 1998-11-13 | 2000-06-15 | 구본준 | 검사회로를 가지는 박막 트랜지스터 매트릭스 기판 |
| JP2000162629A (ja) * | 1998-11-26 | 2000-06-16 | Hitachi Ltd | 液晶表示装置 |
| KR20000037774A (ko) * | 1998-12-02 | 2000-07-05 | 구본준 | 정전기 방지회로를 구비한 액정 표시 장치 |
| KR20000045291A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 액정 표시 소자 |
| KR20010038384A (ko) * | 1999-10-25 | 2001-05-15 | 구본준 | 박막트랜지스터 액정표시장치용 어레이기판 제조방법 |
| KR20010055970A (ko) * | 1999-12-13 | 2001-07-04 | 윤종용 | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 |
-
2001
- 2001-12-04 KR KR10-2001-0076181A patent/KR100513656B1/ko active IP Right Grant
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09304465A (ja) * | 1996-05-13 | 1997-11-28 | Hitachi Ltd | 液晶表示パネル |
| JPH10303431A (ja) * | 1997-01-10 | 1998-11-13 | Lg Electron Inc | 静電気防止回路を有する薄膜トランジスタアレイ及び液晶表示装置の駆動方法 |
| JPH11119256A (ja) * | 1997-10-20 | 1999-04-30 | Nec Corp | アクティブマトリクス液晶表示装置 |
| KR20000032354A (ko) * | 1998-11-13 | 2000-06-15 | 구본준 | 검사회로를 가지는 박막 트랜지스터 매트릭스 기판 |
| JP2000162629A (ja) * | 1998-11-26 | 2000-06-16 | Hitachi Ltd | 液晶表示装置 |
| KR20000035691A (ko) * | 1998-11-26 | 2000-06-26 | 가나이 쓰토무 | 액정표시장치 |
| KR20000037774A (ko) * | 1998-12-02 | 2000-07-05 | 구본준 | 정전기 방지회로를 구비한 액정 표시 장치 |
| KR20000045291A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 액정 표시 소자 |
| KR20010038384A (ko) * | 1999-10-25 | 2001-05-15 | 구본준 | 박막트랜지스터 액정표시장치용 어레이기판 제조방법 |
| KR20010055970A (ko) * | 1999-12-13 | 2001-07-04 | 윤종용 | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030045457A (ko) | 2003-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0555907B1 (en) | A method of manufacturing a large area active matrix array | |
| US7956313B2 (en) | Solid-state image pickup device | |
| US7750422B2 (en) | Solid state image pickup apparatus and radiation image pickup apparatus | |
| US8530813B2 (en) | Image detecting device | |
| EP2869338B1 (en) | Esd protecting system and x ray flat plate detector | |
| US5371351A (en) | Imaging device with electrostatic discharge protection | |
| US6677616B2 (en) | Fabrication method of thin film transistor substrate for X-ray detector | |
| US8039809B2 (en) | Sensor panel and image detecting device | |
| US9142954B2 (en) | ESD protection system and X-ray flat panel detector | |
| US6838700B2 (en) | Active matrix substrate | |
| US20050258425A1 (en) | Photoelectric conversion device, image scanning apparatus, and manufacturing method of the photoelectric conversion device | |
| CN102569318B (zh) | 矩阵衬底、检测设备、检测系统和驱动检测设备的方法 | |
| US7633091B2 (en) | Structure for an image TFT array for an indirect X-ray sensor | |
| KR100513656B1 (ko) | 박막트랜지스터 액정표시장치 | |
| JP2009290171A (ja) | 固体撮像装置 | |
| US20030218589A1 (en) | Image forming apparatus and radiation detection system | |
| JP2009272452A (ja) | 固体撮像装置 | |
| US11366366B2 (en) | Active matrix substrate and photoelectric imaging panel with the same | |
| KR20190073202A (ko) | 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법 | |
| US20220336517A1 (en) | Photodiode array and image sensor | |
| KR20010094907A (ko) | 엑스레이 디텍터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120807 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130814 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150817 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160822 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170822 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180822 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190827 Year of fee payment: 15 |