JPH05291374A - 半導体装置及びその検査方法 - Google Patents
半導体装置及びその検査方法Info
- Publication number
- JPH05291374A JPH05291374A JP12134092A JP12134092A JPH05291374A JP H05291374 A JPH05291374 A JP H05291374A JP 12134092 A JP12134092 A JP 12134092A JP 12134092 A JP12134092 A JP 12134092A JP H05291374 A JPH05291374 A JP H05291374A
- Authority
- JP
- Japan
- Prior art keywords
- passivation film
- semiconductor device
- wiring region
- inspection
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Geophysics And Detection Of Objects (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 本発明は、集積回路が形成された後にパッシ
ベーション膜の有無の検査を容易かつ確実に行うことが
できる半導体装置、及びかかる半導体装置についてパッ
シベーション膜の有無の検査を行う方法を提供する。 【構成】 チップ全体を覆うパッシベーション膜１４
は、チップの外周のアルミニウム配線からなるガイドラ
イン１２をも覆っている。このパッシベーション膜１４
のうちガイドライン１２に導通する電極パッドを覆う部
分に検査用の窓２２を設ける。この状態のチップに対
し、上記窓の中の電極パッドと、該電極パッドとガイド
ライン１２を介して導通する電極パッド上のパッシベー
ション膜の上に検査用のプローブを接触させ、両者の間
に電圧を印加する。パッシベーション膜が正しく形成さ
れていれば電流は流れず、パッシベーション膜を形成す
る工程が抜けているならば電流が流れる。
ベーション膜の有無の検査を容易かつ確実に行うことが
できる半導体装置、及びかかる半導体装置についてパッ
シベーション膜の有無の検査を行う方法を提供する。 【構成】 チップ全体を覆うパッシベーション膜１４
は、チップの外周のアルミニウム配線からなるガイドラ
イン１２をも覆っている。このパッシベーション膜１４
のうちガイドライン１２に導通する電極パッドを覆う部
分に検査用の窓２２を設ける。この状態のチップに対
し、上記窓の中の電極パッドと、該電極パッドとガイド
ライン１２を介して導通する電極パッド上のパッシベー
ション膜の上に検査用のプローブを接触させ、両者の間
に電圧を印加する。パッシベーション膜が正しく形成さ
れていれば電流は流れず、パッシベーション膜を形成す
る工程が抜けているならば電流が流れる。
Description
【０００１】
【産業上の利用分野】本発明は、ウェハー上の半導体チ
ップに形成されたパッシベーション膜などの保護膜があ
るか否かを検査することのできる半導体装置及びその検
査方法に関するものである。
ップに形成されたパッシベーション膜などの保護膜があ
るか否かを検査することのできる半導体装置及びその検
査方法に関するものである。
【０００２】
【従来の技術】一般に、半導体製造工程の最終段階にお
いて、チップを保護するためにパッシベーション膜など
の保護膜が半導体チップの表面全体に形成される。この
パッシベーション膜は、集積回路の表面の安定化あるい
は多層配線の層間絶縁膜として重要な役割を果たすもの
であり、製造中にかかるパッシベーション膜を堆積させ
る工程が抜けた場合には、その集積回路は不良品として
製品から除去しなければならない。
いて、チップを保護するためにパッシベーション膜など
の保護膜が半導体チップの表面全体に形成される。この
パッシベーション膜は、集積回路の表面の安定化あるい
は多層配線の層間絶縁膜として重要な役割を果たすもの
であり、製造中にかかるパッシベーション膜を堆積させ
る工程が抜けた場合には、その集積回路は不良品として
製品から除去しなければならない。
【０００３】従来は、このパッシベーション膜が堆積さ
れているかどうかの検査は、もっぱら人間による目視検
査に頼っていた。すなわち集積回路が形成されたウェハ
ーの中からいくつかのチップを選び、これを顕微鏡で拡
大して目視しパッシベーション膜があるかどうかを見極
めていた。
れているかどうかの検査は、もっぱら人間による目視検
査に頼っていた。すなわち集積回路が形成されたウェハ
ーの中からいくつかのチップを選び、これを顕微鏡で拡
大して目視しパッシベーション膜があるかどうかを見極
めていた。
【０００４】
【発明が解決しようとする課題】上述のように、従来は
目視検査によってパッシベーション膜の有無を検出して
いたが、パッシベーション膜は通常は無色透明で、かつ
非常に薄いため、顕微鏡を用いた場合でも目視でパッシ
ベーション膜の有無を判断するのは難しい場合がある。
したがって、かかる目視検査には熟練を必要とし、また
大量のウェハーの検査を行うには相当の時間を要すると
いう問題がある。
目視検査によってパッシベーション膜の有無を検出して
いたが、パッシベーション膜は通常は無色透明で、かつ
非常に薄いため、顕微鏡を用いた場合でも目視でパッシ
ベーション膜の有無を判断するのは難しい場合がある。
したがって、かかる目視検査には熟練を必要とし、また
大量のウェハーの検査を行うには相当の時間を要すると
いう問題がある。
【０００５】本発明は上記事情に基づいてなされたもの
であり、集積回路が形成された後にパッシベーション膜
の有無の検査を容易かつ確実に行うことができる半導体
装置、及びかかる半導体装置についてパッシベーション
膜の有無の検査を行う方法を提供することを目的とする
ものである。
であり、集積回路が形成された後にパッシベーション膜
の有無の検査を容易かつ確実に行うことができる半導体
装置、及びかかる半導体装置についてパッシベーション
膜の有無の検査を行う方法を提供することを目的とする
ものである。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
めの第１の発明は、配線領域を有し、前記配線領域を含
む表面が保護膜で覆われてなる半導体装置において、前
記保護膜のうち前記配線領域を覆った部分に前記配線領
域に達する検査用の開口部を設けたことを特徴とするも
のである。
めの第１の発明は、配線領域を有し、前記配線領域を含
む表面が保護膜で覆われてなる半導体装置において、前
記保護膜のうち前記配線領域を覆った部分に前記配線領
域に達する検査用の開口部を設けたことを特徴とするも
のである。
【０００７】上記の課題を解決するための第２の発明
は、前記第１の発明に係る半導体装置の前記開口部が設
けられた配線領域と、前記開口部が設けられた前記配線
領域と電気的に導通している他の配線領域の上部とに検
査用の電極を接触させ当該両電極間に電圧を加えたとき
に流れる電流によって前記保護膜の有無を検知すること
を特徴とするものである。
は、前記第１の発明に係る半導体装置の前記開口部が設
けられた配線領域と、前記開口部が設けられた前記配線
領域と電気的に導通している他の配線領域の上部とに検
査用の電極を接触させ当該両電極間に電圧を加えたとき
に流れる電流によって前記保護膜の有無を検知すること
を特徴とするものである。
【０００８】
【作用】第１の発明は前記の構成により、保護膜に設け
た開口部は半導体装置の配線領域に達しているので、こ
の開口部に検査用の電極（プローブ）を挿入することに
よりこのプローブを配線領域に接触させることができ
る。一方、保護膜は半導体装置全体を覆っているので、
このうちプローブを接触させた配線領域と電気的に導通
している他の配線領域を覆っている保護膜上の任意の点
に検査用のプローブを接触させることは容易である。し
たがって、この両プローブの間に電圧を加えることによ
って両者間に流れる電流の状態を検査することができ
る。
た開口部は半導体装置の配線領域に達しているので、こ
の開口部に検査用の電極（プローブ）を挿入することに
よりこのプローブを配線領域に接触させることができ
る。一方、保護膜は半導体装置全体を覆っているので、
このうちプローブを接触させた配線領域と電気的に導通
している他の配線領域を覆っている保護膜上の任意の点
に検査用のプローブを接触させることは容易である。し
たがって、この両プローブの間に電圧を加えることによ
って両者間に流れる電流の状態を検査することができ
る。
【０００９】第２の発明は前記の構成により、前記第１
の発明に係る半導体装置の開口部が設けられた配線領域
と、開口部が設けられた前記配線領域と電気的に導通し
ている他の配線領域の上部とに検査用の電極（プロー
ブ）を接触させる。ここで、保護膜の堆積が正しく行わ
れているならば、両方のプローブの間に電圧を加えて
も、保護膜が存在することによって電流は流れない。仮
に、製造工程において保護膜を堆積させる工程が抜けた
とすると、前記２つのプローブは配線領域を介して導通
状態となり、これらの間に電圧を加えると電流が流れ
る。したがって、この電流が流れる状況によってこの半
導体装置に上記保護膜が形成されているかどうかを知る
ことができる。
の発明に係る半導体装置の開口部が設けられた配線領域
と、開口部が設けられた前記配線領域と電気的に導通し
ている他の配線領域の上部とに検査用の電極（プロー
ブ）を接触させる。ここで、保護膜の堆積が正しく行わ
れているならば、両方のプローブの間に電圧を加えて
も、保護膜が存在することによって電流は流れない。仮
に、製造工程において保護膜を堆積させる工程が抜けた
とすると、前記２つのプローブは配線領域を介して導通
状態となり、これらの間に電圧を加えると電流が流れ
る。したがって、この電流が流れる状況によってこの半
導体装置に上記保護膜が形成されているかどうかを知る
ことができる。
【００１０】
【実施例】以下に図面を参照して本発明の実施例につい
て説明する。図１は本発明の一実施例である集積回路チ
ップの平面図、図２は本発明の一実施例である集積回路
の検査方法を説明するための図で、図１の線ｘ−ｘに沿
った断面図である。
て説明する。図１は本発明の一実施例である集積回路チ
ップの平面図、図２は本発明の一実施例である集積回路
の検査方法を説明するための図で、図１の線ｘ−ｘに沿
った断面図である。
【００１１】図１は単一のチップ１０のみを示してある
が、実際には半導体ウェハー上に多数形成された集積回
路チップのうちの一つであって、ダイシングされる前の
状態である。集積回路チップ１０の周囲にはアルミニウ
ム配線よりなるガイドライン１２が設けられており、通
常は基板及び電源パッドと接続され、最終的にはグラン
ドに接続される。
が、実際には半導体ウェハー上に多数形成された集積回
路チップのうちの一つであって、ダイシングされる前の
状態である。集積回路チップ１０の周囲にはアルミニウ
ム配線よりなるガイドライン１２が設けられており、通
常は基板及び電源パッドと接続され、最終的にはグラン
ドに接続される。
【００１２】回路パターンの形成工程の最終段階におい
て、ファイナルパッシベーション膜１４が上記のガイド
ライン１２を含むチップ全体にわたって形成される。但
し、このパッシベーション膜１４は通常は無色透明であ
り、また非常に薄いため肉眼では認識できないので、図
１においては省略し、図２においてのみ示してある。こ
のパッシベーション膜１４は集積回路表面の安定化や絶
縁の維持の他に、水分やアルカリイオンの侵入を防ぐな
ど重要な役割を持っており、目的に応じてＳｉＯ2 膜、
シリコン窒化膜、ＰＳＧ膜などがパッシベーション膜と
して用いられる。
て、ファイナルパッシベーション膜１４が上記のガイド
ライン１２を含むチップ全体にわたって形成される。但
し、このパッシベーション膜１４は通常は無色透明であ
り、また非常に薄いため肉眼では認識できないので、図
１においては省略し、図２においてのみ示してある。こ
のパッシベーション膜１４は集積回路表面の安定化や絶
縁の維持の他に、水分やアルカリイオンの侵入を防ぐな
ど重要な役割を持っており、目的に応じてＳｉＯ2 膜、
シリコン窒化膜、ＰＳＧ膜などがパッシベーション膜と
して用いられる。
【００１３】図１に示すようにガイドライン１２の左側
には電極パッド１８が、また右側には電極パッド１８よ
りもやや大きい電極パッド２０が設けてある。パッシベ
ーション膜が形成された直後の状態においては、左右の
電極パッド１８，２０を含めてガイドライン１２はパッ
シベーション膜１４によって覆われている。この状態か
ら、右側の電極パッド２０の部分のパッシベーション膜
に、フォトレジストなどを用い検査用の開口部である窓
２２を設ける。したがって、左側の電極パッド１８の表
面はパッシベーション膜に覆われた状態となり、一方、
右側の電極パッド２０の表面は窓２２を通して電極パッ
ド２０が露出した状態となり、これによって検査可能な
チップが得られたことになる。
には電極パッド１８が、また右側には電極パッド１８よ
りもやや大きい電極パッド２０が設けてある。パッシベ
ーション膜が形成された直後の状態においては、左右の
電極パッド１８，２０を含めてガイドライン１２はパッ
シベーション膜１４によって覆われている。この状態か
ら、右側の電極パッド２０の部分のパッシベーション膜
に、フォトレジストなどを用い検査用の開口部である窓
２２を設ける。したがって、左側の電極パッド１８の表
面はパッシベーション膜に覆われた状態となり、一方、
右側の電極パッド２０の表面は窓２２を通して電極パッ
ド２０が露出した状態となり、これによって検査可能な
チップが得られたことになる。
【００１４】この状態のチップに対し図２に示すように
左右の電極パッド１８，２０に検査用のプローブ２４，
２６を降下させて接触させる。かかる動作は、プローブ
２４，２６が正しい位置に確実に下降するよう専用の機
構を設けて自動的に行うのが望ましい。プローブ２４，
２６がチップに当接して下降が停止すると、テスター２
８から両プローブの間に電圧を印加し、両者の間に導通
があるかどうかを調べる。パッシベーション膜１４が正
しく形成されたチップであれば、当然このパッシベーシ
ョン膜１４がプローブ２４とガイドライン１２との間を
絶縁しているので、両プローブの間に電流は流れない。
しかし、仮に集積回路形成においてパッシベーション膜
１４を堆積させる工程が抜け、パッシベーション膜が形
成されていない状態では、左右のプローブ２４，２６は
ガイドライン１２を介して導通された状態となるので両
者の間には電流が流れ、テスターにはその旨が表示され
る。したがって、この導通状態を調べることによって、
間接的にパッシベーション膜１４が正しく堆積されてい
るかどうかを知ることができる。
左右の電極パッド１８，２０に検査用のプローブ２４，
２６を降下させて接触させる。かかる動作は、プローブ
２４，２６が正しい位置に確実に下降するよう専用の機
構を設けて自動的に行うのが望ましい。プローブ２４，
２６がチップに当接して下降が停止すると、テスター２
８から両プローブの間に電圧を印加し、両者の間に導通
があるかどうかを調べる。パッシベーション膜１４が正
しく形成されたチップであれば、当然このパッシベーシ
ョン膜１４がプローブ２４とガイドライン１２との間を
絶縁しているので、両プローブの間に電流は流れない。
しかし、仮に集積回路形成においてパッシベーション膜
１４を堆積させる工程が抜け、パッシベーション膜が形
成されていない状態では、左右のプローブ２４，２６は
ガイドライン１２を介して導通された状態となるので両
者の間には電流が流れ、テスターにはその旨が表示され
る。したがって、この導通状態を調べることによって、
間接的にパッシベーション膜１４が正しく堆積されてい
るかどうかを知ることができる。
【００１５】検査が終了すると、左側の電極パッド１８
の部分のパッシベーション膜についても開口部を設け
る。この結果、左右両方の電極パッド１８，２０が露出
された状態となり、これらを電源パッドとして用いるこ
とができる。その後はダイシングによってウェハーから
個々のチップを切り出し、チップをパッケージする工程
へと移行する。
の部分のパッシベーション膜についても開口部を設け
る。この結果、左右両方の電極パッド１８，２０が露出
された状態となり、これらを電源パッドとして用いるこ
とができる。その後はダイシングによってウェハーから
個々のチップを切り出し、チップをパッケージする工程
へと移行する。
【００１６】このような電気的な方法によって、パッシ
ベーション膜を形成する工程が正しく行われたかどうか
を検査することによって、従来のように熟練した人間に
頼らなくても比較的簡易な専用の装置を用意することに
より簡単、かつ、確実にパッシベーション膜の有無を検
査できる。なお、パッシベーション膜を堆積させる工程
はウェハー全体に対して行うバッチ処理であるため、上
述のような検査は必ずしもウェハー上の全てのチップに
対して行う必要はなく、通常は抜き取りでいくつかのチ
ップを検査すれば十分である。
ベーション膜を形成する工程が正しく行われたかどうか
を検査することによって、従来のように熟練した人間に
頼らなくても比較的簡易な専用の装置を用意することに
より簡単、かつ、確実にパッシベーション膜の有無を検
査できる。なお、パッシベーション膜を堆積させる工程
はウェハー全体に対して行うバッチ処理であるため、上
述のような検査は必ずしもウェハー上の全てのチップに
対して行う必要はなく、通常は抜き取りでいくつかのチ
ップを検査すれば十分である。
【００１７】尚、上記の実施例では、配線領域としてガ
イドラインを用いた場合について説明したが、本発明は
これに限定されるものではなく、例えばスクライブテグ
等に新たに検査用の配線領域を形成するようにしてもよ
い。
イドラインを用いた場合について説明したが、本発明は
これに限定されるものではなく、例えばスクライブテグ
等に新たに検査用の配線領域を形成するようにしてもよ
い。
【００１８】
【発明の効果】以上説明したように本発明によれば、検
査用の開口部を設けたことにより、電気的にパッシベー
ション膜の有無を検査することが可能となり、したがっ
て従来の目視検査を経た半導体装置に比べて、パッシベ
ーション膜の形成工程が抜けたために発生する不良を大
幅に減らすことができ、信頼性の高い半導体装置を提供
することができる。
査用の開口部を設けたことにより、電気的にパッシベー
ション膜の有無を検査することが可能となり、したがっ
て従来の目視検査を経た半導体装置に比べて、パッシベ
ーション膜の形成工程が抜けたために発生する不良を大
幅に減らすことができ、信頼性の高い半導体装置を提供
することができる。
【００１９】また、本発明によれば、電流の有無を調べ
ることにより、熟練した作業者を必要とする従来の目視
検査に比べ、簡単、かつ確実にパッシベーション膜があ
るかどうかを調べることができる半導体装置の検査方法
を提供することができる。
ることにより、熟練した作業者を必要とする従来の目視
検査に比べ、簡単、かつ確実にパッシベーション膜があ
るかどうかを調べることができる半導体装置の検査方法
を提供することができる。
【図１】本発明の一実施例の半導体装置の平面図であ
る。
る。
【図２】図１の線ｘ−ｘにそった断面図である。
１０ チップ（半導体装置） １２ ガイドライン １４ パッシベーション膜 １８，２０ 電極パッド ２２ 窓 ２４，２６ プローブ ２８ テスター
Claims (3)
- 【請求項１】 配線領域を有し、前記配線領域を含む表
面が保護膜で覆われてなる半導体装置において、前記保
護膜のうち前記配線領域を覆った部分に前記配線領域に
達する検査用の開口部を設けたことを特徴とする半導体
装置。 - 【請求項２】 前記開口部が設けられた前記配線領域は
外周部に設けられたガイドラインである請求項１記載の
半導体装置。 - 【請求項３】 請求項１又は２に記載された半導体装置
の前記開口部が設けられた配線領域と、前記開口部が設
けられた前記配線領域と電気的に導通している他の配線
領域の上部とに検査用の電極を接触させ当該両電極間に
電圧を加えたときに流れる電流によって前記保護膜の有
無を検知することを特徴とする半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12134092A JPH05291374A (ja) | 1992-04-14 | 1992-04-14 | 半導体装置及びその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12134092A JPH05291374A (ja) | 1992-04-14 | 1992-04-14 | 半導体装置及びその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291374A true JPH05291374A (ja) | 1993-11-05 |
Family
ID=14808844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12134092A Withdrawn JPH05291374A (ja) | 1992-04-14 | 1992-04-14 | 半導体装置及びその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291374A (ja) |
-
1992
- 1992-04-14 JP JP12134092A patent/JPH05291374A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002217258A (ja) | 半導体装置およびその測定方法、ならびに半導体装置の製造方法 | |
| US8164091B2 (en) | Multi-purpose poly edge test structure | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| US6649986B1 (en) | Semiconductor device with structure for die or dice crack detection | |
| KR100739629B1 (ko) | 프로브 센싱용 패드 및 이를 이용한 프로브 니들 접촉 위치검사 방법. | |
| JPH07193108A (ja) | 半導体チップ及びそのクラック検出方法 | |
| US8106476B2 (en) | Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity | |
| JPH05291374A (ja) | 半導体装置及びその検査方法 | |
| JPS62261139A (ja) | 半導体装置 | |
| CN102122625A (zh) | 半导体元件的分析方法 | |
| JPS6387736A (ja) | 半導体装置 | |
| JPH06216207A (ja) | ウエーハの検査方法 | |
| JP4178417B2 (ja) | 半導体装置の製造方法 | |
| JPS6376340A (ja) | 集積回路チツプの外周部の欠陥検出装置 | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| JPH0547892A (ja) | 半導体装置 | |
| JPS59175738A (ja) | 半導体装置 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPS5933866A (ja) | 半導体装置 | |
| JPS62242334A (ja) | 半導体装置 | |
| JPH05243356A (ja) | 半導体集積回路装置及びその試験方法 | |
| KR19980064251A (ko) | 와이어 본딩 공정을 통한 액티브 회로의 연결 | |
| JPS6167238A (ja) | 半導体装置 | |
| JPS61131540A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |