JP3261904B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3261904B2 JP3261904B2 JP31980994A JP31980994A JP3261904B2 JP 3261904 B2 JP3261904 B2 JP 3261904B2 JP 31980994 A JP31980994 A JP 31980994A JP 31980994 A JP31980994 A JP 31980994A JP 3261904 B2 JP3261904 B2 JP 3261904B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- region
- leakage current
- semiconductor device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上に電気的
に互いに独立した少なくとも二つ以上の領域を有し、か
つ、該各領域を電気的に接続する配線又は配線可能な電
極を有し、上記各領域を上記配線を通して、または、上
記電極を外部配線を用いて接続することによって所定の
電位に保つことを必要とする半導体装置、例えば半導体
圧力センサ、加速度センサ等の半導体装置に関する。
に互いに独立した少なくとも二つ以上の領域を有し、か
つ、該各領域を電気的に接続する配線又は配線可能な電
極を有し、上記各領域を上記配線を通して、または、上
記電極を外部配線を用いて接続することによって所定の
電位に保つことを必要とする半導体装置、例えば半導体
圧力センサ、加速度センサ等の半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法としては、
例えば図７に示すような、圧力センサや加速度センサ等
の半導体装置を電解エッチングする方法がある。図にお
いて、１はＰ型シリコン基板、３はシリコン基板１上に
形成したＮ型エピタキシャル層、４はエピタキシャル層
３上の所定の位置に形成した高濃度Ｎ型拡散層で、各拡
散層は配線層７によって電気的に接続されている。ま
た、５は上記Ｎ型エピタキシャル層３を独立した島に分
割する高濃度Ｐ型領域(アイソレーション領域)であり、
また、配線層６によってシリコン基板１の電位が調節可
能となっている。このような半導体装置を凹加工するに
は、電解エッチングを行い、Ｐ層とＮ層との界面でのエ
ッチング特性の変化を利用するいわゆるストップエッチ
ングを行う。これは、Ｎ型高濃度拡散層４及び配線層７
を介して、Ｎ型エピタキシャル層３を、アルカリエッチ
ング液に浸漬した基準電極に対して正の電圧を印加しな
がらエッチングを行い、所定のダイアフラム形状を形成
するものである。
例えば図７に示すような、圧力センサや加速度センサ等
の半導体装置を電解エッチングする方法がある。図にお
いて、１はＰ型シリコン基板、３はシリコン基板１上に
形成したＮ型エピタキシャル層、４はエピタキシャル層
３上の所定の位置に形成した高濃度Ｎ型拡散層で、各拡
散層は配線層７によって電気的に接続されている。ま
た、５は上記Ｎ型エピタキシャル層３を独立した島に分
割する高濃度Ｐ型領域(アイソレーション領域)であり、
また、配線層６によってシリコン基板１の電位が調節可
能となっている。このような半導体装置を凹加工するに
は、電解エッチングを行い、Ｐ層とＮ層との界面でのエ
ッチング特性の変化を利用するいわゆるストップエッチ
ングを行う。これは、Ｎ型高濃度拡散層４及び配線層７
を介して、Ｎ型エピタキシャル層３を、アルカリエッチ
ング液に浸漬した基準電極に対して正の電圧を印加しな
がらエッチングを行い、所定のダイアフラム形状を形成
するものである。
【０００３】しかし、このような半導体装置の製造方法
では、配線層６、７または拡散層４あるいはアイソレー
ション領域５を形成する際のフォト不良等の原因によっ
てシリコン基板上の１箇所でもＰ型領域とＮ型領域とが
電気的に接続されてしまうと、電解エッチングの際にＮ
型領域からＰ型領域への漏れ電流が発生し、これによっ
て、上記Ｎ型エピタキシャル層３の電位が下がり、結果
として、Ｐ層とＮ層との界面でエッチングが止まらず、
所定の形状が得られないという問題があった。
では、配線層６、７または拡散層４あるいはアイソレー
ション領域５を形成する際のフォト不良等の原因によっ
てシリコン基板上の１箇所でもＰ型領域とＮ型領域とが
電気的に接続されてしまうと、電解エッチングの際にＮ
型領域からＰ型領域への漏れ電流が発生し、これによっ
て、上記Ｎ型エピタキシャル層３の電位が下がり、結果
として、Ｐ層とＮ層との界面でエッチングが止まらず、
所定の形状が得られないという問題があった。
【０００４】このような問題に対しては、特開平3‐209
778号公報記載のような方法が知られている。この方法
は、配線層６、７を用いてＰ層とＮ層との間のＰＮ接合
に逆電圧を印加することによって両層間の漏れ電流を測
定し、その漏れ電流の値が所定の値よりも小さい場合に
のみ電解エッチングを行うというものである。
778号公報記載のような方法が知られている。この方法
は、配線層６、７を用いてＰ層とＮ層との間のＰＮ接合
に逆電圧を印加することによって両層間の漏れ電流を測
定し、その漏れ電流の値が所定の値よりも小さい場合に
のみ電解エッチングを行うというものである。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな構成の半導体装置にあっては、Ｐ層とＮ層との間の
ＰＮ接合に逆電圧を印加することによって両層の間の漏
れ電流を測定し、該漏れ電流の値が所定の値よりも大き
いシリコン基板は電解エッチングされないことになるた
め、これらのシリコン基板から製品を作製することは不
可能であり、歩留まり低下をもたらすという問題点があ
った。
うな構成の半導体装置にあっては、Ｐ層とＮ層との間の
ＰＮ接合に逆電圧を印加することによって両層の間の漏
れ電流を測定し、該漏れ電流の値が所定の値よりも大き
いシリコン基板は電解エッチングされないことになるた
め、これらのシリコン基板から製品を作製することは不
可能であり、歩留まり低下をもたらすという問題点があ
った。
【０００６】本発明の目的は、上記従来技術の有してい
た課題を解決して、漏れ電流の発生領域には電圧が印加
されない手段を講ずることにより、漏れ電流発生領域以
外の領域に所定の電圧を印加することを可能とすること
にある。
た課題を解決して、漏れ電流の発生領域には電圧が印加
されない手段を講ずることにより、漏れ電流発生領域以
外の領域に所定の電圧を印加することを可能とすること
にある。
【０００７】
【課題を解決するための手段】上記目的は、電気配線で
のみ電気的に相互に接続された複数の領域が形成された
半導体基板を用い、上記複数の領域に上記電気配線によ
り電圧源からの電圧を印加して電解エッチングを行なう
ことにより、上記各々の領域にそれぞれ半導体素子が形
成される半導体装置において、上記複数の領域のうち、
該複数の領域を同一電位に保つことを不可能とさせる漏
れ電流が発生した領域に対して、上記電気配線により印
加される電圧源からの電圧を遮断する電圧遮断手段を備
え、上記漏れ電流が発生した領域には電解エッチング時
に電圧が印加されないように構成したことによって達成
することができる。
のみ電気的に相互に接続された複数の領域が形成された
半導体基板を用い、上記複数の領域に上記電気配線によ
り電圧源からの電圧を印加して電解エッチングを行なう
ことにより、上記各々の領域にそれぞれ半導体素子が形
成される半導体装置において、上記複数の領域のうち、
該複数の領域を同一電位に保つことを不可能とさせる漏
れ電流が発生した領域に対して、上記電気配線により印
加される電圧源からの電圧を遮断する電圧遮断手段を備
え、上記漏れ電流が発生した領域には電解エッチング時
に電圧が印加されないように構成したことによって達成
することができる。
【０００８】
【作用】本発明構成の作用については、以下に述べる実
施例中でそれぞれ個別に述べることにする。
施例中でそれぞれ個別に述べることにする。
【０００９】
【実施例】以下、本発明半導体装置の構成について実施
例によって具体的に説明する。
例によって具体的に説明する。
【００１０】
【実施例１】図１〜３によって本発明半導体装置の一実
施例の構成について説明する。なお、図２は図１のＡ‐
Ａ'断面を示した図である。ここで、１はシリコン基
板、３はシリコン基板１上に形成したＮ型エピタキシャ
ル層、４、12はエピタキシャル層３上の所定の位置に形
成した高濃度Ｎ型拡散層で、各拡散層は配線層７、８、
９、14によって電気的に接続されている。また、５、11
は上記Ｎ型エピタキシャル層３を独立した島に分割する
高濃度Ｐ型領域(アイソレーション領域)であり、また、
配線層６、10によってシリコン基板の電位を調節できる
ようにしてある。また、15は、上記アイソレーション領
域５、11によって分割された各Ｎ型エピタキシャル領域
とシリコン基板上に張り巡らした配線層８とを結ぶ配線
領域である。
施例の構成について説明する。なお、図２は図１のＡ‐
Ａ'断面を示した図である。ここで、１はシリコン基
板、３はシリコン基板１上に形成したＮ型エピタキシャ
ル層、４、12はエピタキシャル層３上の所定の位置に形
成した高濃度Ｎ型拡散層で、各拡散層は配線層７、８、
９、14によって電気的に接続されている。また、５、11
は上記Ｎ型エピタキシャル層３を独立した島に分割する
高濃度Ｐ型領域(アイソレーション領域)であり、また、
配線層６、10によってシリコン基板の電位を調節できる
ようにしてある。また、15は、上記アイソレーション領
域５、11によって分割された各Ｎ型エピタキシャル領域
とシリコン基板上に張り巡らした配線層８とを結ぶ配線
領域である。
【００１１】次に、本発明構成の半導体装置とすること
の作用について説明する。図１及び図２に示したような
半導体装置を凹加工するには、電解エッチングを行っ
て、Ｐ層とＮ層との界面でのエッチング特性の変化を利
用するいわゆるストップエッチングを行う。これは、Ｎ
型エピタキシャル層３を、Ｎ型高濃度拡散層４、12及び
配線層を介して、アルカリエッチング液に浸漬された基
準電極に対して正の電圧を印加しながらエッチングを行
い、所定のダイアフラム形状を形成する方法である。
の作用について説明する。図１及び図２に示したような
半導体装置を凹加工するには、電解エッチングを行っ
て、Ｐ層とＮ層との界面でのエッチング特性の変化を利
用するいわゆるストップエッチングを行う。これは、Ｎ
型エピタキシャル層３を、Ｎ型高濃度拡散層４、12及び
配線層を介して、アルカリエッチング液に浸漬された基
準電極に対して正の電圧を印加しながらエッチングを行
い、所定のダイアフラム形状を形成する方法である。
【００１２】この電解エッチングを行う前にシリコン基
板上に形成された電子回路パターンを顕微鏡等で検査を
行い、図３に示したように、例えばシリコン破片等のよ
うな導電性異物16や、あるいは、パターン不良等により
アイソレーション領域11の配線層10とエピタキシャル領
域の配線層14が電気的に接続されたエピタキシャル領域
(漏れ電流発生領域)は、該領域に電圧を印加するために
シリコン基板上に張り巡らされた配線層８と、上記漏れ
電流発生領域上のエピタキシャル層印加用の配線層14と
を電気的に切断する(17の箇所)。このための方法は、例
えば先端の鋭利な針状のものを用いれば容易に切断可能
である。これによって、配線層８に電圧を印加しても上
記漏れ発生領域には電圧が印加されないため、シリコン
基板全体の漏れ電流はは減少し、電解エッチングを行っ
ても、エピタキシャル層を所定の電位に保つことが可能
になり、所望のダイアフラム形状を形成することが可能
となる。さらには、上記漏れ電流発生領域には電圧が印
加されないため、電解エッチング後の形状が他の領域と
は明らかに異なる。従って、外観不良等の不良品の識別
を容易にすることができる。
板上に形成された電子回路パターンを顕微鏡等で検査を
行い、図３に示したように、例えばシリコン破片等のよ
うな導電性異物16や、あるいは、パターン不良等により
アイソレーション領域11の配線層10とエピタキシャル領
域の配線層14が電気的に接続されたエピタキシャル領域
(漏れ電流発生領域)は、該領域に電圧を印加するために
シリコン基板上に張り巡らされた配線層８と、上記漏れ
電流発生領域上のエピタキシャル層印加用の配線層14と
を電気的に切断する(17の箇所)。このための方法は、例
えば先端の鋭利な針状のものを用いれば容易に切断可能
である。これによって、配線層８に電圧を印加しても上
記漏れ発生領域には電圧が印加されないため、シリコン
基板全体の漏れ電流はは減少し、電解エッチングを行っ
ても、エピタキシャル層を所定の電位に保つことが可能
になり、所望のダイアフラム形状を形成することが可能
となる。さらには、上記漏れ電流発生領域には電圧が印
加されないため、電解エッチング後の形状が他の領域と
は明らかに異なる。従って、外観不良等の不良品の識別
を容易にすることができる。
【００１３】
【実施例２】本発明半導体装置の他の実施例について図
４によって説明する。図で、12はエピタキシャル層上の
所定の位置に形成された高濃度Ｎ型拡散層であり、各拡
散層は配線層８、９によって電気的に接続されている。
11は上記Ｎ型エピタキシャル層を独立した島に分割する
高濃度Ｐ型領域(アイソレーション領域)であり、また、
配線層10によってシリコン基板の電位の調節が可能とな
っている。また、18、21はチップ状態に分割された際、
外部とワイヤ等によりボンディングされるパッドであ
り、19、20は漏れ電流測定用の電極である。この漏れ電
流測定用の電極を新たに設けた理由は、ワイヤとボンデ
ィングされる電極18、21を用いて繰り返し測定を行う
と、ワイヤとのボンダビリティが低下してしまうことに
よる。
４によって説明する。図で、12はエピタキシャル層上の
所定の位置に形成された高濃度Ｎ型拡散層であり、各拡
散層は配線層８、９によって電気的に接続されている。
11は上記Ｎ型エピタキシャル層を独立した島に分割する
高濃度Ｐ型領域(アイソレーション領域)であり、また、
配線層10によってシリコン基板の電位の調節が可能とな
っている。また、18、21はチップ状態に分割された際、
外部とワイヤ等によりボンディングされるパッドであ
り、19、20は漏れ電流測定用の電極である。この漏れ電
流測定用の電極を新たに設けた理由は、ワイヤとボンデ
ィングされる電極18、21を用いて繰り返し測定を行う
と、ワイヤとのボンダビリティが低下してしまうことに
よる。
【００１４】本実施例の構成は、実施例１の場合に加え
て、次のような作用がある。すなわち、Ｐ型領域とＮ型
領域との間の漏れ電流の発生原因が、シリコン基板の電
子回路等が形成された一主面上の導電性異物や、あるい
は、パターン不良等でない場合、例えばＮ型エピタキシ
ャル層内の結晶欠陥等である場合は、漏れ電流の発生領
域を特定することは顕微鏡検査等の外観検査では不可能
であるが、各エピタキシャル領域ごとに漏れ電流測定用
の電極19、20を設け、Ｐ型領域とＮ型領域に逆電圧を加
えることによって漏れ電流を測定し、そのシリコン基板
上の分布を調べることによって、外観検査で特定不可能
な漏れ電流発生領域も特定することができる。
て、次のような作用がある。すなわち、Ｐ型領域とＮ型
領域との間の漏れ電流の発生原因が、シリコン基板の電
子回路等が形成された一主面上の導電性異物や、あるい
は、パターン不良等でない場合、例えばＮ型エピタキシ
ャル層内の結晶欠陥等である場合は、漏れ電流の発生領
域を特定することは顕微鏡検査等の外観検査では不可能
であるが、各エピタキシャル領域ごとに漏れ電流測定用
の電極19、20を設け、Ｐ型領域とＮ型領域に逆電圧を加
えることによって漏れ電流を測定し、そのシリコン基板
上の分布を調べることによって、外観検査で特定不可能
な漏れ電流発生領域も特定することができる。
【００１５】
【実施例３】本発明半導体装置のさらに他の実施例につ
いて図５によって説明する。図で12はエピタキシャル層
上の所定の位置に形成された高濃度Ｎ型拡散層であり、
各拡散層は配線層８、９によって電気的に接続されてい
る。11は上記Ｎ型エピタキシャル層を独立した島に分割
する高濃度Ｐ型領域(アイソレーション領域)であり、ま
た、配線層10によってシリコン基板の電位の調節が可能
となっている。18、21はチップ状に分割された際、外部
とワイヤ等によりボンディングされるパッドであり、1
9、20は漏れ電流測定用の電極である。また、22は配線
層の切断用ヒューズである。この切断用ヒューズの太さ
については、原理的には特に規定を要しないが、実際に
は配線層の最小ルール幅とすることが合理的である。
いて図５によって説明する。図で12はエピタキシャル層
上の所定の位置に形成された高濃度Ｎ型拡散層であり、
各拡散層は配線層８、９によって電気的に接続されてい
る。11は上記Ｎ型エピタキシャル層を独立した島に分割
する高濃度Ｐ型領域(アイソレーション領域)であり、ま
た、配線層10によってシリコン基板の電位の調節が可能
となっている。18、21はチップ状に分割された際、外部
とワイヤ等によりボンディングされるパッドであり、1
9、20は漏れ電流測定用の電極である。また、22は配線
層の切断用ヒューズである。この切断用ヒューズの太さ
については、原理的には特に規定を要しないが、実際に
は配線層の最小ルール幅とすることが合理的である。
【００１６】本実施例の構成は、実施例２に加えて次の
ような作用がある。すなわち、実施例２で示した方法に
よって漏れ電流発生領域を特定した後、漏れ電流発生領
域とその他の領域を電気的に接続している配線を切断す
る際に、先端の鋭利な針状のものを用いて切断すると、
その切削屑がシリコン基板上に散乱し、配線間ショート
等の不具合を誘発し、その結果歩留まり低下につながる
ことになるが、上記各領域と上記配線との間に接続ヒュ
ーズを設け、該接続ヒューズに過電流を流して切断すれ
ば、切削屑等の発生もなく、歩留まりを低下させること
なく切断ができるという利点がある。なお、接続ヒュー
ズの切断については、例えば厚さ１μm、幅５μmのヒュ
ーズの切断は、500〜600mAの電流を0.5〜１秒間流すこ
とで容易に達成することができる。
ような作用がある。すなわち、実施例２で示した方法に
よって漏れ電流発生領域を特定した後、漏れ電流発生領
域とその他の領域を電気的に接続している配線を切断す
る際に、先端の鋭利な針状のものを用いて切断すると、
その切削屑がシリコン基板上に散乱し、配線間ショート
等の不具合を誘発し、その結果歩留まり低下につながる
ことになるが、上記各領域と上記配線との間に接続ヒュ
ーズを設け、該接続ヒューズに過電流を流して切断すれ
ば、切削屑等の発生もなく、歩留まりを低下させること
なく切断ができるという利点がある。なお、接続ヒュー
ズの切断については、例えば厚さ１μm、幅５μmのヒュ
ーズの切断は、500〜600mAの電流を0.5〜１秒間流すこ
とで容易に達成することができる。
【００１７】
【実施例４】本発明半導体装置のさらに他の実施例につ
いて図６によって説明する。図で、23はＰ型シリコン基
板、24は該シリコン基板の一主面上に形成されたチップ
領域であり、該チップ領域には図５のようなＰ型アイソ
レーション領域によって分割されたＮ型エピタキシャル
領域が存在し、該各領域は配線層によって電気的に接続
され、取り出し電極26によって同時に電圧印加が可能と
なっている。なお、上記取り出し電極26は上記配線層と
接続されている。25はＰ型拡散層を介してＰ型シリコン
基板の電位の制御が可能な取り出し電極である。
いて図６によって説明する。図で、23はＰ型シリコン基
板、24は該シリコン基板の一主面上に形成されたチップ
領域であり、該チップ領域には図５のようなＰ型アイソ
レーション領域によって分割されたＮ型エピタキシャル
領域が存在し、該各領域は配線層によって電気的に接続
され、取り出し電極26によって同時に電圧印加が可能と
なっている。なお、上記取り出し電極26は上記配線層と
接続されている。25はＰ型拡散層を介してＰ型シリコン
基板の電位の制御が可能な取り出し電極である。
【００１８】本実施例の構成は、実施例１に加えて、次
のような作用がある。漏れ電流発生領域を外観検査で特
定するには、シリコン基板の一主面上に形成された全て
の領域を検査することが必要であり、莫大な時間と工数
とを必要とする。そこで、上記Ｎ型エピタキシャル領域
用取り出し電極とＰ型シリコン基板用取り出し電極との
間に、ＰＮ接合が破壊されない程度の逆電圧、例えば先
に示した厚さ１μm、幅５μmのヒューズであれば１V 程
度の印加で充分切断可能であるが、ＰＮ接合は破壊され
ないので、１V 程度の逆電圧を加え続ければ、上記漏れ
電流発生領域のみに過大な電流が流れ続ける。すなわ
ち、図５に示した各領域と配線との間に設けたヒューズ
22の中、漏れ電流発生領域のヒューズにのみ過電流が流
れ続けることになり、一定時間後には漏れ電流発生領域
のみを自動的に電気的に孤立させることができるという
利点がある。
のような作用がある。漏れ電流発生領域を外観検査で特
定するには、シリコン基板の一主面上に形成された全て
の領域を検査することが必要であり、莫大な時間と工数
とを必要とする。そこで、上記Ｎ型エピタキシャル領域
用取り出し電極とＰ型シリコン基板用取り出し電極との
間に、ＰＮ接合が破壊されない程度の逆電圧、例えば先
に示した厚さ１μm、幅５μmのヒューズであれば１V 程
度の印加で充分切断可能であるが、ＰＮ接合は破壊され
ないので、１V 程度の逆電圧を加え続ければ、上記漏れ
電流発生領域のみに過大な電流が流れ続ける。すなわ
ち、図５に示した各領域と配線との間に設けたヒューズ
22の中、漏れ電流発生領域のヒューズにのみ過電流が流
れ続けることになり、一定時間後には漏れ電流発生領域
のみを自動的に電気的に孤立させることができるという
利点がある。
【００１９】
【発明の効果】以上述べてきたように、半導体装置を本
発明構成の装置とすることによって、従来技術の有して
いた課題を解決して、漏れ電流の発生領域には電圧が印
加されない手段を講ずることにより、漏れ電流発生領域
以外の領域に所定の電圧を印加することの可能な半導体
装置を提供することができた。すなわち、半導体基板上
に電気的に独立した少なくとも二つ以上の領域があり、
該各領域を所定の電位に保つことを必要とする行程を含
む半導体装置において、各領域を所定の電位に保つこと
を不可能ならしめる漏れ電流発生領域には電圧が印加さ
れない手段を講じた装置としたため、半導体基板上の漏
れ電流発生領域以外の領域を確実に所定の電位に保つこ
とが可能となり、加工歩留まりあるいは検査歩留まりが
向上するという効果を得ることができる。
発明構成の装置とすることによって、従来技術の有して
いた課題を解決して、漏れ電流の発生領域には電圧が印
加されない手段を講ずることにより、漏れ電流発生領域
以外の領域に所定の電圧を印加することの可能な半導体
装置を提供することができた。すなわち、半導体基板上
に電気的に独立した少なくとも二つ以上の領域があり、
該各領域を所定の電位に保つことを必要とする行程を含
む半導体装置において、各領域を所定の電位に保つこと
を不可能ならしめる漏れ電流発生領域には電圧が印加さ
れない手段を講じた装置としたため、半導体基板上の漏
れ電流発生領域以外の領域を確実に所定の電位に保つこ
とが可能となり、加工歩留まりあるいは検査歩留まりが
向上するという効果を得ることができる。
【図１】本発明半導体装置の一実施例(実施例１)の構成
を示す要部平面図。
を示す要部平面図。
【図２】図１のＡ‐Ａ'断面図。
【図３】図１の装置の具体的な作用を説明するための
図。
図。
【図４】本発明装置の他の実施例(実施例２)の構成を示
す要部平面図。
す要部平面図。
【図５】本発明装置のさらに他の実施例(実施例３)の構
成を示す要部平面図。
成を示す要部平面図。
【図６】本発明装置のさらに他の実施例(実施例４)の構
成を示す要部平面図。
成を示す要部平面図。
【図７】従来技術の半導体装置の構成を示す要部平面
図。
図。
１…Ｐ型シリコン基板、２…酸化膜、３…Ｎ型エピタキ
シャル層、４…高濃度Ｎ型拡散層、５…高濃度Ｐ型領
域、６…Ｐ型領域用配線層、７…Ｎ型領域用配線層、８
…Ｎ型領域用配線層、９…Ｎ型領域用配線層、10…Ｐ型
領域用配線層、11…高濃度Ｐ型領域、12…高濃度Ｎ型領
域、13…Ｐ型領域用電極、14…Ｎ型領域用配線層、15…
接続配線、16…導電性異物、17…接続配線切断部、18…
Ｐ型領域用電極、19…漏れ電流測定用電極、20…漏れ電
流測定用電極、21…Ｎ型領域用電極、22…接続ヒュー
ズ、23…Ｐ型シリコン基板、24…Ｎ型エピタキシャル
層、25…Ｐ型領域用電極、26…Ｎ型領域用電極。
シャル層、４…高濃度Ｎ型拡散層、５…高濃度Ｐ型領
域、６…Ｐ型領域用配線層、７…Ｎ型領域用配線層、８
…Ｎ型領域用配線層、９…Ｎ型領域用配線層、10…Ｐ型
領域用配線層、11…高濃度Ｐ型領域、12…高濃度Ｎ型領
域、13…Ｐ型領域用電極、14…Ｎ型領域用配線層、15…
接続配線、16…導電性異物、17…接続配線切断部、18…
Ｐ型領域用電極、19…漏れ電流測定用電極、20…漏れ電
流測定用電極、21…Ｎ型領域用電極、22…接続ヒュー
ズ、23…Ｐ型シリコン基板、24…Ｎ型エピタキシャル
層、25…Ｐ型領域用電極、26…Ｎ型領域用電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 隆利 神奈川県横浜市神奈川区宝町２番地 日 産自動車株式会社内 (72)発明者 内山 誠 神奈川県横浜市神奈川区宝町２番地 日 産自動車株式会社内 (56)参考文献 特開 平３−209778（ＪＰ，Ａ) 特開 昭59−87852（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822
Claims (4)
- 【請求項１】電気配線でのみ電気的に相互に接続された
複数の領域が形成された半導体基板を用い、上記複数の
領域に上記電気配線により電圧源からの電圧を印加して
電解エッチングを行なうことにより、上記各々の領域に
それぞれ半導体素子が形成される半導体装置において、 上記複数の領域のうち、該複数の領域を同一電位に保つ
ことを不可能とさせる漏れ電流が発生した領域に対し
て、上記電気配線により印加される電圧源からの電圧を
遮断する電圧遮断手段を備え、上記漏れ電流が発生した
領域には電解エッチング時に電圧が印加されないように
構成したことを特徴とする半導体装置。 - 【請求項２】上記電圧遮断手段が、上記電気配線〜漏れ
電流発生領域上の電気配線間の切断であることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】上記電圧遮断手段が、上記電気配線〜漏れ
電流発生領域上の電気配線間に設けた漏れ電流測定用電
極及びヒューズの設置であり、これらによる漏れ電流の
測定及びヒューズへの過電流の注入による切断であるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項４】上記電圧遮断手段が、Ｎ型エピタキシャル
領域用取り出し電極〜Ｐ型シリコン基板用取り出し電極
間への逆電圧の印加によるヒューズの切断であることを
特徴とする請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31980994A JP3261904B2 (ja) | 1994-12-22 | 1994-12-22 | 半導体装置 |
| US08/575,904 US5614753A (en) | 1994-12-22 | 1995-12-20 | Semiconductor device with leakage current prevention |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31980994A JP3261904B2 (ja) | 1994-12-22 | 1994-12-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181278A JPH08181278A (ja) | 1996-07-12 |
| JP3261904B2 true JP3261904B2 (ja) | 2002-03-04 |
Family
ID=18114446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31980994A Expired - Fee Related JP3261904B2 (ja) | 1994-12-22 | 1994-12-22 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5614753A (ja) |
| JP (1) | JP3261904B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020618A (en) * | 1994-03-30 | 2000-02-01 | Denso Corporation | Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method |
| JP3433871B2 (ja) * | 1996-01-26 | 2003-08-04 | 株式会社デンソー | 集積化半導体歪みセンサ及びその製造方法 |
| JP3564898B2 (ja) * | 1996-10-25 | 2004-09-15 | 株式会社デンソー | 半導体装置 |
| DE10047500B4 (de) * | 2000-09-26 | 2009-11-26 | Robert Bosch Gmbh | Mikromechanische Membran und Verfahren zu ihrer Herstellung |
| JP4306162B2 (ja) * | 2001-08-22 | 2009-07-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2004109112A (ja) * | 2002-07-22 | 2004-04-08 | Denso Corp | 半導体センサ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628319B2 (ja) * | 1986-11-12 | 1994-04-13 | 富士電機株式会社 | 半導体圧力センサの製造方法 |
| JPH02224374A (ja) * | 1989-02-27 | 1990-09-06 | Fuji Electric Co Ltd | 半導体圧力センサの製造方法 |
| DE4035628C2 (de) * | 1990-11-09 | 1999-06-02 | Bosch Gmbh Robert | Verfahren zur Erzeugung von pn-Übergängen in Siliziumträgern |
| DE69330980T2 (de) * | 1992-04-22 | 2002-07-11 | Denso Corp | Verfahren zur Herstellung einer Halbleiteranordnung |
-
1994
- 1994-12-22 JP JP31980994A patent/JP3261904B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-20 US US08/575,904 patent/US5614753A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5614753A (en) | 1997-03-25 |
| JPH08181278A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| JPH07169807A (ja) | 半導体ウェハ | |
| JPH11265916A (ja) | 半導体ウェーハの構造及び半導体チップの製造方法 | |
| JP3261904B2 (ja) | 半導体装置 | |
| JPH05267415A (ja) | 半導体装置 | |
| JPH07302930A (ja) | 発光ダイオード及びその製造方法 | |
| JP2005150426A (ja) | 半導体装置の製造方法および半導体装置の試験方法 | |
| JPH0782165B2 (ja) | 液晶表示装置の製造方法 | |
| JPS6387736A (ja) | 半導体装置 | |
| JP2003232833A (ja) | テスト方法 | |
| JP2008071918A (ja) | 半導体素子および半導体素子の検査方法 | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| JP3534034B2 (ja) | 半導体装置 | |
| JP3348518B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005150208A (ja) | Ｓｏｉウェーハの評価方法 | |
| JPS59175738A (ja) | 半導体装置 | |
| JPH09153627A (ja) | 半導体力学センサ | |
| JPS618939A (ja) | 半導体装置 | |
| KR100265841B1 (ko) | 포토마스크를 이용한 반도체 소자의 공정 모니터 방법 | |
| JPS6384132A (ja) | ワイヤボンデイング検査方法および検査装置 | |
| JPH065583A (ja) | 半導体装置の製造方法 | |
| JP2003188262A (ja) | 半導体素子 | |
| JPS61148834A (ja) | 半導体装置 | |
| JPS611035A (ja) | 半導体装置の製造方法 | |
| JP2001326262A (ja) | 半導体ウエハー及び半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |