JPS6384132A - ワイヤボンデイング検査方法および検査装置 - Google Patents
ワイヤボンデイング検査方法および検査装置Info
- Publication number
- JPS6384132A JPS6384132A JP61230841A JP23084186A JPS6384132A JP S6384132 A JPS6384132 A JP S6384132A JP 61230841 A JP61230841 A JP 61230841A JP 23084186 A JP23084186 A JP 23084186A JP S6384132 A JPS6384132 A JP S6384132A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- wire
- voltage
- potential
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000007689 inspection Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 230000007547 defect Effects 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 19
- 239000010931 gold Substances 0.000 abstract description 13
- 229910052737 gold Inorganic materials 0.000 abstract description 13
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明はワイヤボンディング検査方法および検査装置に
関するもので、特に半導体チップの入出力電極における
ボンディングの検査に用いられるものである。
関するもので、特に半導体チップの入出力電極における
ボンディングの検査に用いられるものである。
(従来の技術)
半導体集積回路の高密度化に伴いワイヤボンディングの
高速化、高信頼性化が求められている。
高速化、高信頼性化が求められている。
金ワイヤを用いたワイヤボンディングにおいてはボンデ
ィング箇所における接続を確認するため金ワイヤの先端
部での金ボール形成時に電気トーチによるスパーク電流
を観察して異常の有無を調べるようにしている。すなわ
ち、電気トーチから金ワイヤの先端にスパークを飛ばし
、金ボールを形成するが、この際の電流が所定範囲にあ
れば良好な金ボールが形成され、かつ接続が問題なく行
われたものとしている。
ィング箇所における接続を確認するため金ワイヤの先端
部での金ボール形成時に電気トーチによるスパーク電流
を観察して異常の有無を調べるようにしている。すなわ
ち、電気トーチから金ワイヤの先端にスパークを飛ばし
、金ボールを形成するが、この際の電流が所定範囲にあ
れば良好な金ボールが形成され、かつ接続が問題なく行
われたものとしている。
このような検査方法では接続箇所を直接調べるものでは
ないため、チップ上の電極とインナーリード間の接続が
確実に行なわれたものであるか否かを正確に定めること
は難しい。例えば、金ボールが正常に形成されたとして
も第3図に示すように一旦チツブ5上の電極6と金ボー
ル9が接続された後にワイヤルーピングの際にそのボン
デインク箇所がはがれ、そのままインナリードと接続さ
れたような場合には前述の方法では正常となってしまい
、ボンディング不良が発見できない。
ないため、チップ上の電極とインナーリード間の接続が
確実に行なわれたものであるか否かを正確に定めること
は難しい。例えば、金ボールが正常に形成されたとして
も第3図に示すように一旦チツブ5上の電極6と金ボー
ル9が接続された後にワイヤルーピングの際にそのボン
デインク箇所がはがれ、そのままインナリードと接続さ
れたような場合には前述の方法では正常となってしまい
、ボンディング不良が発見できない。
(発明が解決しようとする問題点)
このように従来のワイヤボンディング検査方法ではボン
ディング不良を確実に検出できないという問題がある。
ディング不良を確実に検出できないという問題がある。
本発明は確実にボンディング不良を発見することができ
るワイヤボンディング検査方法およびそのための装置を
提供することを目的とする。
るワイヤボンディング検査方法およびそのための装置を
提供することを目的とする。
(問題点を解決するための手段)
本発明にかかるワイヤボンディング検査方法によれば、
第1の所定電位を与えられた半導体チップの電極にボン
ディングワイヤを介して第2の所定電圧を印加し、ボン
ディング後、半導体チップの半導体基板と入出力電極間
に形成されるダイオードを通じて生じる電圧の変化をル
ーピング中観察することにより入出力電極におけるボン
ディング不良を検査することを特徴としており、また本
発明にかかるワイヤボンディング検査装置によればワイ
ヤボンディング中半導体チップの基板に所定の第1の電
位を与えつつ導電的に支持する支持台と、半導体チップ
上の電極に接続されるボンディングワイヤの繰出し部に
設けられ、ボンディングワイヤに対し所定の第2の電位
を印加させる電圧供給部と、ボンディングワイヤの電位
を第1の人力とし、比較対象となる電位を第2の人力と
する比較器とを備え、この比較器の出力からワイヤボン
ディングが正常に行われたか否かを判断するようにして
いる。
第1の所定電位を与えられた半導体チップの電極にボン
ディングワイヤを介して第2の所定電圧を印加し、ボン
ディング後、半導体チップの半導体基板と入出力電極間
に形成されるダイオードを通じて生じる電圧の変化をル
ーピング中観察することにより入出力電極におけるボン
ディング不良を検査することを特徴としており、また本
発明にかかるワイヤボンディング検査装置によればワイ
ヤボンディング中半導体チップの基板に所定の第1の電
位を与えつつ導電的に支持する支持台と、半導体チップ
上の電極に接続されるボンディングワイヤの繰出し部に
設けられ、ボンディングワイヤに対し所定の第2の電位
を印加させる電圧供給部と、ボンディングワイヤの電位
を第1の人力とし、比較対象となる電位を第2の人力と
する比較器とを備え、この比較器の出力からワイヤボン
ディングが正常に行われたか否かを判断するようにして
いる。
(作 用)
本発明はワイヤボンディングが行われる半導体チップが
基板とボンディング用の電極の間にダイオードを実質的
に有していることに注目し、ボンディングワイヤを介し
て電極に電圧を印加し、ルーピング中に生じる電圧変化
を検出することによってルーピング中に電極とボンディ
ングワイヤ間の接続が維持されたか否かを調べるように
している。したがってルーピング中に接続箇所がはがれ
たときは直ちに検出でき、ワイヤボンディングの品質維
持が完全にできる。
基板とボンディング用の電極の間にダイオードを実質的
に有していることに注目し、ボンディングワイヤを介し
て電極に電圧を印加し、ルーピング中に生じる電圧変化
を検出することによってルーピング中に電極とボンディ
ングワイヤ間の接続が維持されたか否かを調べるように
している。したがってルーピング中に接続箇所がはがれ
たときは直ちに検出でき、ワイヤボンディングの品質維
持が完全にできる。
(実施例)
第1図は本発明にかかるワイヤボンディング検査装置お
よびそれを用いた検査方法を示す概略図であって、接地
された支持台1の上にべ・ンド2およびインナリード3
を備えたリードフレームが載置され、ベッド2の上には
導電性接着剤4で半導体チップ5がグイボンディングさ
れ、半導体チップ5の上面周囲部に形成されたアルミニ
ウム電極6に、キャピラリ7によって金ワイヤ8の先端
に形成された金ボール9がボンディングされる。すなわ
ち、キャピラリ7は金ボール9を電極6に押えつけた後
−旦垂直に上昇し、さらに接続すべきイナリード3の方
へ移動しながら下降することにより1つのボンディング
が完了する。
よびそれを用いた検査方法を示す概略図であって、接地
された支持台1の上にべ・ンド2およびインナリード3
を備えたリードフレームが載置され、ベッド2の上には
導電性接着剤4で半導体チップ5がグイボンディングさ
れ、半導体チップ5の上面周囲部に形成されたアルミニ
ウム電極6に、キャピラリ7によって金ワイヤ8の先端
に形成された金ボール9がボンディングされる。すなわ
ち、キャピラリ7は金ボール9を電極6に押えつけた後
−旦垂直に上昇し、さらに接続すべきイナリード3の方
へ移動しながら下降することにより1つのボンディング
が完了する。
金ワイヤはボンディング装置内に金スプール10として
蓄積されているが、その先端部には検査回路20が接続
されている。
蓄積されているが、その先端部には検査回路20が接続
されている。
検査回路20は正電圧および負電圧を出力する電源と、
この電源の電圧を抵抗Rを介して金スプール10に与え
るスイッチ回路22と、金スプール10への接続点の電
圧と、外部から与えられる比較電圧vrel’を選択す
るスイッチ回路25と、2つのスイッチ回路22および
25の出力側をそれぞれ入力して比較し、判定結果を出
力するコンパレータ24とを備えている。
この電源の電圧を抵抗Rを介して金スプール10に与え
るスイッチ回路22と、金スプール10への接続点の電
圧と、外部から与えられる比較電圧vrel’を選択す
るスイッチ回路25と、2つのスイッチ回路22および
25の出力側をそれぞれ入力して比較し、判定結果を出
力するコンパレータ24とを備えている。
いま、半導体チップ5としてn型基板を用いた場合につ
いて本発明の動作を第2図を参照して説明する。
いて本発明の動作を第2図を参照して説明する。
この場合、信号用の電極部6はp型不純物が拡散した領
域上に形成されているために基板から電極までを全体と
して見ると、基板側かカソード、電極側がアノードとな
ったダイオードが形成されていることになる。基板5は
導電性接6剤4によりリードフレームのベッド2に固若
されており、ベッド2は接地された支持台上に載置され
ているためダイオードDはカソード側が接地された状態
となっている。ここで電源21の正電圧をスイッチ22
により金ワイヤに与えた上でボンディングを行うと正電
圧が抵抗R1ワイヤ等の抵抗に接合点BPを介してダイ
オードDのアノードに印加されることになる。このダイ
オードDは順方向接続されているため電流はダイオード
Dを通じて流れる。したがってボンディング直後にコン
パレータ24への入力電圧は著しく降下する。コンパレ
ータ24の他方側には比較電圧+vREFとして電源電
圧とほぼ等しい正の電圧が人力されているため、コンパ
レータからは何ら出力が生じない。
域上に形成されているために基板から電極までを全体と
して見ると、基板側かカソード、電極側がアノードとな
ったダイオードが形成されていることになる。基板5は
導電性接6剤4によりリードフレームのベッド2に固若
されており、ベッド2は接地された支持台上に載置され
ているためダイオードDはカソード側が接地された状態
となっている。ここで電源21の正電圧をスイッチ22
により金ワイヤに与えた上でボンディングを行うと正電
圧が抵抗R1ワイヤ等の抵抗に接合点BPを介してダイ
オードDのアノードに印加されることになる。このダイ
オードDは順方向接続されているため電流はダイオード
Dを通じて流れる。したがってボンディング直後にコン
パレータ24への入力電圧は著しく降下する。コンパレ
ータ24の他方側には比較電圧+vREFとして電源電
圧とほぼ等しい正の電圧が人力されているため、コンパ
レータからは何ら出力が生じない。
一方、ボンディング後のルーピング箇所BPにおいては
がれが生じたときは、ダイオードを通じて流れる電流が
なくなるために、電源電圧がそのままコンパレータ24
に入力され、コンパレータ24は一致を検出してその信
号を出力する。この一致検出出力は断線検出信号であり
、これを用いて全体の制御装置は装置の停止等必要な措
置をとることになる。
がれが生じたときは、ダイオードを通じて流れる電流が
なくなるために、電源電圧がそのままコンパレータ24
に入力され、コンパレータ24は一致を検出してその信
号を出力する。この一致検出出力は断線検出信号であり
、これを用いて全体の制御装置は装置の停止等必要な措
置をとることになる。
以上の説明ではn型基板を用い、信号用の電極について
ワイヤボンディングの検査を行う様子を示したが、電源
用の電極や逆導電型の基板を用いた場合にはダイオード
が逆向きになるため負電圧を印加する必要が生じる。そ
こで、スイッチ回路22.25により印加する電圧の極
性を切換えている。
ワイヤボンディングの検査を行う様子を示したが、電源
用の電極や逆導電型の基板を用いた場合にはダイオード
が逆向きになるため負電圧を印加する必要が生じる。そ
こで、スイッチ回路22.25により印加する電圧の極
性を切換えている。
また、実施例ではリードフレームを用いた半導体装置を
想定しているが、半導体基板を適当な電位に固定できる
支持台であればどのようなものでも使用することができ
る。
想定しているが、半導体基板を適当な電位に固定できる
支持台であればどのようなものでも使用することができ
る。
また、実施例ではボンディング不良判定はコンパレータ
に外部から比較電圧を与えるようにしているが、ボンデ
ィングワイヤに電圧を印加する電源の出力を利用するよ
うにしてもよい。
に外部から比較電圧を与えるようにしているが、ボンデ
ィングワイヤに電圧を印加する電源の出力を利用するよ
うにしてもよい。
以」二実施例にもとづいて詳述したように、本発明によ
れば半導体チップ内に等価的に存在するダイオードを利
用して電流を流し、ボンディング箇所のはがれが生じた
ときに生じる電圧変化を検出するようにしているので、
ワイヤボンディングの良否を正確かつ確実に検査するこ
とができ、品質の向上および歩留りの上昇を図ることが
できる。
れば半導体チップ内に等価的に存在するダイオードを利
用して電流を流し、ボンディング箇所のはがれが生じた
ときに生じる電圧変化を検出するようにしているので、
ワイヤボンディングの良否を正確かつ確実に検査するこ
とができ、品質の向上および歩留りの上昇を図ることが
できる。
第1図は本発明にかかる検査方法と検査装置を示す概略
構成図、第2図は検査方法を説明する等価的回路図、第
3図は従来生じていたボンディング不良の例を説明する
正面図である。 1・・・支持台、2・・・ベッド、3・・・インナリー
ド、4・・・導電性接着剤、5・・・半導体チップ、6
・・・電極、7・・・キャピラリ、8・・・金ワイヤ、
9・・・金ボール、10・・・金スプール、20・・・
検査回路、21・・・電源、22.25・・・スイッチ
回路、24・・・コンパレータ。 出願人代理人 佐 藤 −雄 第 1 図 + 第2図 第3図
構成図、第2図は検査方法を説明する等価的回路図、第
3図は従来生じていたボンディング不良の例を説明する
正面図である。 1・・・支持台、2・・・ベッド、3・・・インナリー
ド、4・・・導電性接着剤、5・・・半導体チップ、6
・・・電極、7・・・キャピラリ、8・・・金ワイヤ、
9・・・金ボール、10・・・金スプール、20・・・
検査回路、21・・・電源、22.25・・・スイッチ
回路、24・・・コンパレータ。 出願人代理人 佐 藤 −雄 第 1 図 + 第2図 第3図
Claims (1)
- 【特許請求の範囲】 1、第1の所定電位を与えられた半導体チップの電極に
ボンディングワイヤを介して第2の所定電圧を印加し、
ボンディング後、半導体チップの半導体基板と入出力電
極間に形成されるダイオードを通じて生じる電圧の変化
を前記ボンディングワイヤのインナリードへの接続時ま
で観察することにより前記入出力電極におけるボンディ
ング不良を検査することを特徴とするワイヤボンディン
グ検査方法。 2、半導体基板がn型であるとき信号電極用のボンディ
ングワイヤに正の電圧を印加し電源電極用のボンディン
グワイヤに負の電圧を印加することを特徴とする特許請
求の範囲第1項記載のワイヤボンディング検査方法。 3、半導体基板がp型であるとき信号電極用のボンディ
ングワイヤに負の電圧を印加し電源電極用のボンディン
グワイヤに正の電圧を印加することを特徴とする特許請
求の範囲第1項記載のワイヤボンディング検査方法。 4、ワイヤボンディング中、半導体チップの基板に所定
の第1の電位を与えつつ導電的に支持する支持台と、 前記半導体チップ上の電極に接続されるボンディングワ
イヤの繰出し部に設けられ、前記ボンディングワイヤに
対し所定の第2の電位を印加させる電圧供給部と、 前記ボンディングワイヤの電位を第1の入力とし、比較
対象となる電位を第2の入力とする比較器とを備え、 この比較器の出力からワイヤボンディングが正常に行わ
れたか否かを判断するようにしたワイヤボンディング検
査装置。 5、第2の電位が切換可能な正および負の2つの電位で
ある特許請求の範囲第4項記載のワイヤボンディング検
査装置。 6、第1の電位が接地電位である特許請求の範囲第4項
または第5項記載のワイヤボンディング検査装置。 7、支持台が、半導体チップの基板がベッド部に導電的
に接続されたリードフレームを導電的に支持するもので
ある特許請求の範囲第4項記載のワイヤボンディング検
査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61230841A JPS6384132A (ja) | 1986-09-29 | 1986-09-29 | ワイヤボンデイング検査方法および検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61230841A JPS6384132A (ja) | 1986-09-29 | 1986-09-29 | ワイヤボンデイング検査方法および検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6384132A true JPS6384132A (ja) | 1988-04-14 |
Family
ID=16914121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61230841A Pending JPS6384132A (ja) | 1986-09-29 | 1986-09-29 | ワイヤボンデイング検査方法および検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6384132A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100250133B1 (ko) * | 1997-01-31 | 2000-04-01 | 유무성 | 와이어 끊어짐 검출 장치 |
KR100562412B1 (ko) * | 1999-01-05 | 2006-03-17 | 삼성테크윈 주식회사 | 와이어 본딩 상태를 모니터링하는 회로 |
KR20150068896A (ko) | 2013-12-12 | 2015-06-22 | 가부시키가이샤 신가와 | 와이어 본딩의 검사 방법 및 와이어 본딩의 검사 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55117843A (en) * | 1979-02-28 | 1980-09-10 | Matsushita Electric Works Ltd | Switching circuit |
JPS5839021A (ja) * | 1981-08-31 | 1983-03-07 | Nec Home Electronics Ltd | 半導体装置の検査方法 |
-
1986
- 1986-09-29 JP JP61230841A patent/JPS6384132A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55117843A (en) * | 1979-02-28 | 1980-09-10 | Matsushita Electric Works Ltd | Switching circuit |
JPS5839021A (ja) * | 1981-08-31 | 1983-03-07 | Nec Home Electronics Ltd | 半導体装置の検査方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100250133B1 (ko) * | 1997-01-31 | 2000-04-01 | 유무성 | 와이어 끊어짐 검출 장치 |
KR100562412B1 (ko) * | 1999-01-05 | 2006-03-17 | 삼성테크윈 주식회사 | 와이어 본딩 상태를 모니터링하는 회로 |
KR20150068896A (ko) | 2013-12-12 | 2015-06-22 | 가부시키가이샤 신가와 | 와이어 본딩의 검사 방법 및 와이어 본딩의 검사 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4441248A (en) | On-line inspection method and system for bonds made to electronic components | |
US7699209B2 (en) | Wire bonding apparatus, record medium storing bonding control program, and bonding method | |
JP5817361B2 (ja) | 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法 | |
KR100193903B1 (ko) | 본딩 와이어의 단선 불량을 감지할 수 있는 회로 기판 및 와이어 본딩 장치 | |
JPS6384132A (ja) | ワイヤボンデイング検査方法および検査装置 | |
JP3261904B2 (ja) | 半導体装置 | |
JP4983174B2 (ja) | ダイオード素子およびダイオード素子の検査方法 | |
JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
JPH0237098B2 (ja) | ||
JP3460257B2 (ja) | 半導体検査装置 | |
JP7497629B2 (ja) | 半導体チップの試験装置および試験方法 | |
JP3474669B2 (ja) | 半導体装置の検査方法及びプローブカード | |
JP2002156402A (ja) | 半導体素子の特性検査方法及び装置 | |
JP2004031463A (ja) | 半導体集積回路の検査方法 | |
JPH1126517A (ja) | 半導体装置の検査方法 | |
JP4599776B2 (ja) | ワイヤボンディング評価方法とそれに用いる評価用治具 | |
JPS596060B2 (ja) | 半導体装置の検査方式 | |
JP2001135778A (ja) | 半導体装置 | |
JP2004271245A (ja) | 半導体素子の試験方法及びその試験装置 | |
JPS6339101B2 (ja) | ||
JPH0613439A (ja) | 電子部品におけるワイヤーボンディングの検査方法 | |
JPS6351652A (ja) | ワイアボンド管理装置 | |
JPH04217341A (ja) | 半導体集積回路装置 | |
JPS62271443A (ja) | 半導体装置 | |
JPS5943733Y2 (ja) | 半導体装置 |