JP2002156400A - 電子機器およびその製造方法 - Google Patents
電子機器およびその製造方法Info
- Publication number
- JP2002156400A JP2002156400A JP2000354788A JP2000354788A JP2002156400A JP 2002156400 A JP2002156400 A JP 2002156400A JP 2000354788 A JP2000354788 A JP 2000354788A JP 2000354788 A JP2000354788 A JP 2000354788A JP 2002156400 A JP2002156400 A JP 2002156400A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- flip
- switching element
- circuit
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 238000007689 inspection Methods 0.000 description 17
- 238000005259 measurement Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2829—Testing of circuits in sensor or actuator systems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Magnetic Variables (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 正確かつ容易に磁気センサーのフリップコイ
ルのボンディング接続の断線不良を判別すること。 【解決手段】 Ｘ軸センサー１０の＋ＦＬ端子１０ａと
接続する配線パターンＰｂ２と、Ｙ軸センサー２０の＋
ＦＬ端子２０ａと接続する配線パターンＰｂ１とを回路
配線基板上に配置し、ＭＯＳ型トランジスタの搭載後に
前記配線パターンＰｂ１とＰｂ２とをＭＯＳ型トランジ
スタ内部の配線によって接続し、Ｘ軸センサー１０のフ
リップコイル１１とＹ軸センサー２０のフリップコイル
２１とが並列接続するように回路配線基板へＭＯＳ型ト
ランジスタを搭載する構造とし、回路配線基板へのＭＯ
Ｓ型トランジスタ(８０，９０)の搭載前にフリップコイ
ル１１，１２の抵抗値を各々測定し、ボンディング接続
の良、不良による、測定値の差が大きいことを利用する
ことによって、フリップコイルのボンディング接続の断
線不良を検査できるようにした。
ルのボンディング接続の断線不良を判別すること。 【解決手段】 Ｘ軸センサー１０の＋ＦＬ端子１０ａと
接続する配線パターンＰｂ２と、Ｙ軸センサー２０の＋
ＦＬ端子２０ａと接続する配線パターンＰｂ１とを回路
配線基板上に配置し、ＭＯＳ型トランジスタの搭載後に
前記配線パターンＰｂ１とＰｂ２とをＭＯＳ型トランジ
スタ内部の配線によって接続し、Ｘ軸センサー１０のフ
リップコイル１１とＹ軸センサー２０のフリップコイル
２１とが並列接続するように回路配線基板へＭＯＳ型ト
ランジスタを搭載する構造とし、回路配線基板へのＭＯ
Ｓ型トランジスタ(８０，９０)の搭載前にフリップコイ
ル１１，１２の抵抗値を各々測定し、ボンディング接続
の良、不良による、測定値の差が大きいことを利用する
ことによって、フリップコイルのボンディング接続の断
線不良を検査できるようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、電子機器および
その製造方法に関し、特に、磁気センサ内蔵チップなど
の回路素子を回路配線基板にボンディング接続した際
に、そのボンディング接続状態を検査するのに有用であ
る。
その製造方法に関し、特に、磁気センサ内蔵チップなど
の回路素子を回路配線基板にボンディング接続した際
に、そのボンディング接続状態を検査するのに有用であ
る。
【０００２】
【従来の技術】以下、電子機器として磁気センサ回路を
内蔵した電子コンパスの場合を説明する。また、スイッ
チング素子として、ＰｃｈＭＯＳ型トランジスタとＮｃ
ｈＭＯＳ型トランジスタを使用する場合を説明する。
内蔵した電子コンパスの場合を説明する。また、スイッ
チング素子として、ＰｃｈＭＯＳ型トランジスタとＮｃ
ｈＭＯＳ型トランジスタを使用する場合を説明する。
【０００３】図８は、従来の磁気センサ回路を形成する
回路配線基板の表面の配線パターンの模式図である。こ
の回路配線基板には、ＰｃｈＭＯＳ型トランジスタ実装
部とＮｃｈＭＯＳ型トランジスタ実装部に、それぞれの
ＭＯＳ型トランジスタのリ−ド端子を接続する配線パタ
ーンＰａ１，Ｐａ２を形成してある。
回路配線基板の表面の配線パターンの模式図である。こ
の回路配線基板には、ＰｃｈＭＯＳ型トランジスタ実装
部とＮｃｈＭＯＳ型トランジスタ実装部に、それぞれの
ＭＯＳ型トランジスタのリ−ド端子を接続する配線パタ
ーンＰａ１，Ｐａ２を形成してある。
【０００４】前記配線パターンＰａ１は、それぞれのＭ
ＯＳ型トランジスタ内部でドレイン端子に並列接続する
２本の端子を接続させるとともに、Ｘ軸センサー１０，
２０のそれぞれの＋ＦＬ端子に接続するパターンであ
る。前記配線パターンＰａ２は、それぞれのＭＯＳ型ト
ランジスタ内部でドレイン端子に並列接続する２本の端
子を接続させるとともに、Ｘ軸センサー１０，２０のそ
れぞれの−ＦＬ端子に接続するパターンである。
ＯＳ型トランジスタ内部でドレイン端子に並列接続する
２本の端子を接続させるとともに、Ｘ軸センサー１０，
２０のそれぞれの＋ＦＬ端子に接続するパターンであ
る。前記配線パターンＰａ２は、それぞれのＭＯＳ型ト
ランジスタ内部でドレイン端子に並列接続する２本の端
子を接続させるとともに、Ｘ軸センサー１０，２０のそ
れぞれの−ＦＬ端子に接続するパターンである。
【０００５】つまり、前記配線パターンＰａ１は、それ
ぞれのＭＯＳ型トランジスタ内部に形成したドレイン端
子に、Ｘ軸センサー１０の＋ＦＬ端子と、Ｙ軸センサー
２０の＋ＦＬ端子とを接続する配線パターンである。ま
た、前記配線パターンＰａ２は、それぞれのＭＯＳ型ト
ランジスタ内部に形成したドレイン端子に、Ｘ軸センサ
ー１０の−ＦＬ端子と、Ｙ軸センサー２０の−ＦＬ端子
とを接続する配線パターンである。これにより、Ｘ軸セ
ンサー１０の（＋ＦＬ）−（−ＦＬ）端子間と、Ｙ軸セ
ンサー２０の（＋ＦＬ）−（−ＦＬ）端子間が並列接続
される。
ぞれのＭＯＳ型トランジスタ内部に形成したドレイン端
子に、Ｘ軸センサー１０の＋ＦＬ端子と、Ｙ軸センサー
２０の＋ＦＬ端子とを接続する配線パターンである。ま
た、前記配線パターンＰａ２は、それぞれのＭＯＳ型ト
ランジスタ内部に形成したドレイン端子に、Ｘ軸センサ
ー１０の−ＦＬ端子と、Ｙ軸センサー２０の−ＦＬ端子
とを接続する配線パターンである。これにより、Ｘ軸セ
ンサー１０の（＋ＦＬ）−（−ＦＬ）端子間と、Ｙ軸セ
ンサー２０の（＋ＦＬ）−（−ＦＬ）端子間が並列接続
される。
【０００６】図９に、図８の詳細な回路と、フリップコ
イル抵抗を測定する回路の構成を示す。前記Ｘ軸センサ
ー１０および前記Ｙ軸センサー２０は、磁気センサーで
あり、それぞれがフリップコイル（ＦＬ）１１、ＦＬ２
１と、磁気抵抗素子をホィーストンブリッジとして接続
された抵抗１２,１３,１４,１５、抵抗２２,２３,２４,
２５とを備えている。また、前記抵抗１４,１５の間
は、アース端子１６に接続している。前記抵抗２４，２
５の間は、アース端子２６に接続している。
イル抵抗を測定する回路の構成を示す。前記Ｘ軸センサ
ー１０および前記Ｙ軸センサー２０は、磁気センサーで
あり、それぞれがフリップコイル（ＦＬ）１１、ＦＬ２
１と、磁気抵抗素子をホィーストンブリッジとして接続
された抵抗１２,１３,１４,１５、抵抗２２,２３,２４,
２５とを備えている。また、前記抵抗１４,１５の間
は、アース端子１６に接続している。前記抵抗２４，２
５の間は、アース端子２６に接続している。
【０００７】また、前記抵抗１３，１５の間から取り出
したＣＨｘＨと、前記抵抗１２,１４の間から取り出し
たＣＨｘＬとからＸ軸方向の磁界を検出した電圧を出力
させ、後段のＡ／Ｄ変換器３０でディジタル値に変換さ
せる。一方、前記抵抗２３,２５の間から取り出したＣ
ＨｙＨと、前記抵抗２２,２４の間から取り出したＣＨ
ｙＬとからＹ軸方向の磁界を検出した電圧を出力させ、
後段のＡ／Ｄ変換器３０でディジタル値に変換させる。
したＣＨｘＨと、前記抵抗１２,１４の間から取り出し
たＣＨｘＬとからＸ軸方向の磁界を検出した電圧を出力
させ、後段のＡ／Ｄ変換器３０でディジタル値に変換さ
せる。一方、前記抵抗２３,２５の間から取り出したＣ
ＨｙＨと、前記抵抗２２,２４の間から取り出したＣＨ
ｙＬとからＹ軸方向の磁界を検出した電圧を出力させ、
後段のＡ／Ｄ変換器３０でディジタル値に変換させる。
【０００８】また、Ａ／Ｄ変換器３０は、Ｘ軸センサー
１０と、Ｙ軸センサー２０とを動作させるスイッチング
素子としてのＮｃｈＭＯＳ型トランジスタ３１,３２
と、このＮｃｈＭＯＳ型トランジスタ３１,３２に接続
する定電流電源３３と、この定電流電源３３の他端側に
接続するアース端子３４とを備えている。前記ＮｃｈＭ
ＯＳ型トランジスタ３１,３２は、前記抵抗１２,１３の
間、前記抵抗２２，２３の間にそれぞれ接続している。
１０と、Ｙ軸センサー２０とを動作させるスイッチング
素子としてのＮｃｈＭＯＳ型トランジスタ３１,３２
と、このＮｃｈＭＯＳ型トランジスタ３１,３２に接続
する定電流電源３３と、この定電流電源３３の他端側に
接続するアース端子３４とを備えている。前記ＮｃｈＭ
ＯＳ型トランジスタ３１,３２は、前記抵抗１２,１３の
間、前記抵抗２２，２３の間にそれぞれ接続している。
【０００９】さらに、回路配線基板には、ＮｃｈＭＯＳ
型トランジスタ実装パターン（以下「実装パターン」と
いう。）４１,４２,…,４８、ＰｃｈＭＯＳ型トランジ
スタ実装パターン（以下「実装パターン」という。）５
１,５２,…,５８が、形成されている。特に、実装パタ
ーン４７,４８,５３,５４は、互いが接続し合い、Ｘ軸
センサー１０及びＹ軸センサー２０の＋ＦＬ端子側に接
続されている。つまり、図８で説明した配線パターンＰ
ａ１である。また、実装パターン４５,４６,５１,５２
は、互いが実装し合い、Ｘ軸センサー１０及びＹ軸セン
サー２０の−ＦＬ端子側に接続されている。つまり、図
８で説明した配線パターンＰａ２である。これにより、
フリップコイル１１とフリップコイル１２が並列接続さ
れる。
型トランジスタ実装パターン（以下「実装パターン」と
いう。）４１,４２,…,４８、ＰｃｈＭＯＳ型トランジ
スタ実装パターン（以下「実装パターン」という。）５
１,５２,…,５８が、形成されている。特に、実装パタ
ーン４７,４８,５３,５４は、互いが接続し合い、Ｘ軸
センサー１０及びＹ軸センサー２０の＋ＦＬ端子側に接
続されている。つまり、図８で説明した配線パターンＰ
ａ１である。また、実装パターン４５,４６,５１,５２
は、互いが実装し合い、Ｘ軸センサー１０及びＹ軸セン
サー２０の−ＦＬ端子側に接続されている。つまり、図
８で説明した配線パターンＰａ２である。これにより、
フリップコイル１１とフリップコイル１２が並列接続さ
れる。
【００１０】なお、前記実装パターン４１,４３は、ア
ース端子４９に接続している。また、前記実装パターン
４２には、信号Ｎ２が加えられ、前記実装パターン４４
には、信号Ｎ１が加えられる。また、前記実装パターン
５５,５７は、アース端子７０に接続したコンデンサ７
１と、抵抗７２を接続した直流電源７３とに並列接続し
ている。また、前記直流電源７３は、アース端子７４に
接続している。
ース端子４９に接続している。また、前記実装パターン
４２には、信号Ｎ２が加えられ、前記実装パターン４４
には、信号Ｎ１が加えられる。また、前記実装パターン
５５,５７は、アース端子７０に接続したコンデンサ７
１と、抵抗７２を接続した直流電源７３とに並列接続し
ている。また、前記直流電源７３は、アース端子７４に
接続している。
【００１１】また、実装パターン５６には信号Ｐ２が加
えられ、実装パターン５８には信号Ｐ１が加えられる。
前記信号Ｐ１，Ｐ２は、後述するＰｃｈＭＯＳ型トラン
ジスタ８０内部のトランジスタをそれぞれ駆動する。ま
た、同様に、前記信号Ｎ１，Ｎ２は、後述するＮｃｈＭ
ＯＳ型トランジスタ９０内部のトランジスタをそれぞれ
駆動する。
えられ、実装パターン５８には信号Ｐ１が加えられる。
前記信号Ｐ１，Ｐ２は、後述するＰｃｈＭＯＳ型トラン
ジスタ８０内部のトランジスタをそれぞれ駆動する。ま
た、同様に、前記信号Ｎ１，Ｎ２は、後述するＮｃｈＭ
ＯＳ型トランジスタ９０内部のトランジスタをそれぞれ
駆動する。
【００１２】また、フリップコイル１１，１２の抵抗値
を測定する場合、フリップコイル１１，１２の抵抗値が
数Ωと小さいため、治具のコネクトピンの接触抵抗６
０，６２と、治具のコネクトピンと測定器との間の配線
抵抗６１，６３が無視できない。これを考慮すると、接
触抵抗６０と配線抵抗６１と、接触抵抗６２と配線抵抗
６３と、定電流電源６４とが直列に接続され、電圧計６
５を定電流電源６４と並列に接続し、実装パターン４
６，５４に接触抵抗６０，６２がそれぞれ接続され、フ
リップコイル１１，２０の抵抗値を電圧計６５の計測に
基づいて求め、ボンディング接続状態の検査を行う。
を測定する場合、フリップコイル１１，１２の抵抗値が
数Ωと小さいため、治具のコネクトピンの接触抵抗６
０，６２と、治具のコネクトピンと測定器との間の配線
抵抗６１，６３が無視できない。これを考慮すると、接
触抵抗６０と配線抵抗６１と、接触抵抗６２と配線抵抗
６３と、定電流電源６４とが直列に接続され、電圧計６
５を定電流電源６４と並列に接続し、実装パターン４
６，５４に接触抵抗６０，６２がそれぞれ接続され、フ
リップコイル１１，２０の抵抗値を電圧計６５の計測に
基づいて求め、ボンディング接続状態の検査を行う。
【００１３】図１０に、図９に示した回路構成図にＭＯ
Ｓ型トランジスタを搭載した場合を示す。図に示すよう
に、ＰｃｈＭＯＳ型トランジスタ８０はパッケージがＳ
ＳＯＴで、実装パターン５１〜５８にリード端子を半田
接続して、回路配線基板上に搭載される。また、Ｎｃｈ
ＭＯＳ型トランジスタ９０は、実装パターン４１〜４８
にリード端子を半田接続して、回路配線基板上に搭載さ
れる。
Ｓ型トランジスタを搭載した場合を示す。図に示すよう
に、ＰｃｈＭＯＳ型トランジスタ８０はパッケージがＳ
ＳＯＴで、実装パターン５１〜５８にリード端子を半田
接続して、回路配線基板上に搭載される。また、Ｎｃｈ
ＭＯＳ型トランジスタ９０は、実装パターン４１〜４８
にリード端子を半田接続して、回路配線基板上に搭載さ
れる。
【００１４】なお、ＰｃｈＭＯＳ型トランジスタ８０の
リード端子８１，８２は、スイッチング素子８０ａのド
レイン端子に並列に接続している。ＰｃｈＭＯＳ型トラ
ンジスタ８０の端子８３，８４は、スイッチング素子８
０ｂのドレイン端子に並列に接続している。また、Ｎｃ
ｈＭＯＳ型トランジスタ９０の端子９１，９２は、スイ
ッチング素子９０ａのドレイン端子に並列に接続してい
る。ＮｃｈＭＯＳ型トランジスタ９０の端子９３，９４
は、スイッチング素子９０ｂのドレイン端子に並列に接
続している。
リード端子８１，８２は、スイッチング素子８０ａのド
レイン端子に並列に接続している。ＰｃｈＭＯＳ型トラ
ンジスタ８０の端子８３，８４は、スイッチング素子８
０ｂのドレイン端子に並列に接続している。また、Ｎｃ
ｈＭＯＳ型トランジスタ９０の端子９１，９２は、スイ
ッチング素子９０ａのドレイン端子に並列に接続してい
る。ＮｃｈＭＯＳ型トランジスタ９０の端子９３，９４
は、スイッチング素子９０ｂのドレイン端子に並列に接
続している。
【００１５】上述した構成の磁気センサ回路の動作を説
明する。図１１は、磁気センサ回路の動作説明図であ
る。（ａ）はタイミングチャート、（ｂ）はＶ−Ｂグラ
フである。まず、図示しない制御部が、信号Ｐ１をＬ、
信号Ｎ２をＨにして、フリップコイル１１，１２を動作
させ、フリップ磁界を発生させる。次に、図示しない制
御部は、ＭＯＳ型トランジスタ３１をゲート信号Ｒ１に
よって導通させて、Ｘ軸センサー１０に磁界（地磁気）
を検知させ、ＣＨｘＨ−ＣＨｘＬから電圧Ｖｘｓを出力
させる。また、ＭＯＳ型トランジスタ３２をゲート信号
Ｒ２によって導通させて、Ｙ軸センサー２０に磁界（地
磁気）を検知させ、ＣＨｙＨ−ＣＨｙＬから電圧Ｖｙｓ
として出力させる。
明する。図１１は、磁気センサ回路の動作説明図であ
る。（ａ）はタイミングチャート、（ｂ）はＶ−Ｂグラ
フである。まず、図示しない制御部が、信号Ｐ１をＬ、
信号Ｎ２をＨにして、フリップコイル１１，１２を動作
させ、フリップ磁界を発生させる。次に、図示しない制
御部は、ＭＯＳ型トランジスタ３１をゲート信号Ｒ１に
よって導通させて、Ｘ軸センサー１０に磁界（地磁気）
を検知させ、ＣＨｘＨ−ＣＨｘＬから電圧Ｖｘｓを出力
させる。また、ＭＯＳ型トランジスタ３２をゲート信号
Ｒ２によって導通させて、Ｙ軸センサー２０に磁界（地
磁気）を検知させ、ＣＨｙＨ−ＣＨｙＬから電圧Ｖｙｓ
として出力させる。
【００１６】次に、図示しない制御部が、信号Ｐ２を
Ｌ、信号Ｎ１をＨにして、フリップコイル１１，１２を
動作させ、前回のフリップ磁界の向きと反対のフリップ
磁界を発生させる。そして、図示しない制御部は、ＭＯ
Ｓ型トランジスタ３１をゲート信号Ｒ１によって導通さ
せて、Ｘ軸センサー１０に磁界（地磁気）を検知させ、
ＣＨｘＨ−ＣＨｘＬから電圧Ｖｘｒを出力させる。ま
た、ＭＯＳ型トランジスタ３２をゲート信号Ｒ２によっ
て導通させて、Ｙ軸センサー２０に磁界（地磁気）を検
知させ、ＣＨｙＨ−ＣＨｙＬから電圧Ｖｙｒとして出力
させる。
Ｌ、信号Ｎ１をＨにして、フリップコイル１１，１２を
動作させ、前回のフリップ磁界の向きと反対のフリップ
磁界を発生させる。そして、図示しない制御部は、ＭＯ
Ｓ型トランジスタ３１をゲート信号Ｒ１によって導通さ
せて、Ｘ軸センサー１０に磁界（地磁気）を検知させ、
ＣＨｘＨ−ＣＨｘＬから電圧Ｖｘｒを出力させる。ま
た、ＭＯＳ型トランジスタ３２をゲート信号Ｒ２によっ
て導通させて、Ｙ軸センサー２０に磁界（地磁気）を検
知させ、ＣＨｙＨ−ＣＨｙＬから電圧Ｖｙｒとして出力
させる。
【００１７】一方、上述のように出力されたＶｓ（Ｖｘ
ｓ，Ｖｙｓ）とＶｒ（Ｖｘｒ，Ｖｙｒ）は、（ｂ）に示
すように、フリップコイル１１，１２のフリップ磁界に
よって磁気抵抗素子が所定の方向あるいはその逆方向に
磁化されることにより、磁界（地磁気）Ｂ［ｕＴ］に対
して傾きの正負の異なる直線Ｖｓ，Ｖｒが描かれること
になる。そして、Ｖｓ−Ｖｒを磁界の検出電圧とし、零
磁界のＶｓ−Ｖｒをオフセット電圧Ｖｏｆｓｔとして表
される。なお、この算出は、図示しない制御部が行う。
また、上述した１軸に対しての磁界の変化を検出するＸ
軸センサー１０，Ｙ軸センサー２０のような磁気センサ
は、ＰＣＴ／ＥＰ９４／０１７８９（ＵＳ−５５２１５
０１,特表平８−５０３７７８）に開示されている。
ｓ，Ｖｙｓ）とＶｒ（Ｖｘｒ，Ｖｙｒ）は、（ｂ）に示
すように、フリップコイル１１，１２のフリップ磁界に
よって磁気抵抗素子が所定の方向あるいはその逆方向に
磁化されることにより、磁界（地磁気）Ｂ［ｕＴ］に対
して傾きの正負の異なる直線Ｖｓ，Ｖｒが描かれること
になる。そして、Ｖｓ−Ｖｒを磁界の検出電圧とし、零
磁界のＶｓ−Ｖｒをオフセット電圧Ｖｏｆｓｔとして表
される。なお、この算出は、図示しない制御部が行う。
また、上述した１軸に対しての磁界の変化を検出するＸ
軸センサー１０，Ｙ軸センサー２０のような磁気センサ
は、ＰＣＴ／ＥＰ９４／０１７８９（ＵＳ−５５２１５
０１,特表平８−５０３７７８）に開示されている。
【００１８】
【発明が解決しようとする課題】上述の磁気センサ回路
では、１軸に対する磁界を検出する磁気センサであるた
め、２軸によって方位を検出するような電子コンパスに
使用する場合には、方位のそれぞれに対応するだけの磁
気センサの数が必要である。また、フリップコイル付磁
気センサーはフリップコイルのフリップの磁界の向きを
揃えて２軸を同期させて電圧を出力させる必要がある。
このため、上述のように、フリップコイルを駆動回路側
に並列接続させて、両方のフリップコイルを同時に駆動
させる必要がある。
では、１軸に対する磁界を検出する磁気センサであるた
め、２軸によって方位を検出するような電子コンパスに
使用する場合には、方位のそれぞれに対応するだけの磁
気センサの数が必要である。また、フリップコイル付磁
気センサーはフリップコイルのフリップの磁界の向きを
揃えて２軸を同期させて電圧を出力させる必要がある。
このため、上述のように、フリップコイルを駆動回路側
に並列接続させて、両方のフリップコイルを同時に駆動
させる必要がある。
【００１９】しかしながら、上記従来の場合は、配線パ
ターン同士を並列接続させて、フリップコイル同士を並
列接続するようにしていたため、磁気センサ内蔵チップ
を回路配線基板に搭載してボンディング接続した後に、
そのボンディング接続状態を検出しようとしても、判断
ができなくなることがあった。
ターン同士を並列接続させて、フリップコイル同士を並
列接続するようにしていたため、磁気センサ内蔵チップ
を回路配線基板に搭載してボンディング接続した後に、
そのボンディング接続状態を検出しようとしても、判断
ができなくなることがあった。
【００２０】たとえば、上述した回路配線基板上にボン
ディング接続された磁気センサーのフリップコイルのボ
ンディング接続の良否判断は、通常、並列接続されたフ
リップコイルの抵抗値を測定して行われる。２つのフリ
ップコイルに対してボンディングが正確に接続されて断
線が無い場合の抵抗値は数Ωである。また、ボンディン
グが両方とも断線して不良の場合の抵抗値は数ＭΩであ
る。したがって、この場合は、両者のオーダーが相違す
るため、不良の発見を容易に行うことが可能である。
ディング接続された磁気センサーのフリップコイルのボ
ンディング接続の良否判断は、通常、並列接続されたフ
リップコイルの抵抗値を測定して行われる。２つのフリ
ップコイルに対してボンディングが正確に接続されて断
線が無い場合の抵抗値は数Ωである。また、ボンディン
グが両方とも断線して不良の場合の抵抗値は数ＭΩであ
る。したがって、この場合は、両者のオーダーが相違す
るため、不良の発見を容易に行うことが可能である。
【００２１】しかしながら、２つのフリップコイルのボ
ンディングのうちで一方が断線している場合には、良品
の場合の抵抗値との差が１Ω程度であるため、測定誤差
などを考慮すると、両者を区別するのが困難であり、不
良の発見を容易に行うことができない問題点がある。特
に、量産用の検査器によって数Ωといった測定精度を得
るためには、治具と測定器との間の配線抵抗を考慮し
て、判定値に対して微妙な調整を行わなければならない
ため、検査時間等の効率向上の障壁となる問題点があっ
た。
ンディングのうちで一方が断線している場合には、良品
の場合の抵抗値との差が１Ω程度であるため、測定誤差
などを考慮すると、両者を区別するのが困難であり、不
良の発見を容易に行うことができない問題点がある。特
に、量産用の検査器によって数Ωといった測定精度を得
るためには、治具と測定器との間の配線抵抗を考慮し
て、判定値に対して微妙な調整を行わなければならない
ため、検査時間等の効率向上の障壁となる問題点があっ
た。
【００２２】そこで、この発明は、上記に鑑みてなされ
たものであって、量産用の検査器のように低い測定精度
であっても、正確かつ容易にボンディング接続不良を判
別することが可能な電子機器およびその製造方法を提供
することを目的とする。
たものであって、量産用の検査器のように低い測定精度
であっても、正確かつ容易にボンディング接続不良を判
別することが可能な電子機器およびその製造方法を提供
することを目的とする。
【００２３】
【課題を解決するための手段】上述の目的を達成するた
めに、この発明の電子機器は、第一の端子と第二の端子
を有する第一のフリップコイルを備える第一の磁気セン
サーと、第三の端子と第四の端子を有する第二のフリッ
プコイルを備える第二の磁気センサーと、前記第一のセ
ンサーと前記第二のセンサーを駆動する駆動回路と、を
有し、前記第一の端子と前記第三の端子は回路配線基板
上で接続し、前記第二の端子と前記第四の端子は前記駆
動回路を前記回路配線基板に実装することによって接続
したことを構成上の特徴とする。
めに、この発明の電子機器は、第一の端子と第二の端子
を有する第一のフリップコイルを備える第一の磁気セン
サーと、第三の端子と第四の端子を有する第二のフリッ
プコイルを備える第二の磁気センサーと、前記第一のセ
ンサーと前記第二のセンサーを駆動する駆動回路と、を
有し、前記第一の端子と前記第三の端子は回路配線基板
上で接続し、前記第二の端子と前記第四の端子は前記駆
動回路を前記回路配線基板に実装することによって接続
したことを構成上の特徴とする。
【００２４】なお、この発明の電子機器は、上記構成に
おいて、さらに、複数の出力端子が内部で接続されてい
る複数のスイッチング素子を有し、第一のスイッチング
素子の第一の出力端子と第三のスイッチング素子の第一
の出力端子を接続し、前記第一のスイッチング素子の第
二の出力端子と前記第三のスイッチング素子の第二の出
力端子を接続し、第二のスイッチング素子の第一及び第
二の出力端子と第四のスイッチング素子の第一及び第二
の出力端子とを接続し，前記第一のスイッチング素子の
前記第一の出力端子が前記第二のフリップコイルの前記
第四の端子と接続し、前記第一のスイッチング素子の前
記第二の出力端子が前記第一のフリップコイルの前記第
二の端子と接続し、前記第二のスイッチング素子前記の
第一及び前記第二の出力端子が前記第一のフリップコイ
ルの前記第一の端子及び前記第二のフリップコイルの前
記第三の端子と接続してもよい。
おいて、さらに、複数の出力端子が内部で接続されてい
る複数のスイッチング素子を有し、第一のスイッチング
素子の第一の出力端子と第三のスイッチング素子の第一
の出力端子を接続し、前記第一のスイッチング素子の第
二の出力端子と前記第三のスイッチング素子の第二の出
力端子を接続し、第二のスイッチング素子の第一及び第
二の出力端子と第四のスイッチング素子の第一及び第二
の出力端子とを接続し，前記第一のスイッチング素子の
前記第一の出力端子が前記第二のフリップコイルの前記
第四の端子と接続し、前記第一のスイッチング素子の前
記第二の出力端子が前記第一のフリップコイルの前記第
二の端子と接続し、前記第二のスイッチング素子前記の
第一及び前記第二の出力端子が前記第一のフリップコイ
ルの前記第一の端子及び前記第二のフリップコイルの前
記第三の端子と接続してもよい。
【００２５】また、この発明の電子機器は、上記構成に
おいて、さらに、複数のスイッチング素子を有し、第一
のスイッチング素子の出力端子と第三のスイッチング素
子の出力端子と前記第二のフリップコイルの前記第四の
端子と前記第一のフリップコイルの前記第二の端子とを
接続し、第二のスイッチング素子の出力端子と第四のス
イッチング素子の出力端子と前記第一のフリップコイル
の前記第一の端子と前記第二のフリップコイルの前記第
三の端子とを接続してもよい。
おいて、さらに、複数のスイッチング素子を有し、第一
のスイッチング素子の出力端子と第三のスイッチング素
子の出力端子と前記第二のフリップコイルの前記第四の
端子と前記第一のフリップコイルの前記第二の端子とを
接続し、第二のスイッチング素子の出力端子と第四のス
イッチング素子の出力端子と前記第一のフリップコイル
の前記第一の端子と前記第二のフリップコイルの前記第
三の端子とを接続してもよい。
【００２６】また、この発明の電子機器の製造方法は、
第一の端子と第二の端子を有する第一のフリップコイル
を備える第一の磁気センサーを回路配線基板に実装する
工程と、第三の端子と第四の端子を有する第二のフリッ
プコイルを備える第二の磁気センサーを前記第一の端子
と前記第三の端子が接続するように前記回路配線基板に
実装する工程と、前記第一の端子と前記第二の端子の間
の第一の抵抗値を測定する工程と、前記第一の端子と前
記第三の端子の間の第二の抵抗値を測定する工程と、前
記第一の抵抗値と前記第二の抵抗値の少なくとも一つが
所定の抵抗値を越える場合は断線不良と判断する工程
と、を有する。
第一の端子と第二の端子を有する第一のフリップコイル
を備える第一の磁気センサーを回路配線基板に実装する
工程と、第三の端子と第四の端子を有する第二のフリッ
プコイルを備える第二の磁気センサーを前記第一の端子
と前記第三の端子が接続するように前記回路配線基板に
実装する工程と、前記第一の端子と前記第二の端子の間
の第一の抵抗値を測定する工程と、前記第一の端子と前
記第三の端子の間の第二の抵抗値を測定する工程と、前
記第一の抵抗値と前記第二の抵抗値の少なくとも一つが
所定の抵抗値を越える場合は断線不良と判断する工程
と、を有する。
【００２７】これによって、たとえば、１軸方向の磁界
（地磁気）を感知する少なくとも２つの磁気センサと，
前記磁気センサ毎に変動するパルス磁界を発生するフリ
ップコイルとを内部に備える少なくとも１つの磁気セン
サ内蔵チップを、前記回路配線基板の配線パターンにボ
ンディング接続して搭載し、前記フリップコイルに対し
て出力する正負の異なる電圧を発生させる１対のＭＯＳ
型トランジスタを備える駆動回路を少なくとも２つの前
記フリップコイルに並列接続する磁気センサ回路であっ
て、前記フリップコイルの端子を前記配線パターンに接
続する前記磁気センサ内蔵チップのボンディング接続状
態を検査する際に、ＭＯＳ型トランジスタの内部で並列
接続する端子と磁気センサ内蔵チップ毎の端子とを直列
接続させる配線パターンを形成した回路配線基板に対し
て、ＭＯＳ型トランジスタを搭載する前に、磁気センサ
内蔵チップを搭載して前記配線パターンに前記端子をボ
ンディング接続した後に、前記配線パターンに検査装置
の検査用端子を接触させて電気的に接続して２つの前記
フリップコイルの抵抗値を各々独立に計測し、磁気セン
サ内蔵チップの接続状態を抵抗値により検査することが
できるようになる。なお、検査は、電流値、電圧値、抵
抗値またはそれらの少なくとも２つの組み合わせ行えば
よい。
（地磁気）を感知する少なくとも２つの磁気センサと，
前記磁気センサ毎に変動するパルス磁界を発生するフリ
ップコイルとを内部に備える少なくとも１つの磁気セン
サ内蔵チップを、前記回路配線基板の配線パターンにボ
ンディング接続して搭載し、前記フリップコイルに対し
て出力する正負の異なる電圧を発生させる１対のＭＯＳ
型トランジスタを備える駆動回路を少なくとも２つの前
記フリップコイルに並列接続する磁気センサ回路であっ
て、前記フリップコイルの端子を前記配線パターンに接
続する前記磁気センサ内蔵チップのボンディング接続状
態を検査する際に、ＭＯＳ型トランジスタの内部で並列
接続する端子と磁気センサ内蔵チップ毎の端子とを直列
接続させる配線パターンを形成した回路配線基板に対し
て、ＭＯＳ型トランジスタを搭載する前に、磁気センサ
内蔵チップを搭載して前記配線パターンに前記端子をボ
ンディング接続した後に、前記配線パターンに検査装置
の検査用端子を接触させて電気的に接続して２つの前記
フリップコイルの抵抗値を各々独立に計測し、磁気セン
サ内蔵チップの接続状態を抵抗値により検査することが
できるようになる。なお、検査は、電流値、電圧値、抵
抗値またはそれらの少なくとも２つの組み合わせ行えば
よい。
【００２８】このため、この発明によれば、回路配線基
板にＭＯＳ型トランジスタを搭載する前に、Ｘ軸センサ
ーやＹ軸センサーの磁気センサ（フリップコイル）など
の回路素子をボンディング接続した場合に、ボンディン
グ接続が正確に行われているときには、フリップコイル
などの回路素子が配線パターンに対して直列に接続した
状態のため、フリップコイルなどの回路素子の抵抗値の
和として表される。また、一方のフリップコイルなどの
回路素子が断線しているときには、ボンディングが正確
に行われた場合の抵抗値と大きく異なる。特に、磁気セ
ンサ内蔵チップのボンディング接続が断線している場合
には、未接続時の抵抗値が現れる。このため、予め未接
続時の抵抗値を認識しておくことによって、その未接続
時の値と比較して断線を判定することが可能となる。
板にＭＯＳ型トランジスタを搭載する前に、Ｘ軸センサ
ーやＹ軸センサーの磁気センサ（フリップコイル）など
の回路素子をボンディング接続した場合に、ボンディン
グ接続が正確に行われているときには、フリップコイル
などの回路素子が配線パターンに対して直列に接続した
状態のため、フリップコイルなどの回路素子の抵抗値の
和として表される。また、一方のフリップコイルなどの
回路素子が断線しているときには、ボンディングが正確
に行われた場合の抵抗値と大きく異なる。特に、磁気セ
ンサ内蔵チップのボンディング接続が断線している場合
には、未接続時の抵抗値が現れる。このため、予め未接
続時の抵抗値を認識しておくことによって、その未接続
時の値と比較して断線を判定することが可能となる。
【００２９】したがって、この発明によれば、量産用の
検査装置のように低い測定精度であっても、比較し易い
測定値によって判断することが可能になるため、正確か
つ容易に磁気センサ回路などの回路素子のボンディング
接続不良を判別することが可能になる。なお、前記ＭＯ
Ｓ型トランジスタ搭載前の抵抗値などの測定値は、設計
上想定される値を比較判定値として使用することにし
て、検査時には、搭載前の抵抗値等の測定値を製品毎に
計測するようにしてもよい。
検査装置のように低い測定精度であっても、比較し易い
測定値によって判断することが可能になるため、正確か
つ容易に磁気センサ回路などの回路素子のボンディング
接続不良を判別することが可能になる。なお、前記ＭＯ
Ｓ型トランジスタ搭載前の抵抗値などの測定値は、設計
上想定される値を比較判定値として使用することにし
て、検査時には、搭載前の抵抗値等の測定値を製品毎に
計測するようにしてもよい。
【００３０】
【発明の実施の形態】以下、この発明につき図面を参照
しつつ、従来の場合と同様に電子機器として電子コンパ
スに使用する場合を例として詳細に説明する。なお、こ
の実施の形態によりこの発明が限定されるものではな
い。
しつつ、従来の場合と同様に電子機器として電子コンパ
スに使用する場合を例として詳細に説明する。なお、こ
の実施の形態によりこの発明が限定されるものではな
い。
【００３１】（実施の形態１）図１は、この発明の実施
の形態１の磁気センサ回路をボンディング実装し、ＭＯ
Ｓ型トランジスタを搭載する回路配線基板の表面の配線
パターンの模式図である。図２は、図１の回路配線基板
にＭＯＳ型トランジスタを搭載した場合の模式図であ
る。なお、従来と同一部品には、同一符号を付して表
す。この回路配線基板には、ＰｃｈＭＯＳ型トランジス
タ実装部とＮｃｈＭＯＳ型トランジスタ実装部に、それ
ぞれのＭＯＳ型トランジスタの端子を接続する配線パタ
ーンＰｂ１，Ｐｂ２，Ｐｂ３を形成してある。
の形態１の磁気センサ回路をボンディング実装し、ＭＯ
Ｓ型トランジスタを搭載する回路配線基板の表面の配線
パターンの模式図である。図２は、図１の回路配線基板
にＭＯＳ型トランジスタを搭載した場合の模式図であ
る。なお、従来と同一部品には、同一符号を付して表
す。この回路配線基板には、ＰｃｈＭＯＳ型トランジス
タ実装部とＮｃｈＭＯＳ型トランジスタ実装部に、それ
ぞれのＭＯＳ型トランジスタの端子を接続する配線パタ
ーンＰｂ１，Ｐｂ２，Ｐｂ３を形成してある。
【００３２】前記配線パターンＰｂ１は、それぞれのＭ
ＯＳ型トランジスタ内部でドレイン端子に並列接続する
１本の端子を接続させるとともに、Ｙ軸センサー２０の
＋ＦＬ端子に接続するパターンである。前記配線パター
ンＰｂ２は、それぞれのＭＯＳ型トランジスタ内部でド
レイン端子に並列接続するもう１本の端子とを接続させ
るとともに、Ｘ軸センサー１０の＋ＦＬ端子に接続する
パターンである。前記配線パターンＰｂ３は、それぞれ
のＭＯＳ型トランジスタ内部でドレイン端子に並列に接
続する２本の端子を接続させるとともに、Ｘ軸センサー
１０，２０のそれぞれの−ＦＬ端子１０ｂ，２０ｂに接
続するパターンである。
ＯＳ型トランジスタ内部でドレイン端子に並列接続する
１本の端子を接続させるとともに、Ｙ軸センサー２０の
＋ＦＬ端子に接続するパターンである。前記配線パター
ンＰｂ２は、それぞれのＭＯＳ型トランジスタ内部でド
レイン端子に並列接続するもう１本の端子とを接続させ
るとともに、Ｘ軸センサー１０の＋ＦＬ端子に接続する
パターンである。前記配線パターンＰｂ３は、それぞれ
のＭＯＳ型トランジスタ内部でドレイン端子に並列に接
続する２本の端子を接続させるとともに、Ｘ軸センサー
１０，２０のそれぞれの−ＦＬ端子１０ｂ，２０ｂに接
続するパターンである。
【００３３】図２は、図１に示した回路配線基板にＭＯ
Ｓ型トランジスタを搭載した場合の模式図である。前記
配線パターンＰｂ１は、ＰｃｈＭＯＳ型トランジスタ８
０の端子８１と、ＮｃｈＭＯＳ型トランジスタ９０の端
子９１と、Ｙ軸センサー２０の＋ＦＬ端子２０ａとを接
続する。また、前記配線パターンＰｂ２は、ＰｃｈＭＯ
Ｓ型トランジスタ８０の端子８２と、ＮｃｈＭＯＳ型ト
ランジスタ９０の端子９２と、Ｘ軸センサー１０の＋Ｆ
Ｌ端子１０ａとを接続する。
Ｓ型トランジスタを搭載した場合の模式図である。前記
配線パターンＰｂ１は、ＰｃｈＭＯＳ型トランジスタ８
０の端子８１と、ＮｃｈＭＯＳ型トランジスタ９０の端
子９１と、Ｙ軸センサー２０の＋ＦＬ端子２０ａとを接
続する。また、前記配線パターンＰｂ２は、ＰｃｈＭＯ
Ｓ型トランジスタ８０の端子８２と、ＮｃｈＭＯＳ型ト
ランジスタ９０の端子９２と、Ｘ軸センサー１０の＋Ｆ
Ｌ端子１０ａとを接続する。
【００３４】ＰｃｈＭＯＳ型トランジスタ８０の端子８
１と端子８２とは内部で並列に接続されているため、回
路配線基板にＰｃｈＭＯＳ型トランジスタ８０を搭載す
ることで初めてＰｃｈＭＯＳ型トランジスタ８０の内部
で配線パターンＰｂ１，Ｐｂ２とが並列に接続されるこ
とになる。また、同様に、ＮｃｈＭＯＳ型トランジスタ
９０の端子９１と端子９２とは内部で並列に接続されて
いるため、ＮｃｈＭＯＳ型トランジスタ９０の内部で配
線パターンＰｂ１，Ｐｂ２とが並列に接続されることに
なる。したがって、Ｘ軸センサー１０の＋ＦＬ端子１０
ａと、Ｙ軸センサー２０の＋ＦＬ端子２０ａとが、Ｐｃ
ｈＭＯＳ型トランジスタ８０の内部およびＮｃｈＭＯＳ
型トランジスタ９０の内部で配線パターンＰｂ１，Ｐｂ
２を介して並列に接続されることになる。
１と端子８２とは内部で並列に接続されているため、回
路配線基板にＰｃｈＭＯＳ型トランジスタ８０を搭載す
ることで初めてＰｃｈＭＯＳ型トランジスタ８０の内部
で配線パターンＰｂ１，Ｐｂ２とが並列に接続されるこ
とになる。また、同様に、ＮｃｈＭＯＳ型トランジスタ
９０の端子９１と端子９２とは内部で並列に接続されて
いるため、ＮｃｈＭＯＳ型トランジスタ９０の内部で配
線パターンＰｂ１，Ｐｂ２とが並列に接続されることに
なる。したがって、Ｘ軸センサー１０の＋ＦＬ端子１０
ａと、Ｙ軸センサー２０の＋ＦＬ端子２０ａとが、Ｐｃ
ｈＭＯＳ型トランジスタ８０の内部およびＮｃｈＭＯＳ
型トランジスタ９０の内部で配線パターンＰｂ１，Ｐｂ
２を介して並列に接続されることになる。
【００３５】また、前記配線パターンＰｂ３は、Ｐｃｈ
ＭＯＳ型トランジスタ８０の端子８３，８４と、Ｎｃｈ
ＭＯＳ型トランジスタ９０の端子９３，９４と、Ｘ軸セ
ンサー１０の−ＦＬ端子１０ｂと、Ｙ軸センサー２０の
−ＦＬ端子２０ｂとを並列に接続する配線パターンであ
る。
ＭＯＳ型トランジスタ８０の端子８３，８４と、Ｎｃｈ
ＭＯＳ型トランジスタ９０の端子９３，９４と、Ｘ軸セ
ンサー１０の−ＦＬ端子１０ｂと、Ｙ軸センサー２０の
−ＦＬ端子２０ｂとを並列に接続する配線パターンであ
る。
【００３６】また、ＰｃｈＭＯＳ型トランジスタ８０の
端子８１，８２は、スイッチング素子８０ａのドレイン
端子に並列に接続している。ＰｃｈＭＯＳ型トランジス
タ８０の端子８３，８４は、スイッチング素子８０ｂの
ドレイン端子に並列に接続している。また、ＮｃｈＭＯ
Ｓ型トランジスタ９０の端子９１，９２は、スイッチン
グ素子９０ａのドレイン端子に並列に接続している。Ｎ
ｃｈＭＯＳ型トランジスタ９０の端子９３，９４は、ス
イッチング素子９０ｂのドレイン端子に並列に接続して
いる。
端子８１，８２は、スイッチング素子８０ａのドレイン
端子に並列に接続している。ＰｃｈＭＯＳ型トランジス
タ８０の端子８３，８４は、スイッチング素子８０ｂの
ドレイン端子に並列に接続している。また、ＮｃｈＭＯ
Ｓ型トランジスタ９０の端子９１，９２は、スイッチン
グ素子９０ａのドレイン端子に並列に接続している。Ｎ
ｃｈＭＯＳ型トランジスタ９０の端子９３，９４は、ス
イッチング素子９０ｂのドレイン端子に並列に接続して
いる。
【００３７】図３に、図１の詳細な回路構成を示す。図
４に、図２の詳細な回路構成を示す。なお、上述した従
来の場合と同一の構成には、同一符号を付してあり、こ
こで相違するのは、回路配線基板上に形成された次の実
装パターンの接続状態である。つまり、実装パターン４
８，５４は、互いが接続し合い、Ｘ軸センサー１０の＋
端子１０ａに接続している。つまり、図１，２で説明し
た配線パターンＰｂ１で接続される。また、実装パター
ン４７，５３は、互いが接続し合い、Ｙ軸センサー２０
の＋端子２０ａに接続している。つまり、図１，２で説
明した配線パターンＰｂ２で接続される。実装パターン
４５,４６,５１,５２は、互いが接続し合い、Ｘ軸セン
サー１０及びＹ軸センサー２０の−ＦＬ端子１０ｂ，２
０ｂ側に接続されている。つまり、図１，２で説明した
配線パターンＰｂ３で接続される。
４に、図２の詳細な回路構成を示す。なお、上述した従
来の場合と同一の構成には、同一符号を付してあり、こ
こで相違するのは、回路配線基板上に形成された次の実
装パターンの接続状態である。つまり、実装パターン４
８，５４は、互いが接続し合い、Ｘ軸センサー１０の＋
端子１０ａに接続している。つまり、図１，２で説明し
た配線パターンＰｂ１で接続される。また、実装パター
ン４７，５３は、互いが接続し合い、Ｙ軸センサー２０
の＋端子２０ａに接続している。つまり、図１，２で説
明した配線パターンＰｂ２で接続される。実装パターン
４５,４６,５１,５２は、互いが接続し合い、Ｘ軸セン
サー１０及びＹ軸センサー２０の−ＦＬ端子１０ｂ，２
０ｂ側に接続されている。つまり、図１，２で説明した
配線パターンＰｂ３で接続される。
【００３８】なお、前記実装パターン４１,４３や前記
実装パターン４２や前記実装パターン４４や前記実装パ
ターン５５,５７や前記直流電源７３のそれぞれの接続
先は、従来と同様である。また、従来と同様に、Ｐｃｈ
ＭＯＳ型トランジスタ８０やＮｃｈＭＯＳ型トランジス
タ９０は、対応する実装パターン上にリード端子を半田
接続して、回路配線基板上に搭載される。また、Ｐｃｈ
ＭＯＳ型トランジスタ８０やＮｃｈＭＯＳ型トランジス
タ９０は、回路配線基板上に搭載された後は、従来と同
様に動作する。
実装パターン４２や前記実装パターン４４や前記実装パ
ターン５５,５７や前記直流電源７３のそれぞれの接続
先は、従来と同様である。また、従来と同様に、Ｐｃｈ
ＭＯＳ型トランジスタ８０やＮｃｈＭＯＳ型トランジス
タ９０は、対応する実装パターン上にリード端子を半田
接続して、回路配線基板上に搭載される。また、Ｐｃｈ
ＭＯＳ型トランジスタ８０やＮｃｈＭＯＳ型トランジス
タ９０は、回路配線基板上に搭載された後は、従来と同
様に動作する。
【００３９】次に、上述した構造の製造手順を説明す
る。図５は、製造方法を説明する工程図である。まず、
第一の磁気センサー実装工程（Ｓ１）では、Ｘ軸センサ
ー１０を回路配線基板上に搭載し、接着剤などによって
固定する。また、端子１０ａと端子１０ｂ等の端子を配
線パターンＰｂ１，Ｐｂ２等にボンディング接続する。
第二の磁気センサー実装工程（Ｓ２）では、Ｙ軸センサ
ー２０を回路配線基板上に搭載し、接着剤などによって
固定する。また、端子２０ａと端子２０ｂ等の端子を配
線パターンＰｂ２，Ｐｂ３等にボンディング接続する。
これによって、端子１０ｂと前記端子２０ａとが配線パ
ターンＰｂ２を介して電気的に接続する。
る。図５は、製造方法を説明する工程図である。まず、
第一の磁気センサー実装工程（Ｓ１）では、Ｘ軸センサ
ー１０を回路配線基板上に搭載し、接着剤などによって
固定する。また、端子１０ａと端子１０ｂ等の端子を配
線パターンＰｂ１，Ｐｂ２等にボンディング接続する。
第二の磁気センサー実装工程（Ｓ２）では、Ｙ軸センサ
ー２０を回路配線基板上に搭載し、接着剤などによって
固定する。また、端子２０ａと端子２０ｂ等の端子を配
線パターンＰｂ２，Ｐｂ３等にボンディング接続する。
これによって、端子１０ｂと前記端子２０ａとが配線パ
ターンＰｂ２を介して電気的に接続する。
【００４０】次に、測定工程（Ｓ３）では、コンタクト
ピンをＰｂ１，Ｐｂ２，Ｐｂ３に当て、前記端子１０ａ
と前記端子１０ｂとの間の第一の抵抗値と、前記端子１
０ｂと前記端子２０ａの間の第二の抵抗値を測定する。
そして、接続不良判断工程（Ｓ４）では、前記第一の抵
抗値と前記第二の抵抗値の少なくとも一つが所定の抵抗
値を越える場合は断線不良と判断する。なお、上記Ｓ３
と上記Ｓ４は、作業員が手作業によって行っても、ま
た、図示しない制御部が、図示しない測定機を制御する
ことによって、各抵抗値を測定するとともに、断線不良
を判断するようにしてもよい。最後に、ＭＯＳ型トラン
ジスタ実装工程（Ｓ５）では、Ｘ軸センサー１０とＹ軸
センサー２０とが断線不良なく正常にボンディング接続
されている場合には、ＰｃｈＭＯＳ型トランジスタ８０
とＮｃｈＭＯＳ型トランジスタ９０とを回路配線板上の
各実装部に実装させる。
ピンをＰｂ１，Ｐｂ２，Ｐｂ３に当て、前記端子１０ａ
と前記端子１０ｂとの間の第一の抵抗値と、前記端子１
０ｂと前記端子２０ａの間の第二の抵抗値を測定する。
そして、接続不良判断工程（Ｓ４）では、前記第一の抵
抗値と前記第二の抵抗値の少なくとも一つが所定の抵抗
値を越える場合は断線不良と判断する。なお、上記Ｓ３
と上記Ｓ４は、作業員が手作業によって行っても、ま
た、図示しない制御部が、図示しない測定機を制御する
ことによって、各抵抗値を測定するとともに、断線不良
を判断するようにしてもよい。最後に、ＭＯＳ型トラン
ジスタ実装工程（Ｓ５）では、Ｘ軸センサー１０とＹ軸
センサー２０とが断線不良なく正常にボンディング接続
されている場合には、ＰｃｈＭＯＳ型トランジスタ８０
とＮｃｈＭＯＳ型トランジスタ９０とを回路配線板上の
各実装部に実装させる。
【００４１】次に、上述した構造を有する回路配線基板
に磁気センサー１０，２０を実装してボンディング接続
した際の、ボンディング接続の断線不良を検査する方法
を説明する。検査装置は、磁気センサー１０，２０をボ
ンディング接続した回路配線基板にコンタクトピンを当
て、端子４６，５４を介してフリップコイル１１の抵抗
値を測定し、端子４６，５３を介してフリップコイル２
１の抵抗値を測定計測する。
に磁気センサー１０，２０を実装してボンディング接続
した際の、ボンディング接続の断線不良を検査する方法
を説明する。検査装置は、磁気センサー１０，２０をボ
ンディング接続した回路配線基板にコンタクトピンを当
て、端子４６，５４を介してフリップコイル１１の抵抗
値を測定し、端子４６，５３を介してフリップコイル２
１の抵抗値を測定計測する。
【００４２】ボンディング接続が正常な場合、この測定
値は、コンタクトピンの接触抵抗やコンタクトピンと測
定器との間の配線抵抗等が誤差を含んだ値であるが、数
１０〜数１００Ωの値を示す。一方、ボンディング接続
が断線不良の場合は、数１００ｋΩ〜数ＭΩもしくは検
査装置の測定可能範囲を超えるオーバーレンジを示す。
このようなボンディング接続の良、不良による、測定値
の差が大きいことを利用して検査を行う。検査装置は、
前記測定値が、所定の値（例えば断線に相当する１００
ｋΩ〜１ＭΩや、フリップ抵抗値の規格値範囲外の１ｋ
Ω〜１００ｋΩ）を超える場合は断線と判断する。
値は、コンタクトピンの接触抵抗やコンタクトピンと測
定器との間の配線抵抗等が誤差を含んだ値であるが、数
１０〜数１００Ωの値を示す。一方、ボンディング接続
が断線不良の場合は、数１００ｋΩ〜数ＭΩもしくは検
査装置の測定可能範囲を超えるオーバーレンジを示す。
このようなボンディング接続の良、不良による、測定値
の差が大きいことを利用して検査を行う。検査装置は、
前記測定値が、所定の値（例えば断線に相当する１００
ｋΩ〜１ＭΩや、フリップ抵抗値の規格値範囲外の１ｋ
Ω〜１００ｋΩ）を超える場合は断線と判断する。
【００４３】したがって、この実施の形態１によれば、
量産用の検査器のように低い測定精度であっても、正確
かつ容易にフリップコイルのボンディング接続の断線不
良を判別することが可能になる。
量産用の検査器のように低い測定精度であっても、正確
かつ容易にフリップコイルのボンディング接続の断線不
良を判別することが可能になる。
【００４４】（実施の形態２）図６は、この発明の実施
の形態２の磁気センサ回路をボンディング実装し、ＭＯ
Ｓ型トランジスタを搭載する回路配線基板の表面の配線
パターンの模式図である。図７は、図６の回路配線基板
にＭＯＳ型トランジスタを搭載した場合の模式図であ
る。なお、従来と同一部品には、同一符号を付して表
す。この回路配線基板には、ＰｃｈＭＯＳ型トランジス
タ実装部とＮｃｈＭＯＳ型トランジスタ実装部に、それ
ぞれのＭＯＳ型トランジスタの端子を接続する配線パタ
ーンＰｃ１，Ｐｃ２，Ｐｃ３を形成してある。
の形態２の磁気センサ回路をボンディング実装し、ＭＯ
Ｓ型トランジスタを搭載する回路配線基板の表面の配線
パターンの模式図である。図７は、図６の回路配線基板
にＭＯＳ型トランジスタを搭載した場合の模式図であ
る。なお、従来と同一部品には、同一符号を付して表
す。この回路配線基板には、ＰｃｈＭＯＳ型トランジス
タ実装部とＮｃｈＭＯＳ型トランジスタ実装部に、それ
ぞれのＭＯＳ型トランジスタの端子を接続する配線パタ
ーンＰｃ１，Ｐｃ２，Ｐｃ３を形成してある。
【００４５】前記配線パターンＰｃ１は、ＰｃｈＭＯＳ
型トランジスタ１００の端子１０１と、ＮｃｈＭＯＳ型
トランジスタ１１０の端子１１１を接続させるととも
に、Ｙ軸センサー２０の＋ＦＬ端子２０ａに接続するパ
ターンである。前記配線パターンＰｃ２は、ＰｃｈＭＯ
Ｓ型トランジスタ１００の端子１０１と、ＮｃｈＭＯＳ
型トランジスタ１１０の端子１１１を接続させるととも
に、Ｘ軸センサー１０の＋ＦＬ端子１０ａに接続するパ
ターンである。なお、図６に示すように、前記配線パタ
ーンＰｃ１と前記配線パターンＰｃ２とは、ＭＯＳ型ト
ランジスタ搭載部分間では、中央付近で離れ、その搭載
部分に向かって窄まった形状にしてある。
型トランジスタ１００の端子１０１と、ＮｃｈＭＯＳ型
トランジスタ１１０の端子１１１を接続させるととも
に、Ｙ軸センサー２０の＋ＦＬ端子２０ａに接続するパ
ターンである。前記配線パターンＰｃ２は、ＰｃｈＭＯ
Ｓ型トランジスタ１００の端子１０１と、ＮｃｈＭＯＳ
型トランジスタ１１０の端子１１１を接続させるととも
に、Ｘ軸センサー１０の＋ＦＬ端子１０ａに接続するパ
ターンである。なお、図６に示すように、前記配線パタ
ーンＰｃ１と前記配線パターンＰｃ２とは、ＭＯＳ型ト
ランジスタ搭載部分間では、中央付近で離れ、その搭載
部分に向かって窄まった形状にしてある。
【００４６】前記配線パターンＰｃ３は、ＰｃｈＭＯＳ
型トランジスタ１００の端子１０２と、ＮｃｈＭＯＳ型
トランジスタ１１０の端子１１２とを接続させるととも
に、Ｘ軸センサー１０，２０のそれぞれの−ＦＬ端子１
０ｂ，２０ｂに接続するパターンである。
型トランジスタ１００の端子１０２と、ＮｃｈＭＯＳ型
トランジスタ１１０の端子１１２とを接続させるととも
に、Ｘ軸センサー１０，２０のそれぞれの−ＦＬ端子１
０ｂ，２０ｂに接続するパターンである。
【００４７】つまり、前記配線パターンＰｃ１は、Ｐｃ
ｈＭＯＳ型トランジスタ１００の端子１０１と、Ｎｃｈ
ＭＯＳ型トランジスタ１１０の端子１１１と、Ｙ軸セン
サー２０の＋ＦＬ端子２０ａとを接続する。また、前記
配線パターンＰｃ２は、ＰｃｈＭＯＳ型トランジスタ１
００の端子１０１と、ＮｃｈＭＯＳ型トランジスタ１１
０の端子１１１と、Ｘ軸センサー１０の＋ＦＬ端子１０
ａとを接続する。これによって、ＰｃｈＭＯＳ型トラン
ジスタ１００の端子１０１及びＮｃｈＭＯＳ型トランジ
スタ１１０の端子１１１上で配線パターンＰｃ１，Ｐｃ
２とが、並列に接続されることになる。
ｈＭＯＳ型トランジスタ１００の端子１０１と、Ｎｃｈ
ＭＯＳ型トランジスタ１１０の端子１１１と、Ｙ軸セン
サー２０の＋ＦＬ端子２０ａとを接続する。また、前記
配線パターンＰｃ２は、ＰｃｈＭＯＳ型トランジスタ１
００の端子１０１と、ＮｃｈＭＯＳ型トランジスタ１１
０の端子１１１と、Ｘ軸センサー１０の＋ＦＬ端子１０
ａとを接続する。これによって、ＰｃｈＭＯＳ型トラン
ジスタ１００の端子１０１及びＮｃｈＭＯＳ型トランジ
スタ１１０の端子１１１上で配線パターンＰｃ１，Ｐｃ
２とが、並列に接続されることになる。
【００４８】また、ＰｃｈＭＯＳ型トランジスタ１００
の端子１０１は、スイッチング素子１００ａのドレイン
端子に接続している。ＰｃｈＭＯＳ型トランジスタ１０
０の端子１０２は、スイッチング素子１００ｂのドレイ
ン端子に接続している。また、ＮｃｈＭＯＳ型トランジ
スタ１１０の端子１１１は、スイッチング素子１１０ａ
のドレイン端子に接続している。ＮｃｈＭＯＳ型トラン
ジスタ１１０の端子１１２は、スイッチング素子１１０
ｂのドレイン端子に接続している。
の端子１０１は、スイッチング素子１００ａのドレイン
端子に接続している。ＰｃｈＭＯＳ型トランジスタ１０
０の端子１０２は、スイッチング素子１００ｂのドレイ
ン端子に接続している。また、ＮｃｈＭＯＳ型トランジ
スタ１１０の端子１１１は、スイッチング素子１１０ａ
のドレイン端子に接続している。ＮｃｈＭＯＳ型トラン
ジスタ１１０の端子１１２は、スイッチング素子１１０
ｂのドレイン端子に接続している。
【００４９】なお、上述した構造を有する回路配線基板
に磁気センサー１０，２０を実装してボンディング接続
した際の、ボンディング接続の断線不良を検査する方法
は、回路配線基板上の配線パターンＰｃ１，Ｐｃ２，Ｐ
ｃ３にコンタクトピンを当て、上記実施の形態１と同様
に行うことが可能である。つまり、ボンディング接続が
正常な場合、この測定値は、コンタクトピンの接続抵抗
やコンタクトピンと測定器との間の配線抵抗等の誤差を
含んだ値であるが、数１０〜数１００Ωの値を示す。一
方、ボンディング接続が断線不良の場合は、数１００ｋ
Ω〜数ＭΩもしくは検査装置の測定可能範囲を超えるオ
ーバーレンジを示す。このようなボンディング接続の
良、不良による、測定値の差が大きいことを利用して検
査を行う。
に磁気センサー１０，２０を実装してボンディング接続
した際の、ボンディング接続の断線不良を検査する方法
は、回路配線基板上の配線パターンＰｃ１，Ｐｃ２，Ｐ
ｃ３にコンタクトピンを当て、上記実施の形態１と同様
に行うことが可能である。つまり、ボンディング接続が
正常な場合、この測定値は、コンタクトピンの接続抵抗
やコンタクトピンと測定器との間の配線抵抗等の誤差を
含んだ値であるが、数１０〜数１００Ωの値を示す。一
方、ボンディング接続が断線不良の場合は、数１００ｋ
Ω〜数ＭΩもしくは検査装置の測定可能範囲を超えるオ
ーバーレンジを示す。このようなボンディング接続の
良、不良による、測定値の差が大きいことを利用して検
査を行う。
【００５０】したがって、この実施の形態２によれば、
量産用の検査器のように低い測定精度であっても、正確
かつ容易にフリップコイルのボンディング接続の断線不
良を判別することが可能になる。
量産用の検査器のように低い測定精度であっても、正確
かつ容易にフリップコイルのボンディング接続の断線不
良を判別することが可能になる。
【００５１】
【発明の効果】以上説明したように、この発明によれ
ば、量産用の検査器のように低い測定精度であっても、
正確かつ容易にフリップコイルのボンディング接続の断
線不良を判別することができる効果が得られる。
ば、量産用の検査器のように低い測定精度であっても、
正確かつ容易にフリップコイルのボンディング接続の断
線不良を判別することができる効果が得られる。
【図１】この発明の実施の形態１の磁気センサ回路をボ
ンディング実装し、ＭＯＳ型トランジスタを搭載する回
路配線基板の表面の配線パターンの模式図である。
ンディング実装し、ＭＯＳ型トランジスタを搭載する回
路配線基板の表面の配線パターンの模式図である。
【図２】図１の回路配線基板にＭＯＳ型トランジスタを
搭載した場合の模式図である。
搭載した場合の模式図である。
【図３】図１の詳細な回路構成図である。
【図４】図２の詳細な回路構成図である。
【図５】製造方法を説明する工程図である。
【図６】この発明の実施の形態２の磁気センサ回路をボ
ンディング実装し、ＭＯＳ型トランジスタを搭載する回
路配線基板の表面の配線パターンの模式図である。
ンディング実装し、ＭＯＳ型トランジスタを搭載する回
路配線基板の表面の配線パターンの模式図である。
【図７】図６の回路配線基板にＭＯＳ型トランジスタを
搭載した場合の模式図である。
搭載した場合の模式図である。
【図８】従来の磁気センサ回路を形成したＭＯＳ型トラ
ンジスタを搭載する回路配線基板の表面の配線パターン
の模式図である。
ンジスタを搭載する回路配線基板の表面の配線パターン
の模式図である。
【図９】図８の詳細な回路、フリップコイル抵抗を測定
する回路の構成を示す図である。
する回路の構成を示す図である。
【図１０】図９に示した回路構成図にＭＯＳ型トランジ
スタを搭載した場合を示す図である。
スタを搭載した場合を示す図である。
【図１１】磁気センサ回路の動作説明図である。
Ｐｂ１〜Ｐｂ３ 配線パターン Ｐｃ１〜Ｐｃ３ 配線パターン １０ Ｘ軸センサー ２０ Ｙ軸センサー ４１〜４８ 実装パターン ５１〜５８ 実装パターン ８０ ＰｃｈＭＯＳ型トランジスタ ８１〜８４ 端子 ９０ ＮｃｈＭＯＳ型トランジスタ ９１〜９４ 端子
Claims (4)
- 【請求項１】 第一の端子と第二の端子を有する第一の
フリップコイルを備える第一の磁気センサーと、 第三の端子と第四の端子を有する第二のフリップコイル
を備える第二の磁気センサーと、 前記第一のセンサーと前記第二のセンサーを駆動する駆
動回路と、を有し、 前記第一の端子と前記第三の端子は回路配線基板上で接
続し、 前記第二の端子と前記第四の端子は前記駆動回路を前記
回路配線基板に実装することによって接続したことを特
徴とする電子機器。 - 【請求項２】 複数の出力端子が内部で接続されている
複数のスイッチング素子を有し、 第一のスイッチング素子の第一の出力端子と第三のスイ
ッチング素子の第一の出力端子を接続し、 前記第一のスイッチング素子の第二の出力端子と前記第
三のスイッチング素子の第二の出力端子を接続し、 第二のスイッチング素子の第一及び第二の出力端子と第
四のスイッチング素子の第一及び第二の出力端子とを接
続し， 前記第一のスイッチング素子の前記第一の出力端子が前
記第二のフリップコイルの前記第四の端子と接続し、 前記第一のスイッチング素子の前記第二の出力端子が前
記第一のフリップコイルの前記第二の端子と接続し、 前記第二のスイッチング素子前記の第一及び前記第二の
出力端子が前記第一のフリップコイルの前記第一の端子
及び前記第二のフリップコイルの前記第三の端子と接続
することを特徴とする請求項１に記載の電子機器。 - 【請求項３】 複数のスイッチング素子を有し、 第一のスイッチング素子の出力端子と第三のスイッチン
グ素子の出力端子と前記第二のフリップコイルの前記第
四の端子と前記第一のフリップコイルの前記第二の端子
とを接続し、 第二のスイッチング素子の出力端子と第四のスイッチン
グ素子の出力端子と前記第一のフリップコイルの前記第
一の端子と前記第二のフリップコイルの前記第三の端子
とを接続することを特徴とする請求項１に記載の電子機
器。 - 【請求項４】 第一の端子と第二の端子を有する第一の
フリップコイルを備える第一の磁気センサーを回路配線
基板に実装する工程と、 第三の端子と第四の端子を有する第二のフリップコイル
を備える第二の磁気センサーを前記第一の端子と前記第
三の端子が接続するように前記回路配線基板に実装する
工程と、 前記第一の端子と前記第二の端子の間の第一の抵抗値を
測定する工程と、 前記第一の端子と前記第三の端子の間の第二の抵抗値を
測定する工程と、 前記第一の抵抗値と前記第二の抵抗値の少なくとも一つ
が所定の抵抗値を越える場合は断線不良と判断する工程
と、 を有する製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000354788A JP2002156400A (ja) | 2000-11-21 | 2000-11-21 | 電子機器およびその製造方法 |
| EP01307985A EP1209476A1 (en) | 2000-11-21 | 2001-09-19 | Electronic device and manufacturing method thereof |
| US09/975,822 US6563313B2 (en) | 2000-11-21 | 2001-10-12 | Electronic device and manufacturing method thereof |
| CN01139454A CN1354369A (zh) | 2000-11-21 | 2001-11-21 | 电子装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000354788A JP2002156400A (ja) | 2000-11-21 | 2000-11-21 | 電子機器およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002156400A true JP2002156400A (ja) | 2002-05-31 |
Family
ID=18827313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000354788A Pending JP2002156400A (ja) | 2000-11-21 | 2000-11-21 | 電子機器およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6563313B2 (ja) |
| EP (1) | EP1209476A1 (ja) |
| JP (1) | JP2002156400A (ja) |
| CN (1) | CN1354369A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140005087A (ko) * | 2012-07-04 | 2014-01-14 | 니혼덴산리드가부시키가이샤 | 배선 구조 및 기판 검사 장치 |
| JP2018515771A (ja) * | 2015-09-08 | 2018-06-14 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィＭｉｔｓｕｂｉｓｈｉ Ｅｌｅｃｔｒｉｃ Ｒ＆Ｄ Ｃｅｎｔｒｅ Ｅｕｒｏｐｅ Ｂ．Ｖ． | 電力モジュールの半導体ダイのインターフェースにおいて劣化が発生しているか否かを判断するシステム及び方法 |
| JP2020201120A (ja) * | 2019-06-10 | 2020-12-17 | 三菱電機株式会社 | 配線装置、及び、配線システム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10229624A1 (de) * | 2002-07-02 | 2004-01-15 | Delphi Technologies, Inc., Troy | Verfahren und Vorrichtung zur Endkontrolle eines Magnetsensors |
| CN112201125B (zh) * | 2020-09-24 | 2022-06-07 | 常州信息职业技术学院 | 一种直观判断同名端的教学装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5010447A (en) * | 1988-12-28 | 1991-04-23 | Texas Instruments Incorporated | Divided capacitor mounting pads |
| US5519318A (en) * | 1992-12-28 | 1996-05-21 | The United States Of America As Represented By The Secretary Of The Navy | Triaxial magnetic heading sensing apparatus having magnetaresistors and nulling coils |
| GB2306678B (en) * | 1995-11-02 | 1999-11-03 | Ibm | Surface mounting polarised electrical components on a printed circuit board |
| DE19825009C1 (de) * | 1998-06-04 | 1999-11-25 | Siemens Ag | Prüfanordnung für Bondpad |
| US6301400B1 (en) * | 1998-11-12 | 2001-10-09 | Nxtphase Technologies Srl | Fiber optic current sensor having rotation immunity |
| JP4354618B2 (ja) * | 2000-08-01 | 2009-10-28 | セイコーインスツル株式会社 | 電子方位計の調整方法、電子方位計調整システム、電子方位計および電子方位計付電子時計 |
-
2000
- 2000-11-21 JP JP2000354788A patent/JP2002156400A/ja active Pending
-
2001
- 2001-09-19 EP EP01307985A patent/EP1209476A1/en not_active Withdrawn
- 2001-10-12 US US09/975,822 patent/US6563313B2/en not_active Expired - Fee Related
- 2001-11-21 CN CN01139454A patent/CN1354369A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140005087A (ko) * | 2012-07-04 | 2014-01-14 | 니혼덴산리드가부시키가이샤 | 배선 구조 및 기판 검사 장치 |
| KR102050109B1 (ko) | 2012-07-04 | 2019-11-28 | 니혼덴산리드가부시키가이샤 | 배선 구조 및 기판 검사 장치 |
| JP2018515771A (ja) * | 2015-09-08 | 2018-06-14 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィＭｉｔｓｕｂｉｓｈｉ Ｅｌｅｃｔｒｉｃ Ｒ＆Ｄ Ｃｅｎｔｒｅ Ｅｕｒｏｐｅ Ｂ．Ｖ． | 電力モジュールの半導体ダイのインターフェースにおいて劣化が発生しているか否かを判断するシステム及び方法 |
| JP2020201120A (ja) * | 2019-06-10 | 2020-12-17 | 三菱電機株式会社 | 配線装置、及び、配線システム |
| JP7292116B2 (ja) | 2019-06-10 | 2023-06-16 | 三菱電機株式会社 | 配線装置、及び、配線システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020060563A1 (en) | 2002-05-23 |
| CN1354369A (zh) | 2002-06-19 |
| US6563313B2 (en) | 2003-05-13 |
| EP1209476A1 (en) | 2002-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3581952B1 (en) | Sensor saturation fault detection | |
| US7479793B2 (en) | Apparatus for testing semiconductor test system and method thereof | |
| TWI793179B (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
| US20070171405A1 (en) | Inspection device of semiconductor device | |
| JP2002156400A (ja) | 電子機器およびその製造方法 | |
| US6774649B2 (en) | Test system for conducting a function test of a semiconductor element on a wafer, and operating method | |
| JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
| JPH08327708A (ja) | 被試験基板における電子回路動作試験方法及びその装置 | |
| JP3194040B2 (ja) | Ｉｃモジュール | |
| JPH0275087A (ja) | 磁気ラインセンサ | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| JP2006302993A (ja) | プローブカード接続良否判定方法およびその装置 | |
| JP2006261391A (ja) | 半導体装置およびその検査方法 | |
| JP2003172763A (ja) | 半導体装置の検査装置及び検査方法 | |
| JPH0737954A (ja) | コンタクト不良検出装置 | |
| JP2007333492A (ja) | 電気的接触状態の検査方法および装置 | |
| JP2021150441A (ja) | 検査システム | |
| JPH01210874A (ja) | 半導体装置の検査方法 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JPH07287042A (ja) | インサーキット検査方法 | |
| JP2002057454A (ja) | 集積回路の接合状態判定方法、及び集積回路の接合状態検査装置 | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JPH10253715A (ja) | 半導体試験装置診断用回路および半導体試験方法 | |
| JPH06138155A (ja) | 電流検出方法 | |
| JPH0652292B2 (ja) | 実装基板上のｉｃ部品の端子挿入状態判定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |