JP4365847B2 - 車載電気負荷の給電制御装置 - Google Patents

Description

この発明は、車載電子制御装置において使用される電気負荷の給電制御装置に関するもので、特に負側端子が車体接続されている電気負荷における負荷給電回路の各部の断線と、短絡異常を検出する給電制御装置に関するものである。

駆動電源と電気負荷との間に接続された開閉素子の開閉通電率を制御し、通電目標電流と電流検出抵抗による検出電流とが一致する関係に制御する車載電気負荷の給電制御装置には様々な形態のものがある。例えば、広範囲な可変一定電流が要求されるリニアソレノイドの電流制御装置、または急速開弁後に一定の低電流で開弁保持を行なう燃料噴射用電磁弁の電流制御装置などがある。

これらの電流制御装置では、マイクロプロセッサが、目標電流指令を発生するとともに、この目標電流指令と検出電流との偏差に応動する開閉駆動指令を発生する内部帰還制御方式のものと、マイクロプロセッサが、単に目標電流指令を発生するだけで、マイクロプロセッサの外部に設けられた偏差積分回路によって目標指令電流と検出電流との偏差に応動して開閉駆動指令を発生する外部帰還制御方式のものがある。

いずれの制御方式でも、電流検出抵抗と電気負荷との直列回路に対して転流ダイオードが並列接続され、この転流ダイオードは、開閉素子がオフしたときにそれまで電気負荷に流れていた負荷電流を還流させ、負荷電流の平滑化とサージ電圧の発生を抑制するものとなっている。

一方、これらの電流制御装置において、電流制御装置の内部グランド回路および車載バッテリである直流駆動電源の負側端子は、ともに車体接続されているが、電気負荷の負側端子の接続には様々な形態のものがある。

例えば、下記の特許文献１に開示された誘導性負荷の電流検出装置では、電気負荷となるリニアソレノイドの正側端子には開閉素子が接続され、電気負荷の負側端子は、一旦電流制御装置に取り込まれた後に、電流検出抵抗を経由して電流検出装置の外部で車体接続され、また転流ダイオードのアノード端子は電流検出装置の内部グランド回路に接続されている。

また、下記の特許文献２に開示されたリニアソレノイド故障検出装置では、電気負荷となるリニアソレノイドの正側端子には開閉素子と電流検出抵抗とが接続され、電気負荷の負側端子は、故障検出装置の外部で車体接続され、また転流ダイオードのアノード端子は故障検出装置の内部グランド回路に接続されている。

特開２００３−７５４７６号公報、特に図１、要約 特開２０００−１１４０３９号公報、特に図１、要約

（１）従来技術の課題の説明
特許文献１に開示された電流検出装置では、電流検出抵抗が電気負荷の負極端子に接続されているので、電気負荷を開閉素子に接続する正極側配線と、電流検出抵抗に接続するための負極側配線に対してコネクタが必要となる問題がある。
また、電気負荷の短絡事故または電気負荷の正極側配線が車体と混触する地絡事故が発生すると、開閉素子には内蔵された微小な限流抵抗に基づく過大電流が流れ、たとえ速やかに開閉素子をオフとしても、開閉素子に一時的に過大なストレスを与える危険性がある。
さらに、電気負荷の負極端子に接続された電流検出抵抗を車体接続する配線の断線またはコネクタの接触不良が発生すると、過大なサージ電圧が電流検出装置の内部に印加され、電流検出装置が破損する危険性がある。

一方、特許文献２に開示された故障検出装置では、電気負荷に対する配線数が削減されるとともに、電気負荷の短絡事故または正極側配線の地絡事故が発生しても、電流検出抵抗によって開閉素子に対する過大電流を抑制し、速やかに開閉素子をオフすることによって、開閉素子を安全に保護することができる。
しかし、開閉素子が開路したときに、転流ダイオードに還流する負荷電流が、故障検出装置の内部グランド回路を経由して還流することになり、故障検出装置内のグランド電位が変動してノイズ誤動作を発生する危険性がある。

（２）発明の目的の説明
この発明の目的は、電気負荷の短絡事故またはその正極側配線の地絡事故に対する保護対策が容易であって、しかも給電制御ユニットの内部グランド回路に負荷電流が重畳しないように構成された車載電気負荷の給電制御装置を提案することである。

この発明による車載電気負荷の給電制御装置は、直流駆動電源から複数の電気負荷のそれぞれに開閉素子を介して給電する複数の負荷給電回路と、前記各電気負荷の負荷電流を転流する複数の負荷転流回路と、前記各開閉素子に対して通電指令出力を供給する給電制御回路とを有する給電制御ユニットを備え、前記各負荷給電回路と、前記各負荷転流回路と、前記給電制御回路を、前記給電制御ユニットの筐体に収納した車載電気負荷の給電制御装置であって、前記複数の負荷転流回路には、それぞれ転流ダイオードが接続され、これらの転流ダイオードは、前記各負荷給電回路の前記開閉素子がオンからオフに変化したときに前記電気負荷に流れていた電流を還流するように前記各電気負荷に対して並列接続され、前記各転流ダイオードは、外部負線により前記給電制御ユニットの内部グランド回路とは分離して前記筐体の外部で車体接続され、前記給電制御回路は、個別異常検出回路と、負線断線異常検出回路と、異常処理手段と、異常履歴記憶手段とを含み、前記給電制御回路は、マイクロプロセッサを用いて構成され、前記マイクロプロセッサは、少なくとも前記各開閉素子に対する通電指令手段となる制御プログラムが格納された不揮発プログラムメモリと、データメモリと、演算処理用ＲＡＭメモリと、多チャンネルＡＤ変換器と協働して動作するように構成され、前記個別異常検出回路は、前記各電気負荷に対する給電電気量を検出する複数の給電状態検出回路と、前記電気負荷の中のある電気負荷に対する前記給電電気量が目標給電電気量から乖離しているときに、その電気負荷と、その電気負荷の正極側配線と、その電気負荷の負極側配線と、その電気負荷に対応する前記開閉素子の中の少なくとも１つが、断線と短絡の何れかである個別異常状態を判定する手段とを有し、前記負線断線異常検出回路は、前記各転流ダイオードのアノード側電位が、前記給電制御ユニットの内部グランド回路とは異なる電位となっていることを検出して、前記外部負線の断線異常状態を判定する回路であり、前記異常処理手段は、前記個別異常状態と前記外部負線の断線異常状態の少なくとも一方が検出されたときに、前記開閉素子に対する通電指令出力を停止するとともに、その異常報知を行なう手段であり、前記異常履歴記憶手段は、前記個別異常状態と、前記外部負線の断線異常状態の発生履歴を識別して前記データメモリに格納保存する手段であることを特徴とする。

この発明による車載電気負荷の給電制御装置では、直流駆動電源からそれぞれ開閉素子を介して給電される複数の電気負荷にそれぞれ並列接続された転流ダイオードが、外部負線により、給電制御ユニットの内部グランド回路とは分離して、給電制御ユニットの筐体の外部で車体接続されているので、給電制御ユニットの内部グランド回路に負荷電流や転流電流が流れず、内部グランド回路の電位を安定化させ、給電制御ユニットの給電制御回路を安定して動作させることができる効果がある。また、各電気負荷、その正極側配線、その負極側配線、および開閉素子の断線異常、短絡異常は、個別異常検出手段によって検出され、各転流ダイオードに対する外部負線の断線は負線断線異常検出回路によって検出され、それらの異常対策を行なうとともに、これらの異常は異常履歴記憶手段によって識別記憶されているので、保守点検作業において履歴情報を読み出して、保守点検の能率を向上することができる効果がある。

なお、この発明の前記の目的、特徴、観点および効果は、以下の図面を参照したこの発明の詳細な説明によって、より明確にする。

実施の形態１．
（１）実施の形態１の構成の詳細な説明
以下この発明による車載電気負荷の給電制御装置の実施の形態１の構成について説明する。図１は、実施の形態１の車載電気負荷の給電制御装置の全体回路図である。

図１に示す実施の形態１の車載電気負荷の給電制御装置は、給電制御ユニット１００Ａと、直流駆動電源１０１と、負荷回路１０３を含んでいる。直流駆動電源１０１は、車載バッテリであり、例えば１０〜１６ボルトの駆動電源電圧Ｖｂを発生する。直流駆動電源１０１は、その負極端子が電源グランドＧＮＤ０により車体接続される。この車体接続は、車両における車体への接続であり、車両における共通グランド接続を意味する。給電制御ユニット１００Ａは、直流駆動電源１０１から給電を受け、車載電気負荷群を制御する。この車載電気負荷群には、負荷回路１０３が含まれる。負荷回路１０３は、複数の電気負荷を含み、図１では、例えば３つの電気負荷１０３ａ、１０３ｂ、１０３ｃを含む。これらの電気負荷１０３ａ、１０３ｂ、１０３ｃは、誘導性の車載電気負荷である。各電気負荷１０３ａ、１０３ｂ、１０３ｃの負極端子は、負極側配線１０３Ｎを通じて、負荷グランドＧＮＤ３により車体接続される。給電制御ユニット１００Ａは、直流駆動電源１０１から各電気負荷１０３ａ、１０３ｂ、１０３ｃへの給電を制御する。

給電制御ユニット１００Ａは、例えば自動車用の変速機制御装置を構成するものであり、各電気負荷１０３ａ、１０３ｂ、１０３ｃは、例えば自動車用の変速機に用いられるリニアソレノイドである。給電制御ユニット１００Ａは、マイクロプロセッサ１２０Ａを中心として構成され、通電指令出力ＤＲ１〜ＤＲ３により、直流駆動電源１０１から各電気負荷１０３ａ、１０３ｂ、１０３ｃへの負荷電流を制御し、また異常報知出力ＥＲにより、異常報知用の警報表示器１０５を駆動する。

給電制御ユニット１００Ａのマイクロプロセッサ１２０Ａのデジタル入力ポートには、図示しないセンサスイッチ、操作スイッチなどのスイッチ入力群が、図示しないコネクタとインタフェース回路を介して接続される。マイクロプロセッサ１２０Ａのアナログ入力ポートには、図示しない各種アナログセンサであるアナログ入力群が、図示しないコネクタとインタフェース回路を介して接続される。また、マイクロプロセッサ１２０Ａの出力ポートには、図示しないアクチュエータおよび表示機器などの電気負荷群が、図示しないコネクタとインタフェース回路を介して接続される。この電気負荷群は、電気負荷１０３ａ〜１０３ｃと、異常報知用の警報表示器１０５を含む。

給電制御ユニット１００Ａは、密閉された筐体１００ａに収納されている。給電制御ユニット１００Ａは、電源入力端子ＥＳ１、ＥＳ２、ＥＳ３と、ユニットグランド端子ＧＮＤと、３つの負荷出力端子ＬＤ１、ＬＤ２、ＬＤ３と、共通端子ＣＯＭを有し、また内部グランド回路ＧＮＤ２を有する。電源入力端子ＥＳ１〜ＥＳ３、ユニットグランド端子ＧＮＤ、負荷出力端子ＬＤ１〜ＬＤ３、および共通端子ＣＯＭは、筐体１００ａと電気的に絶縁して、筐体１００ａに配置される。

電源入力端子ＥＳ１は、直流駆動電源１０１の正極端子に負荷給電リレー接点１０２ｂを介して接続され、この負荷給電リレー接点１０２ｂを通じて直流駆動電源１０１から給電を受ける。電源入力端子ＥＳ２は、直流駆動電源１０１の正極端子に直接接続される。電源入力端子ＥＳ３は、直流駆動電源１０１の正極端子に電源開閉リレー接点１０２ａを介して接続される。ユニットグランド端子ＧＮＤは、筐体１００ａに接続され、筐体１００ａとともに、ユニットグランドＧＮＤ１で車体接続される。負荷出力端子ＬＤ１、ＬＤ２、ＬＤ３は、それぞれ負荷の正極側配線１０３Ｐを通じて電気負荷１０３ａ、１０３ｂ、１０３ｃの正極端子に直接接続される。電気負荷１０３ａ、１０３ｂ、１０３ｃの負極端子は、負荷の負極側配線１０３Ｎを通じて負荷グランドＧＮＤ３で車体接続される。共通端子ＣＯＭは、外部負線、この実施の形態１では、外部共通負線１０４により各電気負荷１０３ａ〜１０３ｃの負極側配線１０３Ｎに共通に接続され、負荷グランドＧＮＤ３により車体接続される。内部グランド回路ＧＮＤ２は、給電制御ユニット１００Ａの内部に延在する共通グランド回路であり、例えば、給電制御ユニット１００Ａを構成する回路基板上に配置される。

なお、外部共通負線１０４を共通端子ＣＯＭから各負極側配線１０３Ｎまで延長してそれに接続せずに、短い外部共通負線１０４により、共通端子ＣＯＭの近傍に設けられた分割グランドＧＮＤ４で車体接続することもできる。この場合、分割グランドＧＮＤ４と負荷グランドＧＮＤ３との間は、車体により接続される。分割グランドＧＮＤ４と負荷グランドＧＮＤ３との間の距離は、分割グランドＧＮＤ４とユニットグランドＧＮＤ２との間の距離よりも短くされる。これは、分割グランドＧＮＤ４と負荷グランドＧＮＤ３との間の抵抗を、分割グランドＧＮＤ４とユニットグランドＧＮＤ２との間の抵抗よりも小さくし、各電気負荷１０３ａ〜１０３ｃの転流による車体の電位変動を小さくする。

電気負荷１０３ａに対して、負荷給電回路ＳＰＬａと負荷転流回路ＳＷＬａが形成される。同様に、電気負荷１０３ｂ、１０３ｃに対して、それぞれ負荷給電回路ＳＰＬｂ、ＳＰＬｃと、負荷転流回路ＳＷＬｂ、ＳＷＬｃが形成される。負荷給電回路ＳＰＬａ、ＳＰＬｂ、ＳＰＬｃは、直流駆動電源１０１から各電気負荷１０３ａ、１０３ｂ、１０３ｃへの給電回路である。給電制御ユニット１００Ａの内部において、負荷給電回路ＳＰＬａは、電源入力端子ＥＳ１と負荷出力端子ＬＤ１との間に形成され、負荷給電回路ＳＰＬｂは、電源入力端子ＥＳ１と負荷出力端子ＬＤ２との間に形成され、また負荷給電回路ＳＰＬｃは、電源入力端子ＥＳ１と負荷出力端子ＬＤ３との間に形成される。負荷転流回路ＳＷＬａ、ＳＷＬｂ、ＳＷＬｃは、電気負荷１０３ａ、１０３ｂ、１０３ｃに流れる負荷電流が遮断されたときに、その負荷電流を転流する転流回路である。給電制御ユニット１００Ａの内部において、負荷転流回路ＳＷＬａは、負荷給電回路ＳＰＬａと共通端子ＣＯＭとの間に形成され、負荷転流回路ＳＷＬｂは、負荷給電回路ＳＰＬｂと共通端子ＣＯＭとの間に形成され、また、負荷転流回路ＳＷＬｃは、負荷給電回路ＳＰＬｃと共通端子ＣＯＭとの間に形成される。

給電制御ユニット１００Ａは、その内部に、負荷給電回路ＳＰＬａ〜ＳＰＬｃ、および負荷転流回路ＳＷＬａ〜ＳＷＬｃとともに、給電制御回路ＰＣＮＴＡを含む。この給電制御回路ＰＣＮＴＡは、マイクロプロセッサ１２０Ａを中心として構成される。給電制御回路ＰＣＮＴＡは、制御電源回路１１０、開閉回路１３０ａ〜１３０ｃと、転流回路１４００ａ〜１４００ｃと、個別異常検出回路ＩＡＤＥＴＡと、負線断線異常検出回路１６０Ａを含む。個別異常検出回路ＩＡＤＥＴＡは、各電気負荷１０３ａ〜１０３ｃの個別異常を検出し、負線断線異常検出回路１６０Ａは、外部共通負線１０４の異常を検出する。

開閉回路１３０ａ〜１３０ｃは、それぞれ負荷給電回路ＳＰＬａ〜ＳＰＬｃに配置される。開閉回路１３０ａは、電源入力端子ＥＳ１と負荷出力端子ＬＤ１との間の負荷給電回路ＳＰＬａに電気負荷１０３ａと直列に接続され、電気負荷１０３ａへの負荷電流を制御する。開閉回路１３０ｂは、電源入力端子ＥＳ１と負荷出力端子ＬＤ２との間の負荷給電回路ＳＰＬｂに電気負荷１０３ｂと直列に接続され、電気負荷１０３ｂへの負荷電流を制御する。また、開閉回路１３０ｃは、電源入力端子ＥＳ１と負荷出力端子ＬＤ３との間の負荷給電回路ＳＰＬｃに電気負荷１０３ｃと直列に接続され、電気負荷１０３ｃへの負荷電流を制御する。

個別異常検出回路ＩＡＤＥＴＡは、各電気負荷１０３ａ〜１０３ｃのそれぞれに対応して配置された給電状態検出回路ＰＤＥＴＡａ〜ＰＤＥＴＡｃと、マイクロプロセッサ１２０Ａとによって構成される。電気負荷１０３ａに対応する給電状態検出回路ＰＤＥＴＡａは、電流検出回路１４０ａと、電流検出用差動増幅回路１５０ａと、負荷電圧監視回路１７０ａを含む。同様に、電気負荷１０３ｂ、１０３ｃに対応する給電状態検出回路ＰＤＥＴＡｂ、ＰＤＥＴＡｃは、それぞれ電流検出回路１４０ｂ、１４０ｃと、電流検出用差動増幅回路１５０ｂ、１５０ｃと、負荷電圧監視回路１７０ｂ、１７０ｃを含む。

電流検出回路１４０ａ〜１４０ｃは、それぞれ電流検出抵抗１４１ａ〜１４１ｃを含む。電流検出抵抗１４１ａは、開閉回路１３０ａと負荷出力端子ＬＤ１との間の負荷給電回路ＳＰＬａに電気負荷１０３ａと直列に接続され、電気負荷１０３ａの負荷電流を検出する。電流検出抵抗１４１ｂは、開閉回路１３０ｂと負荷出力端子ＬＤ２との間の負荷給電回路ＳＰＬｂに電気負荷１０３ｂと直列に接続され、電気負荷１０３ｂの負荷電流を検出する。同様に、電流検出抵抗１４１ｃは、開閉回路１３０ｃと負荷出力端子ＬＤ３との間の負荷給電回路ＳＰＬｃに電気負荷１０３ｃと直列に接続され、電気負荷１０３ｃの負荷電流を検出する。この電流検出回路１４０ａの詳細は、後で図２を参照して説明する。

負荷転流回路ＳＷＬａは、開閉回路１３０ａと電流検出抵抗１４１ａとの接続点と、共通端子ＣＯＭとの間に形成される。負荷転流回路ＳＷＬｂは、開閉回路１３０ｂと電流検出抵抗１４１ｂとの接続点と、共通端子ＣＯＭとの間に形成される。同様に、負荷転流回路ＳＷＬｃは、開閉回路１３０ｃと電流検出抵抗１４１ｃとの接続点と、共通端子ＣＯＭとの間に形成される。

転流回路１４００ａ〜１４００ｃは、それぞれ負荷転流回路ＳＷＬａ〜ＳＷＬｃに配置される。転流回路１４００ａは、転流ダイオード１４６ａを有する。この転流ダイオード１４６ａは、電流検出抵抗１４１ａと電気負荷１０３ａとの直列回路に対して並列に接続され、電気負荷１０３ａを流れる負荷電流を転流する。転流回路１４００ｂは、転流ダイオード１４６ｂを有する。この転流ダイオード１４６ｂは、電流検出抵抗１４１ｂと電気負荷１０３ｂとの直列回路に対して並列に接続され、電気負荷１０３ｂを流れる負荷電流を転流する。転流回路１４００ｃは、転流ダイオード１４６ｃを有する。この転流ダイオード１４６ｃは、電流検出抵抗１４１ｃと電気負荷１０３ｃとの直列回路に対して並列に接続され、電気負荷１０３ｃを流れる負荷電流を転流する。転流ダイオード１４６ａ〜１４６ｃは、それぞれのアノード端子Ａが共通端子ＣＯＭに接続され、それぞれのカソード端子Ｋが負荷給電回路ＳＰＬａ、ＳＰＬｂ、ＳＰＬｃに接続される。転流回路１４００ａの詳細は、後で図２を参照して説明する。

給電制御回路ＰＣＮＴＡのマイクロプロセッサ１２０Ａは、制御電源回路１１０から給電を受ける。制御電源回路１１０は、電源入力端子ＥＳ２、ＥＳ３に接続される。電源入力端子ＥＳ２は、直流駆動電源１０１の正極端子に直接接続され、また電源入力端子ＥＳ３は、電源開閉リレー接点１０２ａを介して直流駆動電源１０１の正極端子に接続される。制御電源回路１１０は、電源開閉リレー接点１０２ａがオンしていると、例えば５．０ボルトの直流電圧Ｖｃｃを発生してマイクロプロセッサ１２０Ａに給電するが、電源開閉リレー接点１０２ａがオフすると、例えば２．８ボルトの直流電圧を発生してＲＡＭメモリ１２２の一部領域に給電し、マイクロプロセッサ１２０Ａには給電しない。

制御電源回路１１０は、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２に接続される。制御電源回路１１０を内部グランド回路ＧＮＤ２に接続する回路は、ユニットグランド端子ＧＮＤに接続される。このユニットグランド端子ＧＮＤは、筐体１００ａにも接続され、グランドＧＮＤ１で車体接続される。電源入力端子ＥＳ２には、分圧抵抗１１１、１１２が直列に接続される。この分圧抵抗１１１、１１２は、直流駆動電源１０１に対する電源電圧測定回路１１５を形成し、測定した駆動電源電圧Ｖｄをマイクロプロセッサ１２０Ａに供給する。

マイクロプロセッサ１２０Ａは、例えば電気的に一括消去して書込み、読出しを行なうことができる不揮発フラッシュメモリなどで構成された不揮発プログラムメモリ１２１Ａと、演算処理用のＲＡＭメモリ１２２と、１バイト単位で電気的に書込み、読出しを行なうことができる不揮発ＥＥＰＲＯＭメモリなどで構成されたデータメモリ１２３と、多チャンネルＡＤ変換器１２４とに対してバス接続され、これらと相互に協働するように構成されている。なお、データメモリ１２３は、不揮発性プログラムメモリ１２１Ａの一部の領域を使用して構成することも可能である。

このマイクロプロセッサ１２０Ａは、デジタルの通電指令出力ＤＲ１〜ＤＲ３および異常報知出力ＥＲを発生する。マイクロプロセッサ１２０Ａには、監視電圧Ｅｆ１〜Ｅｆ３と駆動電源電圧Ｖｄがアナログ入力として入力され、また警報信号ＯＶ１〜ＯＶ３と警報信号ＳＶ１〜ＳＶ３がデジタル入力として入力される。通電指令出力ＤＲ１〜ＤＲ３は、それぞれ開閉回路１３０ａ〜１３０ｃに供給される。異常報知出力ＥＲにより、異常報知用の警報表示器１０５が駆動される。

開閉回路１３０ａはマイクロプロセッサ１２０Ａが発生する通電指令出力ＤＲ１によってオン、オフ制御され、そのオン期間と、オン、オフ周期との比率である通電デューティに比例した負荷電圧を電気負荷１０３ａに供給する。同様に、開閉回路１３０ｂ、１３０ｃは、それぞれマイクロプロセッサ１２０Ａが発生する通電指令出力ＤＲ２、ＤＲ３によってオン、オフ制御され、そのオン期間と、オン、オフ周期との比率である通電デューティに比例した負荷電圧を電気負荷１０３ｂ、１０３ｃに供給する。各電気負荷１０３ａ〜１０３ｃの負荷電流は、各開閉回路１３０ａ〜１３０ｃの通電デューティに比例する。開閉回路１３０ａの詳細は、後で図２を参照して説明する。

給電状態検出回路ＰＤＥＴＡａの電流検出用差動増幅回路１５０ａは、電流検出抵抗１４１ａの両端電圧を差動増幅し、電気負荷１０３ａに流れる負荷電流Ｉｆ１に比例した監視電圧Ｅｆ１をマイクロプロセッサ１２０Ａのアナログ入力ポートに供給する。同様に、給電状態検出回路ＰＤＥＴＡｂ、ＰＤＥＴＡｃの電流検出用差動増幅回路１５０ｂ、１５０ｃは、それぞれ電流検出抵抗１４１ｂ、１４１ｃの両端電圧を差動増幅し、電気負荷１０３ｂ、１０３ｃに流れる負荷電流Ｉｆ２、Ｉｆ３に比例した監視電圧Ｅｆ２、Ｅｆ３をマイクロプロセッサ１２０Ａのアナログ入力ポートに供給する。電流検出用差動増幅回路１５０ａの詳細は、後で図２を参照して説明する。

マイクロプロセッサ１２０Ａは、不揮発プログラムメモリ１２１Ａに格納されている負帰還制御手段となるプログラムに基づいて、検出した給電電気量、具体的には負荷電流Ｉｆ１が、目標給電電気量、具体的には目標負荷電流Ｉｓ１と一致するように、通電指令出力ＤＲ１の通電デューティを可変制御する。同様に、検出した負荷電流Ｉｆ２、Ｉｆ３が、それぞれの目標負荷電流Ｉｓ２、Ｉｓ３と一致するように、通電指令出力ＤＲ２、ＤＲ３の通電デューティを可変制御する。

負荷電圧監視回路１７０ａは、電気負荷１０３ａの正極側配線１０３Ｐが接続される負荷出力端子ＬＤ１の電圧を監視し、この負荷出力端子ＬＤ１の電圧を所定の閾値電圧と比較した上で、警報信号ＯＶ１、ＳＶ１をマイクロプロセッサ１２０Aに供給する。同様に、負荷電圧監視回路１７０ｂ、１７０ｃは、それぞれ電気負荷１０３ｂ、１０３ｃの正極側配線１０３Ｐが接続される負荷出力端子ＬＤ２、ＬＤ３の電圧を監視し、この負荷出力端子ＬＤ２、ＬＤ３の電圧を所定の閾値電圧と比較した上で、警報信号ＯＶ１・ＯＶ３、ＳＶ２・ＳＶ３をマイクロプロセッサ１２０Aに供給する。この負荷電圧監視回路１７０ａの詳細は、後で図２を参照して説明する。

負線断線異常検出回路１６０Ａは、外部共通負線１０４の断線、および共通端子ＣＯＭの接触不良等による負線断線を検出し、警報信号ＭＮＴをマイクロプロセッサ１２０Ａに供給する。この負線断線異常検出回路１６０Ａの詳細は、後で図３を参照して説明する。

図２は、図１の給電制御ユニット１００Ａの主要部分の詳細を示す。図２は、具体的には、電気負荷１０３ａに対する負荷給電回路ＳＰＬａと、負荷転流回路ＳＷＬａと、開閉回路１３０ａと、転流回路１４００ａと、電流検出回路１４０ａと、電流検出用差動増幅回路１５０ａと、負荷電圧監視回路１７０ａを示す。電気負荷１０３ｂ、１０３ｃに対する開閉回路１３０ｂ、１３０ｃと、転流回路１４００ｂ、１４００ｃと、電流検出回路１４０ｂ、１４０ｃと、電流検出用差動増幅回路１５０ｂ、１５０ｃと、負荷電圧監視回路１７０ｂ、１７０ｃは、それぞれ開閉回路１３０ａと、転流回路１４００ａと、電流検出回路１４０ａと、電流検出用差動増幅回路１５０ａと、負荷電圧監視回路１７０ａと同様に構成される。

図２において、開閉回路１３０ａは、開閉素子１３１ａを主体として構成される。開閉回路１３０ａは、開閉素子１３１ａとともに、ＰＮＰトランジスタ１３２ａ、各種抵抗１３３ａ、１３４ａ、１３５ａ、１３６ａ、１３９ａ、ＮＰＮトランジスタ１３７ａ、ブロックダイオード１３８ａを含む。開閉素子１３１ａは、パワートランジスタであり、具体的にはＰチャンネルの電界効果型ＣＭＯＳトランジスタで構成される。開閉素子１３１ａのソース端子Ｓには、駆動電源電圧Ｖｂが印加され、そのドレーン端子Ｄは、電流検出抵抗１４１ａを介して負荷出力端子ＬＤ１に接続されている。開閉素子１３１ａのソース端子Ｓとドレーン端子Ｄとの間には、電圧制限ダイオード１３１１が接続される。この電圧制限ダイオード１３１１は、定電圧ダイオードであり、そのアノード端子Ａは開閉素子１３１ａのドレーン端子Ｄに、またそのカソード端子Ｋは開閉素子１３１ａのソース端子Ｓに接続され、開閉素子１３１ａのオフ時の電圧を抑制する。開閉素子１３１ａのソース端子Ｓと、ドレーン端子Ｄとの間には、さらに高抵抗の漏洩抵抗１４９ａが接続される。この漏洩抵抗１４９ａは、開閉素子１３１ａのオフ状態において、電気負荷１０３ａが活性化されない微小な負荷電流を電気負荷１０３ａに供給する。

ＰＮＰトランジスタ１３２ａのエミッタ端子Ｅは、駆動電源電圧Ｖｂの供給を受けるチャージポンプ回路等から構成される昇圧回路１１３ａの出力端子に接続され、そのコレクタ端子Ｃはコレクタ抵抗１３３ａを介して開閉素子１３１ａのゲート端子Ｇに接続される。開閉素子１３１ａのゲート端子Ｇとドレーン端子Ｄとの間には、ゲート抵抗１３４ａが接続されている。ＰＮＰトランジスタ１３２ａのエミッタ端子Ｅとベース端子Ｂとの間には、そのオフ用安定抵抗１３５ａが接続され、そのベース端子Ｂはベース抵抗１３６ａを介してＮＰＮトランジスタ１３７ａのコレクタ端子Ｃに接続される。

ＮＰＮトランジスタ１３７ａのエミッタ端子Ｅはブロックダイオード１３８ａを介して、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２に接続されている。ＮＰＮトランジスタ１３７ａのベース端子Ｂには、駆動抵抗１３９ａを介してマイクロプロセッサ１２０Ａから通電指令出力ＤＲ１が供給される。この通電指令出力ＤＲ１が論理レベル「Ｈ」になると、ＮＰＮトランジスタ１３７ａとＰＮＰトランジスタ１３２ａと開閉素子１３１ａがオンとなり、通電指令出力ＤＲ１が論理レベル「Ｌ」になると、それらがオフとなる。開閉素子１３１ａのソース端子Ｓとドレーン端子Ｄの間には、高抵抗の漏洩抵抗１４９ａが並列接続され、開閉素子１３１ａがオフしている状態であっても、電気負荷１０３ａに対して微小な負荷電流を供給する。

転流回路１４００ａの転流ダイオード１４６ａには、バイパス抵抗１４７ａが並列に接続される。このバイパス抵抗１４７ａは、開閉素子１３１ａのソース端子Ｓとドレーン端子Ｄとの間に接続された漏洩抵抗１４９ａとともに、負荷分圧回路１４１０ａを構成する。

電流検出回路１４０ａは電流検出抵抗１４１ａを主体として構成される。電流検出回路１４０ａは、電流検出抵抗１４１ａとともに、第一の直列抵抗１４２ａ、第三の直列抵抗１４３ａ、および第一、第二の負電圧抑制ダイオード１４４ａ、１４５ａを含む。電流検出抵抗１４１ａの正電位側は、第一の直列抵抗１４２ａと第一の負電圧抑制ダイオード１４４ａとの直列回路を介して内部グランド回路ＧＮＤ２に接続され、電流検出抵抗１４１ａの負電位側は、第三の直列抵抗１４３ａと第二の負電圧抑制ダイオード１４５ａとの直列回路を介して内部グランド回路ＧＮＤ２に接続されている。なお、第一、第二の負電圧抑制ダイオード１４４ａ、１４５ａは、それぞれのアノード端子Ａが内部グランド回路ＧＮＤ２に接続され、それぞれのカソード端子Ｋが第一の直列抵抗１４２ａと第三の直列抵抗１４３ａに接続されている。電流検出抵抗１４１ａの正電位側には、転流ダイオード１４６ａのカソード端子Ｋが接続され、転流ダイオード１４６ａのアノード端子Ａは共通端子ＣＯＭに接続されている。

電流検出用差動増幅回路１５０ａは、制御電源回路１１０から出力される制御電源電圧Ｖｃｃを電源電圧として動作する差動増幅器１５１ａを主体として構成される。電流検出用差動増幅回路１５０ａは、差動増幅器１５１ａととともに、各種抵抗１５２ａ、１５３ａ、１５４ａ、１５５ａ、１５６ａ、１５７ａ、１５８ａと、平滑コンデンサ１５９ａを含む。差動増幅器１５１ａの非反転入力は、第二の直列抵抗１５２ａと、電流検出回路１４０ａの第一の直列抵抗１４２ａとを介して電流検出抵抗１４１ａの正電位側に接続される。差動増幅器１５１ａの反転入力は、第四の直列抵抗１５３ａと、電流検出回路１４０ａの第三の直列抵抗１４３ａとを介して電流検出抵抗１４１ａの負電位側に接続されている。

互いに直列接続された第一の直列抵抗１４２ａと第二の直列抵抗１５２ａとによる合成入力抵抗Ｒ２の値と、互いに直列接続された第三の直列抵抗１４３ａと第四の直列抵抗１５３ａとによる合成入力抵抗Ｒ３の値は、設計理論値として、Ｒ２＝Ｒ３となるように設計されている。差動増幅器１５１ａの非反転入力は、抵抗値がＲ４である分圧抵抗１５４ａを介して内部グランド回路ＧＮＤ２に接続され、差動増幅器１５１ａの反転入力は、抵抗値がＲ５である負帰還抵抗１５５ａを介して差動増幅器１５１ａの出力端子に接続される。抵抗値Ｒ４、Ｒ５は、設計理論値として、Ｒ４＝Ｒ５となっている。

差動増幅器１５１ａの非反転入力には、抵抗値がＲ６であるバイアス抵抗１５６ａを介してバイアス電圧Ｖ０が印加され、差動増幅器１５１ａの反転入力には、抵抗値がＲ７であるバイアス抵抗１５７ａを介してバイアス電圧Ｖ０が印加される。抵抗値Ｒ６、Ｒ７は、設計理論値として、Ｒ６＝Ｒ７となっている。なお、バイアス電圧Ｖ０は、差動増幅器１５１ａの各入力端子に所定の正電圧を印加し、転流ダイオード１４６ａによって差動増幅器１５１ａの各入力端子に印加される約１Ｖの負電圧を相殺する。差動増幅器１５１ａの出力端子は、出力抵抗１５８ａを介してマイクロプロセッサ１２０Ａのアナログ入力ポートに接続される。平滑コンデンサ１５９ａは、出力抵抗１５８ａから充電され、平滑回路を構成する。

このように構成された電流検出用差動増幅回路１５０ａの出力電圧である監視電圧Ｅｆ1の値と、負荷電流Ｉｆ１との値には、次の（１）式の関係が成立する。電流検出用差動増幅回路１５０ｂ、１５０ｃも、それぞれ図２に示す電流検出用差動増幅回路１５０ａと同様に、次の（２）（３）式に示す監視電圧Ｅｆ２、Ｅｆ３を発生して、マイクロプロセッサ１２０Ａに入力する。
Ｅｆ１＝Ｒ１×（Ｒ５／Ｒ３）×Ｉｆ１ ・・・・・・・（１）
Ｅｆ２＝Ｒ１×（Ｒ５／Ｒ３）×Ｉｆ２ ・・・・・・・（２）
Ｅｆ３＝Ｒ１×（Ｒ５／Ｒ３）×Ｉｆ３ ・・・・・・・（３）
但し、Ｒ１は、電流検出抵抗１４１ａ、１４１ｂ、１４１ｃの抵抗値である。Ｒ５は、負帰還抵抗１５５ａの抵抗値である。Ｒ３は、第三、第四の直列抵抗１４３ａ、１５３ａの直列合成抵抗値である。

負荷電圧監視回路１７０ａは、第一、第二の比較判定回路１７１ａ、２７１ａを主体として構成される。この負荷電圧監視回路１７０ａは、第一、第二の比較判定回路１７１ａ、２７１ａとともに、各種抵抗１７２ａ、１７３ａ、１７４ａ、１７６ａ、１７７ａ、１７８ａ、２７２ａ、２７６ａ、２７７ａ、２７８ａ、反転論理素子１７９ａ、２７９ａ、クリップダイオード２７４ａ、および平滑コンデンサ１７５ａ、２７５ａを含む。第一の比較判定回路１７１ａの非反転入力は、入力抵抗１７２ａを介して分圧抵抗１７３ａ、１７４ａの接続点に接続され、互いに直列接続された分圧抵抗１７３ａ、１７４ａの１つの抵抗１７４ａには、クリップダイオード２７４ａが並列接続される。クリップダイオード２７４ａのアノード端子Ａは、内部グランド回路ＧＮＤ２に接続され、そのカソード端子Ｋは、分圧抵抗１７３ａ、１７４ａの接続点に接続されている。分圧抵抗１７３ａ、１７４ａの他の抵抗１７３ａは、負荷出力端子ＬＤ１に接続され、分圧抵抗１７４ａには、電気負荷１０３ａに印加される負荷電圧Ｖｆ１に比例した電圧が印加される。なお、第一の比較判定回路１７１ａの非反転入力には、平滑コンデンサ１７５ａが接続されている。第一の比較判定回路１７１ａの反転入力は、駆動電源電圧Ｖｂに比例した第一の閾値電圧を設定する分圧抵抗１７６ａ、１７７ａの接続点に接続されている。

分圧抵抗１７３ａ、１７４ａの抵抗値をＲ１７３、Ｒ１７４とし、分圧抵抗１７６ａ、１７７ａの抵抗値をＲ１７６、Ｒ１７７とし、漏洩抵抗１４９ａの抵抗値をＲ１４９とし、バイパス抵抗１４７ａの抵抗値をＲ１４７としたときに、次の（４）式の関係が成立するように設計されている。
［Ｒ１４７／（Ｒ１４７＋Ｒ１４９）］×［Ｒ１７４／（Ｒ１７４＋Ｒ１７３）］
＞Ｒ１７７／（Ｒ１７７＋Ｒ１７６） ・・・・・・・・・（４）

従って、電気負荷１０３ａが断線し、開閉素子１３１ａがオフしているときには、第一の比較判定回路１７１ａの出力論理レベルは「Ｈ」となって、断線異常の警報信号ＯＶ１を発生することになる。第一の比較判定回路１７１ａの出力端子は、出力抵抗１７８ａを介してマイクロプロセッサ１２０Ａの警報入力端子ＯＶ１に接続されている。また、反転論理素子１７９ａは、マイクロプロセッサ１２０Ａの通電指令出力ＤＲ１によって駆動され、その論理反転出力が警報入力端子ＯＶ１に接続されている。

負荷出力端子ＬＤ１に接続された電気負荷１０３ａが断線していなければ、開閉素子１３１ａがオフしているときの負荷電圧は微小であり、第一の比較判定回路１７１ａの出力は論理レベル「Ｌ」となっているが、万一、電気負荷１０３ａが断線している場合、または電気負荷１０３ａの正極側配線１０３Ｐまたはその負極側配線１０３Ｎが断線している場合には、負荷出力端子ＬＤ１には駆動電源電圧Ｖｂを負荷分圧回路１４１０ａ、すなわち漏洩抵抗１４９ａとバイパス抵抗１４７ａによって分圧した電圧が印加され、その結果として、第一の比較判定回路１７１ａの出力論理レベルが「Ｈ」となって、警報信号ＯＶ１は、断線異常の発生をマイクロプロセッサ１２０Ａに入力することになる。但し、通電指令出力ＤＲ１の論理レベルが「Ｈ」となって、開閉素子１３１ａがオンしているときには、反転論理素子１７９ａによって、警報信号ＯＶ１の論理レベルが「Ｈ」にならないようになっている。

第二の比較判定回路２７１ａの非反転入力は、入力抵抗２７２ａを介して分圧抵抗１７３ａ、１７４ａの接続点に接続されるとともに、この第二の比較判定回路２７１ａの非反転入力には、平滑コンデンサ２７５ａが接続されている。第二の比較判定回路２７１ａの反転入力は、駆動電源電圧Ｖｂに比例した第二の閾値電圧を設定する分圧抵抗２７６ａ、２７７ａの接続点に接続されている。

分圧抵抗２７６ａ、２７７ａの抵抗値をＲ２７６、Ｒ２７７としたときに、次の（５）式の関係が成立するように設計されている。
［Ｒ１７４／（Ｒ１７４＋Ｒ１７３）］
＞Ｒ２７７／（Ｒ２７７＋Ｒ２７６） ・・・・・・・・・（５）
従って、開閉素子１３１ａの短絡異常が発生したとき、または正極側配線１０３Ｐが直流駆動電源１０１の正極端子に接続された電源線に対して接触しているときには、第二の比較判定回路２７１ａの出力論理レベルは「Ｈ」となって、短絡異常の警報信号ＳＶ１を発生することになる。

第二の比較判定回路２７１ａの出力端子は、出力抵抗２７８ａを介してマイクロプロセッサ１２０Ａの警報入力端子ＳＶ１に接続されている。また、反転論理素子２７９ａは、マイクロプロセッサ１２０Ａの通電指令出力ＤＲ１によって駆動され、その論理反転出力が警報入力端子ＳＶ１に接続されている。

負荷出力端子ＬＤ１に接続された電気負荷１０３ａが断線していなければ、開閉素子１３１ａがオフしているときの負荷電圧は微小であり、第二の比較判定回路２７１ａの出力は論理レベル「Ｌ」となっているが、万一、電気負荷１０３ａの正極側配線１０３Ｐが、駆動電源１０１の正極端子に接続された電源線に接触する天絡異常が発生した場合、および開閉素子１３１ａが短絡異常状態になった場合には、負荷出力端子ＬＤ１には駆動電源電圧Ｖｂにほぼ等しい電圧が印加され、その結果として、第二の比較判定回路２７１ａの出力論理レベルが「Ｈ」となって、警報信号ＳＶ１は、天絡異常または開閉素子１３１ａの短絡異常の発生をマイクロプロセッサ１２０Ａに入力することになる。但し、通電指令出力ＤＲ１の論理レベルが「Ｈ」となって、開閉素子１３１ａがオンしているときには、反転論理素子２７９ａによって警報信号ＳＶ１の論理レベルが「Ｈ」にならないようになっている。

次に、図１の負線断線異常検出回路１６０Ａについて、図３を参照して説明する。図３において、負線断線異常検出回路１６０Ａは、制御電源電圧Ｖｃｃから給電されるＰＮＰトランジスタによって構成された判定素子１６１を有する。この判定素子１６１のコレクタ端子Ｃは、コレクタ抵抗１６２を介して内部グランド回路ＧＮＤ２に接続されるとともに、出力抵抗１６３ａを介してマイクロプロセッサ１２０Ａの警報信号端子ＭＮＴに接続される。積分コンデンサ１６３ｂは、出力抵抗１６３ａから充電されて平滑回路を構成する。判定素子１６１のエミッタ端子Ｅとベース端子Ｂとの間には、そのオフ用安定抵抗１６４が接続され、判定素子１６１のベース端子Ｂは、ベース抵抗１６５と限流抵抗１６６と定電圧ダイオード１６７とを介して共通端子ＣＯＭに接続され、共通端子ＣＯＭには、転流ダイオード１４６ａ、１４６ｂ、１４６ｃのアノード端子Ａが接続されている。

定電圧ダイオード１６７の通電動作電圧は、電圧制限ダイオード１３１１による開閉素子１３１ａ、１３１ｂ、１３１ｃのオフ時の抑制電圧よりも低い値であって、しかも制御電源電圧Ｖｃｃよりも高い電圧となっている。クリップダイオード１６８のアノード端子Ａは、内部グランド回路ＧＮＤ２に接続され、そのカソード端子Ｋは、ベース抵抗１６５と限流抵抗１６６との接続点に接続されている。

判定素子１６１は、共通端子ＣＯＭに接続された外部共通負線１０４が断線している場合に、例えば開閉素子１３１ａがオンからオフに変化したときに、制御電源電圧Ｖｃｃの電源ラインから、判定素子１６１のエミッタ／ベース回路と、ベース抵抗１６５と、限流抵抗１６６と、定電圧ダイオード１６７と、転流ダイオード１４６ａと、電流検出抵抗１４１ａとを経由して、負荷出力端子ＬＤ１に至るサージ電流によって導通し、警報信号ＭＮＴの論理レベルを「Ｈ」にして、負線断線異常の発生を入力するようになっている。

一方、判定素子１６１のベース回路には、駆動抵抗２６１と駆動トランジスタ２６２の直列回路が接続される。駆動トランジスタ２６２は、ＮＰＮトランジスタである。駆動トランジスタ２６２のベース回路には、ブロックダイオード２６３と検出抵抗２６４の直列回路が接続され、駆動トランジスタ２６２のベース端子Ｂとエミッタ端子Ｅとの間には、オフ用安定抵抗２６５とクリップダイオード２６６が接続されている。ブロックダイオード２６３のアノード端子Ａは、共通端子ＣＯＭに接続され、そのカソード端子Ｋは検出抵抗２６４に接続される。また、クリップダイオード２６６のアノード端子Ａは、内部グランド回路ＧＮＤ２に接続され、そのカソード端子Ｋは、駆動トランジスタ２６２のベース端子Ｂに接続される。

開閉素子１３１ａ、１３１ｂ、１３１ｃのどれかがオンしている状態で、共通端子ＣＯＭに接続された外部共通負線１０４が断線すると、バイパス抵抗１４７ａ、１４７ｂ、１４７ｃのどれかと検出抵抗２６４を通じてトランジスタ２６２がオンとされ、これに伴なって、判定素子１６１がオンし、警報信号ＭＮＴの論理レベルが「Ｈ」になる。従って、判定素子１６１は、電気負荷１０３ａ、１０３ｂ、１０３ｃの負荷電流が遮断されたときに、転流ダイオード１４６ａ、１４６ｂ、１４６ｃのアノード端子Ａに発生する負電位か、または開閉素子１３１ａ、１３１ｂ、１３１ｃがオンしている期間中に、バイパス抵抗１４７ａ、１４７ｂ、１４７ｃによって転流ダイオード１４６ａ、１４６ｂ、１４６ｃのアノード端子Ａに発生する正電位を検出し、警報信号ＭＮＴを発生する。共通端子ＣＯＭが外部共通負線１０４によって正常に車体接続されていると、転流ダイオード１４６ａ、１４６ｂ、１４６ｃのアノード端子Ａには電位が発生せず、判定素子１６１が発生する警報信号ＭＮＴの論理レベルは「Ｌ」となって、正常状態を示す。

（２）実施の形態１の作用、動作の詳細な説明
次に、図１〜図３に示したこの発明の実施の形態１の作用、動作について説明する。
図１において、図示しない電源スイッチが閉路されると、電源開閉リレー接点１０２ａがオンとなり、制御電源回路１１０に駆動電源電圧Ｖｂが印加され、制御電源回路１１０は、制御電源電圧Ｖｃｃを発生してマイクロプロセッサ１２０Ａに給電する。マイクロプロセッサ１２０Ａが動作を開始すると、図示しない付勢回路によって負荷給電リレー接点１０２ｂがオンとなる。

マイクロプロセッサ１２０Ａは、不揮発プログラムメモリ１２１Ａに格納された運転制御プログラムに基づいて、電気負荷回路１０３の中のどの電気負荷に対して、いくらの負荷電流を供給するかを決定し、その後、不揮発プログラムメモリ１２１Ａに格納された負帰還制御手段となる制御プログラムに基づいて、負荷電流の制御を行なう。

負帰還制御手段が、例えば電気負荷１０３ａの負荷電流Ｉｆ１を制御する動作を説明する。電気負荷１０３ｂ、１０３ｃの負荷電流Ｉｆ２、Ｉｆ３を制御する動作も、この電気負荷１０３ａの負荷電流を制御する動作と同様である。負荷帰還制御手段は、電気負荷１０３ａに対する通電目標電流Ｉｓ１と、電流検出用差動増幅回路１５０ａによって検出された負荷電流Ｉｆ１との偏差積分値に応動した可変デューティγ１の通電指令出力ＤＲ１を発生し、開閉素子１３１ａをオン、オフ制御する。

開閉素子１３１ａがオンしたときの負荷電流Ｉｆ１は、負荷給電回路ＳＰＬａを通じて流れる。具体的には、直流駆動電源１０１の正極端子から、負荷電源リレー接点１０２ｂ、電源入力端子ＥＳ１、開閉素子１３１ａ、電流検出抵抗１４１ａ、負荷出力端子ＬＤ１、正極側配線１０３Ｐ、電気負荷１０３ａ、負極側配線１０３Ｎ、負荷グランドＧＮＤ３を通じて車体に至り、車体から、電源グランドＧＮＤ０を通り、直流駆動電源１０１の負極端子に至る経路に流れる。この場合、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２には、一切負荷電流Ｉｆ１は流れない。

開閉素子１３１ａがオフしたときの負荷電流Ｉｆ１は、負荷転流回路ＳＷＬａを通じて流れる。具体的には、電気負荷１０３ａの負極端子から、負極側配線１０３Ｎ、外部共通負線１０４、共通端子ＣＯＭ、転流ダイオード１４６ａ、電流検出抵抗１４１ａ、負荷出力端子ＬＤ１、正極側配線１０３Ｐを通じて電気負荷１０３ａの正極端子に至る経路で還流しており、この場合も、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２には、一切負荷電流Ｉｆ１は流れない。なお、外部共通負線１０４を負荷グランドＧＮＤ３の位置まで延長しないで、給電制御ユニット１００Ａの共通端子ＣＯＭの近傍に設けられた分割グランドＧＮＤ４の位置で車体接続した場合には、外部共通負線１０４に代わって負荷グランドＧＮＤ３から分割グランドＧＮＤ４に至る通電経路として車体が利用されることになるが、この場合にも、給電制御ユニット１００Ａの内部の内部グランド回路ＧＮＤ２には、一切負荷電流Ｉｆ１は流れない。

共通端子ＣＯＭおよび外部共通負線１０４が設けられず、転流ダイオード１４６ａのアノード端子Ａが給電制御ユニット１００Ａの内部グランドＧＮＤ２に接続されている場合を想定する。この場合には、開閉素子１３１ａがオフしたときの負荷電流Ｉｆ１の転流電流の還流経路は、電気負荷１０３ａの負極端子から、負極側配線１０３Ｎ、負荷グランドＧＮＤ３、ユニットグランド端子ＧＮＤ１、内部グランド回路ＧＮＤ２、転流ダイオード１４６ａ、電流検出抵抗１４１ａ、負荷出力端子ＬＤ１、正極側配線１０３Ｐを通り、電気負荷１０３ａの正極端子に至る経路で還流することになる。この場合には、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２に転流サージ電流が流入し、その内部グランド回路ＧＮＤ２に電位変動を与える問題が発生する。

実施の形態１では、転流回路１４００ａ〜１４００ｃの各転流ダイオード１４６ａ〜１４６ｃのアノード端子Ａを共通端子ＣＯＭに接続し、この共通端子ＣＯＭを給電制御ユニット１００Ａの外部で車体接続することにより、負荷電流Ｉｆ１、Ｉｆ２、Ｉｆ３が、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２に流入するのを防止することができるが、反面で、共通端子ＣＯＭの接触不良または外部共通負線１０４の断線異常が発生すると、転流ダイオード１４６ａ、１４６ｂ、１４６ｃによる転流機能が損なわれ、開閉素子１３１ａ、１３１ｂ、１３１ｃがオフしたときに、電気負荷１０３ａ、１０３ｂ、１０３ｃのインダクタンス成分によって誘導サージ電圧が発生すると言う新たな問題が生じることになる。

この誘導サージ電圧は、開閉素子１３１ａ、１３１ｂ、１３１ｃに設けられたオフ電圧抑制用の電圧制限ダイオード１３１１により、例えば５０Ｖ程度に抑制されるが、この抑制サージ電圧は、給電制御ユニット１００Ａの内部回路の中で、内部グランド回路ＧＮＤ２と、負荷出力端子ＬＤ１、ＬＤ２、ＬＤ３との間に接続されている全ての回路に印加されることになる。

図２に示す開閉回路１３０ａにおいて、開閉素子１３１ａに関連するブロックダイオード１３８ａは、前記抑制サージ電圧による逆流電流を阻止する。また、電流検出回路１４０ａにおいて、第一、第二の負電圧抑制ダイオード１４４ａ、１４５ａは、差動増幅器１５１ａの入力電位を、第一、第二の負電圧抑制ダイオード１４４ａ、１４５ａの順方向電圧である例えば１Ｖ程度の負電位に抑制する。第一、第三の直列抵抗１４２ａ、１４３ａは、ユニットグランドＧＮＤ１から、内部グランド回路ＧＮＤ２、第一または第二の負電圧抑制ダイオード１４４ａまたは１４５ａを経由して、負荷出力端子ＬＤ１に還流するサージ電流を抑制し、内部グランド回路ＧＮＤ２の電位変動を抑制する。

同様に、図２に示す負荷電圧監視回路１７０ａにおいて、クリップダイオード２７４ａは、第一、第二の比較判定回路１７１ａ、２７１ａの入力電位を、クリップダイオード２７４ａの順方向電圧である例えば１Ｖ程度の負電位に抑制する。分圧抵抗１７３ａは、ユニットグランドＧＤＮ１から、内部グランド回路ＧＮＤ２、クリップダイオード２７４ａを経由して負荷出力端子ＬＤ１に還流するサージ電流を抑制し、内部グランド回路ＧＮＤ２の電位変動を抑制する。なお、電気負荷１０３ｂ、１０３ｃに関する各部の作用動作も、電気負荷１０３ａの場合と同様である。

図３の負線断線異常検出回路１６０Ａにおいて、クリップダイオード１６８は、ベース抵抗１６５の負側電位を、クリップダイオード１６８の順方向電圧である例えば１Ｖ程度の負電位に抑制する。限流抵抗１６６と定電圧ダイオード１６７は、ユニットグランドＧＮＤ１から、内部グランド回路ＧＤＮ２、クリップダイオード１６８を経由して、負荷出力端子ＬＤ１に還流するサージ電流を抑制し、内部グランド回路ＧＮＤ２の電位変動を抑制する。また、ブロックダイオード２６３は、検出抵抗２６４を経由するサージ電流の還流を阻止するが、クリップダイオード２６６は、駆動トランジスタ２６２を保護する。

定電圧ダイオード１６７の動作電圧は、開閉素子１３１ａ、１３１ｂ、１３１ｃに設けられたオフ電圧抑制用の電圧制限ダイオード１３１１によるサージ抑制電圧よりも低く、制御電源電圧Ｖｃｃよりも大きな値となっている。従って、正常状態において、判定素子１６１には、クリップダイオード１６８、または定電圧ダイオード１６７によってベース電流が流れないようになっており、警報信号ＭＮＴの論理レベルは「Ｌ」となる。しかし、共通端子ＣＯＭに接続された外部共通負線１０４が断線したときに、ベース抵抗１６５から、限流抵抗１６６、定電圧ダイオード１６７、転流ダイオード１４６ａ、電流検出抵抗１４１ａを通じて負荷出力端子ＬＤ１に至るサージ電流によって判定素子１６１が導通し、警報信号ＭＮＴの論理レベルを「Ｈ」にして負線断線異常の発生を入力するようになっている。また、開閉素子１３１ａ、１３１ｂ、１３１ｃがオンしている状態においては、バイパス抵抗１４７ａ、１４７ｂ、１４７ｃから、ブロックダイオード２６３と検出抵抗２６４を介して通電駆動されるトランジスタ２６２によって、判定素子１６１が導通するようになっている。

図４は、実施の形態１の動作説明用フローチャートである。この図４について動作を説明する。図４において、工程４００は、マイクロプロセッサ１２０Ａの各種の制御フローの一部である負荷電流制御の動作開始工程である。続く工程４０１は、負線断線異常を判定する負線断線異常判定手段を構成する工程であり、この工程４０１は、警報信号ＭＮＴの入力状態を監視して負線断線異常検出回路１６０Ａによる負線断線異常が検出されているかどうかを判定する。負線断線異常が発生していて、工程４０１の判定結果がＹＥＳになれば、工程４１１へ移行し、工程４０１の判定結果がＮＯになれば、工程４０２へ移行する。

工程４１１は、異常処理手段、具体的には全出力停止手段と異常報知指令手段とを構成する工程であり、この工程４１１では、全ての通電指令出力ＤＲ１、ＤＲ２、ＤＲ３を停止し、また警報出力ＥＲを発生して警報表示器１０５を作動させる。続く工程４１３は、異常履歴記憶手段を構成する工程であり、この工程４１３では、負線断線異常が発生したことをデータメモリ１２３に書込み保存する。続く工程４６０は、電流制御動作終了工程であり、この工程４６０では、マイクロプロセッサ１２０Ａは、電流制御以外の他の制御動作を実行し、所定時間後には再度動作開始工程４００が活性化され、一巡の制御動作を繰返して実行するようになっている。

工程４０２は、負荷番号設定更新手段を構成する工程であり、この工程４０２では、複数の電気負荷１０３ａ、１０３ｂ、１０３ｃ、・・・の負荷番号ｎ（ｎ＝ａ、ｂ、ｃ、・・・）を指定し、順次更新指定する。続く工程４０３は、目標電流読出手段を構成する工程であり、この工程４０３では、工程４０２で指定された負荷番号ｎの電気負荷１０３ｎに関する目標電流値Ｉｓｎを読み出す。この目標電流値Ｉｓｎは、図示しない他の制御プログラムに基づいて決定される。続く工程４０４は、負荷電流読取手段を構成する工程であり、この工程４０４では、工程４０２で指定された負荷番号ｎに対応する電流検出用差動増幅回路１５０ｎによって検出された電気負荷１０３ｎの負荷電流値Ｉｆｎを読み込む。続く工程４０５は、初回動作判定手段を構成する工程であり、この工程４０５では、後の工程４０７によって初期化完了フラグがセットされたかどうかを判定することによって初回動作であるかどうかを判定する。初回動作であって工程４０５の判定結果がＹＥＳになれば、工程４０６へ移行し、工程４０５の判定結果がＮＯになれば、工程４０８へ移行する。

工程４０６は、点検開始手段を構成する工程であり、この工程４０６では、初期点検のために電気負荷１０３ｎに対する通電指令出力ＤＲｎの通電デューティγnをゼロにする。続く工程４２０ａは、天絡警報判定手段を構成する工程であり、この工程４２０ａでは、工程４０２で指定された電気負荷１０３ｎに対応する負荷電圧監視回路１７０ｎによって、警報信号ＳＶｎが発生しているかどうかを判定する。警報信号ＳＶｎが発生していて工程４２０ａの判定結果がＹＥＳになれば、工程４２１へ移行し、工程４２０ａの判定結果がＮＯになれば、工程４２０ｂへ移行する。工程４２０ｂは、断線警報判定手段を構成する工程であり、この工程４２０ｂでは、負荷電圧監視回路１７０ｎによって警報信号ＯＶｎが発生しているかどうかを判定する。警報信号ＯＶｎが発生していて工程４２０ｂの判定結果がＹＥＳになれば、工程４２１へ移行し、工程４２０ｂの判定結果がＮＯになれば、工程４０７へ移行する。工程４２１は、異常処理手段、具体的には該当出力停止手段と異常報知指令手段とを構成する工程であり、この工程４２１では、電気負荷１０３ｎに対応する該当通電指令出力ＤＲｎを停止し、また警報出力ＥＲを発生して警報表示器１０５を作動させる。続く工程４２３は、異常履歴記憶手段、具体的には異常形態別履歴記憶手段を構成する工程であり、この工程４２３では、警報信号ＳＶｎまたは警報信号ＯＶｎが発生したことをデータメモリ１２３に書込み保存する。この工程４２３では、とくに、通電指令出力ＤＲｎが停止している状態で、警報信号ＳＶｎの論理レベルが「Ｈ」であれば、開閉素子１３１ｎの短絡異常と、電気負荷１０３ｎの正極側配線１０３Ｐが、直流駆動電源１０１の正極端子に接続された電源線の接触する天絡異常が記憶され、また警報信号ＯＶｎが発生していれば、電気負荷１０３ｎ、正極側配線１０３Ｐ、負極側配線１０３Ｎの何れかの断線異常が記憶される。工程４２３に続いて、電流制御動作終了工程４６０へ移行するようになっている。

工程４０７は、初期設定手段を構成する工程であり、この工程では、通電デューティγnを初期値γｎ０に設定するとともに、初期化完了フラグをセットしてから工程４０８へ移行する。工程４０７で設定される通電デューティγｎ０は、電気負荷１０３ｎの平均的な温度における抵抗値をＲｃとし、電源電圧測定入力Ｖdから算出された駆動電源電圧の値をＶｂとしたときに、次の（６）式で示される値となっている。
γｎ０＝Ｒｃ×Ｉｓｎ／Ｖｂ ・・・・・・（６）
また工程４０７でセットされた初期化完了フラグは、工程４０３で読み出された目標電流値Ｉｓｎがゼロであるときに再びリセットされ、初期化完了フラグがリセットされておれば、工程４０５による判定結果がＹＥＳとなるようになっている。

工程４０８は、負荷抵抗推定手段を構成する工程であり、この工程４０８では、指定された電気負荷１０３ｎにおける現在の通電デューティγｎと、駆動電源電圧Ｖｂと、負荷電流値Ｉｆｎに基づいて、次の（７）式により、電気負荷１０３ｎの負荷抵抗Ｒｎを算出してから、次の工程４３０へ移行する。
Ｒn＝γn×Ｖｂ／Ｉｆｎ ・・・・・・・（７）

工程４３０は、過小抵抗判定手段を構成する工程であり、この工程４３０では、工程４０８で算出された負荷抵抗Ｒｎが、電気負荷１０３ｎの低温状態における最小抵抗値Ｒｍｉｎよりも更に小さな異常値となっているかどうかを判定する。ＲｎがＲｍｉｎよりも小さくて、工程４３０の判定結果がＹＥＳであれば、工程４３１へ移行し、工程４３０の判定結果がＮＯであれば、工程４４０へ移行する。工程４３１は、異常処理手段、具体的には該当出力停止手段と異常報知指令手段とを構成する工程であり、この工程４３１では、該当通電指令出力ＤＲｎを停止し、また警報出力ＥＲを発生して警報表示器１０５を作動させる。続く工程４３２は、確認判定手段を構成する工程であり、この工程４３２では、工程４３１により通電指令出力ＤＲｎが停止されたことに伴って、負荷電流Ｉｆｎがゼロになったかどうかを判定する。負荷電流Ｉｆｎがゼロに正常回復していて工程４３２の判定結果がＹＥＳになれば、工程４３３ｂへ移行し、また工程４３２の判定結果がＮＯになれば、工程４３３ａへ移行する。

工程４３３ａ、４３３ｂは、異常履歴記憶手段、具体的には異常形態別履歴記憶手段を構成する工程であり、これらの工程４３３ａ、４３３ｂは、工程４３０が過小抵抗判定を行ったときに、工程４３２による確認判定の結果に基づく異常情報を、データメモリ１２３に書込み保存する。工程４３３ａでは、開閉素子１３１ｎに対する通電指令中に、開閉素子１３１ｎの短絡異常が発生したことを異常履歴情報として記録し、また工程４３３ｂでは、開閉素子１３１ｎに対する通電指令中に、電気負荷１０３ｎの短絡異常、正極側配線１０３Ｐが車体と接触する地絡異常の何れかが発生したこと、および開閉素子１３１ｎの短絡異常が発生しなかったことを異常履歴情報として記録する。工程４３３ａ、４３３ｂに続いて、電流制御動作終了工程４６０へ移行するようになっている。

工程４４０は、過大抵抗判定手段を構成する工程であり、この工程４４０では、工程４０８で算出された負荷抵抗Ｒｎが、電気負荷１０３ｎの高温状態における最大抵抗値Ｒｍａｘよりも更に大きな異常値となっているかどうかを判定する。ＲｎがＲｍａｘよりも大きな異常値となっていて工程４４０の判定結果がＹＥＳであれば、工程４４１へ移行し、また工程４４０の判定結果がＮＯであれば、工程４５０ａへ移行する。工程４４１は、異常処理手段、具体的には該当出力停止手段と異常報知指令手段とを構成する工程であり、この工程４４１では、該当通電指令出力ＤＲｎを停止し、また警報出力ＥＲを発生して警報表示器１０５を作動させる。続く工程４４３は、異常記憶手段、具体的には異常形態別履歴記憶手段を構成する工程であり、この工程４４３では、工程４４０による判定で過大抵抗異常が発生したことを異常履歴情報としてデータメモリ１２３に書込み保存する。この過大抵抗異常の発生は、開閉素子１３１ｎに対する通電指令中に、電気負荷１０３ｎの断線異常、正極側配線１０３Ｐの断線異常、負極側配線１０３Ｎの断線異常、正極側配線１０３Ｐの天絡異常、開閉素子１３１ｎの断線異常が発生したことを意味し、これらの何れかが発生したことが異常履歴情報としてデータメモリ１２３に記憶される。工程４４３に続いて電流制御動作終了工程４６０へ移行するようになっている。

工程４５０ａは、現在の通電デューティγnに対して補正値Δγｎを算出する補正値算出手段を構成する工程であり、この工程４５０ａは、工程４３０、４４０による抵抗値の判定が正常であり、工程４３０、４４０の判定結果がともにＹＥＳとなったときに実行される。この工程４５０ａでは、工程４０３で読み出された目標電流値Ｉｓｎと、工程４０４で読み出された負荷電流値Ｉｆｎとの偏差値の正負、および大小に応じて、現在の通電デューティγnに対して増減補正する補正値Δγnを算出する。続く工程４５０ｂは、現在の通電デューティγnに対する補正設定手段を構成する工程であり、この工程４５０ｂでは、現在の通電デューティγnに対する補正値Δγｎを代数加算する。工程４５０ａ、４５０ｂによって構成された工程ブロック４５０は、負帰還制御手段を構成する。

工程４５０ｂに続いて電流制御動作終了工程４６０へ移行し、この電流制御動作終了工程４６０において、マイクロプロセッサ１２０Ａは、電流制御以外の他の制御動作を実行し、所定時間後には再度動作開始工程４００が活性化されて一巡の制御動作を繰返して実行するようになっている。

図４の制御動作フローチャートについて概括説明すると、工程４０１は、警報信号ＭＮＴの入力状態を監視して負線断線異常検出回路１６０Ａによる負線断線異常が検出されているかどうかを判定する工程であって、負線断線異常検出回路１６０Ａは、複数の電気負荷１０３ａ〜１０３ｃのいずれか一つ以上の電気負荷が通電状態であるときに異常判定が可能となり、工程４１３では負線断線異常のコード番号が記憶されるが、電気負荷の区分はなされない。

工程４２０ａ、４２０ｂは、警報信号ＳＶｎ、ＯＶｎの入力状態を監視して負荷電圧監視回路１７０ｎによる異常検出がなされているかどうかを判定するものであって、負荷電圧監視回路１７０ｎは、開閉素子１３１ｎに対する通電指令出力ＤＲｎが停止しているときに異常判定が可能となり、工程４２３では警報信号ＳＶｎが論理レベル「Ｈ」であれば開閉素子１３１ｎの短絡異常のコード番号と、電気負荷１０３ｎの正極側配線１０３Ｐの天絡異常のコード番号が記憶されるが、どちらの異常であったかは特定できないようになっている。また、工程４２３では、警報信号ＳＶｎが発生していないが、警報信号ＯＶｎが発生している状態において、電気負荷１０３ｎと、電気負荷１０３ｎの正極側配線１０３Ｐまたは負極側配線１０３Ｎのいずれかの断線異常のコード番号が記憶されるが、どの位置の断線であるかは特定できない。

工程４３０、４４０は、電気負荷１０３ｎの抵抗値Ｒｎを監視して、ソフトウエアによる異常判定を行なうものであって、この判定は通電指令出力ＤＲｎが発生しているときに、抵抗値Ｒｎを最小抵抗値Ｒｍｉｎまたは最大抵抗値Ｒｍａｘと比較し、過小抵抗または過大抵抗の判定を行なうものとなっている。工程４３３ａでは、開閉素子１３１ｎの短絡異常のコード番号が記憶され、工程４３３ｂでは、電気負荷１０３ｎの短絡異常のコード番号と、電気負荷１０３ｎの正極側配線１０３Ｐの地絡異常のコード番号とが記憶されるようになっており、電気負荷１０３ｎの短絡異常と正極側配線１０３Ｐの地絡異常との特定は行なえない。

なお、開閉素子１３１ｎをオフすることができない開閉素子１３１ｎの短絡異常が発生すると、電気負荷１０３ｎには目標電流値Ｉｓｎ以上の電流が流れるので、これを目標電流値Ｉｓｎに近づけるために、マイクロプロセッサ１２０Ａは通電デューティγnを低下させるが、いくら通電デューティγnを低下させても、開閉素子１３１ｎが短絡している結果として、負荷電流Ｉｆｎが減少せずに最大値状態となっているので、（７）式で算出される推定負荷抵抗Ｒnの値がゼロとなり、工程４３０によって過小抵抗の判定がなされる。また、電気負荷１０３ｎの短絡異常または正極側配線１０３Ｐが車体と接触する地絡異常が発生した場合には、目標電流値Ｉｓｎを得るための負荷電圧が急減するので、マイクロプロセッサ１２０Ａは、通電デューティγnを低下させ、その結果として、（７）式で算出される推定負荷抵抗Ｒｎの値が異常低下し、工程４３０によって過小抵抗の判定がなされる。

確認判定手段を構成する工程４３２では、開閉素子１３１ｎがオフ可能であるかどうかを判定して、開閉素子１３１ｎの短絡異常が発生したかどうかを特定する。工程４４３では、電気負荷１０３ｎまたは電気負荷１０３ｎの正極側配線１０３Ｐと負極側配線１０３Ｎのいずれかの断線異常のコード番号と、正極側配線１０３Ｐの天絡異常のコード番号と、開閉素子１３１ｎの断線異常のコード番号が記憶されるが、これらの異常のうちで、どの異常が発生したかを特定することはできない。

なお、前記のような断線異常が発生すると、マイクロプロセッサ１２０Ａは、所定の目標電流値Ｉｓｎを流すために通電デューティγnを増加させるが、いくら増加させても負荷電流Ｉｆｎは増加せず、ゼロ状態を維持しているので、（７）式による推定負荷抵抗Ｒnが過大となり、工程４４０によって過大抵抗判定がなされる。また、正極側配線１０３Ｐの天絡異常が発生すると、負荷電流Ｉｆｎが検出できなくなるので、マイクロプロセッサ１２０Ａは、所定の目標電流値Ｉｓｎを流すために通電デューティγnを増加させるが、いくら増加させても負荷電流Ｉｆｎは検出されず、ゼロ状態を維持しているので、（７）式による推定負荷抵抗Ｒnが過大となり、工程４４０によって過大抵抗判定がなされる。

工程４１３、４２３、４３３ａ、４３３ｂ、４４３による異常履歴の記憶は、給電制御ユニット１００Ａの運転中にはＲＡＭメモリ１２２に一時的に書き込まれていて、図示しない電源スイッチがオフされると、負荷給電リレー接点１０２ｂは直ちにオフするが、電源開閉リレー接点１０２ａは遅延遮断され、この遅延通電期間において不揮発性のデータメモリ１２３へ一括転送されるようになっている。

（３）実施の形態１の要点と特徴
以上の説明で明らかな通り、この発明の実施の形態１による車載電気負荷の給電制御装置は、直流駆動電源１０１から複数の電気負荷１０３ａ〜１０３ｃ（以下１０３ｎで代表する）のそれぞれに、開閉素子１３１ａ〜１３１ｃ（以下１３１ｎで代表する）を介して給電する複数の負荷給電回路ＳＰＬａ〜ＳＰＬｃ（以下ＳＰＬｎで代表する）と、各電気負荷１０３ｎの負荷電流を転流する複数の負荷転流回路ＳＷＬａ〜ＳＷＬｃ（以下ＳＷＬｎで代表する）と、各開閉素子（１３１ｎ）に対して通電指令出力ＤＲｎを供給する給電制御回路ＰＣＮＴＡを有する給電制御ユニット１００Ａを備え、各負荷給電回路ＳＰＬｎと、各負荷転流回路ＳＷＬｎと、給電制御回路ＰＣＮＴＡを給電制御ユニット１００Ａの筐体１００ａに収納した車載電気負荷の給電制御装置である。各負荷転流回路ＳＷＬｎには、それぞれ転流ダイオード１４６ａ〜１４６ｃ（以下１４６ｎで代表する）が接続され、これらの転流ダイオード１４６ｎは、各負荷給電回路ＳＰＬｎの開閉素子１３１ｎがオンからオフに変化したときに電気負荷１０３ｎに流れていた電流を還流するように、各電気負荷１０３ｎに対して並列接続され、各転流ダイオード１４６ｎは、外部負線を構成する外部共通負線１０４により給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２とは分離して筐体１００ａの外部で車体接続され、給電制御回路ＰＣＮＴＡは、個別異常検出回路ＩＡＤＥＴＡと、負線断線異常検出回路１６０Ａと、異常処理手段４１１、４２１、４３１、４４１と、異常履歴記憶手段４１３、４２３、４４３、４３３ａ、４３３ｂとを含み、給電制御回路ＰＣＮＴＡは、マイクロプロセッサ１２０Ａを用いて構成され、マイクロプロセッサ１２０Ａは、少なくとも各開閉素子１３１ｎに対する通電指令手段となる制御プログラムが格納された不揮発プログラムメモリ１２１Ａと、データメモリ１２３と、演算処理用ＲＡＭメモリ１２２と、多チャンネルＡＤ変換器１２４と協働して動作するように構成され、個別異常検出回路ＩＡＤＥＴＡは、各電気負荷１０３ｎに対する給電電気量、具体的には負荷電流Ｉｆｎを検出する複数の給電状態検出回路ＰＤＥＴＡａ〜ＰＤＥＴＡｃ（以下ＰＤＥＴＡｎで代表する）と、電気負荷１０３ｎの中のある電気負荷に対する給電電気量が目標給電電気量から乖離しているときに、その電気負荷と、その電気負荷の正極側配線１０３Ｐと、その電気負荷の負極側配線１０３Ｎと、その電気負荷に対応する開閉素子の中の少なくとも１つが、断線と短絡の何れかである個別異常状態を判定する手段とを有し、負線断線異常検出回路１６０Aは、各転流ダイオード１４６ｎのアノード側電位が、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２とは異なる電位となっていることを検出して、外部共通負線１０４の断線異常状態を判定する回路であり、異常処理手段４１１、４２１、４３１、４４１は、個別異常状態と外部共通負線１０４の断線異常状態の少なくとも一方が検出されたときに、開閉素子に対する通電指令出力を停止するとともに、その異常報知を行なう手段であり、異常履歴記憶手段４１３、４２３、４４３、４３３ａ、４３３ｂは、個別異常状態と、外部共通負線１０４の断線異常状態の発生履歴を識別してデータメモリ１２３に格納保存する手段であることを特徴とする。

この実施の形態１の車載電気負荷の給電制御装置では、直流駆動電源１０１からそれぞれ開閉素子１３１ｎを介して給電される複数の電気負荷１０３ｎにそれぞれ並列接続された転流ダイオード１４６ｎが、外部共通負線１０４により、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２とは分離して、給電制御ユニット１００Ａの筐体１００ａの外部で車体接続されているので、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２に負荷電流や転流電流が流れず、内部グランド回路ＧＮＤ２の電位を安定化させ、給電制御ユニット１００Ａの給電制御回路ＰＣＮＴＡを安定して動作させることができる効果がある。また、各電気負荷１０３ｎ、その正極側配線１０３Ｐ、その負極側配線１０３Ｎ、および各開閉素子１３１ｎの断線異常、短絡異常は、個別異常検出回路ＩＡＤＥＴＡによって検出され、各転流ダイオード１４６ｎに対する外部共通負線１０４の断線は負線断線異常検出回路１６０Ａによって検出され、それらの異常対策を行なうとともに、これらの異常は異常履歴記憶手段４１３、４２３、４４３、４３３ａ、４３３ｂによって識別記憶されているので、保守点検作業において履歴情報を読み出して、保守点検の能率を向上することができる効果がある。

また、実施の形態１では、開閉素子１３１ｎには、そのオフ電圧を抑制するための電圧制限ダイオード１３１１が接続され、負線断線異常検出回路１６０Ａは、電圧制限ダイオード１３１１の制限電圧よりも低い電圧で通電開始する定電圧ダイオード１６７と、この定電圧ダイオード１６７に直列接続された限流抵抗１６６と、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２にアノードが接続されたクリップダイオード１６８とによって構成された直列回路、およびこの直列回路に対する通電状態に応動する判定素子１６１を有し、前記直列回路は、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２と、各転流ダイオード１４６ｎのアノード端子Ａとの間に接続され、判定素子１６１はクリップダイオード１６８のカソード電位を検出することにより、外部共通負線１０４が断線した状態で発生する電気負荷の誘導サージ電圧に応動して、外部共通負線１０４の断線を検出し、マイクロプロセッサ１２０Ａに警報信号ＭＮＴを供給する。この構成により、外部共通負線１０４の断線時に、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２に重畳するサージ電流は、限流抵抗１６６によって微小な値に抑制され、負線断線異常検出回路１６０Ａには過大なサージ電圧が印加されない特徴がある。

また、実施の形態１では、各転流ダイオード１４６ｎには、バイパス抵抗１４７ａ〜１４７ｃ（以下１４７ｎで代表する）が並列接続され、負線断線異常検出回路１６０Ａは、開閉素子１３１ｎがオンされた状態で、外部共通負線１０４が断線しているときに、バイパス抵抗１４７ｎからブロックダイオード２６３を介して給電される検出抵抗２６４と判定素子１６１とを有し、判定素子１６１は、検出抵抗２６４に通電されたことに基づいて、外部共通負線１０４が断線したと判定し、マイクロプロセッサ１２０Ａに警報信号ＭＮＴを供給する。この構成により、外部共通負線１０４の断線時に、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２に重畳するサージ電流は、ブロックダイオード２６３によって阻止されるので、負線断線異常検出回路１６０Ａには、過大なサージ電圧が印加されない特徴がある。

また、実施の形態１では、転流ダイオード１４６ｎのアノード端子Ａが、外部共通負線１０４を介して筐体１００ａの外部で車体接続され、この外部共通負線１０４を車体接続する分割グランドＧＮＤ４は、少なくとも給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２を車体接続するユニットグランドＧＮＤ１とは分割されていて、電気負荷１０３ｎの負側端子を車体接続する負荷グランドＧＮＤ３と分割グランドＧＮＤ４との間の距離は、ユニットグランドＧＮＤ１と分割グランドＧＮＤ４との間の距離よりも短くなっている。この構成により、転流ダイオード１４６ｎによる転流サージ電流が車体に流れる区間が短縮され、車体の電位変動が抑制される特徴がある。

また、実施の形態１では、各給電状態検出回路ＰＤＥＴＡｎは、それぞれ電流検出用差動増幅回路１５０ａ〜１５０ｃ（以下１５０ｎで代表する）を有し、この電流検出差動増幅回路１５０ｎは、開閉素子１３１ｎと電気負荷１０３ｎとの間に接続された電流検出抵抗１４１ｎの両端電圧の差分電圧を差動増幅器１５１ｎによって増幅し、電気負荷１０３ｎに対する負荷電流Ｉｆｎに比例した監視電圧Ｅｆｎを発生する回路であり、差動増幅器１５１ｎの非反転入力端子は、第一、第二の直列抵抗１４２ｎ、１５２ｎを介して開閉素子１３１ｎと電流検出抵抗１４１ｎとの接続点に接続され、第一、第二の直列抵抗１４２ｎ、１５２ｎの接続点と給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２との間には、第一の負電圧抑制ダイオード１４４ｎが接続され、差動増幅器１５１ｎの反転入力端子は、第三、第四の直列抵抗１４３ｎ、１５３ｎを介して電流検出抵抗１４１ｎと電気負荷１０３ｎとの接続点に接続され、第三、第四の直列抵抗１４３ｎ、１５３ｎの接続点と給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２との間には、第二の負電圧抑制ダイオード１４５ｎが接続され、各転流ダイオード１４６ｎに対する外部共通負線１０４が断線した状態で、差動増幅器１５１ｎに印加される過大負電圧が、第一、第二の負電圧抑制ダイオード１４４ｎ、１４５ｎにより抑制される。この構成により、外部共通負線１０４が断線した状態で、電気負荷１０３ｎが発生するサージ電圧によって差動増幅器１５１ｎが損傷するのを防止することができる特徴がある。また、外部共通負線１０４の断線異常発生時に、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２に重畳するサージ電流を、第一、第三の直列抵抗１４２ｎ、１４３ｎによって微小値に抑制できる特徴がある。

また、実施の形態１では、各給電状態検出回路ＰＤＥＴＡｎは、負荷電圧監視回路１７０ａ〜１７０ｃ（以下１７０ｎで代表する）を有し、この負荷電圧監視回路１７０ｎは、電流検出抵抗１４１ｎと電気負荷１０３ｎとの接続点と、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２との間に接続された分圧抵抗１７３ｎ、１７４ｎの中の１つの抵抗１７４ｎに印加される負荷電圧Ｖｆｎに比例した電圧と、所定閾値との比較判定結果をマイクロプロセッサ１２０Ａに対して入力する比較判定論理回路を含み、分圧抵抗１７３ｎ、１７４ｎの中の１つの抵抗１７４ｎには、内部グランド回路ＧＮＤ２にアノード端子が接続されたクリップダイオード２７４ｎが並列接続され、前記各転流ダイオード１４６ｎに対する外部共通負線１０４が断線した状態で、負荷電圧監視回路１７０ｎに印加される過大負電圧が、クリップダイオード２７４ｎにより抑制される。この構成により、外部共通負線１０４が断線した状態で、電気負荷１０３ｎが発生するサージ電圧によって負荷電圧監視回路１７０ｎが損傷するのを防止することができる特徴がある。また、外部共通負線１０４の断線異常発生時に、給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２に重畳するサージ電流を、分圧抵抗１７３ｎ、１７４ｎの中の他の抵抗１７３ｎによって微小値に抑制できる特徴がある。

また、実施の形態１では、マイクロプロセッサ１２０Ａには、電流検出用差動増幅回路１５０ｎから供給される監視電圧Ｅｆｎであるアナログ信号と、電源電圧測定回路１１５から供給される電源電圧測定信号Ｖｄであるアナログ信号が入力され、各給電状態検出回路ＰＤＥＴＡｎは、負荷電圧監視回路１７０ｎとなる比較判定回路１７１ｎ、２７１ｎを有し、また不揮発プログラムメモリ１２１Ａは、前記通電指令手段となる負帰還制御手段４５０を含む制御プログラムを包含し、負帰還制御手段４５０は電気負荷１０３ｎに対する通電目標電流Ｉｓｎと電流検出用差動増幅回路１５０ｎによって検出された負荷電流Ｉｆｎとの偏差積分値に応動した可変デューティγnの通電指令出力ＤＲｎを発生して、開閉素子１３１ｎをオン、オフ制御し、電源電圧測定回路１１５は、直流駆動電源１０１による駆動電源電圧Ｖｂを分圧してマイクロプロセッサ１２０Ａに入力する分圧抵抗１１１、１１２を有し、負荷電圧監視回路１７０ｎは、電流検出抵抗１４１ｎと電気負荷１０３ｎとの接続点と給電制御ユニット１００Ａの内部グランド回路ＧＮＤ２との間に接続された分圧抵抗１７３ｎ、１７４ｎの中の１つの抵抗１７４ｎに印加される負荷電圧Ｖｆｎに比例した電圧と、所定閾値との比較判定結果をマイクロプロセッサ１２０Ａに対して入力する比較判定回路１７１ｎ、２７１ｎを有する。この構成により、負帰還制御のためのハードウエアが簡略化されるとともに、負荷電圧監視のためのアナログ入力が不要となって、小型安価な給電制御装置が得られる特徴がある。

また、実施の形態１では、給電制御回路ＰＣＮＴＡは、開閉素子１３１ｎに並列接続された高抵抗の漏洩抵抗１４９ｎと、開閉素子１３１ｎの出力側に設けられた負荷分圧回路１４１０ｎを含み、前記比較判定回路は、負荷電圧監視回路１７０ｎの分圧抵抗１７３ｎ、１７４ｎの中の１つの抵抗１７４ｎに印加される電圧と、駆動電源電圧Ｖｂに比例した第一、第二の閾値電圧とをそれぞれ比較する第一、第二の比較判定回路１７１ｎ、２７１ｎを有し、漏洩抵抗１４９ｎは、開閉素子１３１ｎのオフ状態において電気負荷１０３ｎが活性化されない微小な負荷電流を供給し、負荷分圧回路１４１０ｎは、開閉素子１３１ｎと電流検出抵抗１４１ｎとの接続点と、転流ダイオード１４６ｎのアノード端子Ａとの間に接続されたバイパス抵抗１４７ｎを含み、前記第一の閾値電圧は、電気負荷１０３ｎと、電気負荷１０３ｎに対する正極側配線１０３Ｐと、負極側配線１０３Ｎの何れかが断線した断線異常発生時に、漏洩抵抗１４９ｎを介してバイパス抵抗１４７ｎに印加される電圧に比例し、前記第二の閾値電圧は、開閉素子１３１ｎの短絡異常と、電気負荷１０３ｎの正極側配線１０３Ｎが電源線と接触した天絡異常の発生時に、バイパス抵抗１４７ｎに印加される電圧に比例し、第一の比較判定回路１７１ｎは、前記断線異常発生時に出力論理が反転してマイクロプロセッサ１２０Ａに断線異常の警報信号ＯＶｎを供給し、第二の比較判定回路２７１ｎは、開閉素子１３１ｎの短絡異常時と、電気負荷１０３ｎの正極側配線１０３Ｐの天絡異常発生時に、出力論理が反転してマイクロプロセッサ１２０Ａに、前記開閉素子の短絡異常と前記正極側配線の天絡異常の警報信号ＳＶｎを供給する。この構成により、簡易な検出回路によって、通電開始前に、電気負荷１０３ｎの断線異常、正極側配線１０３Ｐ、負極側配線１０３Ｎの断線異常ではないか、もしくは正極側配線１０３Ｐの天絡異常、開閉素子１３１ｎの短絡異常ではないかを識別判定することができる特徴がある。

また、実施の形態１では、不揮発プログラムメモリ１２１Ａは、負荷抵抗推定手段４０８、および過小抵抗判定手段４３０と過大抵抗判定手段４４０の少なくとも一方を含む制御プログラムを包含し、負荷抵抗推定手段４０８は、負帰還制御手段４５０によって出力されている通電指令出力ＤＲｎの通電デューティγｎと、電源電圧測定回路１１５によって測定された駆動電源電圧Ｖｂと、電流検出用差動増幅回路１５０ｎによって検出された電気負荷に対する負荷電流Ｉｆｎとに基づいて、γｎＶｎ／Ｉｆｎに相当する電気負荷１０３ｎの現在の抵抗値Ｒｎを推定演算し、過小抵抗判定手段４３０は、負荷抵抗推定手段４０８によって推定された負荷抵抗Ｒｎが低温環境における最小負荷抵抗Ｒｍｉｎよりも小さいときに異常判定出力を発生し、開閉素子１３１ｎに対する通電指令中に、電気負荷１０３ｎの短絡異常、正極側配線１０３Ｐが車体と接触する地絡異常、および開閉素子１３１ｎの短絡異常の何れかが発生したことを報知し、過大抵抗判定手段４４０は、負荷抵抗推定手段４０８によって推定された負荷抵抗Ｒｎが、高温環境における最大負荷抵抗Ｒｍａｘよりも大きいときに異常判定出力を発生し、開閉素子１３１ｎに対する通電指令中に、電気負荷１０３ｎの断線異常、正極側配線１０３Ｐの断線異常、負極側配線１０３Ｎの断線異常、正極側配線１０３Ｐの天絡異常、および開閉素子１３１ｎの断線異常の何れかが発生したことを報知する。この構成により、ハードウエアに依存せず、安価な手段で、電気負荷１０３ｎの断線異常、正極側配線１０３Ｐの天絡異常、電気負荷１０３ｎの短絡異常、正極側配線１０３Ｐの地絡異常、開閉素子１３１ｎの断線異常、および開閉素子１３１ｎの短絡異常等の異常状態を検出することができる特徴がある。

また、実施の形態１では、過小抵抗判定手段４４０は、さらに確認判定手段４３２を有し、この確認判定手段４３２は、過小抵抗判定手段４３０が過小抵抗状態を判定したときに、開閉素子１３１ｎに対する通電指令出力ＤＲｎを停止した後に、負荷電流Ｉｆｎがゼロになっておれば、開閉素子１３１ｎの短絡異常が発生しなかったことを異常履歴情報として記憶する。この構成により、過小抵抗状態となった要因が、正極側配線１０３Ｐの地絡異常、または電気負荷１０３ｎの短絡異常であったのか、開閉素子１３１ｎの短絡異常であったのかを識別記憶しておくことによって、保守、点検作業の能率を向上することができる特徴がある。

また、実施の形態１では、異常処理手段４１１、４２１、４３１、４４１は、負線断線異常状態の検出時に加えて、電気負荷１０３ｎの短絡異常と、電気負荷１０３ｎの正極側配線１０３Ｐの地絡異常の検出時にも、電気負荷に対する通電指令を停止して異常報知を行い、異常履歴記憶手段４１３、４２３、４４３、４３３ａ、４３３ｂは、断線異常の発生履歴に加えて、電気負荷１０３ｎの短絡異常、および正極側配線１０３Ｐの地絡異常情報をデータメモリ１２３に格納保存する。この構成により、断線異常のみならず、電気負荷１０３ｎの短絡異常、および正極側配線１０３Ｐの地絡異常に対しても、電気負荷１０３ｎに対する通電指令の停止と異常報知を行い、異常内容に応じた履歴情報を総合的に記憶して、保守点検が容易に行なえる特徴がある。

実施の形態２．
（１）実施の形態２の構成の詳細な説明
図５は、この発明による車載電気負荷の給電制御装置の実施の形態２を示す全体回路図である。以下この発明の実施の形態２の構成について、図５を参照し、図１のものとの相違点を中心にして説明するが、図１と同一符号は、同一または相当部分を示している。

この実施の形態２では、図５に示すように、実施の形態１で使用された給電制御ユニット１００Ａに代えて、給電制御ユニット１００Ｂが使用される。給電制御ユニット１００Ｂは、具体的には、実施の形態１の給電制御ユニット１００Ａと同様に、例えば自動車用の変速機制御装置を構成するものである。この給電制御ユニット１００Ｂは、実施の形態１の給電制御ユニット１００Ａと同様に、直流駆動電源１０１から電源開閉リレー接点１０２ａを通じて給電されとともに、負荷給電リレー接点１０２ｂを通じて給電される。給電制御ユニット１００Ｂは、実施の形態１の給電制御ユニット１００Ａと同様に、負荷回路１０３に含まれる、例えばリニアソレノイドである電気負荷１０３ａ〜１０３ｃへの負荷電流を制御する。

給電制御ユニット１００Ｂは、密閉された筐体１００ａに収納されている。この給電制御ユニット１００Ｂは、電源入力端子ＥＳ１、ＥＳ２、ＥＳ３と、ユニットグランド端子ＧＮＤと、負荷出力端子ＬＤ１、ＬＤ２、ＬＤ３と、３つのコネクタ端子ＬＮ１、ＬＮ２、ＬＮ３を有し、これらの各端子は、それぞれ筐体１００ａと絶縁して、筐体１００ａに配置される。電源入力端子ＥＳ１、ＥＳ２、ＥＳ３と、ユニットグランド端子ＧＮＤと、負荷出力端子ＬＤ１、ＬＤ２、ＬＤ３は、実施の形態１と同じに構成される。ユニットグランド端子ＧＮＤは、実施の形態１と同じに、内部グランド回路ＧＮＤ２とともに、ユニットグランドＧＮＤ１で車体接続される。

給電制御ユニット１００Ｂでは、コネクタ端子ＬＮ１、ＬＮ２、ＬＮ３は、それぞれ外部個別負線１０４ａ、１０４ｂ、１０４ｃを通じて、コネクタ端子ＬＮ１、ＬＮ２、ＬＮ３の近傍の分割グランドＧＮＤ４で車体接続され、車体を通じて負荷グランドＧＮＤ３に接続され、各電気負荷１０３ａ〜１０３ｃの負極側配線１０３Ｎに接続される。分割グランドＧＮＤ４と負荷グランドＧＮＤ３との間の距離は、分割グランドＧＮＤ４とユニットグランドＧＮＤ１との間の距離よりも短くされる。これは、分割グランドＧＮＤ４と負荷グランドＧＮＤ３との間の抵抗を、分割グランドＧＮＤ４とユニットグランドＧＮＤ１との間の抵抗よりも小さくし、各電気負荷１０３ａ〜１０３ｃの転流による車体の電位変動を小さくする。なお、図５に点線で示すように、各外部個別負線１０４ａ、１０４ｂ、１０４ｃを、外部共通負線１０４により、各電気負荷１０３ａ〜１０３ｃの負極側配線１０３Ｎに接続することもできる。

給電制御ユニット１００Ｂは、その内部に、負荷給電回路ＳＰＬａ〜ＳＰＬｃ、および負荷転流回路ＳＷＬａ〜ＳＷＬｃとともに、給電制御回路ＰＣＮＴＢを含む。給電制御回路ＰＣＮＴＢは、マイクロプロセッサ１２０Ｂを中心として構成される。給電制御回路ＰＣＮＴＢは、制御電源回路１１０と、開閉回路１８０ａ〜１８０ｃと、転流回路１４００ａ〜１４００ｃと、個別異常検出回路ＩＡＤＥＴＢと、負線断線異常検出回路１６０Ｂを含む。個別異常検出回路ＩＡＤＥＴＢは、各電気負荷１０３ａ〜１０３ｃの個別異常を検出し、負線断線異常検出回路１６０Ｂは、外部個別負線１０４ａ〜１０４ｃの異常を検出する。

開閉回路１８０ａ〜１８０ｃは、それぞれ負荷給電回路ＳＰＬａ〜ＳＰＬｃに配置される。開閉回路１８０ａは、電源入力端子ＥＳ１と負荷出力端子ＬＤ１との間の負荷給電回路ＳＰＬａに電気負荷１０３ａと直列に接続され、電気負荷１０３ａへの負荷電流を制御する。開閉回路１８０ｂは、電源入力端子ＥＳ１と負荷出力端子ＬＤ２との間の負荷給電回路ＳＰＬｂに電気負荷１０３ｂと直列に接続され、電気負荷１０３ｂへの負荷電流を制御する。また、開閉回路１８０ｃは、電源入力端子ＥＳ１と負荷出力端子ＬＤ３との間の負荷給電回路ＳＰＬｃに電気負荷１０３ｃと直列に接続され、電気負荷１０３ｃへの負荷電流を制御する。

個別異常検出回路ＩＡＤＥＴＢは、各電気負荷１０３ａ〜１０３ｃのそれぞれに対応して配置された給電状態検出回路ＰＤＥＴＢａ〜ＰＤＥＴＢｃと、マイクロプロセッサ１２０Ｂとによって構成される。電気負荷１０３ａに対応する給電状態検出回路ＰＤＥＴＢａは、電流検出回路１４０ａと、電流検出用差増幅回路１５０ａと、負帰還制御回路１９０ａと、負荷電圧監視回路３００ａを含む。同様に、電気負荷１０３ｂ、１０３ｃに対応する給電状態検出回路ＰＤＥＴＢｂ、ＰＤＥＴＢｃは、それぞれ電流検出回路１４０ｂ、１４０ｃと、電流検出用差動増幅回路１５０ｂ、１５０ｃと、負帰還制御回路１９０ｂ、１９０ｃと、負荷電圧監視回路３００ｂ、３００ｃを含む。

転流回路１４００ａ〜１４００ｃと、電流検出回路１４０ａ〜１４０ｃと、電流検出用差動増幅回路１５０ａ〜１５０ｃは、実施の形態１と同じに構成される。マイクロプロセッサ１２０Ｂは、実施の形態１のマイクロプロセッサ１２０Ａに代わって使用される。開閉回路１８０ａ〜１８０ｃは、実施の形態１の開閉回路１３０ａ〜１３０ｃに代わって使用される。負帰還制御回路１９０ａ〜１９０ｃは、開閉回路１８０ａ〜１８０ｃを制御するために、実施の形態２の給電制御ユニット１００Ｂで新設される。負線断線異常検出回路１６０Ｂは、実施の形態１の負線断線異常検出回路１６０Ａに代わって使用される。また、負荷電圧監視回路３００ａ〜３００ｃは、実施の形態１の負荷電圧監視回路１７０ａ〜１７０ｃに代わって使用される。

負荷給電回路ＳＰＬａ〜ＳＰＬｃは、実施の形態１と同じに、電源入力端子ＥＳ１と、各負荷出力端子ＬＤ１、ＬＤ２、ＬＤ３との間に形成される。給電制御ユニット１００Ｂでは、負荷転流回路ＳＷＬａは、コネクタ端子ＬＮ１と負荷給電回路ＳＰＬａとの間に形成される。同様に、負荷転流回路ＳＷＬｂ、ＳＷＬｃは、それぞれコネクタ端子ＬＮ２、ＬＮ３と、負荷給電回路ＳＰＬｂ、ＳＰＬｃとの間に形成される。具体的には、負荷転流回路ＳＷＬａの一端はコネクタ端子ＬＮ１に接続され、その他端は、開閉回路１８０ａと電流検出回路１４０ａとの間の負荷給電回路ＳＰＬａに接続される。同様に、負荷転流回路ＳＷＬｂ、ＳＷＬｃの各一端は、それぞれコネクタ端子ＬＮ２、ＬＮ３に接続され、負荷転流回路ＳＷＬｂ、ＳＷＬｃの各他端は、それぞれ開閉回路１８０ｂと電流検出回路１４０ｂの間に負荷給電回路ＳＰＬｂ、および開閉回路１８０ｃと電流検出回路１４０ｃの間の負荷給電回路ＳＰＬｃに接続される。負荷転流回路ＳＷＬａ〜ＳＷＬｃには、それぞれ転流回路１４００ａ〜１４００ｃが配置される。

給電制御回路ＰＣＮＴＢの主要構成部品であるマイクロプロセッサ１２０Ｂは、例えば電気的に一括消去して書込み、読出しを行なうことができる不揮発フラッシュメモリ等による不揮発プログラムメモリ１２１Ｂと、演算処理用のＲＡＭメモリ１２２と、１バイト単位で電気的に書込み、読出しを行なうことができる不揮発ＥＥＰＲＯＭメモリ等によるデータメモリ１２３と、多チャンネルＡＤ変換器１２４とに対してバス接続され、これらと相互に協働するように構成されている。マイクロプロセッサ１２０Ｂは、実施の形態１のマイクロプロセッサ１２０Ａと同様に制御電源回路１１０から制御電源電圧Ｖｃｃの供給を受ける。直流駆動電源１０１に電源開閉リレー接点１０２ａを介して接続された電源入力端子ＥＳ２には、電源電圧測定回路１１５が接続され、測定された駆動電源電圧Ｖｄがマイクロプロセッサ１２０Ｂに入力される。

開閉回路１８０ａは、負荷給電回路ＳＰＬａに配置され、電流検出回路１４０ａと直列に接続される。同様に、開閉回路１８０ｂ、１８０ｃは、それぞれ負荷給電回路ＳＰＬｂ、ＳＰＬｃに配置され、電流検出回路１４０ｂ、１４０ｃと直列に接続される。これらの開閉回路１８０ａ〜１８０ｃは、直流駆動電源１０１から負荷給電リレー接点１０２ｂと電源入力端子ＥＳ１を介して給電され、それぞれ電流検出回路１４０ａ〜１４０ｃの電流検出抵抗１４１ａ〜１４１ｃと負荷出力端子ＬＤ１〜ＬＤ３を介して、対応する電気負荷１０３ａ〜１０３ｃに給電する。開閉回路１８０ａ〜１８０ｃは、それぞれ負帰還制御回路１９０ａ〜１９０ｃが発生する通電指令出力ＤＲ１〜ＤＲ３によってオン、オフ制御され、オン期間と、オン、オフ周期との比率である通電デューティに比例した負荷電圧を電気負荷１０３ａ〜１０３ｃに供給する。開閉回路１８０ａの詳細については、後で図６を参照して説明する。

転流回路１４００ａ〜１４００ｃの転流ダイオード１４６ａ〜１４６ｃは、それぞれ負荷転流回路ＳＷＬａ〜ＳＷＬｃに設けられる。転流ダイオード１４６ａは、電流検出抵抗１４１ａと電気負荷１０３ａとの直列回路に対して並列接続される。同様に、転流ダイオード１４６ｂ、１４６ｃは、それぞれ電流検出抵抗１４１ｂと電気負荷１０３ｂとの直列回路、および電流検出抵抗１４１ｃと電気負荷１０３ｃとの直列回路に対して並列接続される。転流ダイオード１４６ａ〜１４６ｃの各アノード端子Ａは、それぞれコネクタ端子ＬＮ１〜ＬＮ３に接続され、外部個別負線１０４ａ〜１０４ｃを介して車体接続されている。電流検出用差動増幅回路１５０ａ〜１５０ｃは、それぞれ電流検出抵抗１４１ａ〜１４１ｃの両端電圧を差動増幅し、電気負荷１０３ａ〜１０３ｃに流れる負荷電流Ｉｆ１〜Ｉｆ３に比例した監視電圧Ｅｆ１〜Ｅｆ３を負帰還制御回路１９０ａ〜１９０ｃの一方の入力に供給する。

マイクロプロセッサ１２０Ｂは、不揮発プログラムメモリ１２１Bに格納されている目標電流指令手段となるプログラムに基づいて、目標電流値Ｉｓ１〜Ｉｓ３のそれぞれに比例した通電デューティα1〜α３の設定指令出力ＩＴ１〜ＩＴ３を発生し、この設定指令出力ＩＴ１〜ＩＴ３を負帰還制御回路１９０ａ〜１９０ｃの他方の入力に供給する。負帰還制御回路１９０ａは、設定指令出力ＩＴ１を平滑して得られる目標電流値Ｉｓ１に比例した設定電圧Ｅｓ１と、電流検出用差動増幅回路１５０ａによって検出された負荷電流Ｉｆ１に比例した監視電圧Ｅｆ１との偏差積分値に応動した可変デューティの通電指令出力ＤＲ１を発生し、この通電指令出力ＤＲ１により開閉回路１８０ａをオン、オフ制御する。同様に、負帰還制御回路１９０ｂ、１９０ｃは、それぞれ設定指令出力ＩＴ２、ＩＴ３を平滑して得られる目標電流値Ｉｓ２、Ｉｓ３に比例した設定電圧Ｅｓ２、Ｅｓ３と、電流検出用差動増幅回路１５０ｂ、１５０ｃによって検出された負荷電流Ｉｆ２、Ｉｆ３に比例した監視電圧Ｅｆ２、Ｅｆ３との偏差積分値に応動した可変デューティの通電指令出力ＤＲ２、ＤＲ３を発生し、この通電指令出力ＤＲ２、ＤＲ３により開閉回路１８０ｂ、１８０ｃをオン、オフ制御する。負帰還制御回路１９０ａの詳細については、後で図６を参照して説明する。

負線断線異常検出回路１６０Ｂは、外部個別負線１０４ａ〜１０４ｃの断線、およびコネクタ端子ＬＮ１、ＬＮ２、ＬＮ３の接触不良等による負線断線を検出し、警報信号ＭＮＴをマイクロプロセッサ１２０Bに供給する。この負線断線異常検出回路１６０Ｂの詳細については、後で図７を参照して説明する。負荷電圧監視回路３００ａは、電気負荷１０３ａの正極側配線１０３Ｐが接続される負荷出力端子ＬＤ１の電圧を監視し、アナログ信号である負荷電圧測定入力Ｖｆ１をマイクロプロセッサ１２０Ｂに供給する。同様に、負荷電圧監視回路３００ｂ、３００ｃは、それぞれ電気負荷１０３ｂ、１０３ｃの正極側配線１０３Ｐが接続される負荷出力端子ＬＤ２、ＬＤ３の電圧を監視し、アナログ信号である負荷電圧測定入力Ｖｆ２、ＶＦ３をマイクロプロセッサ１２０Ｂに供給する。負荷電圧監視回路３００ａの詳細については、後で図６を参照して説明する。

電気負荷１０３ｂ、１０３ｃに対応した開閉回路１８０ｂ、１８０ｃ、電流検出回路１４０ｂ、１４０ｃ、電流検出用差動増幅回路部１５０ｂ、１５０ｃ、負荷電圧監視回路３００ｂ、３００ｃ、負帰還制御回路部１９０ｂ、１９０ｃは、それぞれ、電気負荷１０３ａに対応した開閉素子１８０ａ、電流検出回路１４０ａ、電流検出用差動増幅回路部１５０ａ、負荷電圧監視回路３００ａ、負帰還制御回路部１９０ａと同様に構成される。マイクロプロセッサ１２０Ｂは、設定指令出力ＩＴ１〜ＩＴ３を発生し、負荷電圧測定入力Ｖｆ１〜Ｖｆ３と、電源電圧測定入力Ｖｄをアナログ入力として動作する。

図６は、図５に示す実施の形態２の主要部分の詳細回路図である。この図６には、給電制御回路ＰＣＮＴＢを構成するマイクロプロセッサ１２０Ｂとともに、電気負荷１０３ａに対応する開閉回路１８０ａ、電流検出回路１４０ａ、転流回路１４００ａ、負帰還制御回路１９０ａ、電流検出用差動増幅回路１５０ａ、および負荷電圧監視回路３００ａが示される。この図６を参照して、図２との相違点を中心にして説明する。なお、電気負荷１０３ｂ、１０３ｃに対応する開閉回路１８０ｂ、１８０ｃ、電流検出回路１４０ｂ、１４０ｃ、転流回路１４００ｂ、１４００ｃ、負帰還制御回路１９０ｂ、１９０ｃ、電流検出用差動増幅回路１５０ｂ、１５０ｃ、および負荷電圧監視回路３００ｂ、３００ｃは、それぞれ電気負荷１０３ａに対応する開閉回路１８０ａ、電流検出回路１４０ａ、転流回路１４００ａ、負帰還制御回路１９０ａ、電流検出用差動増幅回路１５０ａ、および負荷電圧監視回路３００ａと同様に構成される。

図６において、開閉回路１８０ａは、開閉素子１８１ａを中心として構成され、この開閉素子１８１ａと、各種抵抗１８５ａ、１８６ａ、１８９ａと、電圧制限ダイオード１８４ａと、ＮＰＮトランジスタ１８７ａと、ブロックダイオード１８８ａを含む。開閉素子１８１ａは、ＰＮＰ型のバイポーラトランジスタであるパワートランジスタで構成される。この開閉素子１８１ａのエミッタ端子Eには駆動電源電圧Ｖｂが印加され、そのコレクタ端子Ｃは、電流検出抵抗１４１ａを介して負荷出力端子ＬＤ１に接続されている。開閉素子１８１ａのベース端子Ｂは、電圧制限ダイオード１８４ａを介してコレクタ端子Ｃに接続され、エミッタ端子Ｅとベース端子Bとの間には、開閉素子１８１ａのオフ用安定抵抗１８５ａが接続されている。

開閉素子１８１ａのベース端子Bは、ベース抵抗１８６ａを介してＮＰＮトランジスタ１８７ａのコレクタ端子Ｃに接続され、ＮＰＮトランジスタ１８７ａのエミッタ端子Ｅはブロックダイオード１８８ａを介して、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２に接続されている。ブロックダイオード１８８ａは、そのカソード端子Ｋが内部グランドＧＮＤ２に接続され、そのアノード端子ＡがＮＰＮトランジスタ１８７ａのエミッタ端子Ｅに接続される。ＮＰＮトランジスタ１８７ａのベース端子Ｂには、駆動抵抗１８９ａを介して負帰還制御回路１９０ａから通電指令出力ＤＲ１が供給され、この通電指令出力ＤＲ１が論理レベル「Ｈ」になると、ＮＰＮトランジスタ１８７ａと開閉素子１８１ａがオンするようになっている。転流回路１４００ａは、実施の形態１と同じであり、転流ダイオード１４６ａとバイパス抵抗１４７ａを有する。バイパス抵抗１４７ａは、開閉素子１８１ａのエミッタ端子Ｅとコレクタ端子Ｃとの間に接続された漏洩抵抗１４９ａとともに、負荷分圧回路１４１０ａを構成する。この負荷分圧回路１４１０ａは、図２に示す負荷分圧回路１４１０ａと同じ働きをする。

電流検出回路１４０ａと電流検出用差動増幅回路１５０ａは、図２のものと同じに構成されるが、電流検出用差動増幅回路１５０ａによって検出された負荷電流Ｉｆ１に比例した監視電圧Ｅｆ１は、負帰還制御回路１９０ａに入力される。負帰還制御回路１９０ａは、平滑回路１９１ａと、偏差積分回路１９２ａを含む。平滑回路１９１ａは、マイクロプロセッサ１２０Ｂの設定指令出力ＩＴ１を平滑し、目標電流値Ｉｓ１に比例した設定電圧Ｅｓ１を発生する。偏差積分回路１９２ａには、平滑回路１９１ａからの設定電圧Ｅｓ１と、電流検出用差動増幅回路１５０ａによって検出された負荷電流Ｉｆ１に比例した監視電圧Ｅｆ１とが入力される。この偏差積分回路１９２ａは、設定電圧Ｅｓ１と監視電圧Ｅｆ１との偏差積分値に応動した可変デューティγ1の通電指令出力ＤＲ１を発生し、開閉素子１８１ａをオン、オフ制御する。

負荷電圧監視回路３００ａは、負荷出力端子ＬＤ１と内部グランド回路ＧＮＤ２との間に接続された分圧抵抗３０１ａ、３０２ａと、その中の１つの抵抗３０２ａに並列接続されたクリップダイオード３０５ａとを有する。クリップダイオード３０５ａのアノード端子Ａは、内部グランド回路ＧＮＤ２に接続され、そのカソード端子Ｋは、分圧抵抗３０１ａ、３０２ａの接続点に接続されている。負荷電圧監視回路３００ａは、さらに、平滑回路を構成する積分抵抗３０３ａと平滑コンデンサ３０４ａを含み、分圧抵抗３０２ａの両端電圧を積分抵抗３０３ａと平滑コンデンサ３０４ａによって平滑化して、マイクロプロセッサ１２０Ｂに入力し、負荷電圧に比例した負荷電圧測定入力Ｖｆ１をアナログ信号として供給する。

図７は、実施の形態２の負線断線異常検出回路１６０Ｂを示す。この負線断線異常検出回路１６０Ｂについて、図７を参照し、図３のものとの相違点を中心にして説明する。図７において、負線断線異常検出回１６０Ｂは、制御電源電圧Ｖｃｃが給電されるＰＮＰトランジスタによって構成された判定素子１６１と、コレクタ抵抗１６２と、出力抵抗１６３ａと、積分コンデンサ１６３ｂと、判定素子１６１のオフ用安定抵抗１６４を有し、マイクロプロセッサ１２０Ｂに対して警報信号端子ＭＮＴを供給する。

判定素子１６１のベース回路には、駆動抵抗２６１と駆動トランジスタ２６２との直列回路が接続され、駆動トランジスタ２６２のベース回路には、併合ブロックダイオード２６９と検出抵抗２６４との直列回路が接続され、駆動トランジスタ２６２のベース端子Ｂとエミッタ端子Ｅとの間には、駆動トランジスタ２６２のオフ用安定抵抗２６５が接続されている。

開閉素子１８１ａ〜１８１ｃのどれかがオンしている状態で、コネクタ端子ＬＮ１、ＬＮ２、ＬＮ３に接続された外部個別負線１０４ａ〜１０４ｃが断線すると、バイパス抵抗１４７ａ〜１４７ｃのどれかと検出抵抗２６４を通じてトランジスタ２６２が通電駆動され、判定素子１６１がオンして警報信号ＭＮＴの論理レベルが「Ｈ」になる。

従って、判定素子１６１は、開閉素子１８１ａ〜１８１ｃがオンしている期間中にバイパス抵抗１４７ａ〜１４７ｃによって転流ダイオード１４６ａ〜１４６ｃのアノード端子Ａに発生する正電位を検出して警報信号ＭＮＴを発生するものであり、コネクタ端子ＬＮ１、ＬＮ２、ＬＮ３が外部個別負線１０４ａ〜１０４ｃによって正常に車体接続されていると、転流ダイオード１４６ａ〜１４６ｃのアノード端子Ａには電位が発生せず、判定素子１６１が発生する警報信号の論理レベルは「Ｌ」となって正常状態を示す。なお、外部個別負線１０４ａ〜１０４ｃは、給電制御ユニット１００Ｂの外部で結束され、一本の共通負線として負荷グランドＧＮＤ３の位置で車体接続するようにしてもよい。

（２）実施の形態２の作用、動作の詳細な説明
次に、図５〜図７に示すこの発明の実施の形態２の作用、動作について説明する。図５において、図示しない電源スイッチがオンされると、電源開閉リレー接点１０２ａがオンして、制御電源回路１１０に駆動電源電圧Ｖｂが印加される。制御電源ユニット１１０は、制御電源電圧Ｖｃｃを発生し、この制御電源電圧Ｖｃｃをマイクロプロセッサ１２０Ｂに給電する。マイクロプロセッサ１２０Ｂが動作開始すると、図示しない付勢回路によって負荷給電リレー接点１０２ｂがオンする。マイクロプロセッサ１２０Ｂは、不揮発プログラムメモリ１２１Bに格納された運転制御プログラムに基づいて、複数の電気負荷１０３ａ〜１０３ｃの中のどの電気負荷に対していくらの負荷電流を供給するかを決定し、その後不揮発プログラムメモリ１２１Ｂに格納された目標電流指令手段となる制御プログラムに基づいて、負荷目標電流値Ｉｓ１〜Ｉｓ３に比例した通電デューティα１〜α３のパルス出力である設定指令出力ＩＴ１〜ＩＴ３を発生する。

負帰還制御回路１９０ａは、設定指令出力ＩＴ１を平滑して得られる電気負荷１０３ａに対する負荷目標電流値Ｉｓ１に比例した設定電圧Ｅｓ１と、電流検出用差動増幅回路１５０ａによって検出された負荷電流Ｉｆ１に比例した監視電圧Ｅｆ１との偏差積分値に応動した可変デューティγ1の通電指令出力ＤＲ１を発生し、開閉素子１８１ａをオン、オフ制御する。開閉素子１８１ａがオンしたときの負荷電流Ｉｆ１は、直流駆動電源１０１の正極端子から、負荷給電リレー接点１０２ｂ、電源入力端子ＥＳ１、開閉素子１８１ａ、電流検出抵抗１４１ａ、正極側配線１０３Ｐ、電気負荷１０３ａ、負極側配線１０３Ｎ、負荷グランドＧＮＤ３、車体、電源グランドＧＮＤ０を経由して直流駆動電源１０１の負極端子に至る経路に流れており、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２には一切負荷電流は流れない。開閉素子１８１ｂ、１８１ｃがオンしたときに、電気負荷１０３ｂ、１０３ｃに流れる負荷電流Ｉｆ２、Ｉｆ３も同様であり、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２には一切負荷電流は流れない。

開閉素子１８１ａがオフしたときの負荷電流Ｉｆ１は、電気負荷１０３ａの負極端子から負極側配線１０３Ｎ、負荷グランドＧＮＤ３、車体、分割グランドＧＮＤ４、外部個別負線１０４ａ、コネクタ端子ＬＮ１、転流ダイオード１４６ａ、電流検出抵抗１４１ａ、負荷出力端子ＬＤ１、正極側配線１０３Ｐを経由して、電気負荷１０３ａの正極端子に至る経路で還流しており、この場合も、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２には、一切負荷電流は流れない。開閉素子１８１ｂ、１８１ｃがオフしたときに、電気負荷１０３ｂ、１０３ｃから転流する負荷電流Ｉｆ２、Ｉｆ３も同様であり、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２には一切負荷電流は流れない。

外部個別負線１０４ａ〜１０４ｃが設けられず、転流ダイオード１４６ａのアノード端子Ａが、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２に接続されている場合を想定する。この場合には、開閉素子１８１ａがオフしたときに、負荷電流Ｉｆ１は、電気負荷１０３ａの負極端子から、負極側配線１０３Ｎ、負荷グランドＧＮＤ３、給電制御ユニット１００ＢのユニットグランドＧＮＤ１、ユニットグランド端子ＧＮＤ、内部グランド回路ＧＮＤ２、転流ダイオード１４６ａ、電流検出抵抗１４１ａ、負荷出力端子ＬＤ１、正極側配線１０３Ｐを経由して電気負荷１０３ａの正極端子に至る経路で還流することになり、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２に転流サージ電流が流入し、内部グランド回路ＧＮＤ２に電位変動を与える問題がある。

実施の形態２では、転流ダイオード１４６ａ〜１４６ｃの各アノード端子Ａを給電制御ユニット１００Ｂの外部で、外部個別負線１０４ａ〜１０４ｃを通じて、分割グランドＧＮＤ４で車体接続することにより、負荷電流Ｉｆ１、Ｉｆ２、Ｉｆ３が給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２に流入することを防止することができる。しかし、反面、コネクタ端子ＬＮ１、ＬＮ２、ＬＮ３の接触不良または外部個別負線１０４ａ〜１０４ｃの断線異常が発生すると、転流ダイオード１４６ａ〜１４６ｃによる転流機能が損なわれ、開閉素子１８１ａ〜１８１ｃがオフしたときに、電気負荷１０３ａ〜１０３ｃのインダクタンス成分によって誘導サージ電圧が発生する問題が新たに発生することになる。

このサージ電圧は開閉素子１８１ａ〜１８１ｃに設けられたオフ電圧抑制用の電圧制限ダイオード１８４ａによって例えば５０V程度に抑制されるが、この抑制サージ電圧は給電制御ユニット１００Ｂの給電制御回路ＰＣＮＴＢのうち、内部グランド回路ＧＮＤ２と、負荷出力端子ＬＤ１、ＬＤ２、ＬＤ３との間に接続されている全ての回路に印加されることになる。

図６において、開閉素子１８１ａに関連するブロックダイオード１８８ａは、前記抑制サージ電圧による逆流電流を阻止する。また、電流検出回路１４０ａの第一、第二の負電圧抑制ダイオード１４４ａ、１４５ａは、差動増幅器１５１ａの入力電位を、第一、第二の負電圧抑制ダイオード１４４ａ、１４５ａの順方向電圧である例えば１Ｖ程度の負電位に抑制する。また第一、第三の直列抵抗１４２ａ、１４３ａは、ユニットグランドＧＮＤ１、内部グランド回路ＧＮＤ２、第一または第二の負電圧抑制ダイオード１４４ａまたは１４５ａを経由して、負荷出力端子ＬＤ１に還流するサージ電流を抑制し、内部グランド回路ＧＮＤ２の電位変動を抑制する。同様に、負荷電圧監視回路３００ａのクリップダイオード３０５ａは、分圧抵抗３０２ａの入力電位をクリップダイオード３０５ａの順方向電圧である例えば１Ｖ程度の負電位に抑制する。また、分圧抵抗３０１ａは、ユニットグランドＧＮＤ１、内部グランド回路ＧＮＤ２、クリップダイオード３０５ａを経由して、負荷出力端子ＬＤ１に還流するサージ電流を抑制し、内部グランド回路ＧＮＤ２の電位変動を抑制するものとなっている。なお、電気負荷１０３ｂ、１０３ｃに対応する開閉素子１８１ｂ、１８１ｃ、電流検出回路１４０ｂ、１４０ｃ、負荷電圧抑制回路３００ｂ、３００ｃの各部の作用動作も、電気負荷１０３ａに対応する開閉素子１８１ａ、電流検出回路１４０ａ、負荷電圧抑制回路３００ａの各部の作用動作と同様である。

図７において、負線断線異常検出回路１６０Ｂの併合ブロックダイオード２６９は、検出抵抗２６４から負荷出力端子ＬＤ１〜ＬＤ３に至る還流サージ電流の流入を阻止する。しかし、開閉素子１８１ａ〜１８１ｃがオンしている状態においては、バイパス抵抗１４７ａ〜１４７ｃと、併合ブロックダイオード２６９と、検出抵抗２６４によってトランジスタ２６２がオンし、その結果として判定素子１６１がオンする。

なお、実施の形態１では、図３に示すように、外部共通負線１０４が使用されているのに対し、実施の形態２では、図７に示すように、外部個別負線１０４ａ〜１０４ｃが使用され、また図３の共通端子ＣＯＭに代わって、各外部個別配線１０４ａ〜１０４ｃに対応したコネクタ端子ＬＮ１〜ＬＮ３が使用されている。従って、コネクタ端子ＬＮ１〜ＬＮ３に、各電気負荷１０３ａ〜１０３ｃからの転流電流が集中せず、コネクタ端子ＬＮ１〜ＬＮ３に過大電流が流れるのを抑制することができる。また、外部個別負線１０４ａ〜１０４ｃも、負荷グランドＧＮＤ３の位置まで延長することが望ましいが、配線数を削減するために、コネクタ端子ＬＮ１〜ＬＮ３の近傍位置に設けられた分割グランドＧＮＤ４の位置で車体接続されている。

図８は、実施の形態２の動作説明用フローチャートである。この図８を参照して、実施の形態２の動作について説明する。図８において、工程８００は、マイクロプロセッサ１２０Ｂの各種の制御フローの一部である負荷電流制御の動作開始ステップである。続く工程８０１は、負線断線異常検出手段を構成する工程であり、この工程８０１では、警報信号ＭＮＴの入力状態を監視し、負線断線異常検出回路１６０Ｂによる負線断線異常が検出されているかどうかを判定する。負線断線異常が発生していて、工程８０１の判定結果がＹＥＳになれば、工程８１１へ移行し、工程８０１の判定結果がＮＯになれば、工程８０２へ移行する。

工程８１１は、異常処理手段、具体的には全出力停止手段と異常報知手段とを構成する工程であり、この工程８１１では、全ての設定指令出力ＩＴ１、ＩＴ２、ＩＴ３を停止し、また警報出力ＥＲを発生して警報表示器１０５を作動させる。続く工程８１３は、異常履歴記憶手段を構成する工程であり、負線断線異常が発生したことをデータメモリ１２３に書込み保存する。続く工程８６０は、電流制御動作終了工程であるが、この工程８６０においてマイクロプロセッサ１２０Ｂは、電流制御以外の他の制御動作を実行し、所定時間後には再度動作開始工程８００が活性化され、一巡の制御動作を繰返して実行するようになっている。

工程８０２は、負荷番号設定更新手段を構成する工程であり、この工程８０２では、複数の電気負荷１０３ａ、１０３ｂ、１０３ｃ、・・・の負荷番号ｎ（ｎ＝ａ、ｂ、ｃ、・・・）を指定し、順次更新指定する。続く工程８０３は、目標電流値読出手段を構成する工程であり、この工程８０３では、工程８０２で指定された負荷番号ｎの電気負荷１０３ｎに関する目標電流値Ｉｓｎを読み出す。この目標電流値Ｉｓｎの値は図示しない他の制御プログラムに基づいて決定された値となっている。続く工程８０４は、負荷電圧読取手段を構成する工程であり、この工程８０４では、負荷電圧監視回路３００ｎによって検出された電気負荷１０３ｎの負荷電圧値Ｖｆｎを読み込む。続く工程８０５は、初回動作判定手段を構成する工程であり、この工程８０５では、後の工程８０７によって初期化完了フラグがセットされたかどうかを判定することによって初回動作であるかどうかを判定する。初回動作であって工程８０５の判定結果がＹＥＳになれば、工程８０６へ移行し、工程８０５の判定結果がＮＯになれば、工程８５０へ移行する。

工程８０６は、初期点検開始工程であり、この工程８０６では、初期点検のために、工程８０２で指定された電気負荷１０３ｎに対する設定指令出力ＩＴｎの通電デューティαnをゼロにする。続く工程８２０ａは、第二の比較判定手段を構成する工程であり、この工程８２０ａでは、工程８０４で読み出された負荷電圧値Ｖｆｎが、第二の閾値電圧値Ｖ２以上である異常状態であるかどうかを判定する。異常状態であって工程８２０ａの判定結果がＹＥＳになれば、工程８２１へ移行し、工程８２０ａの判定結果がＮＯになれば、工程８２０ｂへ移行する。第二の閾値電圧値Ｖ２は、駆動電源電圧をＶｂ、電気負荷１０３ｎに対応する負荷電圧監視回路３００ｎの分圧抵抗３０１ｎ、３０２ｎの抵抗値をＲ３０１ｎ、Ｒ３０２ｎとしたときに、次の（８）式で示される。
Ｖ２＝Ｖｂ×Ｒ３０２ｎ／（Ｒ３０１ｎ＋Ｒ３０２ｎ）・・・・・・（８）

工程８２０ｂは、第一の比較判定手段を構成する工程であり、この工程８２０ｂでは、工程８０４で読み出された負荷電圧値Ｖｆｎが、第一の閾値電圧値Ｖ１以上の異常状態であるかどうかを判定する。異常状態であって工程８２０ｂの判定結果がＹＥＳになれば、工程８２１へ移行し、工程８２０ｂの判定結果がＮＯになれば、工程８０７へ移行する。第一の閾値電圧値Ｖ１は、開閉素子１８１ｎのエミッタ端子Ｅとコレクタ端子Ｃとの間に接続された漏洩抵抗１４９ｎの抵抗値をＲ１４９ｎ、バイパス抵抗１４７ｎの抵抗値をＲ１４７ｎとしたときに、次の（９）式で示される。
Ｖ１＝Ｖ２×Ｒ１４７ｎ／（Ｒ１４９ｎ＋Ｒ１４７ｎ） ・・・・・（９）

工程８２１は、異常処理手段、具体的には該当出力停止手段と異常報知手段とを構成する工程であり、この工程８２１では、該当設定指令出力ＩＴｎを停止し、また警報出力ＥＲを発生して警報表示器１０５を作動させる。続く工程８２３は、異常履歴記憶手段、具体的には異常形態別履歴記憶手段を構成する工程であり、この工程８２３では、第二の閾値電圧値Ｖ２または第一の閾値電圧Ｖ１に対する異常が発生したことをデータメモリ１２３に書込み保存する。この工程８２３では、工程８２０ａによる異常判定がなされたときには、開閉素子１８１ｎの短絡異常、または電気負荷１０３ｎに対する正極側配線１０３Ｐの天絡異常が記憶され、また工程８２０ａによる異常判定がなされていないが、工程８２０ｂによる異常判定がなされているときには、電気負荷１０３ｎ、正極側配線１０３Ｐ、および負極側配線１０３Ｎの何れかの断線異常が記憶される。工程８２３に続いて、電流制御動作終了工程８６０へ移行する。

工程８０７は、初期化完了フラグをセットしてから工程８５０へ移行する工程である。工程８０７でセットされた初期化完了フラグは、工程８０３で読み出された目標電流値Ｉｓｎがゼロであるときに再びリセットされ、初期化完了フラグがリセットされておれば、工程８０５による判定結果がＹＥＳとなるようになっている。工程８５０は、目標電流指令手段を構成する工程であり、この工程８５０では、工程８０３で読み出された目標電流値Ｉｓｎに比例した通電デューティαｎの設定指令出力ＩＴｎを発生する。続く工程８０８は、負荷抵抗推定手段を構成する工程であり、この工程８０８では、工程８０４で読み出された現在の負荷電圧値Ｖｆｎと、工程８０３で読み出された目標電流値Ｉｓｎとの基づき、次の（１０）式によって負荷抵抗Ｒｎを算出してから、工程８３０へ移行する。
Ｒｎ＝Ｖｆｎ／Ｉｓｎ ・・・・・・・（１０）

工程８３０は、過大抵抗判定手段を構成する工程であり、この工程８３０では、工程８０８で算出された負荷抵抗Ｒｎが、電気負荷１０３ｎの高温状態における最大抵抗値Ｒｍａｘよりも更に大きな異常値となっているかどうかを判定する。工程８３０の判定結果がＹＥＳであれば、工程８３１へ移行し、工程８３０の判定結果がＮＯであれば、工程８４０へ移行する。工程８３１は、異常処理手段、具体的には該当出力停止手段と異常報知手段とを構成する工程であり、この工程８３１では、該当設定指令出力ＩＴｎを停止し、また警報出力ＥＲを発生して警報表示器１０５を作動させる。続く工程８３２は、確認判定手段を構成する工程であり、この工程８３２では、工程８３１によって設定指令出力ＩＴｎが停止されたことに伴って、負荷電圧Ｖｆｎがゼロになったかどうかを判定する。負荷電圧Ｖｆｎがゼロに正常回復していて工程８３２の判定結果がＹＥＳになれば工程８３３ｂへ移行し、また工程８３２の判定結果がＮＯになれば、工程８３３ａへ移行する。工程８３３ａ、８３３ｂは、異常履歴記憶手段、具体的には異常形態別履歴記憶手段を構成する工程であり、工程８３０が過大抵抗判定を行ったときに、工程８３２による確認判定の結果に基づく異常情報をデータメモリ１２３に書込み保存する。工程８３３ａでは、開閉素子１８１ｎに対する通電指令中に、開閉素子１８１ｎの短絡異常が発生したことを異常履歴情報として記録し、また工程８３３ｂでは、開閉素子１８１ｎに対する通電指令中に、電気負荷１０３ｎの断線異常、正極側配線１０３Ｐの断線異常、負極側配線１０３Ｎの断線異常、正極側配線１０３Ｐが直流駆動電源１０１の正極端子に接続された電源線に接触する天絡異常の何れかが発生したこと、および開閉素子１８１ｎの短絡異常が発生しなかったことを異常履歴情報として記録する。工程８３３ａ、８３３ｂに続いて電流制御動作終了工程８６０へ移行する。

工程８４０は、過小抵抗判定手段を構成する工程であり、この工程８４０では、工程８０８で算出された負荷抵抗Ｒｎが、電気負荷１０３ｎの低温状態における最小抵抗値Ｒｍｉｎよりも更に小さな異常値となっているかどうかを判定する。工程８４０の判定結果がＹＥＳであれば、工程８４１へ移行し、工程８４０の判定結果がＮＯであれば、電流制御動作終了工程８６０へ移行する。工程８４１は、異常処理手段、具体的には該当出力停止手段と異常報知手段とを構成する工程であり、この工程８４１では、該当設定指令出力ＩＴｎを停止し、また警報出力ＥＲを発生して警報表示器１０５を作動させる。続く工程８４３は、異常履歴記憶手段、具体的には異常形態別履歴記憶手段を構成する工程であり、この工程８４３では、工程８４０による過小抵抗異常が発生したことをデータメモリ１２３に書込み保存する。この過小抵抗異常の発生は、開閉素子１８１ｎに対する通電指令中に、電気負荷１０３ｎの短絡異常、正極側配線１０３Ｐが車体に混触する地絡異常、および開閉素子１８１ｎの断線異常の何れかが発生したことを意味し、これらの異常をデータメモリ１２３に記憶する。工程８４３に続いて、電流制御動作終了工程８６０へ移行する。この電流制御動作終了工程８６０において、マイクロプロセッサ１２０Ｂは、電流制御以外の他の制御動作を実行し、所定時間後には再度動作開始工程８００が活性化されて、一巡の制御動作を繰返して実行するようになっている。

以上の制御フローについて概括説明すると、工程８０１は、警報信号ＭＮＴの入力状態を監視して負線断線異常検出回路１６０Bによる負線断線異常が検出されているかどうかを判定するものであって、負線断線異常検出回路１６０Ｂは、電気負荷１０３ａ〜１０３ｃのいずれか一つ以上の電気負荷が通電状態であるときに異常判定が可能となり、工程８１３では、負線断線異常のコード番号が記憶されるが、電気負荷の区分はなされない。工程８２０ａ、８２０ｂは、負荷電圧監視回路３００ｎによって測定された負荷電圧値Ｖｆｎと、第一、第二の閾値電圧値Ｖ１、Ｖ２とを比較する。工程８２３では、工程８２０ａによる異常判定がなされたときには、開閉素子１８１ｎの短絡異常のコード番号と、電気負荷１０３ｎに対する正極側配線１０３Ｐの天絡異常のコード番号が記憶されるが、どちらの異常であったかは特定できない。また、工程８２３では、工程８２０ａによる異常判定はなされていないが、工程８２０ｂによる異常判定がなされているときにおいて、電気負荷１０３ｎの断線異常のコード番号、または電気負荷１０３ｎの正極側配線１０３Ｐまたは負極側配線１０３Ｎのいずれかの断線異常のコード番号が記憶されるが、どの位置の断線であるかは特定できない。

工程８３０、８４０は、電気負荷１０３ｎの抵抗値の値を監視して、ソフトウエアによる異常判定を行なうものであって、この工程８３０、８４０は、設定指令出力ＩＴｎが発生しているときに過大抵抗または過小抵抗の判定を行なう。工程８３３ａでは、開閉素子１８１ｎの短絡異常のコード番号が記憶され、工程８３３ｂでは、電気負荷１０３ｎの断線異常のコード番号と、電気負荷１０３ｎの正極側配線１０３Ｐの天絡異常のコード番号とが記憶されるようになっており、負荷断線または天絡異常の特定は行なえない。

なお、開閉素子１８１ｎがオフできない短絡異常が発生すると、電気負荷１０３ｎには目標電流値Ｉｓｎに対応した負荷電圧以上の電圧が印加されて過大電流が流れるので、これを目標電流値Ｉｓｎに近づけるために、負帰還制御回路１９０ｎは通電デューティγnを低下させるが、いくら通電デューティγnを低下させても、開閉素子１８１ｎが短絡している結果として、負荷電圧Ｖｆｎが減少せずに最大値状態となっているので、（１０）式で算出される推定負荷抵抗値Ｒｎが過大となり、工程８３０によって過大抵抗の判定がなされる。また、電気負荷１０３ｎの断線異常または正極側配線１０３Ｐの天絡異常が発生した場合には、電流検出用差動増幅回路１５０ｎで検出される負荷電流Ｉｆｎが急減するので、負帰還制御回路１９０ｎは通電デューティγnを増大させ続け、目標電流値Ｉｓｎを得るための負荷電圧が最大値状態になって、（１０）式で算出される推定負荷抵抗値Ｒｎが異常増加し、工程８３０によって過大抵抗の判定がなされる。

確認判定手段を構成する工程８３２では、開閉素子１８１ｎがオフ可能であるかどうかを判定して、開閉素子１８１ｎが短絡異常であったかどうかを特定するようになっている。工程８４３では、電気負荷１０３ｎの短絡異常と、電気負荷１０３ｎの正極側配線１０３Ｐの地絡異常と、開閉素子１８１ｎの断線異常のコード番号が記憶されるが、これ等の異常のうちでどの異常が発生したかを特定することはできない。なお、上記のような電気負荷１０３ｎの短絡異常、正極側配線１０３Ｐの地絡異常、開閉素子１８１ｎの断線異常が発生すると、負荷電圧監視回路３００ｎで測定される負荷電圧がゼロとなり、（１０）式による推定負荷抵抗Ｒｎが過小となって、工程８４０によって過小抵抗判定がなされる。工程８１３、８２３、８３３ａ、８３３ｂ、８４３による異常履歴の記憶は、給電制御ユニット１００Bの運転中にはＲＡＭメモリ１２２に一時的に書き込まれていて、図示しない電源スイッチがオフされると、負荷給電リレー接点１０２ｂは直ちにオフするが、電源開閉リレー接点１０２ａは遅延遮断され、この遅延通電期間において不揮発性のデータメモリ１２３へ一括転送されるようになっている。

（３）実施の形態２の要点と特徴
以上の説明で明らかな通り、この発明の実施の形態２による車載電気負荷の給電制御装置は、直流駆動電源１０１から複数の電気負荷１０３ａ〜１０３ｃ（以下１０３ｎで代表する）のそれぞれに、開閉素子１８１ａ〜１８１ｃ（以下１８１ｎで代表する）を介して給電する複数の負荷給電回路ＳＰＬａ〜ＳＰＬｃ（以下ＳＰＬｎで代表する）と、各電気負荷１０３ｎの負荷電流を転流する複数の負荷転流回路ＳＷＬａ〜ＳＷＬｃ（以下ＳＷＬｎで代表する）と、各開閉素子（１８１ｎ）に対して通電指令出力ＤＲｎを供給する給電制御回路ＰＣＮＴＢを有する給電制御ユニット１００Ｂを備え、各負荷給電回路ＳＰＬｎと、各負荷転流回路ＳＷＬｎと、給電制御回路ＰＣＮＴＢを給電制御ユニット１００Ｂの筐体１００ａに収納した車載電気負荷の給電制御装置である。各負荷転流回路ＳＷＬｎには、それぞれ転流ダイオード１４６ａ〜１４６ｃ（以下１４６ｎで代表する）が接続され、これらの転流ダイオード１４６ｎは、各負荷給電回路ＳＰＬｎの開閉素子１８１ｎがオンからオフに変化したときに電気負荷１０３ｎに流れていた電流を還流するように、各電気負荷１０３ｎに対して並列接続され、各転流ダイオード１４６ｎは、外部負線を構成する外部個別負線１０４ａ〜１０４ｃ（以下１０４ｎで代表する）により給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２とは分離して筐体１００ａの外部で車体接続され、給電制御回路ＰＣＮＴＢは、個別異常検出回路ＩＡＤＥＴＢと、負線断線異常検出回路１６０Ｂと、異常処理手段８１１、８２１、８３１、８４１と、異常履歴記憶手段８１３、８２３、８４３、８３３ａ、８３３ｂとを含み、給電制御回路ＰＣＮＴＢは、マイクロプロセッサ１２０Ｂを用いて構成され、マイクロプロセッサ１２０Ｂは、少なくとも各開閉素子１８１ｎに対する通電指令手段となる制御プログラムが格納された不揮発プログラムメモリ１２１Ｂと、データメモリ１２３と、演算処理用ＲＡＭメモリ１２２と、多チャンネルＡＤ変換器１２４と協働して動作するように構成され、個別異常検出回路ＩＡＤＥＴＢは、各電気負荷１０３ｎに対する給電電気量、具体的には負荷電流Ｉｆｎを検出する複数の給電状態検出回路ＰＤＥＴＢａ〜ＰＤＥＴＢｃ（以下ＰＤＥＴＢｎで代表する）と、電気負荷１０３ｎの中のある電気負荷に対する給電電気量が目標給電電気量から乖離しているときに、その電気負荷と、その電気負荷の正極側配線１０３Ｐと、その電気負荷の負極側配線１０３Ｎと、その電気負荷に対応する開閉素子の中の少なくとも１つが、断線と短絡の何れかである個別異常状態を判定する手段とを有し、負線断線異常検出回路１６０Ｂは、各転流ダイオード１４６ｎのアノード側電位が、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２とは異なる電位となっていることを検出して、外部個別負線１０４ｎの断線異常状態を判定する回路であり、異常処理手段８１１、８２１、８３１、８４１は、個別異常状態と外部個別負線１０４ｎの断線異常状態の少なくとも一方が検出されたときに、開閉素子に対する通電指令出力を停止するとともに、その異常報知を行なう手段であり、異常履歴記憶手段８１３、８２３、８４３、８３３ａ、８３３ｂは、個別異常状態と、外部個別負線１０４ｎの断線異常状態の発生履歴を識別してデータメモリ１２３に格納保存する手段であることを特徴とする。

この実施の形態２の車載電気負荷の給電制御装置では、直流駆動電源１０１からそれぞれ開閉素子１８１ｎを介して給電される複数の電気負荷１０３ｎにそれぞれ並列接続された転流ダイオード１４６ｎが、外部個別負線１０４ｎにより、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２とは分離して、給電制御ユニット１００Ｂの筐体１００ａの外部で車体接続されているので、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２に負荷電流や転流電流が流れず、内部グランド回路ＧＮＤ２の電位を安定化させ、給電制御ユニット１００Ｂの給電制御回路ＰＣＮＴＢを安定して動作させることができる効果がある。また、各電気負荷１０３ｎ、その正極側配線１０３Ｐ、その負極側配線１０３Ｎ、および各開閉素子１８１ｎの断線異常、または短絡異常は、個別異常検出回路ＩＡＤＥＴＢによって検出され、各転流ダイオード１４６ｎに対する外部個別負線１０４ｎの断線は負線断線異常検出回路１６０Ｂによって検出され、それらの異常対策を行なうとともに、これらの異常は異常履歴記憶手段８１３、８２３、８４３、８３３ａ、８３３ｂによって識別記憶されているので、保守点検作業において履歴情報を読み出して、保守点検の能率を向上することができる効果がある。

また、実施の形態２では、各転流ダイオード１４６ｎには、バイパス抵抗１４７ａ〜１４７ｃ（以下１４７ｎで代表する）が並列接続され、負線断線異常検出回路１６０Ｂは、開閉素子１８１ｎがオンされた状態で、外部個別負線１０４ｎが断線しているときに、バイパス抵抗１４７ｎから併合ブロックダイオード２６９を介して給電される検出抵抗２６４と判定素子１６１とを有し、判定素子１６１は、検出抵抗２６４に通電されたことに基づいて、外部個別負線１０４ｎが断線したと判定し、マイクロプロセッサ１２０Ｂに警報信号ＭＮＴを供給する。この構成により、外部個別負線１０４ｎの断線時に、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２に重畳するサージ電流は、併合ブロックダイオード２６９によって阻止されるので、負線断線異常検出回路１６０Bには、過大なサージ電圧が印加されない特徴がある。

また、実施の形態２では、転流ダイオード１４６ｎのアノード端子Ａが、外部個別負線１０４ｎを介して筐体１００ａの外部で車体接続され、この外部個別負線１０４ｎを車体接続する分割グランドＧＮＤ４は、少なくとも給電制御ユニット１００Bの内部グランド回路ＧＮＤ２を車体接続するユニットグランドＧＮＤ１とは分割されていて、電気負荷１０３ｎの負側端子を車体接続する負荷グランドＧＮＤ３と分割グランドＧＮＤ４との間の距離は、ユニットグランドＧＮＤ１と分割グランドＧＮＤ４との間の距離よりも短くなっている。この構成により、転流ダイオード１４６ｎによる転流サージ電流が車体に流れる区間が短縮され、車体の電位変動が抑制される特徴がある。

また、実施の形態２では、各給電状態検出回路ＰＤＥＴＢｎは、それぞれ電流検出用差動増幅回路１５０ａ〜１５０ｃ（以下１５０ｎで代表する）を有し、この電流検出差動増幅回路１５０ｎは、開閉素子１８１ｎと電気負荷１０３ｎとの間に接続された電流検出抵抗１４１ｎの両端電圧の差分電圧を差動増幅器１５１ｎによって増幅し、電気負荷１０３ｎに対する負荷電流Ｉｆｎに比例した監視電圧Ｅｆｎを発生する回路であり、差動増幅器１５１ｎの非反転入力端子は、第一、第二の直列抵抗１４２ｎ、１５２ｎを介して開閉素子１８１ｎと電流検出抵抗１４１ｎとの接続点に接続され、第一、第二の直列抵抗１４２ｎ、１５２ｎの接続点と給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２との間には、第一の負電圧抑制ダイオード１４４ｎが接続され、差動増幅器１５１ｎの反転入力端子は、第三、第四の直列抵抗１４３ｎ、１５３ｎを介して電流検出抵抗１４１ｎと電気負荷１０３ｎとの接続点に接続され、第三、第四の直列抵抗１４３ｎ、１５３ｎの接続点と給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２との間には、第二の負電圧抑制ダイオード１４５ｎが接続され、各転流ダイオード１４６ｎに対する外部個別負線１０４ｎが断線した状態で、差動増幅器１５１ｎに印加される過大負電圧が、第一、第二の負電圧抑制ダイオード１４４ｎ、１４５ｎにより抑制される。この構成により、外部個別負線１０４ｎが断線した状態で、電気負荷１０３ｎが発生するサージ電圧によって差動増幅器１５１ｎが損傷するのを防止することができる特徴がある。また、外部個別負線１０４ｎの断線異常発生時に、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２に重畳するサージ電流を、第一、第三の直列抵抗１４２ｎ、１４３ｎによって微小値に抑制できる特徴がある。

また、実施の形態２では、各給電状態検出回路ＰＤＥＴＢｎは、負荷電圧監視回路３００ａ〜３００ｃ（以下３００ｎで代表する）を有し、この負荷電圧監視回路３００ｎは、電流検出抵抗１４１ｎと電気負荷１０３ｎとの接続点と、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２との間に接続された分圧抵抗３０１ｎ、３０２ｎの中の１つの抵抗３０２ｎに印加される負荷電圧Ｖｆｎに比例した電圧を、マイクロプロセッサ１２０Ｂに入力するアナログ入力回路を有し、分圧抵抗３０１ｎ、３０２ｎの中の１つの抵抗３０２ｎには、内部グランド回路ＧＮＤ２にアノード端子Ａが接続されたクリップダイオード３０５ｎが並列接続され、各転流ダイオード１４６ｎに対する外部個別負線１０４ｎが断線した状態で、負荷電圧監視回路３００ｎに印加される過大負電圧が、クリップダイオード３０５ｎにより、抑制される。この構成により、外部個別負線１０４ｎが断線した状態で、電気負荷１０３ｎが発生するサージ電圧によって負荷電圧監視回路３００ｎが損傷するのを防止することができる特徴がある。また、外部個別負線１０４ｎの断線異常発生時に、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２に重畳するサージ電流は分圧抵抗３０１ｎ、３０２ｎの中の他の抵抗３０１ｎによって微小値に抑制される特徴がある。

また、実施の形態２では、給電制御回路ＰＣＮＴＢは、さらに、負帰還制御回路１９０ａ〜１９０ｃ（以下１９０ｎで代表する）を含み、不揮発プログラムメモリ１２１Ｂは、通電指令手段を構成する目標電流指令手段８５０を含む制御プログラムを包含し、マイクロプロセッサ１２０Ｂには、電源電圧測定回路１１５から供給されるアナログ信号である電源電圧測定信号Ｖｄと、給電状態検出回路ＰＤＥＴＢｎを構成する負荷電圧監視回路３００ｎから供給されるアナログ信号である負荷電圧測定信号Ｖｆｎが入力され、目標電流指令手段８５０は、電気負荷１０３ｎに対する通電目標電流Ｉｓｎに比例した可変デューティαnの設定指令出力ＩＴｎを発生する手段とされ、負帰還制御回路１９０ｎは、設定指令出力ＩＴｎを平滑して得られる目標電流Ｉｓｎに比例した設定電圧Ｅｓｎと、電流検出用差動増幅回路１５０ｎによって検出された負荷電流Ｉｆｎに比例した監視電圧Ｅｆｎとの偏差積分値に応動した可変デューティγｎの通電指令出力ＤＲｎを発生して、開閉素子１８１ｎをオン、オフ制御し、電源電圧測定回路１１５は、直流駆動電源１０１による駆動電源電圧Ｖｂを分圧してマイクロプロセッサ１２０Bに入力する分圧抵抗１１１、１１２を有し、負荷電圧監視回路３００ｎは、電流検出抵抗１４１ｎと電気負荷１０３ｎとの接続点と、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２との間に接続された分圧抵抗３０１ｎ、３０２ｎの中の１つの抵抗３０２ｎに印加される負荷電圧Ｖｆｎに比例した負荷電圧測定入力Ｖｆｎを前記マイクロプロセッサ１２０Bに対して供給するアナログ入力回路である。この構成により、複数の電気負荷１０３ｎに対してマイクロプロセッサ１２０Bの制御負担を軽減して高精度な電流制御を行なうことができる特徴がある。また、負荷電圧Ｖｆｎの監視信号をアナログ値でマイクロプロセッサ１２０Ｂに帰還することにより、多様な異常判定を行なうことができる特徴がある。

また、実施の形態２では、給電制御回路ＰＣＮＴＢは、さらに、開閉素子１８１ｎに並列接続された高抵抗の漏洩抵抗１４９ｎと、開閉素子１８１ｎの出力側に設けられた負荷分圧回路１４１０ｎを含み、不揮発プログラムメモリ１２１Ｂは、設定指令出力ＩＴｎがゼロであるときに、負荷電圧監視回路３００ｎから得られる負荷電圧Ｖｆｎを、それぞれ第一、第二の閾値電圧Ｖ１、Ｖ２とを比較する第一、第二の比較判定手段８２０ｂ、８２０ａを含むプログラムを包含し、漏洩抵抗１４９ｎは、開閉素子１８１ｎのオフ状態において電気負荷１０３ｎが活性化されない微小な負荷電流を供給し、負荷分圧回路１４１０ｎは、開閉素子１８１ｎと電流検出抵抗１４１ｎとの接続点と、電流検出抵抗１４１ｎと電気負荷１０３ｎとの接続点のいずれか一方の接続点と、各転流ダイオード１４６ｎのアノード端子Ａと、給電制御ユニット１００Ｂの内部グランド回路ＧＮＤ２との間に接続されたバイパス抵抗１４７ｎを含み、第一の閾値電圧Ｖ１は、電気負荷１０３ｎ、電気負荷１０３ｎの正極側配線１０３Ｐ、電気負荷１０３ｎの負極側配線１０３Ｎの何れかが断線した断線異常発生時に、漏洩抵抗１４９ｎを介してバイパス抵抗１４７ｎに印加される電圧に比例した電圧に比例し、第二の閾値電圧Ｖ２は、開閉素子１８１ｎの短絡異常と、電気負荷１０３ｎの正極側配線１０３Ｐが電源線と接触した天絡異常の何れかの異常発生時に、バイパス抵抗１４７ｎに印加される電圧に比例し、第一の比較判定手段８２０ｂは、前記断線異常発生時に、判定論理が反転して、断線異常報知を行い、第二の比較判定手段８２０ａは、開閉素子１８１ｎの短絡異常と、電気負荷１０３ｎの正極側配線１０３Ｐの天絡異常の何れかの異常発生時に、判定論理が反転して、その異常報知を行なう。この構成により、簡易な検出手段によって、通電開始前に、「電気負荷１０３ｎの断線異常、その正極側配線１０３Ｐ、またはその負極側配線１０３Ｎの断線異常」ではないか、もしくは「正極側配線１０３Ｐの天絡異常、または開閉素子１８１ｎの短絡異常」ではないかを識別判定することができる特徴がある。

また、実施の形態２では、不揮発プログラムメモリ１２１Ｂは、負荷抵抗推定手段８０８、および過小抵抗判定手段８４０と過大抵抗判定手段８３０の少なくとも一方を含む制御プログラムを包含し、負荷抵抗推定手段８０８は、負荷電圧監視回路３００ｎによって測定された負荷電圧Ｖｆｎと、目標電流指令手段８５０によって指令される目標指令電流Ｉｓｎとに基づいて、Ｖｆｎ／Ｉｓｎに相当する電気負荷１０３ｎの現在の抵抗値Ｒｎを推定演算し、過小抵抗判定手段８４０は、負荷抵抗推定手段８０８によって推定された負荷抵抗Ｒｎが低温環境における最小負荷抵抗Ｒｍｉｎよりも小さいときに異常判定出力を発生し、開閉素子１８１ｎに対する通電指令中に、電気負荷１０３ｎの短絡異常、正極側配線１０３Ｐが車体と接触する地絡異常、および開閉素子１８１ｎの断線異常の何れかが発生したことを報知し、過大抵抗判定手段８３０は、負荷抵抗推定手段８０８によって推定された負荷抵抗Ｒｎが高温環境における最大負荷抵抗Ｒｍａｘよりも大きいときに異常判定出力を発生し、開閉素子１８１ｎに対する通電指令中に、電気負荷１０３ｎの断線異常、正極側配線１０３Ｐの断線異常、負極側配線１０３Ｎの断線異常、正極側配線１０３Ｐの天絡異常、および開閉素子１８１ｎの短絡異常の何れかが発生したことを報知する。この構成により、ハードウエアに依存せず、安価な手段で、電気負荷１０３ｎの断線異常、正極側配線１０３Ｐの天絡異常、電気負荷１０３ｎの短絡異常、正極側配線１０３Ｐの地絡異常、開閉素子１８１ｎの断線異常、または開閉素子１８１ｎの短絡異常の異常状態を検出することができる特徴がある。

また、実施の形態２では、過大抵抗判定手段８３０はさらに確認判定手段８３２を有し、この確認判定手段８３２は、過大抵抗判定手段８３０が過大抵抗状態を判定したときに、負帰還制御回路１９０ｎに対する設定指令出力ＩＴｎを停止した後に、負荷電圧Ｖｆｎが低下しておれば、開閉素子１８１ｎの短絡異常および正極側配線１０３Ｐの天絡異常が発生しなかったことを異常履歴情報として記憶する。この構成により、過大抵抗状態となった要因が正極側配線１０３Ｐの天絡異常、電気負荷１０３ｎの断線異常であったのか、開閉素子１８１ｎの短絡異常であったのかを識別記憶しておくことによって、保守、点検作業の能率を向上することができる特徴がある。

また、実施の形態２では、異常処理手段８１１、８２１、８３１、８４１は、負線断線異常状態の検出時に加えて、電気負荷１０３ｎの短絡異常と、電気負荷１０３ｎの正極側配線１０３Ｐの地絡異常の検出時にも、電気負荷に対する通電指令を停止して異常報知を行い、異常履歴記憶手段８１３、８２３、８４３、８３３ａ、８３３ｂは、断線異常の発生履歴に加えて、電気負荷１０３ｎの短絡異常、および正極側配線１０３Ｐの地絡異常情報をデータメモリ１２３に格納保存する。この構成により、断線異常のみならず、電気負荷１０３ｎの短絡異常、および正極側配線１０３Ｐの地絡異常に対しても、電気負荷１０３ｎに対する通電指令の停止と異常報知を行い、異常内容に応じた履歴情報を総合的に記憶して、保守点検が容易に行なえる特徴がある。

実施の形態３．
（１）実施の形態３の構成の詳細な説明
図９は、この発明による車載電気負荷の給電制御装置の実施の形態３を示す全体回路図である。以下この発明の実施の形態３の構成について、図９を参照し、図１の実施の形態１、および図５の実施の形態２との相違点を中心にして説明するが、図１と同一符号は、同一または相当部分を示している。

この実施の形態３では、図９に示すように、実施の形態１で使用された給電制御ユニット１００Ａに代えて、給電制御ユニット１００Ｃが使用される。給電制御ユニット１００Ｃは、直流駆動電源１０１から車載電気負荷群への給電を制御する。この車載電気負荷群には、負荷回路１０３が含まれる。負荷回路１０３は、複数の電気負荷を含み、図９では、例えば６つの電気負荷１０３ａ〜１０３ｆを含む。これらの電気負荷１０３ａ〜１０３ｆは、誘導性の車載電気負荷である。各電気負荷１０３ａ〜１０３ｆの負極端子は、負荷グランドＧＮＤ３により車体接続される。制御ユニット１００Ｃは、直流駆動電源１０１から各電気負荷１０３ａ〜１０３ｆへの給電を制御する。

給電制御ユニット１００Ｃは、密閉された筐体１００ａに収納されている。この給電制御ユニット１００Ｃは、電源入力端子ＥＳ１、ＥＳ２、ＥＳ３と、ユニットグランド端子ＧＮＤと、６つの負荷出力端子ＬＤ１〜ＬＤ６と、２つの共通端子ＣＯＭ１、ＣＯＭ２を有し、これらの各端子は、それぞれ筐体１００ａと絶縁して、筐体１００ａに配置される。電源入力端子ＥＳ１、ＥＳ２、ＥＳ３と、ユニットグランド端子ＧＮＤは、実施の形態１と同じに構成される。負荷出力端子ＬＤ１〜ＬＤ６は、電気負荷１０３ａ〜１０３ｆのそれぞれに対応して設けられる。ユニットグランド端子ＧＮＤは、実施の形態１と同じに、内部グランド回路ＧＮＤ２とともに、ユニットグランドＧＮＤ１で車体接続される。

給電制御ユニット１００Ｃでは、共通端子ＣＯＭ１、ＣＯＭ２は、それぞれ外部共通負線１０４ｘ、１０４ｙを通じて、共通端子ＣＯＭ１、ＣＯＭ２の近傍の分割グランドＧＮＤ４で車体接続され、車体を通じて負荷グランドＧＮＤ３に接続され、各電気負荷１０３ａ〜１０３ｆの負極側配線１０３Ｎに接続される。分割グランドＧＮＤ４と負荷グランドＧＮＤ３との間の距離は、分割グランドＧＮＤ４とユニットグランドＧＮＤ１との間の距離よりも短くされる。これは、分割グランドＧＮＤ４と負荷グランドＧＮＤ３との間の抵抗を、分割グランドＧＮＤ４とユニットグランドＧＮＤ１との間の抵抗よりも小さくし、各電気負荷１０３ａ〜１０３ｆの転流による車体の電位変動を小さくする。

この給電制御ユニット１００Ｃは、各電気負荷１０３ａ〜１０３ｆに対する負荷給電回路ＳＰＬａ〜ＳＰＬｆと、負荷転流回路ＳＷＬａ〜ＳＷＬｆと、給電制御回路ＰＣＮＴＣを含む。給電制御回路ＰＣＮＴＣは、マイクロプロセッサ１２０Ｃを中心として構成される。給電制御回路ＰＣＮＴＣは、制御電源回路１１０と、開閉回路１８０ａ〜１８０ｆと、転流回路２４００ａ〜２４００ｆと、個別異常検出回路ＩＡＤＥＴＣと、負線断線異常検出回路１６０Ｃとを含む。個別電流検出回路ＩＡＤＥＴＣは、各電気負荷１０３ａ〜１０３ｆの個別異常を検出し、負線断線異常検出回路１６０Ｃは、外部共通負線１０４ｘ、１０４ｙの異常を検出する。

個別異常検出回路ＩＡＤＥＴＣは、各電気負荷１０３ａ〜１０３ｆのそれぞれに対応して配置された給電状態検出回路ＰＤＥＴＣａ〜ＰＤＥＴＣｆと、マイクロプロセッサ１２０Ｃとによって構成される。電気負荷１０３ａに対応する給電状態検出回路ＰＤＥＴＣａは、電流検出回路２４０ａと、電流検出用差増幅回路１５０ａと、負帰還制御回路１９０ａと、負荷電圧監視回路３００ａと、過電流検出回路３５０ａを含む。同様に、電気負荷１０３ｆに対応する給電状態検出回路ＰＤＥＴＣｆは、それぞれ電流検出回路２４０ｆと、電流検出用差動増幅回路１５０ｆと、負帰還制御回路１９０ｆと、負荷電圧監視回路３００ｆと、過電流検出回路３５０ｆを含む。

電流検出用差動増幅回路１５０ａ〜１５０ｆは、実施の形態１と同じに構成される。マイクロプロセッサ１２０Ｃは、実施の形態１のマイクロプロセッサ１２０Ａに代わって使用される。開閉回路１８０ａ〜１８０ｆと、負帰還制御回路１９０ａ〜１９０ｆと、負荷電圧監視回路３００ａ〜３００ｆは、実施の形態２と同じに構成される。転流回路２４００ａ〜２４００ｆは、実施の形態１の転流回路１４００ａ〜１４００ｃを変更し、また電流検出回路２４０ａ〜２４０ｆは、実施の形態１の電流検出回路１４０ａ〜１４０ｃを変更して構成される。過電流検出回路３５０ａ〜３５０ｆは、実施の形態３の給電制御ユニット１００Ｃで新設される。負線断線異常検出回路１６０Ｃは、実施の形態１の負線断線異常検出回路１６０Ａに代わって使用される。

負荷給電回路ＳＰＬａ〜ＳＰＬｆは、実施の形態１と同様に、電源入力端子ＥＳ１と、各負荷出力端子ＬＤ１〜ＬＤ６との間に形成される。給電制御ユニット１００Ｃでは、負荷転流回路ＳＷＬａ〜ＳＷＬｃは、それぞれ共通端子ＣＯＭ１と、負荷給電回路ＳＰＬａ〜ＳＰＬｃとの間に形成される。同様に、負荷転流回路ＳＷＬｄ〜ＳＷＬｆは、それぞれ共通端子ＣＯＭ２と、負荷給電回路ＳＰＬｄ〜ＳＰＬｆとの間に形成される。具体的には、負荷転流回路ＳＷＬａ〜ＳＷＬｃの各一端は、共通端子ＣＯＭ１に接続され、その各他端は、それぞれ開閉回路１８０ａ〜１８０ｃと電流検出回路２４０ａ〜２４０ｃとの間の負荷給電回路ＳＰＬａ〜ＳＰＬｃに接続される。同様に、負荷転流回路ＳＷＬｄ〜ＳＷＬｆの各一端は、それぞれ共通端子ＣＯＭ２に接続され、その各他端は、それぞれ開閉回路１８０ｄ〜１８０ｆと電流検出回路２４０ｄ〜２４０ｆの間の負荷給電回路ＳＰＬｄ〜ＳＰＬｆに接続される。負荷転流回路ＳＷＬａ〜ＳＷＬｆには、それぞれ転流回路２４００ａ〜２４００ｆが配置される。

給電制御回路ＰＣＮＴＣの主要構成部品であるマイクロプロセッサ１２０Ｃは、例えば電気的に一括消去して書込み、読出しを行なうことができる不揮発フラッシュメモリ等による不揮発プログラムメモリ１２１Ｃと、演算処理用のＲＡＭメモリ１２２と、１バイト単位で電気的に書込み、読出しを行なうことができる不揮発ＥＥＰＲＯＭメモリ等によるデータメモリ１２３と、多チャンネルＡＤ変換器１２４とに対してバス接続され、これらと相互に協働するように構成されている。

開閉回路１８０ａ〜１８０ｆは、直流駆動電源１０１から、負荷給電リレー接点１０２ｂと電源入力端子ＥＳ１を介して給電され、それぞれ電流検出回路２４０ａ〜２４０ｆの電流検出抵抗１４１ａ〜１４１ｆと、負荷出力端子ＬＤ１〜ＬＤ６を介して電気負荷１０３ａ〜１０３ｆに給電する。これらの開閉回路１８０ａ〜１８０ｆは、それぞれ負帰還制御回路１９０ａ〜１９０ｆが発生する通電指令出力ＤＲ１〜ＤＲ６によってオン、オフ制御され、そのオン期間と、オン、オフ周期との比率である通電デューティに比例した負荷電圧を電気負荷１０３ａ〜１０３ｆに供給する。電流検出回路２４０ａの詳細は、後で図１０を参照して説明する。

転流回路２４００ａ〜２４００ｆは、それぞれ負荷転流回路ＳＷＬａ〜ＳＷＬｆに配置される。各転流回路２４００ａ〜２４００ｆの転流ダイオード１４６ａ〜１４６ｆは、それぞれ対応する電流検出抵抗１４１ａ〜１４１ｆと電気負荷１０３ａ〜１０３ｆとの直列回路に対して並列接続される。共通端子ＣＯＭ１には、電気負荷１０３ａ〜１０３ｃに対応した転流ダイオード１４６ａ〜１４６ｃのアノード端子Ａが共通に接続されている。同様に、共通端子ＣＯＭ２には電気負荷１０３ｄ〜１０３ｆに対応した転流ダイオード１４６ｄ〜１４６ｆのアノード端子Ａが共通に接続されている。転流回路２４００ａの詳細は、後で図１０を参照して説明する。

電流検出用差動増幅回路１５０ａ〜１５０ｆは、実施の形態１における電流検出用差動増幅回路１５０ａと同様に構成される。電流検出用差動増幅回路１５０ａ〜１５０ｆは、それぞれ電流検出抵抗１４１ａ〜１４１ｆの両端電圧を差動増幅し、電気負荷１０３ａ〜１０３ｆに流れる負荷電流Ｉｆ１〜Ｉｆ６に比例した監視電圧Ｅｆ１〜Ｅｆ６を負帰還制御回路１９０ａ〜１９０ｆの一方の入力に供給する。過電流検出回路３５０ａ〜３５０ｆは、それぞれ対応する電流検出用差動増幅回路１５０ａ〜１５０ｆの出力電圧が所定値を超過したときに、警報信号ＯＣ１〜ＯＣ６を発生してマイクロプロセッサ１２０Ｃに入力する。

マイクロプロセッサ１２０Ｃは、不揮発プログラムメモリ１２１Ｃに格納されている目標電流指令手段となるプログラムに基づいて、目標負荷電流値Ｉｓ１〜Ｉｓ６のそれぞれに比例した通電デューティα1〜α６の設定指令出力ＩＴ１〜ＩＴ６を発生し、負帰還制御回路１９０ａ〜１９０ｆに供給する。負帰還制御回路１９０ａ〜１９０ｆは、それぞれ設定指令出力ＩＴ１〜ＩＴ６を平滑して得られる目標電流値Ｉｓ１〜Ｉｓ６に比例した設定電圧Ｅｓ１〜Ｅｓ６と、電流検出用差動増幅回路部１５０ａ〜１５０ｆによって検出された負荷電流Ｉｆ１〜Ｉｆ６に比例した監視電圧Ｅｆ１〜Ｅｆ６との偏差積分値に応動した可変デューティの通電指令出力ＤＲ１〜ＤＲ６を発生して、開閉回路１８０ａ〜１８０ｆの開閉素子１８１ａ〜１８１ｆをオン、オフ制御する。負線断線異常検出回路１６０Ｃは、外部共通負線１０４ｘ、１０４ｙの断線、および共通端子ＣＯＭ１、ＣＯＭ２の接触不良等による負線断線を検出して、警報信号ＭＮＴをマイクロプロセッサ１２０Ｃに供給する。負線断線異常検出回路１６０Ｃの詳細は、後で図１０を参照して説明する。

負荷電圧監視回路３００ａ〜３００ｆは、それぞれ電気負荷１０３ａ〜１０３ｆの正極側配線１０３Ｐが接続される負荷出力端子ＬＤ１〜ＬＤ６の電圧を監視して、負荷電圧Ｖｆ１〜Ｖｆ６に比例したアナログ信号である負荷電圧測定入力Ｖｆ１をマイクロプロセッサ１２０Ｃに供給する。

電気負荷１０３ｂ〜１０３ｆに対応した開閉回路１８０ｂ〜１８０ｆ、電流検出回２４０ｂ〜２４０ｆ、電流増幅用差動増幅回路１５０ｂ〜１５０ｆ、過電流検出回路３５０ｂ〜３５０ｆ、負荷電圧監視回路３００ｂ〜３００ｆ、負帰還制御回路１９０ｂ〜１９０ｆは、電気負荷１０３ａに対応した開閉回路１８０ａ、電流検出回路２４０ａ、電流検出用差動増幅回路１５０ａ、過電流検出回路３５０ａ、負荷電圧監視回路３００ａ、負帰還制御回路１９０ａと同様に構成される。マイクロプロセッサ１２０Ｃは、設定指令出力ＩＴ１〜ＩＴ６を発生し、負荷電圧測定入力Ｖｆ１〜Ｖｆ６と、電源電圧測定入力Ｖｄをアナログ入力とし、警報信号ＯＣ１〜ＯＣ６を論理信号入力として動作する。

図１０は、図９の主要部分の詳細回路図である。図１０は、電気負荷１０３ａに対応する電流検出回路２４０ａ、転流回路２４００ａ、負帰還制御回路１９０ａ、電流検出用差動増幅回路１５０ａ、過電流検出回路３５０ａ、および負線断線異常検出回路１６０Ｃの詳細を示す。この図１０について、図２、図６との相違点を中心に説明する。他の電気負荷１０３ｂ〜１０３ｆに対応する電流検出回路２４０ｂ〜２４０ｆ、転流回路２４００ｂ〜２４００ｆ、負帰還制御回路１９０ｂ〜１９０ｆ、電流検出用差動増幅回路１５０ｂ〜１５０ｆ、および過電流検出回路３５０ｂ〜３５０ｆは、それぞれ図１０に示す電流検出回路２４０ａ、転流回路２４００ａ、負帰還制御回路１９０ａ、電流検出用差動増幅回路１５０ａ、過電流検出回路３５０ａと同様に構成される。

図１０において、開閉回路１８０ａ、電流検出用差動増幅回路１５０ａ、負帰還制御回路１９０ａ、負荷電圧監視回路３００ａは、図６と同様に構成されている。電流検出回路２４０ａでは、転流ダイオード１４６ａと並列に接続されたいたバイパス抵抗１４７ａが、電流検出回路２４０ａに組み込まれ、このバイパス抵抗１４７ａが、漏洩抵抗１４９ａおよびブロックダイオード１４８ａとともに、負荷分圧回路１４２０ａを構成する。このバイパス抵抗１４７ａの一方の端子は、負荷出力端子ＬＤ１に接続され、その他方の端子は、ブロックダイオード１４８ａを介して、給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２に接続されている。ブロックダイオード１４８ａは、そのカソード端子Ｋが内部グランド回路ＧＮＤ２に接続され、そのアノード端子Ａがバイパス抵抗１４７ａに接続される。バイパス抵抗１４７ａの一方の端子の接続位置は、電流検出抵抗１４１ａのどちら側であってもよく、またその他方の端子の接続位置は、転流ダイオード１４６ａのアノード端子Ａであってもよい。負荷分圧回路１４２０ａは、実施の形態１、２における負荷分圧回路１４１０ａと同様な働きをする。

過電流検出回路３５０ａは、比較判定回路３５１ａと、出力抵抗３５８ａと、平滑コンデンサ３５９ａと、分圧抵抗３５４ａ、３５５ａとを含み、出力抵抗３５８ａは、マイクロプロセッサ１２０Ｃに対して、警報信号ＯＣ１を供給するようになっている。分圧抵抗３５４ａ、３５５ａは、電流検出用差動増幅回路１５０ａの差動増幅器１５１ａの出力電圧Ｅ０を分圧して、比較判定回路３５１ａの反転入力端子に供給する。比較判定回路３５１ａの非反転入力端子には、制御電源電圧Ｖｃｃが印加される。

実施の形態３では、電流検出用差動増幅回路１５０ａの差動増幅器１５１ａの出力電圧Ｅ０は、負帰還制御回路１９０ａに入力される監視電圧Ｅｆ１の前段部の電圧になっており、監視電圧値Ｅｆ１は、電圧制限ダイオード３５６ａによって制限され、制御電源電圧Ｖｃｃのレベル以上にはならないようになっている。電圧制限ダイオード３５６ａのアノード端子Ａは、電流検出用差動増幅回路１５０ａの出力抵抗１５８ａに接続され、そのカソード端子Ｋは制御電源電圧Ｖｃｃに接続される。実施の形態３における差動増幅器１５１ａは、駆動電源電圧Ｖｂを電源として動作するようになっているので、出力電圧Ｅ０は、通常は電気負荷１０３ａに流れる負荷電流の大きさによって、Ｅ０＝０〜Ｖｃｃ（＝５Ｖ）の間で変化するが、開閉回路１８０ａの開閉素子１８１ａの短絡事故等の異常発生時には、Ｅ０＝Ｖｂ（＝１０〜１６Ｖ）まで上昇する。

負線断線異常検出回１６０Ｃは、制御電源電圧Ｖｃｃが給電されるＰＮＰトランジスタによって構成された判定素子１６１を備え、この判定素子１６１のコレクタ端子Ｃは、コレクタ抵抗１６２を介して内部グランド回路ＧＮＤ２に接続されるとともに、出力抵抗１６３ａを介してマイクロプロセッサ１２０Ｃの警報信号端子に接続される。積分コンデンサ１６３ｂは、出力抵抗１６３ａから充電されて平滑回路を構成するようになっている。

判定素子１６１のエミッタ端子Ｅとベース端子Ｂとの間には、判定素子１６１のオフ用安定抵抗１６４が接続され、判定素子１６１のベース端子Ｂは、ベース抵抗１６５と、限流抵抗１６６と、定電圧ダイオード１６７と、併合ダイオード１６９ｘ、１６９ｙを介して、共通端子ＣＯＭ１、ＣＯＭ２に接続されている。クリップダイオード１６８のアノード端子Ａは、内部グランド回路ＧＮＤ２に接続され、そのカソード端子Ｋは、ベース抵抗１６５と限流抵抗１６６との接続点に接続されている。

判定素子１６１は、共通端子ＣＯＭ１に接続された外部共通負線１０４ｘが断線している状態で、開閉回路１８０ａ〜１８０ｃのどれかが負荷電流を遮断したときに、ベース抵抗１６５から限流抵抗１６６、定電圧ダイオード１６７、併合ダイオード１６９ｘ、転流ダイオード１４６ａ〜１４６ｃ、および電流検出抵抗１４１ａ〜１４１ｃを経由して負荷出力端子ＬＤ１〜ＬＤ３に至るサージ電流によって導通し、警報信号ＭＮＴの論理レベルを「Ｈ」にして、マイクロプロセッサ１２０Ｃへ負線断線異常の発生を入力するようになっている。

同様に、判定素子１６１は、共通端子ＣＯＭ２に接続された外部共通負線１０４ｙが断線している状態において、開閉回路１８０ｄ〜１８０ｆのどれかが負荷電流を遮断したときに、ベース抵抗１６５から限流抵抗１６６、定電圧ダイオード１６７、併合ダイオード１６９ｙ、転流ダイオード１４６ｄ〜１４６ｆ、および電流検出抵抗１４１ｄ〜１４１ｆを経由して、負荷出力端子ＬＤ４〜ＬＤ６に至るサージ電流によって導通し、警報信号ＭＮＴの論理レベルを「Ｈ」にして、マイクロプロセッサ１２０Ｃへ負線断線異常の発生を入力するようになっている。

判定素子１６１は、電気負荷１０３ａ〜１０３ｆの負荷電流が遮断されたときに、転流ダイオード１４６ａ〜１４６ｆのアノード端子Ａに発生する負電位を検出して警報信号ＭＮＴを発生するものであり、共通端子ＣＯＭ１、ＣＯＭ２が外部共通負線１０４ｘ、１０４ｙによって正常に車体接続されていると、転流ダイオード１４６ａ〜１４６ｆのアノード端子Ａには電位が発生せず、判定素子１６１が発生する警報信号ＭＮＴの論理レベルは「Ｌ」となって正常状態を示す。

（２）実施の形態３の作用、動作の詳細な説明
次に、図９、図１０に示すこの発明の実施の形態３の作用、動作について説明する。図９において、図示しない電源スイッチがオンされると、電源開閉リレー接点１０２ａがオンして、制御電源回路１１０に駆動電源電圧Ｖｂが印加され、制御電源回路１１０は、制御電源電圧Ｖｃｃを発生してマイクロプロセッサ１２０Ｃに給電する。マイクロプロセッサ１２０Ｃが動作開始すると、図示しない付勢回路によって負荷給電リレー接点１０２ｂがオンする。マイクロプロセッサ１２０Ｃは、不揮発プログラムメモリ１２１Ｃに格納された運転制御プログラムに基づいて、複数の電気負荷１０３ａ〜１０３ｆの中のどの電気負荷に対していくらの負荷電流を供給するかを決定し、その後不揮発プログラムメモリ１２１Ｃに格納された目標電流指令手段となる制御プログラムに基づいて、通電目標電流値Ｉｓ１〜Ｉｓ６に比例した通電デューティα１〜α６のパルス出力である設定指令出力ＩＴ１〜ＩＴ６を発生する。

負帰還制御回路１９０ａは、設定指令出力ＩＴ１を平滑して得られる電気負荷１０３ａに対する通電目標電流値Ｉｓ１に比例した設定電圧Ｅｓ１と、電流検出用差動増幅回路１５０ａによって検出された負荷電流Ｉｆ１に比例した監視電圧Ｅｆ１との偏差積分値に応動した可変デューティγ1の通電指令出力ＤＲ１を発生し、この通電指令出力ＤＲ１により開閉回路１８０ａの開閉素子１８１ａをオン、オフ制御する。他の負帰還制御回路１９０ｂ〜１９０ｆも同様に動作する。

開閉素子１８１ａがオンしたときの負荷電流Ｉｆ１は、駆動電源１０１の正極端子から、負荷電源リレー接点１０２ｂ、電源入力端子ＥＳ１、開閉素子１８１ａ、電流検出抵抗１４１ａ、負荷出力端子ＬＤ１、正極側配線１０３Ｐ、電気負荷１０３ａ、負極側配線１０３Ｎ、負荷グランドＧＮＤ３、車体、電源グランドＧＮＤ０を経由して駆動電源１０１の負極端子に至る経路に流れ、給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２には一切負荷電流は流れない。開閉素子１８１ａがオフしたときの負荷電流Ｉｆ１は、電気負荷１０３ａの負極端子から、負極側配線１０３Ｎ、負荷グランドＧＮＤ３、車体、分割グランドＧＮＤ４、外部共通負線１０４ｘ、共通端子ＣＯＭ１、転流ダイオード１４６ａ、電流検出抵抗１４１ａ、負荷出力端子ＬＤ１、正極側配線１０３Ｐを経由して、電気負荷１０３ａの正極端子に至る経路で還流し、この場合も、給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２には一切負荷電流は流れない。他の電気負荷１０３ｂ〜１０３ｆを流れる負荷電流Ｉｆ２〜Ｉｆ６も同様である。なお、外部共通負線１０４ｘ、１０４ｙを分割グランドＧＮＤ４で車体接続しないで、負荷グランドＧＮＤ３の位置まで延長するようにしても、同様である。

外部共通負線１０４ｘ、１０４ｙが設けられず、転流ダイオード１４６ａのアノード端子Ａが給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２に接続されている場合を想定する。この場合には、開閉素子１８１ａがオフしたときに、負荷電流Ｉｆ１は、電気負荷１０３ａの負極端子から、負極側配線１０３Ｎ、負荷グランドＧＮＤ３、ユニットグランドＧＮＤ１、ユニットグランド端子ＧＮＤ、内部グランド回路ＧＮＤ２、転流ダイオード１４６ａ、電流検出抵抗１４１ａ、負荷出力端子ＬＤ１、正極側配線１０３Ｐを経由して、電気負荷１０３ａの正極端子に至る経路で還流することになり、内部グランド回路ＧＮＤ２に転流サージ電流が流入し、内部グランド回路ＧＮＤ２に電位変動を与える問題がある。

実施の形態３では、各転流ダイオード１４６ａ〜１４６ｆのアノード端子Ａを給電制御ユニット１００Ｃの外部で車体接続することによって、負荷電流Ｉｆ１〜Ｉｆ６が給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２に流入することを防止することができる。しかし、反面で、共通端子ＣＯＭ１、ＣＯＭ２の接触不良、または外部共通負線１０４ｘ、１０４ｙの断線異常が発生すると、転流ダイオード１４６ａ〜１４６ｆによる転流機能が損なわれ、開閉素子１８１ａ〜１８１ｆがオフしたときに、電気負荷１０３ａ〜１０３ｆのインダクタンス成分によって誘導サージ電圧が発生するという新たな問題が発生する。このサージ電圧は開閉素子１８１ａ〜１８１ｆに設けられたオフ電圧抑制用の電圧制限ダイオード１８４ａ（図６参照）によって例えば５０Ｖ程度に抑制されるが、この抑制サージ電圧は給電制御ユニット１００Ｃの内部回路のうち、内部グランド回路ＧＮＤ２と負荷出力端子ＬＤ１〜ＬＤ６との間に接続されている全ての回路に印加されることになる。

電流検出回路２４０ａのブロックダイオード１４８ａは、前記抑制サージ電圧による逆流電流を阻止する。また、電流検出回路２４０ａの第一、第二の負電圧抑制ダイオード１４４ａ、１４５ａは、電流検出用差動増幅回路１５０ａの差動増幅器１５１ａの入力電位を、第一、第二の負電圧抑制ダイオード１４４ａ、１４５ａの順方向電圧である例えば１Ｖ程度の負電位に抑制する。電流検出回路２４０ａの第一、第三の直列抵抗１４２ａ、１４３ａは、ユニットグランドＧＮＤ１から、内部グランド回路ＧＮＤ２、第一または第二の負電圧抑制ダイオード１４４ａまたは１４５ａを経由して、負荷出力端子ＬＤ１に還流するサージ電流を抑制し、内部グランド回路ＧＮＤ２の電位変動を抑制する。なお、電気負荷１０３ｂ（図示せず）〜１０３ｆに対応する各回路の各部の作用動作も、電気負荷１０３ａの場合と同様である。

負線断線異常検出回路１６０Ｃのベース抵抗１６５、限流抵抗１６６、定電圧ダイオード１６７、およびクリップダイオード１６８は、図３のものと同様に作用し、共通端子ＣＯＭ１、ＣＯＭ２に接続された外部共通負線１０４ｘ、１０４ｙが断線したときに、転流サージ電流によって判定素子１６１をオンにし、警報信号ＭＮＴの論理レベルを「Ｈ」にして、マイクロプロセッサ１２０Ｃへ負線断線異常の発生を入力する。

図３では外部共通負線１０４が使用されているのに対して、実施の形態３では、図９に示すように、外部共通負線１０４ｘ、１０４ｙが使用され、また共通端子ＣＯＭも、２つの共通端子ＣＯＭ１、ＣＯＭ２に分割されている。従って、共通端子ＣＯＭ１、ＣＯＭ２に各電気負荷１０３ａ〜１０３ｆの転流電流が集中せず、共通端子ＣＯＭ１、ＣＯＭ２に過大電流が流れるのを抑制することができる。また、外部共通負線１０４ｘ、１０４ｙも、負荷グランドＧＮＤ３の位置まで延長することが望ましいが、配線数を削減するために、共通端子ＣＯＭ１、ＣＯＭ２の近傍位置に設けられた分割グランドＧＮＤ４の位置で車体接続されている。

過電流検出回路３５０ａ〜３５０ｆが警報信号ＯＣ１〜ＯＣ６を発生すると、マイクロプロセッサ１２０Ｃは、図示しない制御プログラムによって設定指令出力ＩＴ１〜ＩＴ６を停止し、過電流異常発生を異常履歴情報としてデータメモリ１２３に格納するようになっている。実施の形態３のその他の動作は、図８に示すフローチャートと同じである。

（３）実施の形態３の要点と特徴
以上の説明で明らかな通り、この発明の実施の形態３による車載電気負荷の給電制御装置は、直流駆動電源１０１から複数の電気負荷１０３ａ〜１０３ｆ（以下１０３ｎで代表する）のそれぞれに、開閉素子１８１ａ〜１８１ｆ（以下１８１ｎで代表する）を介して給電する複数の負荷給電回路ＳＰＬａ〜ＳＰＬｆ（以下ＳＰＬｎで代表する）と、各電気負荷１０３ｎの負荷電流を転流する複数の負荷転流回路ＳＷＬａ〜ＳＷＬｆ（以下ＳＷＬｎで代表する）と、各開閉素子（１８１ｎ）に対して通電指令出力ＤＲｎを供給する給電制御回路ＰＣＮＴＣを有する給電制御ユニット１００Ｃを備え、各負荷給電回路ＳＰＬｎと、各負荷転流回路ＳＷＬｎと、給電制御回路ＰＣＮＴＣを給電制御ユニット１００Ｃの筐体１００ａに収納した車載電気負荷の給電制御装置である。各負荷転流回路ＳＷＬｎには、それぞれ転流ダイオード１４６ａ〜１４６ｆ（以下１４６ｎで代表する）が接続され、これらの転流ダイオード１４６ｎは、各負荷給電回路ＳＰＬｎの開閉素子１８１ｎがオンからオフに変化したときに電気負荷１０３ｎに流れていた電流を還流するように、各電気負荷１０３ｎに対して並列接続され、各転流ダイオード１４６ｎは、外部負線を構成する外部共通負線１０４ｘ、１０４ｙにより給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２とは分離して筐体１００ａの外部で車体接続され、給電制御回路ＰＣＮＴＣは、個別異常検出回路ＩＡＤＥＴＣと、負線断線異常検出回路１６０Ｃと、異常処理手段８１１、８２１、８３１、８４１と、異常履歴記憶手段８１３、８２３、８４３、８３３ａ、８３３ｂとを含み、給電制御回路ＰＣＮＴＣは、マイクロプロセッサ１２０Ｃを用いて構成され、マイクロプロセッサ１２０Ｃは、少なくとも各開閉素子１８１ｎに対する通電指令手段となる制御プログラムが格納された不揮発プログラムメモリ１２１Ｃと、データメモリ１２３と、演算処理用ＲＡＭメモリ１２２と、多チャンネルＡＤ変換器１２４と協働して動作するように構成され、個別異常検出回路ＩＡＤＥＴＣは、各電気負荷１０３ｎに対する給電電気量、具体的には負荷電流Ｉｆｎを検出する複数の給電状態検出回路ＰＤＥＴＣａ〜ＰＤＥＴＢｆ（以下ＰＤＥＴＣｎで代表する）と、電気負荷１０３ｎの中のある電気負荷に対する給電電気量が目標給電電気量から乖離しているときに、その電気負荷と、その電気負荷の正極側配線１０３Ｐと、その電気負荷の負極側配線１０３Ｎと、その電気負荷に対応する開閉素子の中の少なくとも１つが、断線と短絡の何れかである個別異常状態を判定する手段とを有し、負線断線異常検出回路１６０Ｃは、各転流ダイオード１４６ｎのアノード側電位が、給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２とは異なる電位となっていることを検出して、外部共通負線１０４ｘ、１０４ｙの断線異常状態を判定する回路であり、異常処理手段８１１、８２１、８３１、８４１は、個別異常状態と外部個別負線１０４ｎの断線異常状態の少なくとも一方が検出されたときに、開閉素子に対する通電指令出力を停止するとともに、その異常報知を行なう手段であり、異常履歴記憶手段８１３、８２３、８４３、８３３ａ、８３３ｂは、個別異常状態と、外部共通負線１０４ｘ、１０４ｙの断線異常状態の発生履歴を識別してデータメモリ１２３に格納保存する手段であることを特徴とする。

この実施の形態３の車載電気負荷の給電制御装置では、直流駆動電源１０１からそれぞれ開閉素子１８１ｎを介して給電される複数の電気負荷１０３ｎにそれぞれ並列接続された転流ダイオード１４６ｎが、外部外部共通負線１０４ｘ、１０４ｙにより、給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２とは分離して、給電制御ユニット１００Ｃの筐体１００ａの外部で車体接続されているので、給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２に負荷電流および転流電流が流れず、内部グランド回路ＧＮＤ２の電位を安定化させ、給電制御ユニット１００Ｃの給電制御回路ＰＣＮＴＣを安定して動作させることができる効果がある。また、各電気負荷１０３ｎ、その正極側配線１０３Ｐ、その負極側配線１０３Ｎ、および各開閉素子１８１ｎの断線異常、短絡異常は、個別異常検出回路ＩＡＤＥＴＣによって検出され、各転流ダイオード１４６ｎに対する外部共通負線１０４ｘ、１０４ｙの断線は負線断線異常検出回路１６０Ｃによって検出され、それらの異常対策を行なうとともに、これらの異常は異常履歴記憶手段８１３、８２３、８４３、８３３ａ、８３３ｂによって識別記憶されているので、保守点検作業において履歴情報を読み出して、保守点検の能率を向上することができる効果がある。

また、実施の形態３では、各給電状態検出回路ＰＤＥＴＣｎは、それぞれ電流検出用差動増幅回路１５０ａ〜１５０ｆ（以下１５０ｎで代表する）を有し、この電流検出差動増幅回路１５０ｎは、開閉素子１８１ｎと電気負荷１０３ｎとの間に接続された電流検出抵抗１４１ｎの両端電圧の差分電圧を差動増幅器１５１ｎによって増幅し、電気負荷１０３ｎに対する負荷電流Ｉｆｎに比例した監視電圧Ｅｆｎを発生する回路であり、差動増幅器１５１ｎの非反転入力端子は、第一、第二の直列抵抗１４２ｎ、１５２ｎを介して開閉素子１８１ｎと電流検出抵抗１４１ｎとの接続点に接続され、第一、第二の直列抵抗１４２ｎ、１５２ｎの接続点と給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２との間には、第一の負電圧抑制ダイオード１４４ｎが接続され、差動増幅器１５１ｎの反転入力端子は、第三、第四の直列抵抗１４３ｎ、１５３ｎを介して電流検出抵抗１４１ｎと電気負荷１０３ｎとの接続点に接続され、第三、第四の直列抵抗１４３ｎ、１５３ｎの接続点と給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２との間には、第二の負電圧抑制ダイオード１４５ｎが接続され、各転流ダイオード１４６ｎに対する外部共通負線１０４ｘ、１０４ｙが断線した状態で、差動増幅器１５１ｎに印加される過大負電圧が、第一、第二の負電圧抑制ダイオード１４４ｎ、１４５ｎにより抑制される。この構成により、外部共通負線１０４ｘ、１０４ｙが断線した状態で、電気負荷１０３ｎが発生するサージ電圧によって差動増幅器１５１ｎが損傷するのを防止することができる特徴がある。また、外部共通負線１０４ｘ、１０４ｙの断線異常発生時に、給電制御ユニット１００Ｃの内部グランド回路ＧＮＤ２に重畳するサージ電流を、第一、第三の直列抵抗１４２ｎ、１４３ｎによって微小値に抑制できる特徴がある。

加えて、実施の形態３では、給電制御回路ＰＣＮＴＣは、制御電源回路１１０と過電流検出回路３５０ａ〜３５０ｆ（以下３５０ｎで代表する）とを含み、制御電源回路１１０は、直流駆動電源１０１から給電されて駆動電源電圧Ｖｂよりも低い値の安定化された制御電源電圧Ｖｃｃを発生してマイクロプロセッサ１２０Ｃに給電するように構成され、差動増幅器１５１ｎに印加される電源電圧は、駆動電源電圧Ｖｂとされ、差動増幅器１５１ｎから出力される監視電圧Ｅｆｎは、電圧制限ダイオード３５６ｎによって制御電源電圧Ｖｃｃのレベルに制限され、過電流検出回路３５０ｎは、複数の電気負荷１０３ｎのそれぞれに対応して設けられ、対応する電気負荷の負荷電流が所定値を超えて過大であることを検出し、その電気負荷１０３ｎの短絡異常と、その正極側配線１０３Ｐの地絡異常の有無を判定し、過電流検出回路３５０ｎは、電流検出用差動増幅回路１５０ｎによって得られた監視電圧Ｅｆｎの前段部電圧Ｅ０が、制御電源電圧Ｖｃｃ以上の所定値を超過したときに、過電流判定出力を発生して、マイクロプロセッサ１２０Ｃに短絡異常発生の警報信号ＯＣｎを供給する比較回路３５１ｎを有する。この構成により、負荷電流の正常最大値において、監視電圧Ｅｆが制御電源電圧Ｖｃｃとなるようにしておくことにより、精度よく電流検出が行なえるとともに、過大電流発生時には前段部電圧Ｅ0を用いて過電流検出回路３５０ｎを作動させることができる特徴がある。

また、実施の形態３では、異常処理手段８１１、８２１、８３１、８４１は、負線断線異常状態の検出時に加えて、電気負荷１０３ｎの短絡異常と、電気負荷１０３ｎの正極側配線１０３Ｐの地絡異常の検出時にも、電気負荷に対する通電指令を停止して異常報知を行い、異常履歴記憶手段８１３、８２３、８４３、８３３ａ、８３３ｂは、断線異常の発生履歴に加えて、電気負荷１０３ｎの短絡異常、および正極側配線１０３Ｐの地絡異常情報をデータメモリ１２３に格納保存する。この構成により、断線異常のみならず、電気負荷１０３ｎの短絡異常、および正極側配線１０３Ｐの地絡異常に対しても、電気負荷１０３ｎに対する通電指令の停止と異常報知を行い、異常内容に応じた履歴情報を総合的に記憶して、保守点検が容易に行なえる特徴がある。

その他の実施の形態．
以上で説明した各実施の形態において、マイクロプロセッサ１２０Ａ〜１２０Ｃに入力される給電状態検出回路としては、負荷電流状態検出回路と負荷電圧状態検出回路の２種類がある。負荷電流状態検出回路としては、電流検出用差動増幅回路１５０ｎによって測定された負荷電流Ｉｆｎに比例したアナログ値の監視電圧Ｅｆｎと、過電流検出回路３５０ｎによって比較判定された論理信号である警報信号ＯＣｎの２種類がある。負荷電圧状態検出回路としては、負荷電圧監視回路３００ｎによって測定された負荷電圧に比例したアナログ値の負荷電圧測定入力Ｖｆｎと、負荷電圧監視回路１７０ｎによって比較判定された論理信号である警報信号ＯＶｎ、ＳＶｎの２種類がある。その使い分けとしては、マイクロプロセッサの制御負担の軽減、およびアナログ入力点数の削減などの現実面を配慮して、実施の形態１〜３が示されているが、例えば図６に示した実施の形態２において、アナログ信号方式の負荷電圧監視回路３００ｎに代わって、図２に示した実施の形態１における比較判定方式の負荷電圧監視回路１７０ｎを使用して、マイクロプロセッサのソフトウエアに基づく異常判定である過大抵抗判定および過小抵抗判定を省略することも可能である。

一方、負線断線異常検出回路１６０Ａ〜１６０Ｃを用いなくても、図４の工程４４０または図８の工程８３０により構成される過大抵抗判定手段によって断線異常を検出することが可能である。この過大抵抗判定手段では、負線断線が発生すると、転流ダイオード１４６ａ〜１４６ｆによる転流機能が喪失するので、目標電流Ｉｓｎを通電するためには過大な負荷電圧が必要となり、その結果として、過大抵抗状態となり、負線断線異常が検出される。

しかし、検出された断線異常が、電気負荷１０３ａ〜１０３ｆの断線、正極側配線１０３Ｐおよび負極側配線１０３Ｎの断線であるのか、外部共通負線１０４、１０４ｘ、１０４ｙの断線であるのかの識別が行なえない問題点があり、例えば、特定電気負荷の断線異常が発生した場合であれば、念のため該当電気負荷に対する通電指令出力は停止しておけばよいが、他の電気負荷全体の通電指令出力を停止する必要はない。外部共通負線１０４、１０４ｘ、１０４ｙが断線した場合には、その外部共通負線に対応するすべての電気負荷に対する通電指令出力を停止して、開閉回路１３０ｎ、１８０ｎに印加される誘導サージ電圧を速やかに停止する必要があるので、異常の種別は分離して検出する必要がある。

この発明の種々の変形または変更は、この発明の範囲と精神から離れることなく、関係技術者により容易に実行でき、また、この発明は、図示した各実施の形態に制限されないことを理解されるべきである。

この発明による車載電気負荷の給電制御装置の実施の形態１の全体回路図である。 実施の形態１における主要部分の詳細回路図である。 実施の形態１における負線断線異常検出回路の詳細回路図である。 実施の形態１の動作説明用フローチャートである。 この発明による車載電気負荷の給電制御装置の実施の形態２の全体回路図である。 実施の形態２における主要部分の詳細回路図である。 実施の形態２における負線断線異常検出回路の詳細回路図である。 実施の形態２の動作説明用フローチャートである。 この発明による車載電気負荷の給電制御装置の実施の形態３の全体回路図である。 実施の形態３における主要部分の詳細回路図である。

符号の説明

１００Ａ〜１００Ｃ：給電制御ユニット、１０１：駆動電源、
１０３ａ〜１０３ｆ：電気負荷、ＳＰＬａ〜ＳＰＬｆ：負荷給電回路、
ＳＷＬａ〜ＳＷＬｆ：負荷転流回路、
ＰＣＮＴＡ、ＰＣＮＴＢ、ＰＣＮＴＣ：給電制御回路、
ＩＡＤＥＴＡ〜ＩＡＤＥＴＣ：個別異常検出回路、
ＰＤＥＴＡａ〜ＰＤＥＴＡｃ、ＰＤＥＴＢａ〜ＰＤＥＴＢｃ、ＰＤＥＴＣａ〜ＰＤＥＴ
Ｃｆ：給電状態検出回路、１０４、１０４ｘ、１０４ｙ：外部共通負線、
１０４ａ〜１０４ｃ：外部個別負線、１１０：制御電源回路、
１１１、１１２：分圧抵抗（電源電圧測定回路）、
１２０Ａ〜１２０Ｃ：マイクロプロセッサ、
１２１Ａ〜１２１Ｃ：不揮発性プログラムメモリ、１２２：RAMメモリ、
１２３：データメモリ、１２４：多チャンネルＡＤ変換器、
１３０ａ〜１３０ｃ：開閉回路、１３１ａ〜１３１ｃ：開閉素子、
１４０ａ〜１４０ｃ：電流検出回路、１４１ａ〜１４１ｆ：電流検出抵抗、
１４２ａ：第一の直列抵抗、１４３ａ：第三の直列抵抗、
１４４ａ：第一の負電圧抑制ダイオード、１４５ａ：第二の負電圧抑制ダイオード、
１４００ａ〜１４００ｃ：転流回路、１４６ａ〜１４６ｆ：転流ダイオード、
１４７ａ〜１４７ｆ：バイパス抵抗、１４９ａ：漏洩抵抗、
１４１０ａ、１４１０ａ：負荷分圧回路、１４８ａ：ブロックダイオード、
１５０ａ〜１５０ｆ：電流検出用差動増幅回路、１５１ａ：差動増幅器、
１５２ａ：第二の直列抵抗、１５３ａ：第四の直列抵抗、
１６０Ａ〜１６０Ｃ：負線断線異常検出回路、１６１：判定素子、１６６：限流抵抗、
１６７：定電圧ダイオード、１６８：クリップダイオード、
１６９ｘ、１６９ｙ：併合ダイオード、２６３：ブロックダイオード、
２６４：検出抵抗、２６９：併合ブロックダイオード、
１７０ａ〜１７０ｃ：負荷電圧監視回路、１７１ａ：第一の比較判定回路、
１７３ａ、１７４ａ：分圧抵抗、２７１ａ：第二の比較判定回路、
２７４ａ：クリップダイオード、１８０ａ〜１８０ｆ：開閉回路、
１８１ａ〜１８１ｆ：開閉素子、１９０ａ〜１９０ｆ：負帰還制御回路、
３００ａ〜３００ｆ：負荷電圧監視回路、３５０ａ〜３５０ｆ：過電流検出回路、
３５１ａ：比較判定回路、３５６ａ：電圧制限ダイオード、
４０８：負荷抵抗推定手段、４３０：過小抵抗判定手段、４４０：過大抵抗判定手段、
４１１、４２１、４３１、４４１：異常処理手段、
４１３、４２３、４３３、４３３ａ、４３３ｂ：異常履歴記憶手段、
４３２：確認判定手段、４５０：負帰還制御手段、８０８：負荷抵抗推定手段、
８２０ａ：第二の比較判定手段、８２０ｂ：第一の比較判定手段、
８３０：過大抵抗判定手段、８４０：過小抵抗判定手段、
８１１、８２１、８３１、８４１：異常処理手段、
８１３、８２３、８４３、８３３ａ、８３３ｂ：異常履歴記憶手段、
８３２：確認判定手段、８５０：目標電流指令手段。

Claims (16)

1. 直流駆動電源から複数の電気負荷のそれぞれに開閉素子を介して給電する複数の負荷給電回路と、前記各電気負荷の負荷電流を転流する複数の負荷転流回路と、前記各開閉素子に対して通電指令出力を供給する給電制御回路とを含む給電制御ユニットを備え、前記各負荷給電回路と、前記各負荷転流回路と、前記給電制御回路を、前記給電制御ユニットの筐体に収納した車載電気負荷の給電制御装置であって、
   前記複数の負荷転流回路には、それぞれ転流ダイオードが接続され、これらの転流ダイオードは、前記各負荷給電回路の前記開閉素子がオンからオフに変化したときに前記電気負荷に流れていた電流を還流するように前記各電気負荷に対して並列接続され、前記各転流ダイオードは、外部負線により前記給電制御ユニットの内部グランド回路とは分離して前記筐体の外部で車体接続され、
   前記給電制御回路は、個別異常検出回路と、負線断線異常検出回路と、異常処理手段と、異常履歴記憶手段とを含み、
   前記給電制御回路は、マイクロプロセッサを用いて構成され、前記マイクロプロセッサは、少なくとも前記各開閉素子に対する通電指令手段となる制御プログラムが格納された不揮発プログラムメモリと、データメモリと、演算処理用ＲＡＭメモリと、多チャンネルＡＤ変換器と協働して動作するように構成され、
   前記個別異常検出回路は、前記各電気負荷に対する給電電気量を検出する複数の給電状態検出回路と、前記各電気負荷の中のある電気負荷に対する前記給電電気量が目標給電電気量から乖離しているときに、その電気負荷と、その電気負荷の正極側配線と、その電気負荷の負極側配線と、その電気負荷に対応する前記開閉素子の中の少なくとも１つが、断線と短絡の何れかである個別異常状態を判定する手段とを有し、
   前記負線断線異常検出回路は、前記各転流ダイオードのアノード側電位が、前記給電制御ユニットの内部グランド回路とは異なる電位となっていることを検出して、前記外部負線の断線異常状態を判定する回路であり、
   前記異常処理手段は、前記個別異常状態と前記外部負線の断線異常状態の少なくとも一方が検出されたときに、前記開閉素子に対する通電指令出力を停止するとともに、その異常報知を行なう手段であり、
   前記異常履歴記憶手段は、前記個別異常状態と、前記外部負線の断線異常状態の発生履歴を識別して前記データメモリに格納保存する手段である
   ことを特徴とする車載電気負荷の給電制御装置。
2. 請求項１記載の車載電気負荷の給電制御装置であって、
   前記各開閉素子には、そのオフ電圧を抑制するための電圧制限ダイオードが接続され、
   また、前記負線断線異常検出回路は、前記電圧制限ダイオードの制限電圧よりも低い電圧で通電開始する定電圧ダイオードと、この定電圧ダイオードに直列接続された限流抵抗と、前記給電制御ユニットの内部グランド回路にアノード端子が接続されたクリップダイオードとを含む直列回路、およびこの直列回路の通電状態に応動する判定素子を有し、
   前記直列回路は、前記給電制御ユニットの内部グランド回路と、前記各転流ダイオードのアノード端子との間に接続され、
   前記判定素子は、前記クリップダイオードのカソード電位を検出することにより、前記外部負線が断線した状態で発生する前記電気負荷の誘導サージ電位の変動に応動して、前記外部負線の断線を検出し、前記マイクロプロセッサに警報信号を供給することを特徴とする車載電気負荷の給電制御装置。
3. 請求項１記載の車載電気負荷の給電制御装置であって、
   前記各転流ダイオードにはバイパス抵抗が並列接続され、
   前記負線断線異常検出回路は、前記各開閉素子がオンされた状態で、前記外部負線が断線しているときに、前記バイパス抵抗からブロックダイオードを介して給電される検出抵抗と判定素子とを有し、
   前記判定素子は、前記検出抵抗に通電されたことに基づいて、前記外部負線が断線したと判定し、前記マイクロプロセッサに警報信号を供給することを特徴とする車載電気負荷の給電制御装置。
4. 請求項１〜３のいずれか一項記載の車載電気負荷の給電制御装置であって、前記各転流ダイオードのアノード端子が前記外部負線を介して前記筐体の外部で車体接続され、この外部負線を車体接続する分割グランドは、少なくとも前記給電制御ユニットの内部グランド回路を車体接続するユニットグランドとは分割されていて、前記電気負荷の負側端子を車体接続する負荷グランドと前記分割グランドとの間の距離は、前記ユニットグランドと分割グランドとの間の距離よりも短くなっていることを特徴とする車載電気負荷の給電制御装置。
5. 請求項１記載の車載電気負荷の給電制御装置であって、
   前記各給電状態検出回路は、電流検出用差動増幅回路を有し、この電流検出用差動増幅回路は、前記電気負荷とそれに対応する前記開閉素子との間に接続された電流検出抵抗の両端電圧の差分電圧を差動増幅器により増幅し、前記電気負荷に対する負荷電流Ｉｆに比例した監視電圧Ｅｆを発生する回路であり、
   前記差動増幅器の非反転入力端子は、第一、第二の直列抵抗を介して前記開閉素子と前記電流検出抵抗との接続点に接続され、前記第一、第二の直列抵抗の接続点と前記給電制御ユニットの内部グランド回路との間には、第一の負電圧抑制ダイオードが接続され、
   また前記差動増幅器の反転入力端子は、第三、第四の直列抵抗を介して前記電流検出抵抗と電気負荷との接続点に接続され、前記第三、第四の直列抵抗の接続点と前記給電制御ユニットの内部グランド回路との間には、第二の負電圧抑制ダイオードが接続され、
   前記各転流ダイオードに対する前記外部負線が断線した状態で、前記差動増幅器に印加される過大負電圧が、前記第一、第二の負電圧抑制ダイオードにより抑制されることを特徴とする車載電気負荷の給電制御装置。
6. 請求項１記載の車載電気負荷の給電制御装置であって、
   前記各給電状態検出回路は、負荷電圧監視回路を有し、
   この負荷電圧監視回路は、前記電気負荷とそれに対応する前記電流検出抵抗との接続点と、前記給電制御ユニットの内部グランド回路との間に接続された分圧抵抗の中の１つの抵抗に印加される負荷電圧に比例した電圧を前記マイクロプロセッサに入力するアナログ入力回路と、前記分圧抵抗の中の１つの抵抗に印加される負荷電圧に比例した電圧と所定閾値との比較判定結果を前記マイクロプロセッサに入力する比較判定論理回路との何れか一方を有し、
   前記分圧抵抗の中の１つの抵抗には、前記内部グランド回路にアノード端子が接続されたクリップダイオードが並列接続され、前記各転流ダイオードに対する前記外部負線が断線した状態で、前記負荷電圧監視回路に印加される過大負電圧が、前記グリップダイオードにより抑制されることを特徴とする車載電気負荷の給電制御装置。
7. 請求項５記載の車載電気負荷の給電制御装置であって、
   前記マイクロプロセッサには、前記電流検出用差動増幅回路から供給される監視電圧Ｅｆであるアナログ信号と、電源電圧測定回路から供給される電源電圧測定信号であるアナログ信号が入力され、
   前記各給電状態検出回路は、負荷電圧監視回路を構成する比較判定回路を有し、
   また前記不揮発プログラムメモリは、前記通電指令手段となる負帰還制御手段を含む制御プログラムを包含し、
   前記負帰還制御手段は、前記電気負荷に対する通電目標電流Ｉｓと前記電流検出用差動増幅回路によって検出された負荷電流Ｉｆとの偏差積分値に応動した可変デューティの通電指令出力を発生して、前記開閉素子をオン、オフ制御し、
   前記電源電圧測定回路は、前記直流駆動電源による駆動電源電圧Ｖｂを分圧して前記マイクロプロセッサに入力する分圧抵抗を有し、
   前記負荷電圧監視回路は、前記電流検出抵抗と電気負荷との接続点と前記給電制御ユニットの内部グランド回路との間に接続された分圧抵抗の中の１つの抵抗に印加される負荷電圧に比例した電圧と、所定閾値との比較判定結果を前記マイクロプロセッサに対して入力する比較判定回路を有することを特徴とする車載電気負荷の給電制御装置。
8. 請求項７記載の車載電気負荷の給電制御装置であって、前記個別異常検出回路は、前記各開閉素子に並列接続された高抵抗の漏洩抵抗と、前記各開閉素子の出力側に設けられた負荷分圧回路を含み、
   前記比較判定回路は、前記負荷電圧監視回路の分圧抵抗の中の１つの抵抗に印加される電圧と、前記駆動電源電圧に比例した第一、第二の閾値電圧とをそれぞれ比較する第一、第二の比較判定回路とを有し、
   前記漏洩抵抗は、前記開閉素子のオフ状態において前記電気負荷が活性化されない微小な負荷電流を供給し、
   前記負荷分圧回路は、前記開閉素子と電流検出抵抗との接続点と、前記電流検出抵抗と前記電気負荷との接続点とのいずれか一方の接続点と、前記転流ダイオードのアノード端子と、前記給電制御ユニットの内部グランド回路との何れか一方との間に接続されたバイパス抵抗を有し、
   前記第一の閾値電圧は、前記電気負荷と、この電気負荷の正極側配線と、この電気負荷の負極側配線との何れかが断線した断線異常発生時に、前記漏洩抵抗を介して前記バイパス抵抗に印加される電圧に比例し、
   前記第二の閾値電圧は、前記開閉素子の短絡異常と、前記電気負荷の正極側配線が電源線と接触した天絡異常の発生時に、前記バイパス抵抗に印加される電圧に比例し、
   前記第一の比較判定回路は、前記断線異常発生時に出力論理が反転して前記マイクロプロセッサに断線異常の警報信号を供給し、
   前記第二の比較判定回路は、前記開閉素子の短絡異常と、前記電気負荷に対する正極側配線の天絡異常の発生時に、出力論理が反転して前記マイクロプロセッサに、前記開閉素子の短絡異常と前記正極側配線の天絡異常の警報信号を供給することを特徴とする車載電気負荷の給電制御装置。
9. 請求項７記載の車載電気負荷の給電制御装置であって、
   前記不揮発プログラムメモリは、負荷抵抗推定手段、および過小抵抗判定手段と過大抵抗判定手段の少なくとも一方を含む制御プログラムを包含し、
   前記負荷抵抗推定手段は、前記負帰還制御手段によって出力される前記通電指令出力の通電デューティγと、前記電源電圧測定回路によって測定された駆動電源電圧Ｖｂと、前記電流検出用差動増幅回路によって検出された前記電気負荷に対する負荷電流Ｉｆとに基づいて、γＶｂ／Ｉｆに相当する前記電気負荷の現在の抵抗値を推定演算し、
   前記過小抵抗判定手段は、前記負荷抵抗推定手段によって推定された負荷抵抗が、低温環境における最小負荷抵抗よりも小さいときに異常判定出力を発生し、前記開閉素子に対する通電指令中に、前記電気負荷の短絡異常、前記正極側配線が車体と接触する地絡異常、および前記開閉素子の短絡異常の何れかが発生したことを報知し、
   また、前記過大抵抗判定手段は、前記負荷抵抗推定手段によって推定された負荷抵抗が高温環境における最大負荷抵抗よりも大きいときに異常判定出力を発生し、前記開閉素子に対する通電指令中に、前記電気負荷の断線異常、前記正極側配線の断線異常、前記負極側配線の断線異常、前記正極側配線が前記直流駆動電源の電源線に接触する天絡異常、および前記開閉素子の断線異常の何れかが発生したことを報知することを特徴とする車載電気負荷の給電制御装置。
10. 請求項９記載の車載電気負荷の給電制御装置であって、
    前記過小抵抗判定手段は、さらに確認判定手段を有し、
    前記確認判定手段は、前記過小抵抗判定手段が過小抵抗状態を判定したときに、前記開閉素子に対する通電指令出力を停止した後に、前記負荷電流Ｉｆがゼロになっておれば、前記開閉素子の短絡異常が発生しなかったことを異常履歴情報として記憶することを特徴とする車載電気負荷の給電制御装置。
11. 請求項５記載の車載電気負荷の給電制御装置であって、
    前記給電制御回路は、さらに負帰還制御回路を含み、
    前記不揮発プログラムメモリは、前記通電指令手段を構成する目標電流指令手段を含む制御プログラムを包含し、
    前記マイクロプロセッサには、電源電圧測定回路から供給されるアナログ信号である電源電圧測定信号と、前記給電状態検出回路を構成する負荷電圧監視回路から供給されるアナログ信号である負荷電圧測定信号とが入力され、
    前記目標電流指令手段は、前記電気負荷に対する通電目標電流Ｉｓに比例した可変デューティの設定指令出力を発生する手段とされ、
    前記負帰還制御回路は、前記設定指令出力を平滑して得られる目標電流Ｉｓに比例した設定電圧Ｅｓと、前記電流検出用差動増幅回路によって検出された負荷電流Ｉｆに比例した監視電圧Ｅｆとの偏差積分値に応動した可変デューティの通電指令出力を発生して、前記開閉素子をオン、オフ制御し、
    前記電源電圧測定回路は、前記直流駆動電源による駆動電源電圧Ｖｂを分圧して前記マイクロプロセッサに入力する分圧抵抗を有し、
    前記負荷電圧監視回路は、前記電流検出抵抗と電気負荷との接続点と、前記給電制御ユニットの内部グランド回路との間に接続された分圧抵抗に印加される負荷電圧に比例した負荷電圧測定入力を前記マイクロプロセッサに対して供給するアナログ入力回路であることを特徴とする車載電気負荷の給電制御装置。
12. 請求項１１記載の車載電気負荷の給電制御装置であって、
    前記給電制御回路は、さらに、前記開閉素子に並列接続された高抵抗の漏洩抵抗と、前記開閉素子の出力側に設けられた負荷分圧回路を含み、前記不揮発プログラムメモリは、前記設定指令出力がゼロであるときに、前記負荷電圧監視回路から得られる負荷電圧を第一、第二の閾値電圧とそれぞれ比較する第一、第二の比較判定手段を含むプログラムを包含し、
    前記漏洩抵抗は、前記開閉素子のオフ状態において前記電気負荷が活性化されない微小な負荷電流を供給し、
    前記負荷分圧回路は、前記開閉素子と電流検出抵抗との接続点と前記電流検出抵抗と前記電気負荷との接続点のいずれか一方の接続点と、前記転流ダイオードのアノード端子と、前記給電制御ユニットのグランド回路の何れかとの間に接続されたバイパス抵抗を含み、
    前記第一の閾値電圧は、前記電気負荷、前記電気負荷の正極側配線、前記電気負荷の負極側配線の何れかが断線した断線異常発生時に、前記漏洩抵抗を介して前記バイパス抵抗に印加される電圧に比例し、
    前記第二の閾値電圧は、前記開閉素子の短絡異常と、前記電気負荷の正極側配線が電源線と接触した天絡異常との何れかの異常発生時に、前記バイパス抵抗に印加される電圧に比例し、
    前記第一の比較判定手段は、前記断線異常発生時に、判定論理が反転して、断線異常報知を行い、
    前記第二の比較判定手段は、前記開閉素子の短絡異常と、前記電気負荷の正極側配線の天絡異常との何れかの異常発生時に、判定論理が反転して、その異常報知を行うことを特徴とする車載電気負荷の給電制御装置。
13. 請求項１１記載の車載電気負荷の給電制御装置であって、前記不揮発プログラムメモリは負荷抵抗推定手段、および過小抵抗判定手段と過大抵抗判定手段の少なくとも一方を含む制御プログラムを包含し、
    前記負荷抵抗推定手段は、前記前記負荷電圧監視回路によって測定された負荷電圧Ｖｆと、前記目標電流指令手段によって指令される目標指令電流Ｉｓとに基づいて、Ｖｆ／Ｉｓに相当する前記電気負荷の現在の抵抗値を推定演算し、
    前記過小抵抗判定手段は、前記負荷抵抗推定手段によって推定された負荷抵抗が低温環境における最小負荷抵抗よりも小さいときに異常判定出力を発生し、前記開閉素子に対する通電指令中に、前記電気負荷の短絡異常、前記正極側配線が車体と接触する地絡異常、および前記開閉素子の断線異常の何れかが発生したことを報知し、
    また、前記過大抵抗判定手段は、前記負荷抵抗推定手段によって推定された負荷抵抗が高温環境における最大負荷抵抗よりも大きいときに異常判定出力を発生し、前記開閉素子に対する通電指令中に、前記電気負荷の断線異常、前記正極側配線の断線異常、前記負極側配線の断線異常、前記正極側配線が前記直流駆動電源の電源線に接触する天絡異常、および前記開閉素子の短絡異常の何れかが発生したことを報知することを特徴とする車載電気負荷の給電制御装置。
14. 請求項１３記載の車載電気負荷の給電制御装置であって、前記過大抵抗判定手段は、さらに確認判定手段を有し、
    前記確認判定手段は、前記過大抵抗判定手段が過大抵抗状態を判定したときに、前記負帰還制御回路に対する設定指令出力を停止した後に、前記負荷電圧Ｖｆが低下しておれば、前記開閉素子の短絡異常および正極側配線の天絡異常が発生しなかったことを異常履歴情報として記憶することを特徴とする車載電気負荷の給電制御装置。
15. 請求項７または１１記載の車載電気負荷の給電制御装置であって、前記給電制御回路は、制御電源回路と過電流検出回路とを含み、
    前記制御電源回路は、前記駆動電源から給電されて駆動電源電圧Ｖｂよりも低い安定化された制御電源電圧Ｖｃｃを発生して前記マイクロプロセッサに給電するように構成され、
    前記差動増幅器に印加される電源電圧は、前記駆動電源電圧Ｖｂとされ、この差動増幅器から出力される監視電圧Ｅｆは電圧制限ダイオードによって前記制御電源電圧Ｖｃｃのレベルに制限され、
    前記過電流検出回路は、複数の前記電気負荷のそれぞれに対応して設けられ、対応する電気負荷の負荷電流が所定値を超えて過大であることを検出し、その電気負荷の短絡異常と、その正極側配線の地絡異常の有無を判定し、
    前記過電流検出回路は、前記電流検出用差動増幅回路によって得られた監視電圧Ｅｆの前段部電圧Ｅ０が、制御電源電圧Ｖｃｃ以上の所定値を超過したときに、過電流判定出力を発生して、前記マイクロプロセッサに短絡異常発生の警報信号を供給する比較回路を有することを特徴とする車載電気負荷の給電制御装置。
16. 請求項１記載の車載電気負荷の給電制御装置であって、前記異常処理手段は、前記負線断線異常状態の検出時に加えて、前記各電気負荷の短絡異常と、前記各電気負荷の正極側配線の地絡異常の検出時にも、前記電気負荷に対する通電指令を停止して異常報知を行い、
    また、前記異常履歴記憶手段は、前記外部負線の断線異常状態の発生履歴に加えて、前記各電気負荷の短絡異常、および前記正極側配線の地絡異常の情報を前記データメモリに格納保存することを特徴とする車載電気負荷の給電制御装置。

Images