JP7291051B2 - 負荷駆動装置 - Google Patents

Description

本発明は、過電流保護回路を有する負荷駆動装置に関する。

特許文献１は、電気負荷の給電制御装置を開示する。
前記給電制御装置は、電気負荷に直列接続された上流開閉素子に給電指令信号を与え、下流開閉素子に通電指令信号を与える制御回路部を備え、上流及び下流位置に設けられた過電流検出回路に応動する合成過電流判定記憶回路によって上流・下流開閉素子を開路するとともに、電気負荷に対する電圧監視回路が発生する１つの可変分圧電圧Ｖｘの値を監視して、負線天絡・正線地絡・負荷短絡などの配線異常を識別記憶する。

特開２０１５－２１５２０５号公報

ところで、負荷の駆動ＩＣが過電流保護回路を備える場合、マイクロコンピュータによる配線異常の診断処理よりも駆動ＩＣの過電流保護回路による保護機能が早く実行されることで、マイクロコンピュータによる診断処理では、負荷の短絡と電源ラインの断線とを区別しての診断が難しくなる、という問題があった。

本発明は、従来の実情に鑑みてなされたものであり、その目的は、過電流保護回路による保護機能が実行されても、電源ラインの断線と負荷の短絡とを区別して診断できる、負荷駆動装置を提供することにある。

そのため、本発明に係る負荷駆動装置は、その一態様として、負荷を駆動するドライバと、前記ドライバに制御信号を出力する制御部と、電源ラインを介して前記負荷に印加される電圧を検出する電圧検出回路と、前記負荷に流れる電流が閾値より高いときに前記ドライバへの前記制御信号の出力を遮断する過電流保護回路と、前記電圧検出回路による検出電圧と、正常電圧より低い第１閾値及び前記第１閾値より低い第２閾値と、を比較する電圧モニタ部であって、前記第１閾値と前記第２閾値とで挟まれる電圧領域は、前記負荷が短絡したときに前記過電流保護回路によって前記負荷への電力供給、遮断が繰り返されるときの電圧を含み、前記電源ラインが断線したときの電圧を含まず、前記電圧検出回路による検出電圧が前記第１閾値を下回りかつ前記第２閾値より高いときに前記負荷の短絡を示す短絡判定信号を生成し、前記電圧検出回路による検出電圧が前記第２閾値より低いときに前記電源ラインの断線を示す断線判定信号を生成する、前記電圧モニタ部と、を有する。

上記発明によると、過電流保護回路を備えた負荷駆動装置において、電源ラインの断線と負荷の短絡とを区別して診断できる。

４輪駆動車の動力伝達系を示すシステム概略図である。 デフロック制御装置のシステム概略図である。 ソレノイドの通電制御回路を示す回路図である。 マイクロコンピュータ及び駆動ＩＣの機能ブロック図である。 電圧モニタ部による診断処理の手順を示すフローチャートである。 電圧モニタ部における電圧閾値の特性を説明するためのタイムチャートである。

以下に本発明の実施の形態を説明する。
なお、以下では、負荷駆動装置の一態様として、４輪駆動車の動力伝達系を構成するデファレンシャル装置の差動機構をロック状態とロック解除状態とに切換えるデフロック装置への適用例を説明する。
但し、本発明に係る負荷駆動装置は、デフロック装置以外にも適用可能であることは明らかである。

図１は、４輪駆動車の動力伝達系の一態様を示す。
図１に示す４輪駆動車５０は、デファレンシャル装置としてのリヤデファレンシャル装置１を、後輪２，３の間に備え、フロントデファレンシャル装置４を前輪５，６の間に備える。

リヤデファレンシャル装置１には、エンジン７から変速機８、トランスファ９、プロペラシャフト１０、ドライブピニオンシャフト１１、ドライブピニオンギヤ１２を介してトルクが入力される。
そして、リヤデファレンシャル装置１から左右のアクスルシャフト１３，１４を介して左右の後輪２，３にトルクが伝達される。

また、フロントデファレンシャル装置４には、エンジン７から変速機８、トランスファ９、プロペラシャフト１５を介してトルクが入力され、フロントデファレンシャル装置４から左右のアクスルシャフト１６，１７を介して前輪５，６にトルクが伝達される。
リヤデファレンシャル装置１はデフケース２１を備え、デフケース２１のリングギヤ２２にドライブピニオンギヤ１２が噛み合っている。

デフケース２１内には左右のサイドギヤ２３，２４が回転自由に支持され、これらサイドギヤ２３，２４にはピニオンギヤ２５が噛み合い、ピニオンギヤ２５はピニオンシャフト２６によってデフケース２１に回転自由に支持されている。
左右のサイドギヤ２３，２４は、アクスルシャフト１３，１４に連結している。

一方のサイドギヤ２４の背面側には、アクスルシャフト１４の軸方向に移動可能にプランジャ２７が配置され、サイドギヤ２４とプランジャ２７の対向面にドッグクラッチ２８が設けられている。
サイドギヤ２４とプランジャ２７との間には、プランジャ２７をサイドギヤ２４から離間する方向に弾性付勢するリターンスプリング（図示省略）が介装されている。

プランジャ２７は、ソレノイド２９の励磁によりサイドギヤ２４方向に移動し、プランジャ２７の移動に伴ってプレート３０が移動する。
デフロック検出スイッチ４５は、プレート３０の移動位置を検出することで、リヤデファレンシャル装置１の差動機構のロック及びロック解除を検出する。

負荷としてのソレノイド２９への通電は、デフロック制御装置４０（負荷駆動装置）によって制御される。
図２は、デフロック制御装置４０の内部構成及び入出力信号を示すブロック図である。

デフロック制御装置（デフロックコントロールユニット）４０は、入力回路４０ａ，マイクロコンピュータ（マイコン）４０ｂ，駆動回路４０ｃ，電流モニタ回路４０ｄなどを含んで構成される。
前述のように、デフロック装置４１は、ソレノイド２９によってプランジャ２７を移動させ、このプランジャ２７の移動位置によってリヤデファレンシャル装置１の差動機構をロック状態とロック解除状態とに切換える装置である。

そして、デフロック制御装置４０は、ソレノイド２９への通電を制御することでデフロック装置４１による差動機構のロック／ロック解除を制御する。
デフロック制御装置４０のマイクロコンピュータ４０ｂは、ＭＰＵ（Microprocessor Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）を含み、入力された情報に基づいて演算を行い、演算した結果を出力する演算処理装置である。

マイクロコンピュータ４０ｂは、デフロック検出スイッチ４５のＯＮ／ＯＦＦ信号、４輪駆動車５０の運転者が任意に操作するデフロック作動スイッチ４２のＯＮ／ＯＦＦ信号、車速センサ４３の車速信号、変速機８の変速段を検出するシフト位置センサ４４のシフト位置信号、ＡＢＳコントロールユニット３５からの後輪２，３に関する車輪速情報、エンジンコントロールユニット３６からのエンジントルク情報などを、入力回路４０ａを介して入力する。

なお、ＡＢＳコントロールユニット３５は、アンチロック・ブレーキ・システム（Antilock Brake System）を構成する電子制御装置であり、各車輪２，３，５，６に設けられた車輪速センサ３１－３４の車輪速信号を入力する。
また、デフロック制御装置４０、ＡＢＳコントロールユニット３５、及び、エンジンコントロールユニット３６は、ＣＡＮ（Controller Area Network）などの車載ネットワークに接続され、車載ネットワークを介して相互に各種情報を送受信する。

４輪駆動車５０の運転者によりデフロック作動スイッチ４２がＯＮ操作されると、デフロック制御装置４０は、デフロック作動スイッチ４２のＯＮ信号を、リヤデファレンシャル装置１の差動機構のロック操作指令として入力する。
そして、ロック操作指令を入力したデフロック制御装置４０は、ソレノイド２９の通電制御（ＰＷＭ制御）を行って、差動機構がロックされる位置にプランジャ２７を移動させる。

図３は、マイクロコンピュータ４０ｂによってソレノイド２９の通電を制御する通電制御回路６０を示す。
通電制御回路６０は、ソレノイド電源回路６１、第１電圧モニタ回路６２、第２電圧モニタ回路６３、ソレノイド駆動回路６４を備える。

ソレノイド電源回路６１は、ソレノイド２９の駆動電源であるバッテリ６５からソレノイド駆動回路６４への電力供給と遮断とを切り替える回路であり、ＰチャンネルＭＯＳＦＥＴ６１ａと、ＮＰＮ型トランジスタ６１ｂと、ＬＣ回路６１ｃを有する。
ＰチャンネルＭＯＳＦＥＴ６１ａは、バッテリ６５とソレノイド駆動回路６４とを結ぶ電源ライン６６に、バッテリ６５側をソースＳとし、ソレノイド駆動回路６４側をドレインＤとして接続される。

ＮＰＮ型トランジスタ６１ｂは、ＰチャンネルＭＯＳＦＥＴ６１ａのゲートＧとグランドＧＮＤとを結ぶライン６７に、ＰチャンネルＭＯＳＦＥＴ６１ａのゲートＧ側をコレクタＣとし、グランドＧＮＤ側をエミッタＥとして接続される。
ＮＰＮ型トランジスタ６１ｂのベースＢは、マイクロコンピュータ４０ｂの出力ポート４０ｂ１に接続される。

そして、マイクロコンピュータ４０ｂがＮＰＮ型トランジスタ６１ｂのベースＢにハイ信号を出力してＮＰＮ型トランジスタ６１ｂがオン状態になると、ＰチャンネルＭＯＳＦＥＴ６１ａのゲートＧがグランド電位になってＰチャンネルＭＯＳＦＥＴ６１ａがオンし、バッテリ６５の電力がソレノイド駆動回路６４に供給される。
逆に、マイクロコンピュータ４０ｂがＮＰＮ型トランジスタ６１ｂのベースＢにロー信号を出力すると、ＮＰＮ型トランジスタ６１ｂ及びＰチャンネルＭＯＳＦＥＴ６１ａがオフ状態になって、バッテリ６５からソレノイド駆動回路６４への電力供給が遮断される。

第１電圧モニタ回路６２（電圧検出回路）は、ソレノイド電源回路６１とソレノイド駆動回路６４との間の電源ライン６６の電圧Ｖps1を検出するための回路であり、電源ライン６６とグランドＧＮＤとを結ぶラインに直列接続された抵抗Ｒ１と抵抗Ｒ２との抵抗分圧によって得たアナログ電圧信号Ｖout1を、マイクロコンピュータ４０ｂのアナログ入力ポート４０ｂ２に出力する。
マイクロコンピュータ４０ｂは、アナログ電圧信号Ｖout1をＡ／Ｄ変換して電圧Ｖps1のデータを取得する。

第２電圧モニタ回路６３は、ソレノイド駆動回路６４とソレノイド２９との間の電源ライン６６の電圧Ｖps2を検出するための回路であり、電源ライン６６とグランドＧＮＤとを結ぶラインに直列接続された抵抗Ｒ３及び抵抗Ｒ４による抵抗分圧と、抵抗Ｒ３、抵抗Ｒ４の接続点と電源との間に設けたプルアップ抵抗Ｒ５とによって得たアナログ電圧信号Ｖout2を、マイクロコンピュータ４０ｂのアナログ入力ポート４０ｂ３に出力する。
マイクロコンピュータ４０ｂは、アナログ電圧信号Ｖout2をＡ／Ｄ変換して電圧Ｖps2のデータを取得する。

ソレノイド駆動回路６４は、ソレノイド２９に流す電流を制御する回路であり、駆動ＩＣ６４ａ、電流検出回路６４ｂ、ＮチャンネルＭＯＳＦＥＴ６４ｃを有する。
電流検出回路６４ｂは、ソレノイド２９とグランドＧＮＤとの間に設けたシャント抵抗６４ｂ１と、検出回路６４ｂ２とを有し、検出回路６４ｂ２は、アナログ電流検出信号をマイクロコンピュータ４０ｂのアナログ入力ポート４０ｂ４に出力する。
マイクロコンピュータ４０ｂは、アナログ電流検出信号をＡ／Ｄ変換してソレノイド２９に流れる電流のデータを取得する。

ＮチャンネルＭＯＳＦＥＴ６４ｃは、シャント抵抗６４ｂ１とグランドＧＮＤとの間に、シャント抵抗６４ｂ１側をドレインＤとし、グランドＧＮＤ側をソースＳとして接続され、ＮチャンネルＭＯＳＦＥＴ６４ｃのゲートＧは、マイクロコンピュータ４０ｂの出力ポート４０ｂ５に接続される。
マイクロコンピュータ４０ｂは、ＮチャンネルＭＯＳＦＥＴ６４ｃのゲートＧに出力する信号の切り替えによって、ＮチャンネルＭＯＳＦＥＴ６４ｃのオン／オフ、つまり、ソレノイド２９とグランドＧＮＤとを結ぶラインの断続を制御する。

マイクロコンピュータ４０ｂの制御部４０ｂ１１は、ソレノイド２９に流す電流の目標値である目標電流をロック／ロック解除の指令に応じて設定し、目標電流に応じた基本デューティを、電流検出回路６４ｂが検出した実電流と目標電流との比較結果に基づき補正して最終的な制御デューティを決定し、制御デューティに応じた指令信号（ゲート信号）を出力ポート４０ｂ６から駆動ＩＣ６４ａに出力する。
また、マイクロコンピュータ４０ｂの制御部４０ｂ１１は、出力ポート４０ｂ７から駆動ＩＣ６４ａに向けて、ソレノイド２９の駆動許可、駆動停止の指令信号を出力する。
駆動ＩＣ６４ａは、制御デューティに応じたスイッチング動作を行ってソレノイド２９に供給する電力を調整するＰＷＭ制御を実施する。

図４は、駆動ＩＣ６４ａの回路構成ブロック図である。
駆動ＩＣ６４ａは、ゲート信号出力部６４ａ１、ハイサイドのＰチャンネルＭＯＳＦＥＴ６４ａ２とローサイドのＮチャンネルＭＯＳＦＥＴ６４ａ３とからなるドライバとしてのハーフブリッジ回路６４ａ４、ＰチャンネルＭＯＳＦＥＴ６４ａ２を駆動するハイサイドドライバ６４ａ５、ＮチャンネルＭＯＳＦＥＴ６４ａ３を駆動するローサイドドライバ６４ａ６、ＰチャンネルＭＯＳＦＥＴ６４ａ２の上流で電流を検出する電流検出器６４ａ７、過電流検出部６４ａ８を有する。
そして、電流検出器６４ａ７、過電流検出部６４ａ８、及びゲート信号出力部６４ａ１は、過電流保護回路６４ａ９を構成する。

マイクロコンピュータ４０ｂは、ゲート信号出力部６４ａ１に、制御デューティに応じた指令信号であるゲート信号（デューティ指令信号）、及び、ソレノイド２９の駆動の許可／不許可を指令する駆動許可信号を出力する。
ゲート信号出力部６４ａ１は、駆動許可信号が駆動の不許可を指令するとき、換言すれば、ソレノイド２９の駆動停止指令を入力したとき、ハイサイドドライバ６４ａ５及びローサイドドライバ６４ａ６へのゲート信号の出力を停止することで、ＰチャンネルＭＯＳＦＥＴ６４ａ２及びＮチャンネルＭＯＳＦＥＴ６４ａ３をオフに保持する。

一方、ゲート信号出力部６４ａ１は、駆動許可信号が駆動の許可を指令するとき、換言すれば、ソレノイド２９の駆動指令を入力したとき、マイクロコンピュータ４０ｂから取得したゲート信号をハイサイドドライバ６４ａ５に出力し、また、マイクロコンピュータ４０ｂから取得したゲート信号をローサイドドライバ６４ａ６に出力する。
ここで、ハイサイドドライバ６４ａ５は、ゲート信号に応じてＰチャンネルＭＯＳＦＥＴ６４ａ２をオンオフ駆動し、ローサイドドライバ６４ａ６は、ゲート信号を反転処理してＮチャンネルＭＯＳＦＥＴ６４ａ３をオンオフ駆動する。

つまり、駆動ＩＣ６４ａは、駆動の許可状態において、ＰチャンネルＭＯＳＦＥＴ６４ａ２がオンであるときにＮチャンネルＭＯＳＦＥＴ６４ａ３がオフになり、ＰチャンネルＭＯＳＦＥＴ６４ａ２がオフであるときにＮチャンネルＭＯＳＦＥＴ６４ａ３がオンになるように、ハーフブリッジ回路６４ａ４をゲート信号に応じて駆動する。

また、過電流検出部６４ａ８は、電流検出器６４ａ７が検出した電流値ＲＥＣ、つまり、ソレノイド２９に流れる電流値と、ソレノイド２９に流す電流値の上限値に相当する閾値ＴＨ１とを比較する。
そして、過電流検出部６４ａ８は、電流値ＲＥＣが閾値ＴＨ１を上回ると、つまり、ＲＥＣ＞ＴＨ１が成立すると、ゲート信号の出力停止指令、換言すれば、ＰチャンネルＭＯＳＦＥＴ６４ａ２及びＮチャンネルＭＯＳＦＥＴ６４ａ３のオフ指令をゲート信号出力部６４ａ１に出力する。
これにより、ソレノイド２９への電力供給が断たれて電流値ＲＥＣは低下に転じる。

そして、過電流検出部６４ａ８は、ソレノイド２９への電力供給を遮断した後に、電流値ＲＥＣが閾値ＴＨ１以下になると、つまり、ＲＥＣ≦ＴＨ１が成立すると、ゲート信号出力部６４ａ１によるゲート信号の出力、換言すれば、ソレノイド２９への通電を再開させる。
これにより、ソレノイド２９に流れる電流が許容上限値を超える過電流状態を速やかに解消し、ハーフブリッジ回路６４ａ４などに熱損傷が発生することを抑制する。

なお、過電流検出部６４ａ８、電流検出器６４ａ７、及びゲート信号出力部６４ａ１によって駆動ＩＣ６４ａに備えられる過電流保護機能は、マイクロコンピュータ４０ｂによる過電流診断及びフェイルセーフ処理による回路保護よりも早いタイミングで実行されることが期待される。
例えば、駆動ＩＣ６４ａに備えられる過電流保護機能は、ＲＥＣ＞ＴＨ１が成立してから１００μsec内でソレノイド２９への電力供給を停止する。

ここで、駆動ＩＣ６４ａに備えられる過電流保護機能は、例えば、ソレノイド２９の短絡故障が発生したときに作動することになる。
過電流検出部６４ａ８は、ソレノイド２９の短絡故障が発生して電流値ＲＥＣが閾値ＴＨ１を上回るようになるとソレノイド２９への電力供給を断ち、電力供給の遮断によって電流値ＲＥＣが閾値ＴＨ１以下になるとゲート信号の出力（電力供給）を再開させ、電力供給の再開によって電流値ＲＥＣが閾値ＴＨ１を上回るとソレノイド２９への電力供給を断つことを繰り返す。
そして、係る通電、遮断が繰り返される状態では、ソレノイド２９の平均印加電圧が、短絡故障が発生していない正常時に比べて低下することになる。

上記のように構成されたデフロック装置４１（負荷駆動装置）において、マイクロコンピュータ４０ｂは、電源ライン６６の断線とソレノイド２９の短絡とを区別して診断する電圧モニタ部４０ｂ１２、及び、電圧モニタ部４０ｂ１２による診断結果を記憶する不揮発性メモリからなる記憶部４０ｂ１３を備える。

図５は、マイクロコンピュータ４０ｂの断線・短絡診断機能の処理手順を示すフローチャートである。
なお、マイクロコンピュータ４０ｂは、図５のフローチャートに示すルーチンを所定時間毎に割り込み実行する。

マイクロコンピュータ４０ｂは、ステップＳ１０１で、駆動ＩＣ６４ａへのゲート信号（制御信号）の出力条件であるシステム作動条件が成立しているか否かを判断する。
マイクロコンピュータ４０ｂは、例えば、デフロック作動スイッチ４２がオン操作されていて、かつ、４Ｌモード（４輪駆動低速）で、かつ、車速が所定車速以下であるときに、システム作動条件が成立していると判断する。
マイクロコンピュータ４０ｂは、システム作動条件が成立していない場合、ステップＳ１０１からステップＳ１０２に進んで、駆動ＩＣ６４ａへのゲート信号（制御信号）の出力を停止する。

一方、マイクロコンピュータ４０ｂは、システム作動条件が成立している場合、ステップＳ１０１からステップＳ１０３に進んで、第１電圧モニタ回路６２が検出した電圧Ｖps1の情報を読み込む。
次いで、マイクロコンピュータ４０ｂは、ステップＳ１０４で、電圧Ｖps1が、第１閾値Ｖth1と第２閾値Ｖth2（Ｖth1＞Ｖth2）とで挟まれる電圧領域内（Ｖth2≦Ｖps1≦Ｖth1）であるか否かを判断する。

図６は、第１閾値Ｖth1、第２閾値Ｖth2、及び、正常状態での電圧である正常電圧Ｖnoと、ソレノイド２９が短絡故障したときの電圧Ｖps1、電源ライン６６が断線したときの電圧Ｖps1との相関を示すタイムチャートである。
第１閾値Ｖth1は、正常電圧Ｖnoよりも低い電圧である。また、第２閾値Ｖth2は、第１閾値Ｖth1よりも低い電圧であって、０Ｖよりも高い電圧である（Ｖno＞Ｖth1＞Ｖth2＞０）。

そして、第１閾値Ｖth1と第２閾値Ｖth2とで挟まれる電圧領域は、ソレノイド２９が短絡故障したときに駆動ＩＣ６４ａの過電流保護機能によってソレノイド２９への電力供給、遮断が繰り返されるときの電圧Ｖps1を含み、電源ライン６６が断線したときの電圧Ｖps1を含まないように設定される。
ソレノイド２９が短絡すると電圧Ｖps1は正常電圧Ｖnoを下回り、また、電源ライン６６が断線したときも電圧Ｖps1は正常電圧Ｖnoを下回るが、ソレノイド２９が短絡故障し駆動ＩＣ６４ａの過電流保護機能によってソレノイド２９への電力供給、遮断が繰り返されるときは、電源ライン６６が断線したときに比べて電圧Ｖps1が高くなる。

係る電圧特性を利用して、第１閾値Ｖth1は、ソレノイド２９の短絡や電源ライン６６の断線が発生したときに電圧Ｖps1が下回る電圧であって、かつ、正常時に電圧Ｖps1が上回る電圧に設定してある。
また、第２閾値Ｖth2は、ソレノイド２９の短絡が発生したときに電圧Ｖps1が上回る電圧であって、かつ、電源ライン６６の断線が発生したときに電圧Ｖps1が下回る電圧に設定してある。

換言すれば、電圧Ｖps1が第１閾値Ｖth1を下回る状態は、ソレノイド２９の短絡若しくは電源ライン６６の断線が発生している状態であり、電圧Ｖps1が第１閾値Ｖth1を下回り、かつ、第２閾値Ｖth2を上回る状態は、ソレノイド２９の短絡が発生している状態であり、電圧Ｖps1が第２閾値Ｖth2を下回る状態は電源ライン６６の断線が発生している状態であると区別できるように、第１閾値Ｖth1及び第２閾値Ｖth2を適合してある。

マイクロコンピュータ４０ｂは、ステップＳ１０４で、Ｖth2≦Ｖps1≦Ｖth1が成立していないと判断した場合、つまり、Ｖth2＞Ｖps1≧０であるか、また、Ｖps1＞Ｖth1である場合、ステップＳ１０４からステップＳ１０５に進み、Ｖth2＞Ｖps1≧０が成立しているか否かを判断する。
マイクロコンピュータ４０ｂは、ステップＳ１０５で、Ｖth2＞Ｖps1≧０が成立していないと判断した場合は、Ｖps1＞Ｖth1が成立していることになり、ソレノイド２９の短絡及び電源ライン６６の断線が発生していない正常状態と判断して、ステップＳ１０６に進む。

マイクロコンピュータ４０ｂは、ステップＳ１０６で、ソレノイド２９の短絡発生の有無を示すフラグＦscを、短絡発生無しを示す零にリセットし、電源ライン６６の断線発生の有無を示すフラグＦdcを、断線発生無しを示す零にリセットする。
更に、マイクロコンピュータ４０ｂは、ステップＳ１０６で、ソレノイド２９の短絡発生の可能性を判断した回数（換言すれば、短絡判定信号の生成回数）を計数するためのカウンタＣscを零にリセットし、電源ライン６６の断線発生の可能性を判断した回数（換言すれば、断線判定信号の生成回数）を計数するためのカウンタＣdcを零にリセットする。
次いで、マイクロコンピュータ４０ｂは、ステップＳ１０７に進み、駆動ＩＣ６４ａへのゲート信号（制御信号）の出力を通常に実施する。

一方、マイクロコンピュータ４０ｂは、ステップＳ１０４で、Ｖth2≦Ｖps1≦Ｖth1が成立していると判断すると、ソレノイド２９の短絡が発生している可能性を判断し（換言すれば、短絡判定信号を生成し）、ステップＳ１０８に進む。
マイクロコンピュータ４０ｂは、ステップＳ１０８で、ソレノイド２９の短絡発生の判断回数を計数するためのカウンタＣscをインクリメントし、かつ、電源ライン６６の断線発生の判断回数を計数するためのカウンタＣdcを零にリセットする。

次いで、マイクロコンピュータ４０ｂは、ステップＳ１０９に進み、カウンタＣscの値が所定値CTH1（CTH1＞０）に達したか否かを判断する。
そして、カウンタＣscの値が所定値CTH1を下回っているとき、マイクロコンピュータ４０ｂは、そのまま本ルーチンを終了させることで、ソレノイド２９の短絡発生の判断を確定させずに保留する。

一方、カウンタＣscの値が所定値CTH1に達したとき（カウンタＣsc＝CTH1のとき）、マイクロコンピュータ４０ｂは、ステップＳ１１０に進み、ソレノイド２９の短絡発生の有無を示すフラグＦscに短絡発生確定を示す１をセットし、フラグＦscを記憶部４０ｂ１３（不揮発性メモリ）に記憶させることで、ソレノイド２９の短絡発生を判断した履歴を保存する。
つまり、マイクロコンピュータ４０ｂは、Ｖth2≦Ｖps1≦Ｖth1の成立を判断しても直ちにソレノイド２９の短絡発生の判断を確定させず、所定値CTH1だけ連続して（換言すれば、所定期間継続して）Ｖth2≦Ｖps1≦Ｖth1の成立を判断したときに、最終的に、ソレノイド２９における短絡の発生判断を確定させる。

マイクロコンピュータ４０ｂは、ステップＳ１１０で、フラグＦscに１をセットしてソレノイド２９における短絡の発生判断を確定させると、次いで、ステップＳ１１４に進み、駆動ＩＣ６４ａへのゲート信号（制御信号）の出力を中止し、ソレノイド２９への通電を遮断する。
なお、マイクロコンピュータ４０ｂは、ステップＳ１１４でソレノイド２９への通電を遮断したときに、４輪駆動車５０の運転者に対してデフロック装置４１の異常発生をランプ、ブザーなどの警告装置によって警告することができる。

一方、マイクロコンピュータ４０ｂは、ステップＳ１０４で、Ｖth2≦Ｖps1≦Ｖth1が成立していないと判断し、更に、ステップＳ１０５で、Ｖth2＞Ｖps1≧０が成立していると判断したときは、電源ライン６６の断線が発生している可能性があると判断し（換言すれば、断線判定信号を生成し）、ステップＳ１１１に進む。
マイクロコンピュータ４０ｂは、ステップＳ１１１で、電源ライン６６の断線発生の判断回数を計数するためのカウンタＣdcをインクリメントし、かつ、ソレノイド２９の短絡発生の判断回数を計数するためのカウンタＣscを零にリセットする。

次いで、マイクロコンピュータ４０ｂは、ステップＳ１１２で、カウンタＣdcの値が所定値CTH2（CTH2＞０）に達したか否かを判断する。
そして、カウンタＣdcの値が所定値CTH2を下回っているとき、マイクロコンピュータ４０ｂは、そのまま本ルーチンを終了させることで、電源ライン６６の断線発生の判断を確定させずに保留する。

一方、カウンタＣdcの値が所定値CTH2に達したとき（カウンタＣdc＝CTH2のとき）、マイクロコンピュータ４０ｂは、ステップＳ１１３に進み、電源ライン６６の断線発生の有無を示すフラグＦdcに断線発生確定を示す１をセットし、フラグＦdcを記憶部４０ｂ１３（不揮発性メモリ）に記憶させることで、電源ライン６６の断線発生を判断した履歴を保存する。
つまり、マイクロコンピュータ４０ｂは、Ｖth2＞Ｖps1≧０の成立を判断しても直ちに電源ライン６６の断線発生の判断を確定させず、所定値CTH2だけ連続して（換言すれば、所定期間継続して）Ｖth2＞Ｖps1≧０の成立を判断したときに、最終的に、電源ライン６６における断線の発生判断を確定させる。

マイクロコンピュータ４０ｂは、ステップＳ１１３で、フラグＦdcに１をセットして電源ライン６６における短絡の発生判断を確定させると、次いで、ステップＳ１１４に進み、駆動ＩＣ６４ａへのゲート信号（制御信号）の出力を中止し、ソレノイド２９への通電を遮断する。

以上のように、マイクロコンピュータ４０ｂは、第１電圧モニタ回路６２が検出した電圧Ｖps1が正常状態での電圧Ｖnoよりも低下したときに、低下した電圧のレベルに基づきソレノイド２９（負荷）の短絡と電源ライン６６の断線とを区別して診断する。
なお、フラグＦsc及びフラグＦdcの情報、換言すれば、ソレノイド２９の短絡の有無及び電源ライン６６の断線の有無に関する情報は、車両整備のときに電子診断機をマイクロコンピュータ４０ｂに接続することで読み出せるよう構成することができる。
これにより、車両整備の作業者は、デフロック装置４１（ソレノイド２９）の異常がソレノイド２９の短絡であるか電源ライン６６の断線であるかを認識でき、整備作業を効率よく行える。

上記実施形態で説明した各技術的思想は、矛盾が生じない限りにおいて、適宜組み合わせて使用することができる。
また、好ましい実施形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。

例えば、マイクロコンピュータ４０ｂは、カウンタＣsc，Ｃdcによる計数処理に代えて、Ｖth2≦Ｖps1≦Ｖth1が継続して成立している時間、Ｖth2＞Ｖps1≧０が継続して成立している時間を計測し、計測時間が所定時間に達したときに、ソレノイド２９の短絡判定、電源ライン６６の断線判定を確定させることができる。

また、カウンタＣsc，Ｃdcによる計数処理や、電圧レベルの継続時間の計測処理を省略し、Ｖth2≦Ｖps1≦Ｖth1が成立したことに基づきソレノイド２９の短絡判定を行い、Ｖth2＞Ｖps1≧０が成立したことに基づき電源ライン６６の断線判定を行うことができる。

また、マイクロコンピュータ４０ｂは、第１電圧モニタ回路６２が検出した電圧Ｖps1についてローパスフィルタ処理を施し、フィルタ処理後の電圧Ｖps1に基づき断線、短絡の診断を実施することができる。

１…リヤデファレンシャル装置、２７…プランジャ、２９…ソレノイド、４０…デフロック制御装置、４０ｂ…マイクロコンピュータ、４０ｂ１１…制御部、４０ｂ１２…電圧モニタ部、４０ｂ１３…記憶部、６０…通電制御回路、６１…ソレノイド電源回路、６２…第１電圧モニタ回路、６３…第２電圧モニタ回路、６４…ソレノイド駆動回路、６４ａ…駆動ＩＣ、６４ａ１…ゲート信号出力部、６４ａ２…ＰチャンネルＭＯＳＦＥＴ、６４ａ３…ＮチャンネルＭＯＳＦＥＴ、６４ａ４…ハーフブリッジ回路（ドライバ）、６４ａ５…ハイサイドドライバ、６４ａ６…ローサイドドライバ、６４ａ７…電流検出器、６４ａ８…過電流検出部、６４ａ９…過電流保護回路、６６…電源ライン

Claims (4)

1. 負荷を駆動するドライバと、
   前記ドライバに制御信号を出力する制御部と、
   電源ラインを介して前記負荷に印加される電圧を検出する電圧検出回路と、
   前記負荷に流れる電流が閾値より高いときに前記ドライバへの前記制御信号の出力を遮断する過電流保護回路と、
   前記電圧検出回路による検出電圧と、正常電圧より低い第１閾値及び前記第１閾値より低い第２閾値と、を比較する電圧モニタ部であって、
   前記第１閾値と前記第２閾値とで挟まれる電圧領域は、前記負荷が短絡したときに前記過電流保護回路によって前記負荷への電力供給、遮断が繰り返されるときの電圧を含み、前記電源ラインが断線したときの電圧を含まず、
   前記電圧検出回路による検出電圧が前記第１閾値を下回りかつ前記第２閾値より高いときに前記負荷の短絡を示す短絡判定信号を生成し、前記電圧検出回路による検出電圧が前記第２閾値より低いときに前記電源ラインの断線を示す断線判定信号を生成する、
   前記電圧モニタ部と、
   を有する、負荷駆動装置。
2. 前記電圧モニタ部は、
   前記電圧検出回路による検出電圧が前記第１閾値を下回りかつ前記第２閾値より高い状態が所定期間継続したときに前記短絡判定信号を生成し、
   前記電圧検出回路による検出電圧が前記第２閾値より低い状態が所定期間継続したときに前記断線判定信号を生成する、
   請求項１記載の負荷駆動装置。
3. 前記短絡判定信号、前記断線判定信号それぞれについて生成の履歴を記憶する記憶部を更に有する、
   請求項１又は請求項２に記載の負荷駆動装置。
4. 前記制御部は、前記短絡判定信号又は前記断線判定信号が生成されたときに、前記ドライバへの制御信号の出力を停止する、
   請求項１から請求項３のいずれか１つに記載の負荷駆動装置。

Images