JPH11142254A - インテリジェントパワーモジュール - Google Patents
インテリジェントパワーモジュールInfo
- Publication number
- JPH11142254A JPH11142254A JP30815497A JP30815497A JPH11142254A JP H11142254 A JPH11142254 A JP H11142254A JP 30815497 A JP30815497 A JP 30815497A JP 30815497 A JP30815497 A JP 30815497A JP H11142254 A JPH11142254 A JP H11142254A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- circuit
- igbt
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】ＩＰＭに収納されている負荷電流を流すすべて
のＩＧＢＴの過熱保護動作を試験で確認できるようにす
る。 【解決手段】並列接続されたＩＧＢＴ１とＩＧＢＴ１１
のコレクタ端子２、１２からエミッタ端子３、１３に向
かって負荷電流を流し、第１、第２定電流回路２１、２
２でＤ１とＤ２に一定の微小な検出電流を流す。負荷電
流によりＩＧＢＴ１とＩＧＢＴ１１が温度上昇でＤ５と
Ｄ１５の温度も上昇する。温度上昇とともにＤ５および
Ｄ１５のオン電圧は低下する。切変え器３０の電源端子
４０にある電圧を印加すると第１コンパレータの信号が
ＮＡＮＤ回路４１に伝送され、別の電圧を与えると第２
コンパレータの信号がＮＡＮＤ回路４１に伝送されるよ
うにする。このＮＡＮＤ回路４１からの信号でＩＧＢＴ
１、２を遮断する。電源端子の印加電圧を選定すること
で、個別にＩＧＢＴの過熱保護動作の確認試験を行うこ
とができる。
のＩＧＢＴの過熱保護動作を試験で確認できるようにす
る。 【解決手段】並列接続されたＩＧＢＴ１とＩＧＢＴ１１
のコレクタ端子２、１２からエミッタ端子３、１３に向
かって負荷電流を流し、第１、第２定電流回路２１、２
２でＤ１とＤ２に一定の微小な検出電流を流す。負荷電
流によりＩＧＢＴ１とＩＧＢＴ１１が温度上昇でＤ５と
Ｄ１５の温度も上昇する。温度上昇とともにＤ５および
Ｄ１５のオン電圧は低下する。切変え器３０の電源端子
４０にある電圧を印加すると第１コンパレータの信号が
ＮＡＮＤ回路４１に伝送され、別の電圧を与えると第２
コンパレータの信号がＮＡＮＤ回路４１に伝送されるよ
うにする。このＮＡＮＤ回路４１からの信号でＩＧＢＴ
１、２を遮断する。電源端子の印加電圧を選定すること
で、個別にＩＧＢＴの過熱保護動作の確認試験を行うこ
とができる。
Description
【０００１】
【発明の属する技術分野】複数個並列接続されたＩＧＢ
Ｔなどの半導体チップと各種保護回路および検出回路が
同一の樹脂ケースに収納されているインテリジェントパ
ワーモジュール（以下、ＩＰＭと称す）に関する。
Ｔなどの半導体チップと各種保護回路および検出回路が
同一の樹脂ケースに収納されているインテリジェントパ
ワーモジュール（以下、ＩＰＭと称す）に関する。
【０００２】
【従来の技術】インバータやチョッパーなどの電力変換
装置に使用される半導体装置にＩＰＭがある。このＩＰ
Ｍは複数個のＩＧＢＴチップなどの半導体チップと各種
保護回路や検出回路が同一の樹脂ケースに収納されてい
る。大きな電流を通電できるＩＰＭはこれらのＩＧＢＴ
チップなどの半導体チップが複数個並列接続される。以
下、半導体チップとしてＩＧＢＴチップを例として説明
する。これらのＩＰＭを破壊なしに安全に電力変換装置
に適用できるように、各種試験をして、基準を満たすも
ののみ顧客に提供される。その試験の中で、ＩＧＢＴチ
ップに通電して異常にＩＧＢＴチップが温度上昇しない
かチェックする重要な試験がある。この試験はＩＧＢＴ
チップ上に形成された温度検出用のダイオードに検出電
流を流し、検出電流で生じたダイオードのオン電圧から
温度を検出する。オン電圧から温度が検出できるのは、
温度が高くなると、ダイオードのオン電圧が低下すると
いう温度依存性をもっているためである。
装置に使用される半導体装置にＩＰＭがある。このＩＰ
Ｍは複数個のＩＧＢＴチップなどの半導体チップと各種
保護回路や検出回路が同一の樹脂ケースに収納されてい
る。大きな電流を通電できるＩＰＭはこれらのＩＧＢＴ
チップなどの半導体チップが複数個並列接続される。以
下、半導体チップとしてＩＧＢＴチップを例として説明
する。これらのＩＰＭを破壊なしに安全に電力変換装置
に適用できるように、各種試験をして、基準を満たすも
ののみ顧客に提供される。その試験の中で、ＩＧＢＴチ
ップに通電して異常にＩＧＢＴチップが温度上昇しない
かチェックする重要な試験がある。この試験はＩＧＢＴ
チップ上に形成された温度検出用のダイオードに検出電
流を流し、検出電流で生じたダイオードのオン電圧から
温度を検出する。オン電圧から温度が検出できるのは、
温度が高くなると、ダイオードのオン電圧が低下すると
いう温度依存性をもっているためである。
【０００３】図５は従来のＩＰＭの要部回路図である。
ここでは温度検出用のダイオードをＩＧＢＴチップ上に
集積した半導体チップとして、ＩＧＢＴチップを例に挙
げ、このＩＧＢＴチップが２個収納されているＩＰＭ１
００を点線で示した。このＩＧＢＴ１、１１および温度
検出用のダイオード（以下、Ｄと称す）５、１５を集積
したＩＧＢＴチップと論理回路などの各種回路が樹脂ケ
ース内に収納されている。ドライブ電源７０に接続され
た定電流回路２１を介してＤ５のアノード端子６が接続
されている。また定電流回路２１がコンパレータ３１の
プラス端子に接続され、マイナス端子は基準電圧３５に
接続されている。コンパレータ３１の出力端子３４はＮ
ＡＮＤ回路４１の入力端子４２に接続され、また外部信
号はＮＯＴ回路６１を介してＮＡＮＤ回路４１の入力端
子４３に接続される。ＮＡＮＤ回路４１の出力端子４４
はＮＯＴ回路５１の入力端子５２に接続され、出力端子
５３はＩＧＢＴ１のゲート端子４に接続される。またゲ
ート端子４はＩＧＢＴ１１のゲート端子１４と接続され
る。Ｄ５およびＤ１５のカソード端子７、１７はアース
７３に接続される。
ここでは温度検出用のダイオードをＩＧＢＴチップ上に
集積した半導体チップとして、ＩＧＢＴチップを例に挙
げ、このＩＧＢＴチップが２個収納されているＩＰＭ１
００を点線で示した。このＩＧＢＴ１、１１および温度
検出用のダイオード（以下、Ｄと称す）５、１５を集積
したＩＧＢＴチップと論理回路などの各種回路が樹脂ケ
ース内に収納されている。ドライブ電源７０に接続され
た定電流回路２１を介してＤ５のアノード端子６が接続
されている。また定電流回路２１がコンパレータ３１の
プラス端子に接続され、マイナス端子は基準電圧３５に
接続されている。コンパレータ３１の出力端子３４はＮ
ＡＮＤ回路４１の入力端子４２に接続され、また外部信
号はＮＯＴ回路６１を介してＮＡＮＤ回路４１の入力端
子４３に接続される。ＮＡＮＤ回路４１の出力端子４４
はＮＯＴ回路５１の入力端子５２に接続され、出力端子
５３はＩＧＢＴ１のゲート端子４に接続される。またゲ
ート端子４はＩＧＢＴ１１のゲート端子１４と接続され
る。Ｄ５およびＤ１５のカソード端子７、１７はアース
７３に接続される。
【０００４】つぎに、この回路の過熱保護動作を説明す
る。並列接続されたＩＧＢＴ１とＩＧＢＴ１１のコレク
タ端子２、１２からエミッタ端子３、１３に向かって負
荷電流を流す。また定電流回路２１からＤ５のみに一定
の微小な検出電流を流す。負荷電流でＩＧＢＴ１が温度
上昇すると当然Ｄ５の温度も上昇する。ＩＧＢＴ１上に
Ｄ５が形成されているため、ＩＧＢＴ１の温度はＤ５の
温度とほぼ一致する。Ｄ１の温度上昇とともにＤ１のオ
ン電圧は低下する。ＩＧＢＴ１が異常過熱状態となる
と、Ｄ５のオン電圧がコンパレータ３１の基準電圧まで
低下し、コンパレータ３１の出力がＨレベルからＬレベ
ルに移行する。このコンパレータ３１からＬレベルの信
号がＮＡＮＤ回路４１の入力端子４２に与えられ、ゲー
ト信号が外部端子８０からＮＯＴ回路６１を介してＮＡ
ＮＤ回路４１の入力端子４３に与えられる。入力端子４
２がＬレベルのため、ゲート信号がＨレベル、Ｌレベル
に係わらず、出力端子４４はＨレベルとなる。出力端子
４４がＨレベルになると、ＮＯＴ回路５１の出力はＬレ
ベルとなり、ＩＧＢＴ１、１１のゲート端子４、１４へ
与えられるゲート電圧が零となるため、ＩＧＢＴ１とＩ
ＧＢＴ１１は負荷電流の通電を停止する。
る。並列接続されたＩＧＢＴ１とＩＧＢＴ１１のコレク
タ端子２、１２からエミッタ端子３、１３に向かって負
荷電流を流す。また定電流回路２１からＤ５のみに一定
の微小な検出電流を流す。負荷電流でＩＧＢＴ１が温度
上昇すると当然Ｄ５の温度も上昇する。ＩＧＢＴ１上に
Ｄ５が形成されているため、ＩＧＢＴ１の温度はＤ５の
温度とほぼ一致する。Ｄ１の温度上昇とともにＤ１のオ
ン電圧は低下する。ＩＧＢＴ１が異常過熱状態となる
と、Ｄ５のオン電圧がコンパレータ３１の基準電圧まで
低下し、コンパレータ３１の出力がＨレベルからＬレベ
ルに移行する。このコンパレータ３１からＬレベルの信
号がＮＡＮＤ回路４１の入力端子４２に与えられ、ゲー
ト信号が外部端子８０からＮＯＴ回路６１を介してＮＡ
ＮＤ回路４１の入力端子４３に与えられる。入力端子４
２がＬレベルのため、ゲート信号がＨレベル、Ｌレベル
に係わらず、出力端子４４はＨレベルとなる。出力端子
４４がＨレベルになると、ＮＯＴ回路５１の出力はＬレ
ベルとなり、ＩＧＢＴ１、１１のゲート端子４、１４へ
与えられるゲート電圧が零となるため、ＩＧＢＴ１とＩ
ＧＢＴ１１は負荷電流の通電を停止する。
【０００５】また、ＩＧＢＴ１が正常状態ではコンパレ
ータ３１の出力がＨレベルとなり、ＮＡＮＤ回路４１お
よびＮＯＴ回路５１を介してゲート端子４、１４にオン
・オフのゲート信号が与えられ、ＩＧＢＴ１、１１は正
常動作する。
ータ３１の出力がＨレベルとなり、ＮＡＮＤ回路４１お
よびＮＯＴ回路５１を介してゲート端子４、１４にオン
・オフのゲート信号が与えられ、ＩＧＢＴ１、１１は正
常動作する。
【０００６】
【発明が解決しようとする課題】しかし、この方法では
２個のＩＧＢＴのうち一個を代表させて過熱保護動作の
確認試験を実施するために、もう一方のＩＧＢＴの過熱
保護動作の確認ができない。そのため、このＩＰＭをイ
ンバータやチャッパーなどの電力変換装置に搭載した場
合、無試験側のＩＧＢＴが異常温度上昇しても過熱保護
動作せずに破壊する場合が生ずる。
２個のＩＧＢＴのうち一個を代表させて過熱保護動作の
確認試験を実施するために、もう一方のＩＧＢＴの過熱
保護動作の確認ができない。そのため、このＩＰＭをイ
ンバータやチャッパーなどの電力変換装置に搭載した場
合、無試験側のＩＧＢＴが異常温度上昇しても過熱保護
動作せずに破壊する場合が生ずる。
【０００７】この発明の目的は、前記の課題を解決し
て、すべてのＩＧＢＴの過熱保護動作を確認できるイン
テリジェントパワーモジュールを提供することにある。
て、すべてのＩＧＢＴの過熱保護動作を確認できるイン
テリジェントパワーモジュールを提供することにある。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体素子と該半導体素子の温度検出用のダイオ
ードが集積された半導体チップが複数個収納されている
インテリジェントパワーモジュールにおいて、各温度検
出用のダイオードのアノード端子が個別のコンパレータ
のプラス端子にそれぞれ接続され、該個別のコンパレー
タのマイナス端子が共通の基準電圧に接続され、個別の
コンパレータの出力端子が切換え器を介してＮＡＮＤ回
路の一方の入力端子に接続され、ＮＡＮＤ回路の他方の
入力端子に外部信号が入力され、前記切換え器が外部電
源と接続する電源端子を有し、前記ＮＡＮＤ回路の出力
端子がＮＯＴ回路の入力端子に接続され、ＮＯＴ回路の
出力端子が複数の半導体素子のゲート端子に共通に接続
され、前記温度検出用のダイオードのカソード端子がア
ース端子に接続される構成とする。
めに、半導体素子と該半導体素子の温度検出用のダイオ
ードが集積された半導体チップが複数個収納されている
インテリジェントパワーモジュールにおいて、各温度検
出用のダイオードのアノード端子が個別のコンパレータ
のプラス端子にそれぞれ接続され、該個別のコンパレー
タのマイナス端子が共通の基準電圧に接続され、個別の
コンパレータの出力端子が切換え器を介してＮＡＮＤ回
路の一方の入力端子に接続され、ＮＡＮＤ回路の他方の
入力端子に外部信号が入力され、前記切換え器が外部電
源と接続する電源端子を有し、前記ＮＡＮＤ回路の出力
端子がＮＯＴ回路の入力端子に接続され、ＮＯＴ回路の
出力端子が複数の半導体素子のゲート端子に共通に接続
され、前記温度検出用のダイオードのカソード端子がア
ース端子に接続される構成とする。
【０００９】前記切換え器が専用信号により複数のコン
パレータの出力信号から一つのコンパレータの出力信号
を選定できるようにするとよい。またこの切換え器が少
なくとも複数の分圧抵抗と、該分圧抵抗とゲートが個別
に接続するトランジスタと、一部のトランジスタのコレ
クタと接続する論理回路（ＯＲ回路およびＡＮＤ回路な
ど）と、ダイオードとから構成されるとよい。
パレータの出力信号から一つのコンパレータの出力信号
を選定できるようにするとよい。またこの切換え器が少
なくとも複数の分圧抵抗と、該分圧抵抗とゲートが個別
に接続するトランジスタと、一部のトランジスタのコレ
クタと接続する論理回路（ＯＲ回路およびＡＮＤ回路な
ど）と、ダイオードとから構成されるとよい。
【００１０】
【発明の実施の形態】図１はこの発明の第１実施例のＩ
ＧＢＴチップが内蔵されているＩＰＭの要部回路図であ
る。ここでは２個のＩＧＢＴチップが並列接続されたＩ
ＰＭ１００を示した。また、ＩＧＢＴチップにはＩＧＢ
ＴとこのＩＧＢＴの温度検出用のダイオードとが集積さ
れている。ＩＰＭ１００にはＩＧＢＴ１、ＩＧＢＴ１
１、ＩＧＢＴ１の温度検出用のダイオード（以下、Ｄと
略す）５およびＩＧＢＴ１１の温度検出用のダイオード
（Ｄ）１５の他にコンパレータ３１、３６、ＮＡＮＤ回
路４１、ＮＯＴ回路５１およびＮＯＴ回路６１などが同
一の樹脂ケースに収納されている。ドライブ電源７０に
接続された第１定電流回路２１と第２定電流回路２２に
Ｄ１とＤ２のアノード端子６、１６がそれぞれ接続さ
れ、Ｄ１とＤ２のカソード端子７、１７はアース７３に
接続されている。また第１定電流回路２１と第２定電流
回路２２が第１コンパレータ３１と第２コンパレータ３
６のプラス端子とそれぞれ接続され、マイナス端子は共
通の基準電圧３５と接続されている。第１コンパレータ
３１、第２コンパレータ３６の出力３４、３９は切換え
器３０に入力される。また切変え器３０はドライブ電源
７０の高電位端子７１およびアース７３（このアースは
当然アース端子７２と接続する）に接続される。切換え
器３０の出力端子５０はＮＡＮＤ回路４１の入力端子４
２に接続され、また外部信号端子８０はＮＯＴ回路６１
の入力端子６２と接続され、ＮＯＴ回路の出力端子６３
はＮＡＮＤ回路４１の入力端子４３と接続される。ＮＡ
ＮＤ回路４１の出力端子４４はＮＯＴ回路５１の入力端
子５２と接続され、ＮＯＴ回路５１の出力端子５３はＩ
ＧＢＴ１、１１のゲート端子４、１４と接続される。ま
たＤ５およびＤ１５のカソード端子７、１７はアース７
３に接続される。ＩＧＢＴ１とＩＧＢＴ１１のコレクタ
端子２、１２およびエミッタ端子３、１３同志はそれぞ
れ接続され、ＩＧＢＴ１とＩＧＢＴ１１は並列接続され
ている。
ＧＢＴチップが内蔵されているＩＰＭの要部回路図であ
る。ここでは２個のＩＧＢＴチップが並列接続されたＩ
ＰＭ１００を示した。また、ＩＧＢＴチップにはＩＧＢ
ＴとこのＩＧＢＴの温度検出用のダイオードとが集積さ
れている。ＩＰＭ１００にはＩＧＢＴ１、ＩＧＢＴ１
１、ＩＧＢＴ１の温度検出用のダイオード（以下、Ｄと
略す）５およびＩＧＢＴ１１の温度検出用のダイオード
（Ｄ）１５の他にコンパレータ３１、３６、ＮＡＮＤ回
路４１、ＮＯＴ回路５１およびＮＯＴ回路６１などが同
一の樹脂ケースに収納されている。ドライブ電源７０に
接続された第１定電流回路２１と第２定電流回路２２に
Ｄ１とＤ２のアノード端子６、１６がそれぞれ接続さ
れ、Ｄ１とＤ２のカソード端子７、１７はアース７３に
接続されている。また第１定電流回路２１と第２定電流
回路２２が第１コンパレータ３１と第２コンパレータ３
６のプラス端子とそれぞれ接続され、マイナス端子は共
通の基準電圧３５と接続されている。第１コンパレータ
３１、第２コンパレータ３６の出力３４、３９は切換え
器３０に入力される。また切変え器３０はドライブ電源
７０の高電位端子７１およびアース７３（このアースは
当然アース端子７２と接続する）に接続される。切換え
器３０の出力端子５０はＮＡＮＤ回路４１の入力端子４
２に接続され、また外部信号端子８０はＮＯＴ回路６１
の入力端子６２と接続され、ＮＯＴ回路の出力端子６３
はＮＡＮＤ回路４１の入力端子４３と接続される。ＮＡ
ＮＤ回路４１の出力端子４４はＮＯＴ回路５１の入力端
子５２と接続され、ＮＯＴ回路５１の出力端子５３はＩ
ＧＢＴ１、１１のゲート端子４、１４と接続される。ま
たＤ５およびＤ１５のカソード端子７、１７はアース７
３に接続される。ＩＧＢＴ１とＩＧＢＴ１１のコレクタ
端子２、１２およびエミッタ端子３、１３同志はそれぞ
れ接続され、ＩＧＢＴ１とＩＧＢＴ１１は並列接続され
ている。
【００１１】この回路の過熱保護動作についてつぎに説
明する。並列接続されたＩＧＢＴ１とＩＧＢＴ１１のコ
レクタ端子２、１２からエミッタ端子３、１３に向かっ
て負荷電流を流す。またドライブ電源７０の電圧を実機
搭載時の電圧（１５Ｖから１７Ｖ）より高い電圧（１
７．５Ｖから２０Ｖ）にして、ドライブ電源７０に接続
された第１、第２定電流回路２１、２２を介してＤ１と
Ｄ２に一定の微小な検出電流を流す。負荷電流によりＩ
ＧＢＴ１とＩＧＢＴ１１が温度上昇すると当然Ｄ５とＤ
１５の温度も上昇する。これはＩＧＢＴ１とＤ５および
ＩＧＢＴ１１とＤ１５はそれぞれＩＧＢＴチップ（Ｑ1
、Ｑ2 ）１０ａ、１０ｂに集積されているためであ
り、ＩＧＢＴ１の温度はＤ１の温度と、またＩＧＢＴ１
１の温度はＤ１５温度とほぼ同一である。温度上昇とと
もにＤ５およびＤ１５のオン電圧は低下する。基準電圧
３５にＤ５のオン電圧が達した時点で第１コンパレータ
３１の出力信号が切変え器３０の入力端子３４に送ら
れ、また基準電圧３５にＤ１５のオン電圧が達した時点
で第２コンパレータ３６の出力信号が切換え器３０の入
力端子３９に送られる。これらのコンパレータ３１、３
６の出力信号はオン電圧が基準電圧に達した時点でＨレ
ベルからＬレベルに切り替わる。このコンパレータのＬ
レベルの信号が切換え器３０を通過して、出力信号にな
ると、この切換え器３０のＬレベルの出力信号と外部信
号端子８０からＮＯＴ回路６１を介して与えられるゲー
ト信号（オン・オフ信号：Ｈ／Ｌ信号）とがＮＡＮＤ回
路の入力端子４２、４３に入力される。ＮＡＮＤ回路４
１の出力信号は、入力端子４２がＬレベルのため、ゲー
ト信号のＨレベルまたはＬレベルに関係なく、Ｈレベル
となる。従って、ＮＯＴ回路５１を介してＩＧＢＴ１、
１１のゲート端子４、１４に送られる信号はＬレベルと
なり、つまり、ゲート端子４、１４へ与えられるゲート
電圧は０Ｖであり、ＩＧＢＴ１、１１の負荷電流は停止
する。
明する。並列接続されたＩＧＢＴ１とＩＧＢＴ１１のコ
レクタ端子２、１２からエミッタ端子３、１３に向かっ
て負荷電流を流す。またドライブ電源７０の電圧を実機
搭載時の電圧（１５Ｖから１７Ｖ）より高い電圧（１
７．５Ｖから２０Ｖ）にして、ドライブ電源７０に接続
された第１、第２定電流回路２１、２２を介してＤ１と
Ｄ２に一定の微小な検出電流を流す。負荷電流によりＩ
ＧＢＴ１とＩＧＢＴ１１が温度上昇すると当然Ｄ５とＤ
１５の温度も上昇する。これはＩＧＢＴ１とＤ５および
ＩＧＢＴ１１とＤ１５はそれぞれＩＧＢＴチップ（Ｑ1
、Ｑ2 ）１０ａ、１０ｂに集積されているためであ
り、ＩＧＢＴ１の温度はＤ１の温度と、またＩＧＢＴ１
１の温度はＤ１５温度とほぼ同一である。温度上昇とと
もにＤ５およびＤ１５のオン電圧は低下する。基準電圧
３５にＤ５のオン電圧が達した時点で第１コンパレータ
３１の出力信号が切変え器３０の入力端子３４に送ら
れ、また基準電圧３５にＤ１５のオン電圧が達した時点
で第２コンパレータ３６の出力信号が切換え器３０の入
力端子３９に送られる。これらのコンパレータ３１、３
６の出力信号はオン電圧が基準電圧に達した時点でＨレ
ベルからＬレベルに切り替わる。このコンパレータのＬ
レベルの信号が切換え器３０を通過して、出力信号にな
ると、この切換え器３０のＬレベルの出力信号と外部信
号端子８０からＮＯＴ回路６１を介して与えられるゲー
ト信号（オン・オフ信号：Ｈ／Ｌ信号）とがＮＡＮＤ回
路の入力端子４２、４３に入力される。ＮＡＮＤ回路４
１の出力信号は、入力端子４２がＬレベルのため、ゲー
ト信号のＨレベルまたはＬレベルに関係なく、Ｈレベル
となる。従って、ＮＯＴ回路５１を介してＩＧＢＴ１、
１１のゲート端子４、１４に送られる信号はＬレベルと
なり、つまり、ゲート端子４、１４へ与えられるゲート
電圧は０Ｖであり、ＩＧＢＴ１、１１の負荷電流は停止
する。
【００１２】この切換え器３０の電源端子４０に与えら
れる電圧が１９Ｖから２０Ｖの電圧のとき、第１コンパ
レータ３１からの信号が切換え器３０を通過しＮＡＮＤ
回路４１に伝送されるようにし、またその中間の１７．
５Ｖから１８．５Ｖ与えたときは、第２コンパレータ３
６からの信号がＮＡＮＤ回路４１に伝送されるように切
変え器３０を構成する。例えば１９．５Ｖを与えたとす
ると、第１コンパレータ３１に接続されているＩＧＢＴ
１の温度を捉えて、この温度が設定温度に達すると（Ｄ
５のオン電圧が基準電圧３５に達すると）ＩＧＢＴ１と
ＩＧＢＴ１１がオフ状態となる。また１８Ｖ与えたとす
ると今度はＩＧＢＴ１１の温度を捉えてＩＧＢＴ１とＩ
ＧＢＴ１１がオフする。このようにして、ＩＧＢＴ１も
ＩＧＢＴ１１も正常に過熱保護動作することが確認でき
る。また、実機に搭載した場合には、ドライブ電源７０
の電圧をＩＰＭを動作させる電圧である１５Ｖから１７
Ｖにする。その場合は第１コンパレータ３１の信号も第
２コンパレータ３６の信号もＮＡＮＤ回路４１に伝送さ
れるようにする。従って、温度の高いＩＧＢＴの方に接
続されたコンパレータの信号でＩＰＭは過熱保護動作を
することになる。このように過熱保護動作の確認試験を
全てのＩＧＢＴに対して実施できるために、電力変換装
置に搭載した場合は、ＩＰＭに収納されているすべての
ＩＧＢＴが確実に過熱保護動作を確認されているため、
電力変換装置の信頼性を大幅に向上させることができ
る。尚、図１ではＩＧＢＴチップを２個並列接続した場
合を説明したが、さらにＩＧＢＴチップの個数が増えた
場合でも、同様の方法で各ＩＧＢＴチップの過熱保護機
能を確実に行われているかどうかを試験できる。
れる電圧が１９Ｖから２０Ｖの電圧のとき、第１コンパ
レータ３１からの信号が切換え器３０を通過しＮＡＮＤ
回路４１に伝送されるようにし、またその中間の１７．
５Ｖから１８．５Ｖ与えたときは、第２コンパレータ３
６からの信号がＮＡＮＤ回路４１に伝送されるように切
変え器３０を構成する。例えば１９．５Ｖを与えたとす
ると、第１コンパレータ３１に接続されているＩＧＢＴ
１の温度を捉えて、この温度が設定温度に達すると（Ｄ
５のオン電圧が基準電圧３５に達すると）ＩＧＢＴ１と
ＩＧＢＴ１１がオフ状態となる。また１８Ｖ与えたとす
ると今度はＩＧＢＴ１１の温度を捉えてＩＧＢＴ１とＩ
ＧＢＴ１１がオフする。このようにして、ＩＧＢＴ１も
ＩＧＢＴ１１も正常に過熱保護動作することが確認でき
る。また、実機に搭載した場合には、ドライブ電源７０
の電圧をＩＰＭを動作させる電圧である１５Ｖから１７
Ｖにする。その場合は第１コンパレータ３１の信号も第
２コンパレータ３６の信号もＮＡＮＤ回路４１に伝送さ
れるようにする。従って、温度の高いＩＧＢＴの方に接
続されたコンパレータの信号でＩＰＭは過熱保護動作を
することになる。このように過熱保護動作の確認試験を
全てのＩＧＢＴに対して実施できるために、電力変換装
置に搭載した場合は、ＩＰＭに収納されているすべての
ＩＧＢＴが確実に過熱保護動作を確認されているため、
電力変換装置の信頼性を大幅に向上させることができ
る。尚、図１ではＩＧＢＴチップを２個並列接続した場
合を説明したが、さらにＩＧＢＴチップの個数が増えた
場合でも、同様の方法で各ＩＧＢＴチップの過熱保護機
能を確実に行われているかどうかを試験できる。
【００１３】図２は図１の切換え器の一例の要部回路図
である。電源端子４０と抵抗１１４、１１６および抵抗
１０６、１０８、１１０、１１２とが接続する。抵抗１
１４とコンパレータの出力端子３４はＯＲ回路１１６の
入力に接続され、抵抗１１５とコンパレータ３６の出力
端子３９はＯＲ回路１１７の入力に接続される。ＯＲ回
路１１６、１１７の出力はＡＮＤ回路１１８の入力に接
続される。ＡＮＤ回路１１８の出力は切換え器３０の出
力端子５０に接続される。抵抗１０６、１０８、１１
０、１１２はトランジスタ１０１、１０２、１０３、１
０４のゲートとそれぞれ接続され、さらに、抵抗１０
７、１０９、１１１、１１３と接続される。ダイオード
１０５のカソードはトランジスタ１０１のゲートおよび
トランジスタ１０２のコレクタと接続され、アノードは
トランジスタ１０４のゲートと接続される。トランジス
タ１０１、１０２、１０３、１０４のエミッタと抵抗１
０７、１０９、１１１、１１３の他端はアース７３と接
続される。
である。電源端子４０と抵抗１１４、１１６および抵抗
１０６、１０８、１１０、１１２とが接続する。抵抗１
１４とコンパレータの出力端子３４はＯＲ回路１１６の
入力に接続され、抵抗１１５とコンパレータ３６の出力
端子３９はＯＲ回路１１７の入力に接続される。ＯＲ回
路１１６、１１７の出力はＡＮＤ回路１１８の入力に接
続される。ＡＮＤ回路１１８の出力は切換え器３０の出
力端子５０に接続される。抵抗１０６、１０８、１１
０、１１２はトランジスタ１０１、１０２、１０３、１
０４のゲートとそれぞれ接続され、さらに、抵抗１０
７、１０９、１１１、１１３と接続される。ダイオード
１０５のカソードはトランジスタ１０１のゲートおよび
トランジスタ１０２のコレクタと接続され、アノードは
トランジスタ１０４のゲートと接続される。トランジス
タ１０１、１０２、１０３、１０４のエミッタと抵抗１
０７、１０９、１１１、１１３の他端はアース７３と接
続される。
【００１４】この切換え器３０の動作を説明する。入力
端子４０の電圧をＩＰＭの動作電圧である１５Ｖから１
７Ｖでは、トランジスタ１０２、１０４がオフ状態とな
り、１７．５Ｖから１８．５Ｖではトランジスタ１０２
がオフ状態、トランジスタ１０４がオン状態となり、１
９Ｖから２０Ｖではトランジスタ１０２がオン状態、ト
ランジスタ１０４がオフ状態となるように抵抗１０８、
１１２の抵抗値を抵抗１０９、１１３の抵抗値に比べ大
きく設定する。トランジスタをオフ状態にするには、ト
ランジスタのエミッタ・ベース間の電圧を０．６Ｖ以下
となるように前記抵抗の抵抗値を選定する。
端子４０の電圧をＩＰＭの動作電圧である１５Ｖから１
７Ｖでは、トランジスタ１０２、１０４がオフ状態とな
り、１７．５Ｖから１８．５Ｖではトランジスタ１０２
がオフ状態、トランジスタ１０４がオン状態となり、１
９Ｖから２０Ｖではトランジスタ１０２がオン状態、ト
ランジスタ１０４がオフ状態となるように抵抗１０８、
１１２の抵抗値を抵抗１０９、１１３の抵抗値に比べ大
きく設定する。トランジスタをオフ状態にするには、ト
ランジスタのエミッタ・ベース間の電圧を０．６Ｖ以下
となるように前記抵抗の抵抗値を選定する。
【００１５】ＩＰＭの動作電圧である１５Ｖから１７Ｖ
ではトランジスタ１０２、１０４ともオフ状態であるの
で、トランジスタ１０１、１０３はオン状態となる。丁
度トランジスタ１０２、１０４とトランジスタ１０１、
１０３とはオン、オフが逆になる。トランジスタ１０
１、１０３がオン状態ではＯＲ回路１１６、１１７の入
力がＬレベルにセットされることになるため、コンパレ
ータ３４、３６からの入力信号のレベルがそのまま、Ｏ
Ｒ回路１１６、１１７の出力の信号レベルとなる。この
信号レベルがＡＮＤ回路１１８に入力されることにな
る。今、異常に過熱されたＩＧＢＴ１の温度検出用のＤ
５と接続する第１コンパレータ３１の出力信号がＬレベ
ルとなったとし、正常動作しているＩＧＢＴ１１の温度
検出用のＤ１５に接続する第２コンパレータ３６はＨレ
ベルの状態にあり、ＯＲ回路１１６の出力はＬレベルで
ＯＲ回路１１７の出力はＨレベルとなる。これらの出力
がＡＮＤ回路１１８に入力されるとＡＮＤ回路１１８の
出力はＬレベルとなり、この信号が出力端子５０から出
力されて、前記のようにＩＧＢＴ１、１１はオフ状態と
なる。
ではトランジスタ１０２、１０４ともオフ状態であるの
で、トランジスタ１０１、１０３はオン状態となる。丁
度トランジスタ１０２、１０４とトランジスタ１０１、
１０３とはオン、オフが逆になる。トランジスタ１０
１、１０３がオン状態ではＯＲ回路１１６、１１７の入
力がＬレベルにセットされることになるため、コンパレ
ータ３４、３６からの入力信号のレベルがそのまま、Ｏ
Ｒ回路１１６、１１７の出力の信号レベルとなる。この
信号レベルがＡＮＤ回路１１８に入力されることにな
る。今、異常に過熱されたＩＧＢＴ１の温度検出用のＤ
５と接続する第１コンパレータ３１の出力信号がＬレベ
ルとなったとし、正常動作しているＩＧＢＴ１１の温度
検出用のＤ１５に接続する第２コンパレータ３６はＨレ
ベルの状態にあり、ＯＲ回路１１６の出力はＬレベルで
ＯＲ回路１１７の出力はＨレベルとなる。これらの出力
がＡＮＤ回路１１８に入力されるとＡＮＤ回路１１８の
出力はＬレベルとなり、この信号が出力端子５０から出
力されて、前記のようにＩＧＢＴ１、１１はオフ状態と
なる。
【００１６】一方、両方のＩＧＢＴが正常動作の場合
は、ＯＲ回路１１６、１１７の出力はＨレベルとなり、
ＡＮＤ回路１１８の出力もＨレベルとなり、ＩＧＢＴ
１、１１は正常動作状態を維持する。つぎに、電源端子
４０の電圧を１７．５Ｖから１８．５Ｖの間に設定し
て、トランジスタ１０４をオン状態、トランジスタ１０
２をオフ状態とすると、トランジスタ１０３はオフ状
態、トランジスタ１０１はオン状態となる。つまりＯＲ
回路１１６の入力はＨレベルで、ＯＲ回路１１７の入力
はＬレベルとなる。従って、ＯＲ回路１１６の出力は第
１コンパレータ３１の信号レベルに関係なく常にＨレベ
ルであり、一方ＯＲ回路１１７の出力は第２コンパレー
タ３６の信号レベルに合わせて、Ｈレベル、Ｌレベルと
なる。そのため、ＩＧＢＴ１１が異常過熱状態となった
場合は第２コンパレータ３６の出力はＬレベルとなり、
従って、ＡＮＤ回路１１８の出力がＬレベルとなって、
ＩＧＢＴ１、１１はオフ状態となる。このことから、電
源電圧１７．５Ｖから１８．５Ｖの間に設定すると第２
コンパレータ３６に接続するＩＧＢＴ１１の異常過熱状
態を試験することができる。
は、ＯＲ回路１１６、１１７の出力はＨレベルとなり、
ＡＮＤ回路１１８の出力もＨレベルとなり、ＩＧＢＴ
１、１１は正常動作状態を維持する。つぎに、電源端子
４０の電圧を１７．５Ｖから１８．５Ｖの間に設定し
て、トランジスタ１０４をオン状態、トランジスタ１０
２をオフ状態とすると、トランジスタ１０３はオフ状
態、トランジスタ１０１はオン状態となる。つまりＯＲ
回路１１６の入力はＨレベルで、ＯＲ回路１１７の入力
はＬレベルとなる。従って、ＯＲ回路１１６の出力は第
１コンパレータ３１の信号レベルに関係なく常にＨレベ
ルであり、一方ＯＲ回路１１７の出力は第２コンパレー
タ３６の信号レベルに合わせて、Ｈレベル、Ｌレベルと
なる。そのため、ＩＧＢＴ１１が異常過熱状態となった
場合は第２コンパレータ３６の出力はＬレベルとなり、
従って、ＡＮＤ回路１１８の出力がＬレベルとなって、
ＩＧＢＴ１、１１はオフ状態となる。このことから、電
源電圧１７．５Ｖから１８．５Ｖの間に設定すると第２
コンパレータ３６に接続するＩＧＢＴ１１の異常過熱状
態を試験することができる。
【００１７】一方、電源端子４０の電圧を１９Ｖから２
０Ｖに設定すると、第１コンパレータ３１に接続するＩ
ＧＢＴ１の試験をすることができる。前記のように電源
端子４０に与える電圧を変えるだけで、個別にＩＧＢＴ
の異常過熱試験を実施することができる。図３はこの発
明の第２実施例のＩＧＢＴが内蔵されているＩＰＭの要
部回路図である。図１では切換え器３０の電源端子４０
に与える電圧で第１コンパレータ３１の信号をＮＡＮＤ
回路４１に伝送するか、第２コンパレータ３６の信号を
ＮＡＮＤ回路４１に伝送するかを選択するが、この図３
では、切変え器に選択のための専用信号端子９０を設け
てこの専用信号端子９０に与える電圧レベルで、前記の
選択を行わせるようにした点である。
０Ｖに設定すると、第１コンパレータ３１に接続するＩ
ＧＢＴ１の試験をすることができる。前記のように電源
端子４０に与える電圧を変えるだけで、個別にＩＧＢＴ
の異常過熱試験を実施することができる。図３はこの発
明の第２実施例のＩＧＢＴが内蔵されているＩＰＭの要
部回路図である。図１では切換え器３０の電源端子４０
に与える電圧で第１コンパレータ３１の信号をＮＡＮＤ
回路４１に伝送するか、第２コンパレータ３６の信号を
ＮＡＮＤ回路４１に伝送するかを選択するが、この図３
では、切変え器に選択のための専用信号端子９０を設け
てこの専用信号端子９０に与える電圧レベルで、前記の
選択を行わせるようにした点である。
【００１８】図４は図３の切換え器の一例の要部回路図
を示す。この切換え器３０は、電源端子４０の電圧はＩ
ＰＭ動作電圧（１５Ｖから１７Ｖ）に固定し、外部から
専用信号供給器１２０を専用信号端子９０に接続して、
この切換え器のスイッチ１２２をオンまたはオフするこ
とで、第１コンパレータ３１または第２コンパレータ３
６の出力信号で動作させるかを決める。この外部信号供
給器４０を取り外せば両方のコンパレータ３１、３６で
動作するようにする。この切換え器３０の構成は図２と
ほぼ同じで抵抗１０８、１１２が専用信号端子９０に接
続している点が異なる。
を示す。この切換え器３０は、電源端子４０の電圧はＩ
ＰＭ動作電圧（１５Ｖから１７Ｖ）に固定し、外部から
専用信号供給器１２０を専用信号端子９０に接続して、
この切換え器のスイッチ１２２をオンまたはオフするこ
とで、第１コンパレータ３１または第２コンパレータ３
６の出力信号で動作させるかを決める。この外部信号供
給器４０を取り外せば両方のコンパレータ３１、３６で
動作するようにする。この切換え器３０の構成は図２と
ほぼ同じで抵抗１０８、１１２が専用信号端子９０に接
続している点が異なる。
【００１９】この切変え器３０の動作を説明する。顧客
でこのＩＰＭを使用する場合は専用信号端子９０には何
も接続しない。その状態ではトランジスタ１０２、１０
４ともオフ状態となり、従って、トランジスタ１０１、
１０３はオン状態となる。その状態では第１コンパレー
タ３１、第２コンパレータ３６とも有効に動作し、早く
異常過熱したＩＧＢＴチップの信号でＩＧＢＴ１、ＩＧ
ＢＴ１１ともオフ状態となる。
でこのＩＰＭを使用する場合は専用信号端子９０には何
も接続しない。その状態ではトランジスタ１０２、１０
４ともオフ状態となり、従って、トランジスタ１０１、
１０３はオン状態となる。その状態では第１コンパレー
タ３１、第２コンパレータ３６とも有効に動作し、早く
異常過熱したＩＧＢＴチップの信号でＩＧＢＴ１、ＩＧ
ＢＴ１１ともオフ状態となる。
【００２０】つぎにスイッチ１２２をオフ状態にした場
合、トランジスタ１０２がオフ状態となり、トランジス
タ１０４がオン状態になり、スイッチ１２２をオン状態
にした場合にトランジスタ１０２がオン状態、トランジ
スタ１０４がオフ状態になるよう抵抗１２１、抵抗１０
８、１０９、抵抗１１２、１１３を設定する。さらに説
明すると、スイッチ１２２をオン状態にすると、専用信
号端子９０の電位が上がり、トランジスタ１０２がオン
状態となる。トランジスタ１０２がオン状態となるこ
と、ダイオード１０５と接続しているトランジスタ１０
４のゲート電位が低下して、トランジスタ１０４はオフ
状態となる。尚、トランジスタ１０１とトランジスタ１
０２、トランジスタ１０３とトランジスタ１０４はオン
・オフ状態が逆となる。さて、スイッチ１２２をオフ状
態にすると、トランジスタ１０１はオン状態で、トラン
ジスタ１０３はオフ状態となるため、第２コンパレータ
３４の出力信号で過熱保護動作し、一方、スイッチ１２
２をオン状態とすると第１コンパレータ３１の出力信号
で過熱保護動作するようにできる。
合、トランジスタ１０２がオフ状態となり、トランジス
タ１０４がオン状態になり、スイッチ１２２をオン状態
にした場合にトランジスタ１０２がオン状態、トランジ
スタ１０４がオフ状態になるよう抵抗１２１、抵抗１０
８、１０９、抵抗１１２、１１３を設定する。さらに説
明すると、スイッチ１２２をオン状態にすると、専用信
号端子９０の電位が上がり、トランジスタ１０２がオン
状態となる。トランジスタ１０２がオン状態となるこ
と、ダイオード１０５と接続しているトランジスタ１０
４のゲート電位が低下して、トランジスタ１０４はオフ
状態となる。尚、トランジスタ１０１とトランジスタ１
０２、トランジスタ１０３とトランジスタ１０４はオン
・オフ状態が逆となる。さて、スイッチ１２２をオフ状
態にすると、トランジスタ１０１はオン状態で、トラン
ジスタ１０３はオフ状態となるため、第２コンパレータ
３４の出力信号で過熱保護動作し、一方、スイッチ１２
２をオン状態とすると第１コンパレータ３１の出力信号
で過熱保護動作するようにできる。
【００２１】前記のように、専用信号端子９０に外部か
ら専用信号供給器１２０を接続することで、個別にＩＧ
ＢＴの過熱保護動作の確認試験を実施することができ
る。
ら専用信号供給器１２０を接続することで、個別にＩＧ
ＢＴの過熱保護動作の確認試験を実施することができ
る。
【００２２】
【発明の効果】この発明によれば、複数のＩＧＢＴチッ
プが収納されているＩＰＭの過熱保護動作の確認試験に
おいて、ＩＰＭ内に切換え器を設けることで、個々のＩ
ＧＢＴチップの過熱保護動作を確認することできる。個
々のＩＧＢＴの過熱保護動作が確実に実行されることで
ＩＰＭの信頼性が著しく向上し、さらに、このＩＰＭを
搭載した電力変換装置の信頼性も大幅に向上させること
ができる。
プが収納されているＩＰＭの過熱保護動作の確認試験に
おいて、ＩＰＭ内に切換え器を設けることで、個々のＩ
ＧＢＴチップの過熱保護動作を確認することできる。個
々のＩＧＢＴの過熱保護動作が確実に実行されることで
ＩＰＭの信頼性が著しく向上し、さらに、このＩＰＭを
搭載した電力変換装置の信頼性も大幅に向上させること
ができる。
【図１】この発明の第１実施例のＩＧＢＴが内蔵されて
いるＩＰＭの要部回路図
いるＩＰＭの要部回路図
【図２】図１の切換え器の要部回路図
【図３】この発明の第２実施例のＩＧＢＴが内蔵されて
いるＩＰＭの要部回路図
いるＩＰＭの要部回路図
【図４】図２の切換え器の要部回路図
【図５】従来のＩＰＭの要部回路図
１ ＩＧＢＴ ２ コレクタ端子 ３ エミッタ端子 ４ ゲート端子 ５ 温度検出用のダイオード（Ｄ） ６ アノード端子 ７ カソード端子 １０ａ チップ １０ｂ チップ １１ ＩＧＢＴ １２ コレクタ端子 １３ エミッタ端子 １４ ゲート端子 １５ 温度検出用のダイオード（Ｄ） １６ アノード端子 １７ カソード端子 ２１ 第１定電流回路 ２２ 第２定電流回路 ３０ 切換え器 ３１ 第１コンパレータ ３２ 入力端子 ３３ 入力端子 ３４ 出力端子 ３５ 基準電圧 ３６ 第２コンパレータ ３７ 入力端子 ３８ 入力端子 ３９ 出力端子 ４０ 電源端子 ４１ ＮＡＮＤ回路 ４２ 入力端子 ４３ 入力端子 ４４ 出力端子 ５０ 出力端子 ５１ ＮＯＴ回路 ５２ 入力端子 ５３ 出力端子 ６１ ＮＯＴ回路 ６２ 入力端子 ６３ 出力端子 ７０ ドライブ電源 ７１ 高電位端子 ７２ アース端子 ７３ アース ９０ 専用信号端子 １００ ＩＰＭ １０１〜１０４ トランジスタ １０５ ダイオード １０６〜１１５ 抵抗 １１６、１１７ ＯＲ回路 １１８ ＡＮＤ回路 １２０ 専用信号供給器 １２１ 抵抗 １２２ スイッチ
Claims (4)
- 【請求項１】半導体素子と該半導体素子の温度検出用の
ダイオードとが集積された半導体チップが複数個収納さ
れているインテリジェントパワーモジュールにおいて、
各温度検出用のダイオードのアノード端子が個別のコン
パレータのプラス端子にそれぞれ接続され、該個別のコ
ンパレータのマイナス端子が共通の基準電圧に接続さ
れ、個別のコンパレータの出力端子が切換え器を介して
ＮＡＮＤ回路の一方の入力端子に接続され、ＮＡＮＤ回
路の他方の入力端子に外部信号が入力され、前記切換え
器が外部電源と接続する電源端子を有し、前記ＮＡＮＤ
回路の出力端子がＮＯＴ回路の入力端子に接続され、Ｎ
ＯＴ回路の出力端子が複数の半導体素子のゲート端子に
共通に接続され、前記温度検出用のダイオードのカソー
ド端子がアース端子に接続されていることを特徴とする
インテリジェントパワーモジュール。 - 【請求項２】前記切換え器の電源端子に与える電圧によ
りＮＡＮＤ回路に接続するコンパレータを選定すること
を特徴とする請求項１記載のインテリジェントパワーモ
ジュール。 - 【請求項３】前記切換え器が専用信号により複数のコン
パレータの出力信号から一つのコンパレータの出力信号
を選定することを特徴とする請求項１記載のインテリジ
ェントパワーモジュール。 - 【請求項４】前記切換え器が少なくとも複数の分圧抵抗
と、該分圧抵抗とゲートが個別に接続するトランジスタ
と、一部のトランジスタのコレクタと接続する論理回路
と、ダイオードとから構成されることを特徴とする請求
項２または３記載のインテリジェントパワーモジュー
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30815497A JP3552888B2 (ja) | 1997-11-11 | 1997-11-11 | インテリジェントパワーモジュールおよびその試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30815497A JP3552888B2 (ja) | 1997-11-11 | 1997-11-11 | インテリジェントパワーモジュールおよびその試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11142254A true JPH11142254A (ja) | 1999-05-28 |
| JP3552888B2 JP3552888B2 (ja) | 2004-08-11 |
Family
ID=17977556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30815497A Expired - Lifetime JP3552888B2 (ja) | 1997-11-11 | 1997-11-11 | インテリジェントパワーモジュールおよびその試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552888B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002369496A (ja) * | 2001-06-05 | 2002-12-20 | Fuji Electric Co Ltd | Ｉｐｍ回路 |
| JP2002369497A (ja) * | 2001-06-05 | 2002-12-20 | Fuji Electric Co Ltd | Ｉｐｍ回路 |
| JP2007336728A (ja) * | 2006-06-16 | 2007-12-27 | Hitachi Ltd | インバータ装置及びそれを用いたモータ駆動装置 |
| US8423317B2 (en) | 2004-03-05 | 2013-04-16 | Hitachi Industrial Equipment Systems Co., Ltd. | Temperature detection method of semiconductor device and power conversion apparatus |
| JP2013183595A (ja) * | 2012-03-05 | 2013-09-12 | Fuji Electric Co Ltd | 半導体装置 |
| JP2015002659A (ja) * | 2013-06-18 | 2015-01-05 | カルソニックカンセイ株式会社 | インバータ装置の検査方法 |
| WO2015025422A1 (ja) * | 2013-08-23 | 2015-02-26 | 三菱電機株式会社 | 半導体装置 |
-
1997
- 1997-11-11 JP JP30815497A patent/JP3552888B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002369496A (ja) * | 2001-06-05 | 2002-12-20 | Fuji Electric Co Ltd | Ｉｐｍ回路 |
| JP2002369497A (ja) * | 2001-06-05 | 2002-12-20 | Fuji Electric Co Ltd | Ｉｐｍ回路 |
| US8423317B2 (en) | 2004-03-05 | 2013-04-16 | Hitachi Industrial Equipment Systems Co., Ltd. | Temperature detection method of semiconductor device and power conversion apparatus |
| JP2007336728A (ja) * | 2006-06-16 | 2007-12-27 | Hitachi Ltd | インバータ装置及びそれを用いたモータ駆動装置 |
| JP2013183595A (ja) * | 2012-03-05 | 2013-09-12 | Fuji Electric Co Ltd | 半導体装置 |
| US9300198B2 (en) | 2012-03-05 | 2016-03-29 | Fuji Electric Co., Ltd. | Semiconductor device, including temperature sensing circut |
| JP2015002659A (ja) * | 2013-06-18 | 2015-01-05 | カルソニックカンセイ株式会社 | インバータ装置の検査方法 |
| WO2015025422A1 (ja) * | 2013-08-23 | 2015-02-26 | 三菱電機株式会社 | 半導体装置 |
| US9530766B2 (en) | 2013-08-23 | 2016-12-27 | Mitsubishi Electric Corporation | Semiconductor device |
| JP6065979B2 (ja) * | 2013-08-23 | 2017-01-25 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3552888B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0122309B1 (ko) | 반도체 장치의 보호회로 | |
| JP4315125B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
| KR100677645B1 (ko) | 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로및 방법 | |
| US5949273A (en) | Short circuit protection for parallel connected devices | |
| KR20210010377A (ko) | 게이트 드라이버 회로용 단락 검출 및 보호와 로직 분석을 사용하여 이를 검출하는 방법 | |
| GB2336259A (en) | Drive circuit and protection circuit for a power device | |
| US20090085542A1 (en) | Drive system for power semiconductor device | |
| KR100225768B1 (ko) | 파워 소자 구동 회로(Power Element Driving Cirluit) | |
| KR970005567B1 (ko) | 단락 보호 회로 | |
| US20180269677A1 (en) | Semiconductor element driving device | |
| JP2908948B2 (ja) | パワーデバイスの制御回路及び半導体集積回路装置 | |
| JP3469373B2 (ja) | 半導体パワーモジュールおよび複合パワーモジュール | |
| JPH11142254A (ja) | インテリジェントパワーモジュール | |
| JP2004129378A (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP4493865B2 (ja) | 半導体装置 | |
| US5455502A (en) | High speed, large-current power control circuit | |
| JPH10164854A (ja) | 電力変換器 | |
| US20220345125A1 (en) | Circuit arrangement for controlling a plurality of semiconductor switches connected in parallel | |
| JP2003079129A (ja) | ゲート駆動回路とそれを用いた電力変換器 | |
| JP2001268928A (ja) | 半導体パワーモジュール | |
| US20230378951A1 (en) | Semiconductor device | |
| JPH0746822A (ja) | スイッチング回路 | |
| JPH07298481A (ja) | 保護回路 | |
| JP2658386B2 (ja) | 過電流検出回路 | |
| JPH11163698A (ja) | 電圧駆動型半導体素子の過電流抑制回路及びそれを備える半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |