JPH0746822A - スイッチング回路 - Google Patents
スイッチング回路Info
- Publication number
- JPH0746822A JPH0746822A JP5186522A JP18652293A JPH0746822A JP H0746822 A JPH0746822 A JP H0746822A JP 5186522 A JP5186522 A JP 5186522A JP 18652293 A JP18652293 A JP 18652293A JP H0746822 A JPH0746822 A JP H0746822A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- parallel
- switching element
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 冗長運転可能とした自己保護検出機能を有す
るスイッチング素子を複数個並列接続して成るスイッチ
ング回路。 【構成】 自己保護検出機能を有するスイッチング素子
を複数個並列冗長接続して成るスイッチング回路におい
て、前記スイッチング素子の各々の保護検出信号を個別
に印加され保護検出信号を発生した前記スイッチング素
子を記憶し、該スイッチング素子を並列運転から除外す
る信号を発生する並列スイッチング素子選択手段と、前
記並列接続されたスイッチング素子にゲ―ト回路からの
ゲ―ト信号を供給している状態から、前記並列スイッチ
ング素子選択手段から発せられる前記並列運転から除外
する信号により当該スイッチング素子のゲ―ト・エミッ
タ端子間を短絡状態に切換えるゲ―ト信号選択手段を具
備したスイッチング回路。
るスイッチング素子を複数個並列接続して成るスイッチ
ング回路。 【構成】 自己保護検出機能を有するスイッチング素子
を複数個並列冗長接続して成るスイッチング回路におい
て、前記スイッチング素子の各々の保護検出信号を個別
に印加され保護検出信号を発生した前記スイッチング素
子を記憶し、該スイッチング素子を並列運転から除外す
る信号を発生する並列スイッチング素子選択手段と、前
記並列接続されたスイッチング素子にゲ―ト回路からの
ゲ―ト信号を供給している状態から、前記並列スイッチ
ング素子選択手段から発せられる前記並列運転から除外
する信号により当該スイッチング素子のゲ―ト・エミッ
タ端子間を短絡状態に切換えるゲ―ト信号選択手段を具
備したスイッチング回路。
Description
【０００１】
【産業上の利用分野】本発明は、電力変換装置のア―ム
を構成するスイッチング回路に係り、特に自己保護検出
機能を有するスイッチング素子を複数個並列接続して成
るスイッチング回路に関する。
を構成するスイッチング回路に係り、特に自己保護検出
機能を有するスイッチング素子を複数個並列接続して成
るスイッチング回路に関する。
【０００２】
【従来の技術】直流電力を交流電力に変換するインバ―
タ回路は、無停電電源装置や、交流電動機駆動の交流可
変速装置の他、様々な産業分野に広く適用されている。
インバ―タ回路のスイッチング素子として装置の省エネ
ルギ、省スペ―ス、高性能化の要求からＧＴＯ、パワ―
トランジスタ、ＭＯＳＦＥＴといった自己消弧形半導体
素子の発達はめざましく最近では、ＩＧＢＴ、ＢＩＭＯ
Ｓといった新しい高速スイッチング特性を有するデバイ
スも出現しその適用範囲が拡大されてきている。
タ回路は、無停電電源装置や、交流電動機駆動の交流可
変速装置の他、様々な産業分野に広く適用されている。
インバ―タ回路のスイッチング素子として装置の省エネ
ルギ、省スペ―ス、高性能化の要求からＧＴＯ、パワ―
トランジスタ、ＭＯＳＦＥＴといった自己消弧形半導体
素子の発達はめざましく最近では、ＩＧＢＴ、ＢＩＭＯ
Ｓといった新しい高速スイッチング特性を有するデバイ
スも出現しその適用範囲が拡大されてきている。
【０００３】適用方法として装置の大容量化の要求に対
し素子１ケ当りの能力が不足する場合は、各インバ―タ
のア―ムをスイッチング素子を複数個並列に接続して構
成するようにして容量格上を図っている。ＭＯＳＦＥ
Ｔ、ＩＧＢＴ、ＢＩＭＯＳといった電圧駆動形素子は、
電流駆動形素子に比べゲ―ト特性のバランスが取り易く
並列接続し易い素子で並列接続数の拡大が進んでいる。
し素子１ケ当りの能力が不足する場合は、各インバ―タ
のア―ムをスイッチング素子を複数個並列に接続して構
成するようにして容量格上を図っている。ＭＯＳＦＥ
Ｔ、ＩＧＢＴ、ＢＩＭＯＳといった電圧駆動形素子は、
電流駆動形素子に比べゲ―ト特性のバランスが取り易く
並列接続し易い素子で並列接続数の拡大が進んでいる。
【０００４】図６は、電圧駆動形自己消弧形素子を複数
個（図では３個）並列接続したインバ―タ回路を構成す
る１組のブリッジ回路の一例を示す回路構成である。図
６において、１Ａ〜１Ｃ、２Ａ〜２Ｃはスイッチング素
子、５Ａ〜５Ｃ、６Ａ〜６Ｃはゲ―ト抵抗、７Ａ〜７
Ｃ、８Ａ〜８Ｃはスイッチング素子に逆並列に接続され
るダイオ―ド、９、１０、１１は各々配線のインダクタ
ンスを持ったＰ側直流入力ケ―ブル、Ｎ側直流入力ケ―
ブル、交流出力ケ―ブル、１２はゲ―ト駆動回路、１３
は電解コンデンサである。
個（図では３個）並列接続したインバ―タ回路を構成す
る１組のブリッジ回路の一例を示す回路構成である。図
６において、１Ａ〜１Ｃ、２Ａ〜２Ｃはスイッチング素
子、５Ａ〜５Ｃ、６Ａ〜６Ｃはゲ―ト抵抗、７Ａ〜７
Ｃ、８Ａ〜８Ｃはスイッチング素子に逆並列に接続され
るダイオ―ド、９、１０、１１は各々配線のインダクタ
ンスを持ったＰ側直流入力ケ―ブル、Ｎ側直流入力ケ―
ブル、交流出力ケ―ブル、１２はゲ―ト駆動回路、１３
は電解コンデンサである。
【０００５】インバ―タ回路の各ア―ムを複数個のスイ
ッチング素子を並列接続して適用する場合のポイント
は、素子特性を揃えること、並列接続間の電流バランス
を極力揃えること、スイッチング特性を揃えること等種
々あるが、全てを完全に満すことは不可能である。従っ
て、現実には素子のコレクタエミッタ間の飽和電圧のバ
ラツキをある範囲内に選別し、またア―ム電流が一素子
に集中しないよう入出力の配線をたすき状にする（図６
のＰ側ア―ムにおいてはＰ側直流入力ケ―ブル９をスイ
ッチング素子１Ａのコレクタ側に、交流出力ケ―ブル１
１をスイッチグ素子１Ｃのエミッタ側に接続）等の工夫
をすることの他、共通のゲ―ト駆動回路１２よりの信号
でゲ―ト抵抗５Ａ〜５Ｃ、６Ａ〜６Ｃを介して各素子に
供給することで、スイッチング素子の並列運転を可能と
しているが、ある程度（２０％〜３０％）の電流アンバ
ランスを考慮した素子の選定が必要になる。
ッチング素子を並列接続して適用する場合のポイント
は、素子特性を揃えること、並列接続間の電流バランス
を極力揃えること、スイッチング特性を揃えること等種
々あるが、全てを完全に満すことは不可能である。従っ
て、現実には素子のコレクタエミッタ間の飽和電圧のバ
ラツキをある範囲内に選別し、またア―ム電流が一素子
に集中しないよう入出力の配線をたすき状にする（図６
のＰ側ア―ムにおいてはＰ側直流入力ケ―ブル９をスイ
ッチング素子１Ａのコレクタ側に、交流出力ケ―ブル１
１をスイッチグ素子１Ｃのエミッタ側に接続）等の工夫
をすることの他、共通のゲ―ト駆動回路１２よりの信号
でゲ―ト抵抗５Ａ〜５Ｃ、６Ａ〜６Ｃを介して各素子に
供給することで、スイッチング素子の並列運転を可能と
しているが、ある程度（２０％〜３０％）の電流アンバ
ランスを考慮した素子の選定が必要になる。
【０００６】
【発明が解決しようとする課題】又、並列スイッチング
素子のどれか一つについて配線条件、実装等の不具合が
あった場合、並列運転の継続は不可能で装置を停止し復
旧する必要があった。一方、更に、パワ―デバイス技術
の進歩により素子のインテリジェント化が進みパッケ―
ジの中に出力パワ―デバイスの他に駆動回路を集積した
り、過電流や過電圧、加熱からパワ―チップを保護した
り、負荷の状態を制御側に伝える機能を持つ様になり、
負荷に事故が起きたり、使用法を誤ってもパワ―チップ
を破損させない保護機能を持つ様になっている。
素子のどれか一つについて配線条件、実装等の不具合が
あった場合、並列運転の継続は不可能で装置を停止し復
旧する必要があった。一方、更に、パワ―デバイス技術
の進歩により素子のインテリジェント化が進みパッケ―
ジの中に出力パワ―デバイスの他に駆動回路を集積した
り、過電流や過電圧、加熱からパワ―チップを保護した
り、負荷の状態を制御側に伝える機能を持つ様になり、
負荷に事故が起きたり、使用法を誤ってもパワ―チップ
を破損させない保護機能を持つ様になっている。
【０００７】図７は、過電流保護機能を有する電流検知
形ＩＧＢＴ２２の内部ブロック図である。図７におい
て、３はＩＧＢＴ、７はダイオ―ドであり、１５は過電
流情報をパッケ―ジ外部へ伝えるトランジスタ、１６，
１７は抵抗であり、ＩＧＢＴのエミッタ側に流れる電流
が増加し、抵抗１６の両端の電圧が所定値以上になった
ことを持って過電流を検出している。又、Ｃはコレクタ
端子、Ｅはエミッタ端子、Ｂはベス端子、ＯＬは過電流
信号出力端子を示している。このようなインテリジェン
ト化されたＩＧＢＴの進展に伴ない、従来タイプのＩＧ
ＢＴの並列運転の問題点についての改善が要求されてい
る。
形ＩＧＢＴ２２の内部ブロック図である。図７におい
て、３はＩＧＢＴ、７はダイオ―ドであり、１５は過電
流情報をパッケ―ジ外部へ伝えるトランジスタ、１６，
１７は抵抗であり、ＩＧＢＴのエミッタ側に流れる電流
が増加し、抵抗１６の両端の電圧が所定値以上になった
ことを持って過電流を検出している。又、Ｃはコレクタ
端子、Ｅはエミッタ端子、Ｂはベス端子、ＯＬは過電流
信号出力端子を示している。このようなインテリジェン
ト化されたＩＧＢＴの進展に伴ない、従来タイプのＩＧ
ＢＴの並列運転の問題点についての改善が要求されてい
る。
【０００８】本発明の第１の目的は、インバ―タ、コン
バ―タ、チョッパ等の電力変換装置を構成するア―ムを
自己保護検出機能を有するＩＧＢＴ等のスイッチング素
子を複数個並列冗長接続して成るスイッチング回路で構
成することにより、冗長運転が可能となり信頼性を向上
出来るスイッチング回路を提供することにある。
バ―タ、チョッパ等の電力変換装置を構成するア―ムを
自己保護検出機能を有するＩＧＢＴ等のスイッチング素
子を複数個並列冗長接続して成るスイッチング回路で構
成することにより、冗長運転が可能となり信頼性を向上
出来るスイッチング回路を提供することにある。
【０００９】更に本発明の第２の目的は、インバ―タ、
コンバ―タ、チョッパ等の電力変換装置を構成するア―
ムを自己保護検出機能を有するＩＧＢＴ等のスイッチン
グ素子を複数個並列接続して成るスイッチング回路で構
成することにより、軽負荷時にいずれかのスイッチング
素子が故障しても、運転を継続できる信頼性の向上を図
ったスイッチング回路を提供することにある。
コンバ―タ、チョッパ等の電力変換装置を構成するア―
ムを自己保護検出機能を有するＩＧＢＴ等のスイッチン
グ素子を複数個並列接続して成るスイッチング回路で構
成することにより、軽負荷時にいずれかのスイッチング
素子が故障しても、運転を継続できる信頼性の向上を図
ったスイッチング回路を提供することにある。
【００１０】
【課題を解決するための手段】前記第１の目的を達成す
るために請求項１の発明は、自己保護検出機能を有する
スイッチング素子を複数個並列冗長接続して成るスイッ
チング回路において、前記スイッチング素子の各々の保
護検出信号を個別に印加され保護検出信号を発生した前
記スイッチング素子を記憶し、該スイッチング素子を並
列運転から除外する信号を発生する並列スイッチング素
子選択手段と、前記並列接続されたスイッチング素子に
ゲ―ト回路からのゲ―ト信号を供給している状態から、
前記並列スイッチング素子選択手段から発せられる前記
並列運転から除外する信号により当該スイッチング素子
のゲ―ト・エミッタ端子間を短絡状態に切換えるゲ―ト
信号選択手段を具備したものである。
るために請求項１の発明は、自己保護検出機能を有する
スイッチング素子を複数個並列冗長接続して成るスイッ
チング回路において、前記スイッチング素子の各々の保
護検出信号を個別に印加され保護検出信号を発生した前
記スイッチング素子を記憶し、該スイッチング素子を並
列運転から除外する信号を発生する並列スイッチング素
子選択手段と、前記並列接続されたスイッチング素子に
ゲ―ト回路からのゲ―ト信号を供給している状態から、
前記並列スイッチング素子選択手段から発せられる前記
並列運転から除外する信号により当該スイッチング素子
のゲ―ト・エミッタ端子間を短絡状態に切換えるゲ―ト
信号選択手段を具備したものである。
【００１１】又、前記第１の目的を達成するために請求
項２の発明は、自己保護検出機能を有するスイッチング
素子を複数個並列冗長接続して成るスイッチング回路に
おいて、前記スイッチング素子の各々の保護検出信号を
個別に印加され保護検出信号を少くとも２回発生した前
記スイッチング素子を記憶し、該スイッチング素子を並
列運転から除外する信号を発生する並列スイッチング素
子選択手段と、前記並列接続されたスイッチング素子に
ゲ―ト回路からのゲ―ト信号を供給している状態から、
前記並列スイッチング素子選択手段から発せられる前記
並列運転から除外する信号により当該スイッチング素子
のゲ―ト・エミッタ端子間を短絡状態に切換えるゲ―ト
信号選択手段を具備したものである。
項２の発明は、自己保護検出機能を有するスイッチング
素子を複数個並列冗長接続して成るスイッチング回路に
おいて、前記スイッチング素子の各々の保護検出信号を
個別に印加され保護検出信号を少くとも２回発生した前
記スイッチング素子を記憶し、該スイッチング素子を並
列運転から除外する信号を発生する並列スイッチング素
子選択手段と、前記並列接続されたスイッチング素子に
ゲ―ト回路からのゲ―ト信号を供給している状態から、
前記並列スイッチング素子選択手段から発せられる前記
並列運転から除外する信号により当該スイッチング素子
のゲ―ト・エミッタ端子間を短絡状態に切換えるゲ―ト
信号選択手段を具備したものである。
【００１２】更に、前記第２の目的を達成するために請
求項３の発明は、自己保護検出機能を有するスイッチン
グ素子を複数個並列接続して成るスイッチング回路にお
いて、前記スイッチング素子の各々の保護検出信号を個
別に印加され且つ軽負荷状態である時、前記保護検出信
号を発生した前記スイッチング素子を記憶し該スイッチ
ング素子を並列運転から除外する信号を発生する並列ス
イッチング素子選択手段と、前記並列接続されたスイッ
チング素子にゲ―ト回路からのゲ―ト信号を供給してい
る状態から、前記並列スイッチング素子選択手段から発
せられる前記並列運転から除外する信号により当該スイ
ッチング素子のゲ―ト・エミッタ端子間を短絡状態に切
換えるゲ―ト信号選択手段を具備したものである。
求項３の発明は、自己保護検出機能を有するスイッチン
グ素子を複数個並列接続して成るスイッチング回路にお
いて、前記スイッチング素子の各々の保護検出信号を個
別に印加され且つ軽負荷状態である時、前記保護検出信
号を発生した前記スイッチング素子を記憶し該スイッチ
ング素子を並列運転から除外する信号を発生する並列ス
イッチング素子選択手段と、前記並列接続されたスイッ
チング素子にゲ―ト回路からのゲ―ト信号を供給してい
る状態から、前記並列スイッチング素子選択手段から発
せられる前記並列運転から除外する信号により当該スイ
ッチング素子のゲ―ト・エミッタ端子間を短絡状態に切
換えるゲ―ト信号選択手段を具備したものである。
【００１３】
【作用】請求項１の発明によれば、自己保護検出機能を
有するスイッチング素子を複数個並列冗長接続してスイ
ッチング回路を構成しているため、いずれかのスイッチ
ング素子が保護検出信号を発生すれば、該スイッチング
素子は並列運転から除外され、残りの健全なスイッチン
グ素子で並列運転を継続できるため、このスイッチング
回路を用いて構成される電力変換装置の信頼性を向上で
きる。
有するスイッチング素子を複数個並列冗長接続してスイ
ッチング回路を構成しているため、いずれかのスイッチ
ング素子が保護検出信号を発生すれば、該スイッチング
素子は並列運転から除外され、残りの健全なスイッチン
グ素子で並列運転を継続できるため、このスイッチング
回路を用いて構成される電力変換装置の信頼性を向上で
きる。
【００１４】又、請求項２の発明によれば、自己保護検
出機能を有するスイッチング素子を複数個並列冗長接続
してスイッチング回路を構成しているため、いずれかの
スイッチング素子が少くとも２回保護検出信号を発生し
た時に、該スイッチング素子は並列運転から除外され、
残りの健全なスイッチング素子で並列運転を継続できる
ため、スイッチング素子の誤動作等の影響を受けること
なく確実にスイッチング素子の故障を検出し得るためこ
のスイッチング回路を用いて構成される電力変換装置の
信頼性を更に向上できる。
出機能を有するスイッチング素子を複数個並列冗長接続
してスイッチング回路を構成しているため、いずれかの
スイッチング素子が少くとも２回保護検出信号を発生し
た時に、該スイッチング素子は並列運転から除外され、
残りの健全なスイッチング素子で並列運転を継続できる
ため、スイッチング素子の誤動作等の影響を受けること
なく確実にスイッチング素子の故障を検出し得るためこ
のスイッチング回路を用いて構成される電力変換装置の
信頼性を更に向上できる。
【００１５】更に、請求項３の発明によれば、自己保護
検出機能を有するスイッチング素子を複数個並列接続し
てスイッチング回路を構成し、いずれかのスイッチング
素子が保護検出信号を発生した時に軽負荷状態であれ
ば、保護検出信号を発生したスイッチング素子を並列運
転から除外し、残りの健全なスイッチング素子で並列運
転を継続できるため、並列冗長接続することなく信頼性
を向上できる。
検出機能を有するスイッチング素子を複数個並列接続し
てスイッチング回路を構成し、いずれかのスイッチング
素子が保護検出信号を発生した時に軽負荷状態であれ
ば、保護検出信号を発生したスイッチング素子を並列運
転から除外し、残りの健全なスイッチング素子で並列運
転を継続できるため、並列冗長接続することなく信頼性
を向上できる。
【００１６】
【実施例】以下本発明を図面を参照して説明する。図１
はインバ―タ回路の１ア―ム分のスイッチング部を複数
のスイッチング素子で構成した本発明の一実施例を示す
構成図である。
はインバ―タ回路の１ア―ム分のスイッチング部を複数
のスイッチング素子で構成した本発明の一実施例を示す
構成図である。
【００１７】図において、２０，２１は各々コレクタ側
母線、エミッタ側母線、２２Ａ、２２Ｂ、２２Ｃは電流
検知形ＩＧＢＴを用いたスイッチング素子、２３Ａ〜２
３Ｃはゲ―ト抵抗、２４はゲ―ト駆動回路である。２５
Ａ〜２５Ｃはスイッチング素子で検出される過電流信号
ＯＣ１〜ＯＣ３のインタ―フェ―ス回路であり、２６は
並列スイッチング素子選択回路、２７はゲ―ト制御回
路、２９はゲ―ト信号選択回路である。
母線、エミッタ側母線、２２Ａ、２２Ｂ、２２Ｃは電流
検知形ＩＧＢＴを用いたスイッチング素子、２３Ａ〜２
３Ｃはゲ―ト抵抗、２４はゲ―ト駆動回路である。２５
Ａ〜２５Ｃはスイッチング素子で検出される過電流信号
ＯＣ１〜ＯＣ３のインタ―フェ―ス回路であり、２６は
並列スイッチング素子選択回路、２７はゲ―ト制御回
路、２９はゲ―ト信号選択回路である。
【００１８】図２、図３は並列スイッチング素子選択回
路２６の構成図を示すもので、５０Ａ〜５０Ｃはラッチ
回路、５１，５６はＯＲゲ―ト、５２，５５Ａ〜５５Ｃ
はフリップフロップ、５３はタイマ―、５４Ａ〜５４
Ｃ、５７Ａ〜５７ＣはＡＮＤゲ―ト、ＳＬ１〜ＳＬ３は
スイッチング素子選択信号、ＩＮＳはイニシャルリセッ
ト信号、ＧＢＳはゲ―トブロック指令、ＬＣＣは負荷条
件信号である。
路２６の構成図を示すもので、５０Ａ〜５０Ｃはラッチ
回路、５１，５６はＯＲゲ―ト、５２，５５Ａ〜５５Ｃ
はフリップフロップ、５３はタイマ―、５４Ａ〜５４
Ｃ、５７Ａ〜５７ＣはＡＮＤゲ―ト、ＳＬ１〜ＳＬ３は
スイッチング素子選択信号、ＩＮＳはイニシャルリセッ
ト信号、ＧＢＳはゲ―トブロック指令、ＬＣＣは負荷条
件信号である。
【００１９】図５は、ゲ―ト駆動回路２３の一実施例を
示す構成図で、２電源方式の構成例である。２３１はオ
ンゲ―ト電源、２３２はオフゲ―ト電源、２３３，２３
４はゲ―ト指令ＧSIG にてゲ―トのオンオフを制御され
るスイッチング素子、ＲＧONＲＧoFF はそれぞれゲ―ト
抵抗である。
示す構成図で、２電源方式の構成例である。２３１はオ
ンゲ―ト電源、２３２はオフゲ―ト電源、２３３，２３
４はゲ―ト指令ＧSIG にてゲ―トのオンオフを制御され
るスイッチング素子、ＲＧONＲＧoFF はそれぞれゲ―ト
抵抗である。
【００２０】電流検知形ＩＧＢＴ２２Ａ〜２２Ｃの内部
構成は前述図７のようになっており、過電流検出信号は
過電流信号出力端子ＯＬに出力される。図１と図２を用
いてコレクタ側母線２０とエミッタ側母線２１間を並列
接続される自己保護検出機能（本図では過電流検知形）
を有するスイッチング素子２２Ａ〜２２Ｃの内２２Ａが
実装条件等何等かの要因で過電流を検出したとして、以
下本発明のスイッチング素子の並列運転の動作について
説明する。
構成は前述図７のようになっており、過電流検出信号は
過電流信号出力端子ＯＬに出力される。図１と図２を用
いてコレクタ側母線２０とエミッタ側母線２１間を並列
接続される自己保護検出機能（本図では過電流検知形）
を有するスイッチング素子２２Ａ〜２２Ｃの内２２Ａが
実装条件等何等かの要因で過電流を検出したとして、以
下本発明のスイッチング素子の並列運転の動作について
説明する。
【００２１】スイッチング素子２２ＡのＯＬ端子より出
力される過電流信号ＯＣ１は主回路と制御回路間の絶縁
を行うインタ―フェ―ス回路２５Ａをへて並列スイッチ
ング素子選択回路２６に入力される。並列スイッチング
素子選択回路２６の構成は図２のようになっており、過
電流信号ＯＣ１は、ラッチ回路５０Ａにて保持されると
共にＡＮＤゲ―ト５４Ａを介して記憶手段としてのフリ
ップフロップ５５Ａをリセットし、更に、ＯＲゲ―ト５
１をへてフリップフロップ５２をリセットしてゲ―トブ
ロック指令ＧＢＳを出力し、図１ゲ―ト制御回路２７に
てスイッチング素子のゲ―トを停止するゲ―トブロック
指令ＧＢＳはタイマ―５３で所定時間経過後、再びフリ
ップフロップ５２はセットされゲ―トブロック指令ＧＢ
Ｓは解除され、スイッチング素子にゲ―ト信号の供給を
開始する。この時、フリップフロップ５５Ａはリセット
されているため、スイッチング選択信号ＳＬ１はオフと
なっている。
力される過電流信号ＯＣ１は主回路と制御回路間の絶縁
を行うインタ―フェ―ス回路２５Ａをへて並列スイッチ
ング素子選択回路２６に入力される。並列スイッチング
素子選択回路２６の構成は図２のようになっており、過
電流信号ＯＣ１は、ラッチ回路５０Ａにて保持されると
共にＡＮＤゲ―ト５４Ａを介して記憶手段としてのフリ
ップフロップ５５Ａをリセットし、更に、ＯＲゲ―ト５
１をへてフリップフロップ５２をリセットしてゲ―トブ
ロック指令ＧＢＳを出力し、図１ゲ―ト制御回路２７に
てスイッチング素子のゲ―トを停止するゲ―トブロック
指令ＧＢＳはタイマ―５３で所定時間経過後、再びフリ
ップフロップ５２はセットされゲ―トブロック指令ＧＢ
Ｓは解除され、スイッチング素子にゲ―ト信号の供給を
開始する。この時、フリップフロップ５５Ａはリセット
されているため、スイッチング選択信号ＳＬ１はオフと
なっている。
【００２２】スイッチング選択信号ＳＬ１は図１におい
て、ゲ―ト信号選択回路２９に供給される。ゲ―ト信号
選択回路２９はスイッチング素子選択信号ＳＬ１〜ＳＬ
３のオンオフ指令により、各スイッチング素子へゲ―ト
駆動信号を供給するか、各スイッチング素子のゲ―ト・
エミッタ間端子を短絡するかを切換えることができる。
前述したようにスイッチング素子２２Ａより過電流検
出信号ＯＣ１を検出し、並列スイッチング素子選択回路
２６のスイッチング素子選択信号ＳＬ１がオフとなりス
イッチング素子選択信号ＳＬ２，ＳＬ３はオン状態で
は、ゲ―ト信号選択回路２９により、スイッチング素子
２２Ｂ，２Ｃにはゲ―ト信号が供給されスイッチング素
子２２Ａにはゲ―ト信号が供給されない状態、即ち３並
列スイッチング素子構成で２並列スイッチングの運転を
行うことになる。
て、ゲ―ト信号選択回路２９に供給される。ゲ―ト信号
選択回路２９はスイッチング素子選択信号ＳＬ１〜ＳＬ
３のオンオフ指令により、各スイッチング素子へゲ―ト
駆動信号を供給するか、各スイッチング素子のゲ―ト・
エミッタ間端子を短絡するかを切換えることができる。
前述したようにスイッチング素子２２Ａより過電流検
出信号ＯＣ１を検出し、並列スイッチング素子選択回路
２６のスイッチング素子選択信号ＳＬ１がオフとなりス
イッチング素子選択信号ＳＬ２，ＳＬ３はオン状態で
は、ゲ―ト信号選択回路２９により、スイッチング素子
２２Ｂ，２Ｃにはゲ―ト信号が供給されスイッチング素
子２２Ａにはゲ―ト信号が供給されない状態、即ち３並
列スイッチング素子構成で２並列スイッチングの運転を
行うことになる。
【００２３】制御回路、ゲ―ト駆動回路に異常がなく、
要因が実装条件を含めスッチング素子２２Ａ単品にある
場合には前述したような冗長運転により、装置の運転継
続を可能とすことができる。
要因が実装条件を含めスッチング素子２２Ａ単品にある
場合には前述したような冗長運転により、装置の運転継
続を可能とすことができる。
【００２４】尚、以上述べた一連の動作において、初期
状態はイニシヤルリセット信号ＩＮＳによりラッチ回路
５０Ａ〜５０Ｃはリセット、フリップフロップ５５Ａ〜
５５Ｃ，５２はセットされているものとして動作説明を
している。
状態はイニシヤルリセット信号ＩＮＳによりラッチ回路
５０Ａ〜５０Ｃはリセット、フリップフロップ５５Ａ〜
５５Ｃ，５２はセットされているものとして動作説明を
している。
【００２５】前述説明は、並列接続されているスイッチ
ング素子のいずれかが保護検出信号としての過電流検出
信号ＯＣ１を１回発生した条件で、並列運転から除外す
る例であるが、誤動作等によって過電流検出信号ＯＣ１
が発生することも考えられるので過電流検出信号ＯＣ１
が複数回例えば２回発生した条件で並列運転から除外す
るようにしても良い。
ング素子のいずれかが保護検出信号としての過電流検出
信号ＯＣ１を１回発生した条件で、並列運転から除外す
る例であるが、誤動作等によって過電流検出信号ＯＣ１
が発生することも考えられるので過電流検出信号ＯＣ１
が複数回例えば２回発生した条件で並列運転から除外す
るようにしても良い。
【００２６】この場合には、図１においてラッチ回路５
０Ａ，５０Ｂ，５０Ｃの出力を図示しない時限回路を介
してそれぞれＡＮＤゲ―ト５４Ａ，５４Ｂ，５４Ｃに加
えればよい。このようにすれば、１回目の過電流検出信
号ＯＣ１はラッチ回路５０Ａに保持されされているた
め、２回目の過電流検出信号ＯＣ１でＡＮＤゲ―ト５４
Ａに出力を発生させることができる。
０Ａ，５０Ｂ，５０Ｃの出力を図示しない時限回路を介
してそれぞれＡＮＤゲ―ト５４Ａ，５４Ｂ，５４Ｃに加
えればよい。このようにすれば、１回目の過電流検出信
号ＯＣ１はラッチ回路５０Ａに保持されされているた
め、２回目の過電流検出信号ＯＣ１でＡＮＤゲ―ト５４
Ａに出力を発生させることができる。
【００２７】尚、以上述べた例では同一素子の連続した
過電流検出で検出したスイッチング素子を切離す例であ
るが、スイッチング素子選択については並列スイッチン
グ素子選択回路のロジック回路の設定により自由に選択
することができる。
過電流検出で検出したスイッチング素子を切離す例であ
るが、スイッチング素子選択については並列スイッチン
グ素子選択回路のロジック回路の設定により自由に選択
することができる。
【００２８】他の実施例としてスイッチング素子の過電
流検出信号の他に、装置の運転条件を加えた条件での並
列冗長運転する例を図３を用いて説明する。図３におい
て、図２と同一機能のものについては同一符号を付して
その説明を省略する。
流検出信号の他に、装置の運転条件を加えた条件での並
列冗長運転する例を図３を用いて説明する。図３におい
て、図２と同一機能のものについては同一符号を付して
その説明を省略する。
【００２９】図３のＬＣＣは、装置の負荷状態を示す負
荷条件信号で、ここではスイッチング素子の並列数が３
個ではなく２個でも装置の運転に支障のないレベルであ
るとして説明する。負荷条件信号ＬＣＣは装置の電流レ
ベルを監視することにより容易に発生することができ
る。今、負荷条件信号ＬＣＣが、２並列でも装置の運転
が可能という状態にある時にスイッチング素子２２Ａが
過電流を検出した時に過電流検出信号ＯＣ１と負荷条件
信号ＬＣＣをＡＮＤゲ―ト５４Ａを介してフリップフロ
ップ５５Ａをリセットしてスイッチング素子選択信号Ｓ
Ｌ１をオフし、装置はスイッチング素子２２Ａをオフし
た２並列運転となる。
荷条件信号で、ここではスイッチング素子の並列数が３
個ではなく２個でも装置の運転に支障のないレベルであ
るとして説明する。負荷条件信号ＬＣＣは装置の電流レ
ベルを監視することにより容易に発生することができ
る。今、負荷条件信号ＬＣＣが、２並列でも装置の運転
が可能という状態にある時にスイッチング素子２２Ａが
過電流を検出した時に過電流検出信号ＯＣ１と負荷条件
信号ＬＣＣをＡＮＤゲ―ト５４Ａを介してフリップフロ
ップ５５Ａをリセットしてスイッチング素子選択信号Ｓ
Ｌ１をオフし、装置はスイッチング素子２２Ａをオフし
た２並列運転となる。
【００３０】即ち、スイッチング素子の並列数に冗長性
を持たせなくても運転中の装置の負荷条件により少い並
列数で運転を継続することができる。以上述べたように
過電流検出機能を有するスイッチング素子を複数個並列
接続したスイッチング部に各々のスイッチング素子にゲ
―ト信号を供給するかゲ―ト・エミタ間を短絡する切換
回路を設け各々スイッチング素子の過電流検出信号に応
じて切換回路を制御するようにしたので、並列接続され
たスイッチング素子の冗長運転が実現することができ
る。
を持たせなくても運転中の装置の負荷条件により少い並
列数で運転を継続することができる。以上述べたように
過電流検出機能を有するスイッチング素子を複数個並列
接続したスイッチング部に各々のスイッチング素子にゲ
―ト信号を供給するかゲ―ト・エミタ間を短絡する切換
回路を設け各々スイッチング素子の過電流検出信号に応
じて切換回路を制御するようにしたので、並列接続され
たスイッチング素子の冗長運転が実現することができ
る。
【００３１】以上述べた実施例では、切換回路は直流を
交流に変換するインバ―タ回路はもとより、直流を直流
に変換するチョッパ回路、交流を直流に変換するコンバ
―タ回路等、自己消弧形のスイッチング素子を適用する
回路には全て適用可能である。また、スイッチング素子
の並列数は３個で説明したが、並列数は２以上の複数個
のならばいくつでも適用できることはいうまでもない。
交流に変換するインバ―タ回路はもとより、直流を直流
に変換するチョッパ回路、交流を直流に変換するコンバ
―タ回路等、自己消弧形のスイッチング素子を適用する
回路には全て適用可能である。また、スイッチング素子
の並列数は３個で説明したが、並列数は２以上の複数個
のならばいくつでも適用できることはいうまでもない。
【００３２】又、自己保護検出機能付ＩＧＢＴとして過
電流検出を行なっているが、その他の保護検出機能を使
っても同様のスイッチング素子の冗長運転が可能であ
る。図４は温度検出機能付ＩＧＢＴの内部構成図の一例
であり、図７と同様の要素には同一符号を付している。
図４において、１８はサ―ミスタ、１５はトランジス
タ、１６，１７は抵抗である。素子内部の温度が上昇す
るとサ―ミスタの抵抗値が変化して温度信号ＯＨを出力
する。この温度信号ＯＨを前述した過電流信号ＯＣの代
りに適用すれば同様のスイッチング素子の並列冗長運転
が可能となる。
電流検出を行なっているが、その他の保護検出機能を使
っても同様のスイッチング素子の冗長運転が可能であ
る。図４は温度検出機能付ＩＧＢＴの内部構成図の一例
であり、図７と同様の要素には同一符号を付している。
図４において、１８はサ―ミスタ、１５はトランジス
タ、１６，１７は抵抗である。素子内部の温度が上昇す
るとサ―ミスタの抵抗値が変化して温度信号ＯＨを出力
する。この温度信号ＯＨを前述した過電流信号ＯＣの代
りに適用すれば同様のスイッチング素子の並列冗長運転
が可能となる。
【００３３】
【発明の効果】請求項１の発明によれば、自己保護検出
機能を有するスイッチング素子を複数個並列冗長接続し
たスイッチング回路において、いずれかのスイッチング
素子が保護検出信号を発生すれば、該スイッチング素子
は並列運転から除外され、残りの健全なスイッチング素
子で並列運転を継続できるため信頼性を向上できる。
機能を有するスイッチング素子を複数個並列冗長接続し
たスイッチング回路において、いずれかのスイッチング
素子が保護検出信号を発生すれば、該スイッチング素子
は並列運転から除外され、残りの健全なスイッチング素
子で並列運転を継続できるため信頼性を向上できる。
【００３４】又、請求項２の発明によれば、自己保護検
出機能を有するスイッチング素子を複数個並列冗長接続
したスイッチング回路において、いずれかのスイッチン
グ素子が少くとも２回保護検出信号を発生した時に、該
スイッチング素子は並列運転から除外され、残りの健全
なスイッチング素子で並列運転を継続できるため信頼性
を一層向上できる。
出機能を有するスイッチング素子を複数個並列冗長接続
したスイッチング回路において、いずれかのスイッチン
グ素子が少くとも２回保護検出信号を発生した時に、該
スイッチング素子は並列運転から除外され、残りの健全
なスイッチング素子で並列運転を継続できるため信頼性
を一層向上できる。
【００３５】更に、請求項３の発明によれば、自己保護
検出機能を有するスイッチング素子を複数個並列接続し
たスイッチング回路において、いずれかのスイッチング
素子が保護検出信号を発生した時に軽負荷状態であれ
ば、保護検出信号を発生したスイッチング素子を並列運
転から除外し、残りの健全なスイッチング素子で並列運
転を継続できるため、並列冗長接続することなく信頼性
を向上できる。
検出機能を有するスイッチング素子を複数個並列接続し
たスイッチング回路において、いずれかのスイッチング
素子が保護検出信号を発生した時に軽負荷状態であれ
ば、保護検出信号を発生したスイッチング素子を並列運
転から除外し、残りの健全なスイッチング素子で並列運
転を継続できるため、並列冗長接続することなく信頼性
を向上できる。
【図１】本発明の一実施例を示すブロック構成図。
【図２】［図１］の並列スイッチング素子選択回路の具
体的一例を示したブロック図。
体的一例を示したブロック図。
【図３】［図１］の並列スイッチング素子選択回路の他
の実施例を示したブロック図。
の実施例を示したブロック図。
【図４】本発明に適用する保護検出機能付スイッチング
素子の構成図。
素子の構成図。
【図５】本発明に適用出来るスイッチング素子のゲート
回路の一例を示した構成図。
回路の一例を示した構成図。
【図６】本発明が適用出来るインバータ回路の一部を示
した構成図。
した構成図。
【図７】本発明に適用される保護検出機能付スイッチン
グ素子の構成図。
グ素子の構成図。
２０ …コレクタ側母線 ２１ …エミッタ側母線 ２２Ａ〜２２Ｃ …保護検出機能付スイッチング素子 ２３Ａ〜２３ …ゲ―ト抵抗 ２４ …ゲ―ト駆動回路 ２５Ａ〜２５Ｃ …インタ―フェ―ス回路 ２６ …並列スイッチング素子選択回路 ２７ …ゲ―ト制御回路 ２９ …ゲ―ト信号選択回路 ＯＣ１〜ＯＣ３ …過電流信号 ＳＬ１〜ＳＬ３ …スイッチング素子選択指令 ５０Ａ〜５０Ｃ …ラッチ回路 ５１，５６ …ＯＲゲ―ト ５２ …フリップフロップ ５５Ａ〜５５Ｃ …フリップフロップ ５３ …タイマ― ５４Ａ〜５４Ｃ …ＡＮＤゲ―ト
Claims (3)
- 【請求項１】 自己保護検出機能を有するスイッチン
グ素子を複数個並列冗長接続して成るスイッチング回路
において、前記スイッチング素子の各々の保護検出信号
を個別に印加され保護検出信号を発生した前記スイッチ
ング素子を記憶し、該スイッチング素子を並列運転から
除外する信号を発生する並列スイッチング素子選択手段
と、前記並列接続されたスイッチング素子にゲ―ト回路
からのゲ―ト信号を供給している状態から、前記並列ス
イッチング素子選択手段から発せられる前記並列運転か
ら除外する信号により当該スイッチング素子のゲ―ト・
エミッタ端子間を短絡状態に切換えるゲ―ト信号選択手
段を具備したスイッチング回路。 - 【請求項２】 自己保護検出機能を有するスイッチン
グ素子を複数個並列冗長接続して成るスイッチング回路
において、前記スイッチング素子の各々の保護検出信号
を個別に印加され保護検出信号を少くとも２回発生した
前記スイッチング素子を記憶し、該スイッチング素子を
並列運転から除外する信号を発生する並列スイッチング
素子選択手段と、前記並列接続されたスイッチング素子
にゲ―ト回路からのゲ―ト信号を供給している状態か
ら、前記並列スイッチング素子選択手段から発せられる
前記並列運転から除外する信号により当該スイッチング
素子のゲ―ト・エミッタ端子間を短絡状態に切換えるゲ
―ト信号選択手段を具備したスイッチング回路。 - 【請求項３】 自己保護検出機能を有するスイッチン
グ素子を複数個並列接続して成るスイッチング回路にお
いて、前記スイッチング素子の各々の保護検出信号を個
別に印加され且つ軽負荷状態である時、前記保護検出信
号を発生した前記スイッチング素子を記憶し該スイッチ
ング素子を並列運転から除外する信号を発生する並列ス
イッチング素子選択手段と、前記並列接続されたスイッ
チング素子にゲ―ト回路からのゲ―ト信号を供給してい
る状態から、前記並列スイッチング素子選択手段から発
せられる前記並列運転から除外する信号により当該スイ
ッチング素子のゲ―ト・エミッタ端子間を短絡状態に切
換えるゲ―ト信号選択手段を具備したスイッチング回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5186522A JPH0746822A (ja) | 1993-07-29 | 1993-07-29 | スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5186522A JPH0746822A (ja) | 1993-07-29 | 1993-07-29 | スイッチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0746822A true JPH0746822A (ja) | 1995-02-14 |
Family
ID=16189975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5186522A Pending JPH0746822A (ja) | 1993-07-29 | 1993-07-29 | スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746822A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005122176A (ja) * | 2003-10-16 | 2005-05-12 | Samsung Sdi Co Ltd | プラズマディスプレイパネルのスイッチング回路、及びプラズマディスプレイパネルの駆動装置 |
| JP2009296781A (ja) * | 2008-06-04 | 2009-12-17 | Denso Corp | 高調波抑制回路 |
| KR101389579B1 (ko) * | 2012-12-28 | 2014-04-29 | 주식회사 효성 | 전력용 컨버터 |
| JP2018050433A (ja) * | 2016-09-23 | 2018-03-29 | 株式会社デンソー | 半導体装置 |
-
1993
- 1993-07-29 JP JP5186522A patent/JPH0746822A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005122176A (ja) * | 2003-10-16 | 2005-05-12 | Samsung Sdi Co Ltd | プラズマディスプレイパネルのスイッチング回路、及びプラズマディスプレイパネルの駆動装置 |
| US7372432B2 (en) | 2003-10-16 | 2008-05-13 | Samsung Sdi Co., Ltd. | Switching device and driving apparatus for plasma display panel |
| JP2009296781A (ja) * | 2008-06-04 | 2009-12-17 | Denso Corp | 高調波抑制回路 |
| KR101389579B1 (ko) * | 2012-12-28 | 2014-04-29 | 주식회사 효성 | 전력용 컨버터 |
| JP2018050433A (ja) * | 2016-09-23 | 2018-03-29 | 株式会社デンソー | 半導体装置 |
| WO2018055908A1 (ja) * | 2016-09-23 | 2018-03-29 | 株式会社デンソー | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0122309B1 (ko) | 반도체 장치의 보호회로 | |
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| US6078173A (en) | Simultaneous self test of multiple inverters in an AC motor system | |
| JP5378274B2 (ja) | 電力変換装置 | |
| US7583109B2 (en) | Apparatus and methods for monitoring parallel-connected power switching devices responsive to drive circuit parameters | |
| US6369543B1 (en) | Method for symmetrizing asymmetric faults | |
| KR100677645B1 (ko) | 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로및 방법 | |
| JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
| JPH114150A (ja) | 半導体装置とこの半導体装置を用いた電力変換装置 | |
| JPH0746821A (ja) | スイッチング回路 | |
| JPH0746822A (ja) | スイッチング回路 | |
| JPH10164854A (ja) | 電力変換器 | |
| JPH05219752A (ja) | 電力変換装置の短絡保護装置 | |
| JP7322653B2 (ja) | スイッチの駆動装置 | |
| JP4770064B2 (ja) | Ｉｐｍ回路 | |
| JPH06233402A (ja) | 電気自動車の駆動制御回路 | |
| JPH11142254A (ja) | インテリジェントパワーモジュール | |
| US5216349A (en) | Driving circuit for a switching element including an improved power supply arrangement | |
| KR100188910B1 (ko) | 인버터의 이상 상태 감지회로 | |
| JP6725446B2 (ja) | 巻線形誘導機の制御システム、および制御方法 | |
| JP2005185003A (ja) | 電力変換装置の保護装置 | |
| JP3084645B2 (ja) | インバータ装置 | |
| JP2004260981A (ja) | 電力変換装置及びこれを用いた電機システム | |
| JPH09182463A (ja) | 電圧形インバータのアーム短絡検出装置 | |
| JP3406828B2 (ja) | 電力変換装置 |