JP2001268928A - 半導体パワーモジュール - Google Patents

Abstract

(57)【要約】 【課題】 半導体パワースイッチング素子の過電流が発
生した場合、素子を遮断する時間を正確に設定する。 【解決手段】 過電流判断回路の信号を受けて半導体パ
ワースイッチング素子を遮断する信号を出す素子遮断信
号出力回路とで構成された過電流検出回路を備え前記素
子遮断信号出力回路のマイクロコンピュータのメモリが
あらかじめ設定された遮断時間を記憶し、かつ容易に変
更可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は過電流保護回路を備
えた半導体パワーモジュールに関するものである。

【０００２】

【従来の技術】図３は、例えば特開平４−３０８４１９
号公報に示された従来の過電流保護回路を含む半導体パ
ワーモジュールの構成図である。図において１は負荷の
三相誘導モータ、２は三相誘導モータ１の駆動電源、3
a、3b、3c、3d、3e、3fは３相ブリッジ構成に配置され
たパワートランジスタであり、それぞれフライホイール
・ダイオード4a、4b、4c、4d、4e、4fが並列接続され
る。20a、20b、20c、20d、20e、20fはフォトカプラから
なる各駆動回路、21は直流電源、22は後述の過電流検出
回路71から出力する過電流検出信号によりオフされる保
護用トランジスタである。前記各駆動回路20a、20b、20
c、20d、20e、20fの入力側発光素子の入力端は共通接続
されて、その共通接続点と直流電源21の正極との間の入
力側共通電源供給路に保護用トランジスタ22が介挿接続
されている。また、前記駆動回路の上段３個の各駆動回
路20a、20b、20cは個別の電源23a、23b、23cに各々接続
され、下段３個の各駆動回路20d、20e、20fは共通接続
されて単一の電源23dに接続されている。15はパワート
ランジスタのスイッチングを制御する制御回路、24はモ
ータ１流れる電流を電圧に変換する電流検出のための抵
抗である。71は過電流検出回路であり、25、26はコンパ
レータ、27はツエナダイオード、28、29はツエナ電圧を
分圧して基準電圧を設定する抵抗、30、31、32はトラン
ジスタ、33、34はフォトカプラ、35はコンデンサ、36は
抵抗であり、このコンデンサ35と抵抗36で過電流復帰後
の遮断保持時間を決定する。

【０００３】過電流検出回路71は、モータ１に所定以上
の過電流が流れたのを検出して保護用トランジスタ22を
オフすることにより、全ての駆動回路20a、20b、20c、2
0d、20e、20fの各々の入力側の電源供給を遮断して全て
のパワートランジスタ3a、3b、3c、3d、3e、3fをオフ状
態に保持して過電流による破壊から保護しようとするも
のである。次に、この過電流検出回路71について説明す
る。第１のコンパレータ25の＋側端子には、ツエナ電圧
を分圧して設定された基準電圧が入力されている。一
方、このコンパレータ25の−側端子には、モータ１に流
れる電流を抵抗24により電圧に変換した検出電圧が入力
されている。そして、モータ１に過電流が流れていない
場合には、検出電圧が基準電圧以下であるので、第１の
コンパレータ25の出力信号はハイレベルであって第１の
トランジスタ30のコレクタ電位がローレベルであり、第
２のコンパレータ26の出力信号がハイレベルであり、第
２のトランジスタ31のコレクタ電位がローレベルであ
り、それにより第３のトランジスタ32がオフ状態である
ため、フォトカプラ33もオフ状態であり、前述の保護用
トランジスタ22はベース電流が流れることによりオン状
態を保持しており、全ての駆動回路20a、20b、20c、20
d、20e、20fの各々の入力側受光素子に電源供給され
る。また、第３のトランジスタ32がオフであることによ
りフォトカプラ34もオフ状態であり、制御回路15に過電
流検出信号は流れないので、制御回路15から制御信号が
出力されて各パワートランジスタ3a、3b、3c、3d、3e、
3fがスイッチング制御され、定常の電力変換動作が行わ
れてモータ１に電力供給される。

【０００４】次に、モータ１に過電流が流れた場合に
は、抵抗24における電圧降下が大きくなってこの検出電
圧が基準電圧以上になると、第１のコンパレータ25の出
力信号がローレベルとなって第１のトランジスタ30のコ
レクタ電位がハイレベルとなり、第２のコンパレータ26
の出力信号がローレベルとなり、第２のトランジスタ31
のコレクタ電位がハイレベルとなり、第３のトランジス
タ32がオンとなって、両フォトカプラ32、33がオン状態
に移行して過電流検出信号が出力するので、保護用トラ
ンジスタ22はベース電流が流れなくなってオフ状態に移
行する。従って、全ての駆動回路20a、20b、20c、20d、
20e、20fの入力側の電源供給が遮断されるので、全ての
パワートランジスタ3a、3b、3c、3d、3e、3fはベース電
流が流れなくなってオフ状態を保持し、結果として過電
流による破壊から保護する。また、フォトカプラ34のオ
ンにより、制御回路15に過電流検出信号が流れて、制御
回路15は制御信号の出力を停止する。全てのパワートラ
ンジスタ3a、3b、3c、3d、3e、3fがオフ状態となること
により第１のコンパレータ25の出力信号が瞬時にハイレ
ベルに反転するが、コンデンサ35が抵抗36を通じて放電
することにより第２のコンパレータ26の出力信号は即座
にハイレベルに反転しなく、保護用トランジスタ22は、
抵抗36とコンデンサ35との時定数で決定される一定時間
だけオフ状態を保持した後、遮断を解除する。

【０００５】

【発明が解決しようとする課題】上記のような従来の半
導体パワーモジュールは、過電流発生時のパワートラン
ジスタの遮断保持時間を抵抗とコンデンサで構成してい
るため、抵抗とコンデンサの定数誤差により遮断時間に
バラツキが生じる。特に前記遮断時間が短くなり、過電
流発生時に制御回路からの制御信号が出力停止される以
前に遮断を解除すると、過電流が再発生することとな
り、過電流が繰り返され素子の破壊に至らしめることが
ある。また、前記遮断時間が長くなると、定常状態に復
帰するまでの時間が長くなり、負荷を制御できない時間
が長くなるという問題があった。また、半導体パワーモ
ジュール製造後に前記遮断時間を容易に変更することが
できないといった問題があった。

【０００６】この発明は、このような問題点を解決する
ためになされたもので、半導体パワースイッチング素子
に過電流が発生した場合に半導体パワースイッチング素
子を遮断する遮断時間を正確に計測し、また当該遮断時
間を容易に変更することを可能とし、さらに過電流が連
続して発生した場合には半導体パワースイッチング素子
の遮断状態の解除を禁止する半導体パワーモジュールを
得ることを目的としている。

【０００７】

【課題を解決するための手段】この発明に係る半導体パ
ワーモジュールは、半導体パワースイッチング素子につ
ながる負荷に供給される電流に応じた電圧を出力する電
流検出器の出力電圧を、基準電圧と比較して負荷に供給
される電流を過電流と判断し信号を出力する過電流判断
回路および、この過電流判断回路の信号を受けて半導体
パワースイッチング素子を遮断する遮断回路に信号を出
力する素子遮断信号出力回路とで構成された過電流検出
回路とを備えたもので、前記素子遮断信号出力回路がマ
イクロコンピュータで構成されたものである。

【０００８】また、マイクロコンピュータがあらかじめ
設定された遮断時間を記憶した電気的書き換え可能なメ
モリと、遮断回路に出力する出力信号の出力時間を計測
するタイマと、過電流判断回路の出力信号の出力回数を
計測するカウンタとで構成されたものである。

【０００９】また、マイクロコンピュータがあらかじめ
設定された遮断時間を記憶した電気的書き換え可能なメ
モリと、遮断回路に出力する出力信号の出力時間を計測
するタイマとで構成されたものである。

【００１０】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図１、図２について説明する。図１にお
いて、１は負荷の三相誘導モータ、２は三相誘導モータ
の駆動電源、3a、3b、3c、3d、3e、3fは３相ブリッジ構
成に配置された複数のパワートランジスタであり、それ
ぞれフライホイール・ダイオード4a、4b、4c、4d、4e、
4fが並列接続される。5a、5b、5c、5d、5e、5fは対応す
るパワートランジスタの駆動回路と後述の過電流検出回
路７からハイレベルが入力されると対応するパワートラ
ンジスタのベース電流を遮断する回路からなる遮断回
路、6a、6b、6cは流れる電流に応じた電圧を出力する電
流検出器である。７は過電流検出回路であり、8a、8b、
8cは各電流検出器6a、6b、6cの各々の出力をそれぞれの
＋側端子に接続され、それぞれの−側端子には基準電圧
Ｖrefが接続されたコンパレータ、９は各コンパレータ8
a、8b、8cの各々の出力が入力される第１の論理和ロジ
ック回路であり、これらによって過電流判断回路を成
す。

【００１１】10はあらかじめ定められた遮断時間を記憶
した電気的書き換え可能なメモリ（例えばＥＥＰＲＯＭ
など）、11は遮断時間を計測するタイマ回路、12は前記
第１の論理和ロジック回路9のハイレベル出力回数を計
測するカウンタ回路、13は前記メモリ10とタイマ回路11
とカウンタ回路12を含むマイクロコンピュータであり、
これらで素子遮断信号出力回路を成す。つまりこのマイ
クロコンピュータ13は第１の論理和ロジック回路９の出
力が入力され、この入力がハイレベルのときタイマ回路
11に遮断時間をセットすると共にカウンタ回路12を１カ
ウントアップし、ローレベルのときタイマ回路11のタイ
マをカウントダウン動作させて遮断時間を計測し、タイ
マの値が０の場合にローレベルを出力し、０以外の場合
にハイレベルを出力する。また、カウンタ回路12のカウ
ント値があらかじめ設定された値に達すると、マイクロ
コンピュータ13はハイレベル出力を保持する。14は第１
の論理和ロジック回路９の出力とマイクロコンピュータ
13の出力を入力とする第２の論理和ロジック回路であ
り、その出力は遮断回路5a、5b、5c、5d、5e、5fに送出
される。そして、前記過電流判断回路と素子遮断信号出
力回路とで、過電流検出回路７を構成している。15はパ
ワートランジスタのスイッチングを制御する制御回路で
ある。

【００１２】次に動作について説明する。過電流が発生
していないときは、すべての電流検出器6a、6b、6cの出
力電圧は基準電圧Ｖrefより低く、全てのコンパレータ8
a、8b、8cの出力はローレベルであり、したがって第１
の論理和ロジック回路９の出力はローレベルである。マ
イクロコンピュータ13には第１の論理和ロジック回路９
のローレベル出力が入力され、タイマ回路11のタイマ値
は０に保持されてマイクロコンピュータ13の出力はロー
レベルである。第１の論理和ロジック回路９の出力がロ
ーレベルであり、マイクロコンピュータ13の出力がロー
レベルであるので、第２の論理和ロジック回路14の出力
はローレベルである。従ってベース電流は遮断されず、
制御回路15から制御信号が出力されて各パワートランジ
スタ3a、3b、3c、3d、3e、3fは通常のスイッチング動作
を行う。

【００１３】次に、過電流が発生すると、対応した各電
流検出器6a〜6cの出力電圧が基準電圧Ｖrefより高くな
り、対応するコンパレータ8a〜8cの出力がハイレベルと
なり、したがって第１の論理和ロジック回路９の出力が
ハイレベルとなる。マイクロコンピュータ13には第１の
論理和ロジック回路９からハイレベルが入力されるの
で、カウンタ回路12を１カウントアップするとともにメ
モリ10にあらかじめ記憶された遮断時間がタイマ回路11
にセットされ、マイクロコンピュータ13の出力はハイレ
ベルとなる。第１の論理和ロジック回路９のハイレベル
出力、およびマイクロコンピュータ13のハイレベル出力
が第２の論理和ロジック回路14に入力され、第２の論理
和ロジック回路14の出力がハイレベルとなり遮断回路5
a、5b、5c、5d、5e、5fに送出され、全てのパワートラ
ンジスタ3a、3b、3c、3d、3e、3fのベース電流が遮断さ
れる。また、第２の論理和ロジック回路14の出力は、異
常信号として制御回路15に出力される。

【００１４】全てのパワートランジスタ3a、3b、3c、3
d、3e、3fが遮断されると、過電流状態が解消され、す
べての電流検出回路6a、6b、6cの出力電圧が基準電圧Ｖ
refより低くなり、すべてのコンパレータ8a、8b、8cの
出力がローレベルとなり、したがって第１の論理和ロジ
ック回路９の出力がローレベルとなる。一方、マイクロ
コンピュータ13には第１の論理和ロジック回路９のロー
レベル出力が入力され、タイマ回路11のカウントダウン
動作が開始される。タイマ回路11のタイマ値が０に達す
るまでマイクロコンピュータ13の出力はハイレベルであ
る。マイクロコンピュータ13のハイレベル出力、第１の
論理和ロジック回路９のローレベル出力が入力される第
２の論理和ロジック回路14の出力はハイレベルに保持さ
れ遮断回路5a、5b、5c、5d、5e、5fに送出され、すべて
のパワートランジスタ3a、3b、3c、3d、3e、3fのベース
電流は遮断状態が保持される。タイマ回路11のタイマ値
が０に達するとマイクロコンピュータ13の出力はローレ
ベルとなり、第１の論理和ロジック回路９の出力がロー
レベルであることから、第２の論理和ロジック回路14の
出力はローレベルとなり、遮断回路5a、5b、5c、5d、5
e、5fによる全てのパワートランジスタ3a、3b、3c、3
d、3e、3fの遮断状態は解除される。なおタイマ回路11
のタイマ値は次に過電流が発生して第１の論理和ロジッ
ク回路９の出力がハイレベルとなるまで０に保持され
る。以上のように過電流発生時にメモリ10に設定された
時間、確実に全てのパワートランジスタ3a、3b、3c、3
d、3e、3fを遮断できる。

【００１５】また図２のタイミングチャートに示すよう
に、同図の(ａ)の電流検出器の出力電圧が破線で示す基
準電圧Ｖrefより高くなり、前述のように第１の論理和
ロジック回路９のハイレベル出力がマイクロコンピュー
タ13に入力される毎に、カウンタ回路12は同図の(ｂ)の
ようにカウンタ値をカウントアップして過電流の発生回
数を計測する。カウンタ回路12のカウンタ値が図２の
(ｂ)の破線で示すあらかじめ設定された値、例えば５回
に達すると、マイクロコンピュータ13の出力はそれ以降
ハイレベルに保持されるので、そのハイレベル出力が第
２の論理和ロジック回路14に入力され、図２の(ｃ)で示
すように第２の論理和ロジック回路14の出力もハイレベ
ルが保持される。従って遮断回路5a、5b、5c、5d、5e、
5fにより全てのパワートランジスタ3a、3b、3c、3d、3
e、3fのベース電流が遮断されて過電流状態が解消され
た後も遮断状態が継続し、過電流の繰り返しによるパワ
ートランジスタ3a、3b、3c、3d、3e、3fの破壊を防止す
ることができる。

【００１６】このように上記実施の形態１では、遮断時
間はあらかじめ定められた値がメモリ10に記憶される
が、当該メモリ10に記憶する遮断時間を書き換えること
により容易に遮断時間を変更することができる。

【００１７】実施の形態２．上記実施の形態１では、カ
ウンタ回路12を設けて設定した値に過電流発生回数が達
すると、パワートランジスタ3a、3b、3c、3d、3e、3fが
遮断された状態が継続する例を示したが、必ずしもカウ
ンタ回路12を設ける必要もなく、例えば、第２の論理和
ロジック回路14の出力が異常信号として制御回路15に出
力されている情報を利用することで代替させることも可
能である。また、制御回路内にカウンタを設けてある場
合にも、マイコン内にカウンタ回路12を必ずしも設ける
必要はない。

【００１８】また、上記実施の形態１、２では半導体パ
ワースイッチング素子としてパワートランジスタについ
て述べたがパワーＭＯＳＦＥＴやＩＧＢＴなどのパワー
デバイスで構成される半導体パワーモジュールについて
もこの発明は同様に適用できる。また、負荷として三相
誘導モータについて述べたがその他の交流モータや直流
モータについてもこの発明は同様に適用できる。

【００１９】

【発明の効果】この発明は以上に述べたように構成され
ているので以下に示すような効果を奏する。

【００２０】過電流検出回路内に設けたマイクロコンピ
ュータのメモリに過電流遮断時間を正確にかつ容易に変
更可能に設定することができ、過電流が連続して発生す
ることによる半導体パワースイッチング素子の破壊を防
止できる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体パワー
モジュールを示す構成図である。

【図２】 この発明の実施の形態１による半導体パワー
モジュールのタイミングチャートである。

【図３】 従来の半導体パワーモジュールの構成図であ
る。

【符号の説明】

１ 負荷、３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ パワ
ートランジスタ、５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ
遮断回路、６ａ，６ｂ，６ｃ 電流検出器、７ 過電
流検出回路、８ａ，８ｂ，８ｃ コンパレータ、９，１
４ 論理和ロジック回路、１０ メモリ、１１ タイマ
回路、１２ カウンタ回路、１３ マイクロコンピュー
タ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の半導体パワースイッチング素子
   と、この素子を駆動する駆動回路と、前記素子につなが
   る負荷と、この負荷に供給される前記素子からの電流に
   応じた電圧を出力する電流検出器と、この電流検出器の
   出力電圧を基準電圧と比較して前記負荷に供給される電
   流を過電流と判断し信号を出力する過電流判断回路およ
   び前記過電流判断回路の信号を受けて前記半導体パワー
   スイッチング素子を遮断する遮断回路に信号を出力する
   素子遮断信号出力回路とで構成された過電流検出回路と
   を備えた半導体パワーモジュールであって、前記素子遮
   断信号出力回路がマイクロコンピュータで構成されてい
   ることを特徴とする半導体パワーモジュール。
2. 【請求項２】 素子遮断信号出力回路のマイクロコンピ
   ュータが、あらかじめ定められた遮断時間を記憶した電
   気的書き換え可能なメモリと、遮断回路に出力する出力
   信号の出力時間を計測するタイマと、過電流判断回路の
   出力信号の出力回数を計測するカウンタとで構成された
   ことを特徴とする請求項１記載の半導体パワーモジュー
   ル。
3. 【請求項３】 素子遮断信号出力回路のマイクロコンピ
   ュータが、あらかじめ定められた遮断時間を記憶した電
   気的書き換え可能なメモリと、遮断回路に出力する出力
   信号の出力時間を計測するタイマとで構成されたことを
   特徴とする請求項１記載の半導体パワーモジュール。