CN210985660U - 一种防反灌电路 - Google Patents

Abstract

本实用新型实施例涉及电路保护领域，提供了一种防反灌电路。其中，防反灌电路包括第一开关电路，串联连接在防反灌电路的电路输入端和防反灌电路的电路输出端之间；第二开关电路，与第一开关电路连接，用于控制第一开关电路的工作状态；控制电路，分别与电路输入端、电路输出端以及第二开关电路连接，用于根据电路输入端的电压和电路输出端的电压，输出控制电压，以使第二开关电路根据控制电压，控制第一开关电路工作在闭合状态或断开状态。本实用新型实施例提升了电路的安全性。

Description

一种防反灌电路

【技术领域】

本实用新型实施例涉及电路保护领域，尤其涉及一种防反灌电路。

【背景技术】

在一些情况下，电路输出端的电压会大于电路输入端，使得电路输出端的电压、电流倒灌，损坏电路元器件或者使得电路输入端带电，导致存在安全隐患。

【实用新型内容】

本实用新型实施例旨在提供一种防反灌电路，其能够提升电路的安全性。

为解决上述技术问题，本实用新型实施例提供了一种防反灌电路，包括：

第一开关电路，串联连接在所述防反灌电路的电路输入端和所述防反灌电路的电路输出端之间；

第二开关电路，与所述第一开关电路连接，用于控制所述第一开关电路的工作状态；

控制电路，分别与所述电路输入端、所述电路输出端以及所述第二开关电路连接，用于根据所述电路输入端的电压和所述电路输出端的电压，输出控制电压，以使所述第二开关电路根据所述控制电压，控制所述第一开关电路工作在闭合状态或断开状态。

可选地，所述第一开关电路包括PMOS管和第一电阻；

所述PMOS管的漏极与所述电路输入端连接，所述PMOS管的源极与所述第一电阻的一端和所述电路输出端连接，所述PMOS管的栅极与所述第一电阻的另一端和所述第二开关电路连接。

可选地，所述第一开关电路还包括第一稳压二极管，所述第一稳压二极管的阴极与所述PMOS管的源极、所述第一电阻的一端以及所述电路输出端连接，所述第一稳压二极管的阳极与所述PMOS管的栅极、所述第一电阻的另一端以及所述第二开关电路连接。

可选地，所述第二开关电路包括NMOS管，所述NMOS管的漏极与所述第一开关电路连接，所述NMOS管的源极接地，所述NMOS管的栅极所述控制电路连接。

可选地，所述第二开关电路还包括第二电阻，所述第二电阻的一端与所述NMOS管的栅极连接，所述第二电阻的另一端与所述控制电路连接。

可选地，所述第二开关电路还包括第二稳压二极管，所述第二稳压二极管的阴极与所述第二电阻的一端和所述NMOS管的栅极连接，所述第二稳压二极管的阳极接地。

可选地，所述第二开关电路包括NPN型三极管和第三电阻；

所述NPN型三极管的集电极与所述第一开关电路连接，所述NPN型三极管的发射极接地，所述NPN型三极管的基极与所述第三电阻的一端连接；所述第三电阻的另一端与所述控制电路连接。

可选地，所述控制电路包括：

第一电压采样电路，与所述电路输入端连接，用于采样所述电路输入端的电压；

第二电压采样电路，与所述电路输出端连接，用于采样所述电路输出端的电压；

比较电路，分别与所述第一电压采样电路、所述第二电压采样电路以及所述第二开关电路连接，用于根据所述电路输入端的电压和所述电路输出端的电压，输出控制电压，以使所述第二开关电路根据所述控制电压，控制所述第一开关电路工作在闭合状态或断开状态。

可选地，所述第一电压采样电路包括第四电阻，所述第二电压采样电路包括第五电阻，所述比较电路包括比较器；

所述第四电阻的一端与所述电路输入端连接，所述第四电阻的另一端与所述比较器的同相输入端连接；

所述第五电阻的一端与所述电路输出端连接，所述第五电阻的另一端与所述比较器的反相输入端连接；

所述比较器的输出端与所述第二开关电路连接，所述比较器的电源输入端与所述电路输入端连接，所述比较器的地端接地。

可选地，所述比较电路还包括第一电容和第二电容；

所述第一电容的一端与所述第四电阻的另一端和所述比较器的同相输入端连接，所述第一电容的另一端接地；

所述第二电容的一端与所述第五电阻的另一端和所述比较器的反相输入端连接，所述第二电容的另一端接地。

可选地，所述第一电压采样电路还包括第六电阻，所述第二电压采样电路还包括第七电阻；

所述第六电阻的一端与所述第四电阻的另一端、所述比较器的同相输入端以及所述第一电容的一端连接，所述第六电阻的另一端接地；

所述第七电阻的一端与所述第五电阻的另一端、所述比较器的反相输入端以及所述第二电容的一端连接，所述第七电阻的另一端接地。

本实用新型的有益效果是：与现有技术相比较，本实用新型实施例提供了一种防反灌电路。通过将第一开关电路电连接在电路输入端和电路输出端之间，控制电路根据电路输入端的电压和电路输出端的电压，输出控制电压，第二开关电路根据控制电压，控制第一开关电路工作在闭合状态或断开状态，因此，实现对电路输出端的电压、电流信号反向隔离，保证电路输入端与电路输出端之间电压、电流信号的单向导通，从而提升了电路的安全性。

【附图说明】

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1为本实用新型实施例提供的一种防反灌电路的结构示意图；

图2为本实用新型另一实施例提供的一种防反灌电路的结构示意图；

图3为本实用新型实施例提供的其中一种防反灌电路的电路连接示意图；

图4为本实用新型实施例提供的其中一种防反灌电路的电路连接示意图；

图5为本实用新型实施例提供的其中一种防反灌电路的电路连接示意图；

图6为本实用新型实施例提供的其中一种防反灌电路的电路连接示意图。

【具体实施方式】

为了便于理解本申请，下面结合附图和具体实施方式，对本申请进行更详细的说明。需要说明的是，当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。

除非另有定义，本说明书所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本实用新型。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

此外，下面所描述的本申请不同实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

请参阅图1，为本实用新型实施例提供的一种防反灌电路的结构示意图。如图1所示，所述防反灌电路100包括第一开关电路10、第二开关电路20以及控制电路30。

一般，所述防反灌电路100应用于充电电路、直流电源、开关电源等。其中，所述防反灌电路100包括电路输入端11和电路输出端12，所述电路输入端11用于与一输入电路连接，接收所述输入电路流经所述防反灌电路100的电压、电流信号；所述电路输出端12用于与一输出电路连接，输出流经所述防反灌电路100的电压、电流信号至所述输出电路，即所述防反灌电路100电性连接于一输入电路和一输出电路之间。可以理解，所述输入电路和所述输出电路可以为分立元件组成的模拟电路，也可以为集成电路或电路模块，还可以为实体装置，例如，通信串口、电池、直流电源等。所述防反灌电路100一般靠近所述输出电路一侧设置，用于保证所述电路输入端11和所述电路输出端12的单向导通性，防止所述电路输出端12的电压、电流信号反灌回所述输入端11，从而避免电路元器件损坏。

所述第一开关电路10串联连接在所述防反灌电路的电路输入端11和所述防反灌电路的电路输出端12之间。

请参阅图3，所述第一开关电路10包括PMOS管Q1和第一电阻R1。

其中，所述PMOS管Q1的漏极与所述电路输入端11连接，所述PMOS管Q1的源极与所述第一电阻R1的一端和所述电路输出端12连接，所述PMOS管Q1的栅极与所述第一电阻R1的另一端和所述第二开关电路20连接。

所述PMOS管Q1包括续流二极管D1，所述续流二极管D1为所述PMOS管Q1的寄生二极管，所述续流二极管D1的方向由所述PMOS管Q1的漏极指向所述PMOS管Q1的源极，即所述续流二极管D1的阳极与所述PMOS管Q1的漏极连接，所述续流二极管D1的阴极与所述PMOS管Q1的源极连接。所述续流二极管D1用于在过压的情况下，所述续流二极管D1反向击穿，将大电流直接到地，避免所述PMOS管Q1被烧坏；以及，当所述PMOS管Q1的漏极和所述PMOS管Q1的源极反接时，产生反向感生电压，所述续流二极管D1为反向感生电压提供通路，避免反向感生电压击穿所述PMOS管Q1。

具体的，所述第一电阻R1为所述PMOS管Q1的上拉电阻，当线路正常工作时，所述电路输入端11的电压大于所述电路输出端12的电压，所述PMOS管Q1导通，电压、电流信号从所述电路输入端11流经至所述电路输出端12，此时，所述PMOS管Q1的导通压降非常小，降低了所述电路输入端11至所述电路输出端12的主回路的内阻，从而降低了线路的发热损耗。当所述电路输出端12的电压大于所述电路输入端11的电压时，所述PMOS管Q1截止，切断所述电路输入端11与所述电路输出端12的主回路，防止电压、电流信号反灌。

在本实施例的一些可选实施方式中，请参阅图4，所述第一开关电路10还包括第一稳压二极管ZD1。

其中，所述第一稳压二极管ZD1的阴极与所述PMOS管Q1的源极、所述第一电阻R1的一端以及所述电路输出端12连接，所述第一稳压二极管ZD1的阳极与所述PMOS管Q1的栅极、所述第一电阻R1的另一端以及所述第二开关电路20连接。

可以理解，所述第一稳压二极管ZD1并联于所述PMOS管Q1的源极和所述PMOS管Q1的栅极，将所述PMOS管Q1两端的电压钳位于所述PMOS管Q1允许的电压范围内，以防止电压过高损坏所述PMOS管Q1。

第二开关电路20与所述第一开关电路10连接，用于控制所述第一开关电路10的工作状态。

请再次参阅图3，所述第二开关电路20包括NMOS管Q2和第二电阻R2。

其中，所述NMOS管Q2的漏极与所述第一开关电路10(所述PMOS管Q1的栅极)连接，所述NMOS管Q2的源极接地，所述NMOS管Q2的栅极所述控制电路30连接。所述第二电阻R2的一端与所述NMOS管Q2的栅极连接，所述第二电阻R2的另一端与所述控制电路30连接。

所述NMOS管Q2包括续流二极管D2，所述续流二极管D2为所述NMOS管Q2的寄生二极管，所述续流二极管D2的方向由所述NMOS管Q2的源极指向所述NMOS管Q2的漏极，即所述续流二极管D2的阳极与所述NMOS管Q2的源极连接，所述续流二极管D2的阴极与所述NMOS管Q2的漏极连接。所述续流二极管D2用于在过压的情况下，所述续流二极管D2反向击穿，将大电流直接到地，避免所述NMOS管Q2被烧坏；以及，当所述NMOS管Q2的漏极和所述NMOS管Q2的源极反接时，产生反向感生电压，所述续流二极管D2为反向感生电压提供通路，避免反向感生电压击穿所述NMOS管Q2。

具体的，所述控制电路30输出的控制电压经由所述第二电阻R2，发送至所述NMOS管Q2的栅极，当所述控制电压为高电平时，满足所述NMOS管Q2的导通条件，所述NMOS管Q2导通，所述NMOS管Q2的漏极电压被拉低；当所述控制电压为低电平时，不满足所述NMOS管Q2的导通条件，所述NMOS管Q2截止。

其中，当所述NMOS管Q2工作在高频状态时，所述NMOS管Q2的输入阻抗降低，由于所述NMOS管Q2的漏极和所述NMOS管Q2的源极之间存在杂散电容，使得所述NMOS管Q2谐振，利用所述第二电阻R2可以减缓所述杂散电容的充电速度，从而减小所述NMOS管Q2输出脉冲的上升速度，即通过所述第二电阻R2，可以控制所述NMOS管Q2输出脉冲的前沿陡度。在一些实施例中，所述第二电阻R2可以省略。

在本实施例的一些可选实施方式中，请再次参阅图4，所述第二开关电路20还包括第二稳压二极管ZD2。其中，所述第二稳压二极管ZD2的阴极与所述第二电阻R2的一端和所述NMOS管Q2的栅极连接，所述第二稳压二极管ZD2的阳极接地。

可以理解，所述第二稳压二极管ZD2并联于所述NMOS管Q2的源极和所述NMOS管Q2的漏极，将所述NMOS管Q2两端的电压钳位于所述NMOS管Q2允许的电压范围内，以防止电压过高损坏所述NMOS管Q2。

在本实施例的一些可选实施方式中，请参阅图5，所述第二开关电路20包括NPN型三极管Q3和第三电阻R3。

其中，所述NPN型三极管Q3的集电极与所述第一开关电路10连接，所述NPN型三极管Q3的发射极接地，所述NPN型三极管Q3的基极与所述第三电阻R3的一端连接；所述第三电阻R3的另一端与所述控制电路30连接。

具体的，所述第三电阻R3为限流电阻，用于对所述控制电路30输出的所述控制电压作限流处理，并且，将作限流处理后的所述控制电压发送至所述NPN型三极管Q3的基极。当所述控制电压为高电平时，满足所述NPN型三极管Q3的导通条件，所述NPN型三极管Q3导通，所述NPN型三极管Q3的集电极电压被拉低，当所述控制电压为低电平时，不满足所述NPN型三极管Q3的导通条件，所述NPN型三极管Q3截止。

在一些实施例中，所述第二开关电路20包括第二比较器(图未示)，所述第二比较器的同相输入端用于接收预设参考电压，所述第二比较器的反相输入端与所述控制电路30连接，所述第二比较器的输出端与所述PMOS管Q1的栅极连接。当所述控制电路30输出的控制电压大于所述预设参考电压时，所述第二比较器的输出低电平信号，所述PMOS管Q1导通；当所述控制电路30输出的控制电压小于所述预设参考电压时，所述第二比较器的输出高电平信号，所述PMOS管Q1截止。

所述控制电路30分别与所述电路输入端11、所述电路输出端12以及所述第二开关电路20连接，用于根据所述电路输入端11的电压和所述电路输出端12的电压，输出控制电压，以使所述第二开关电路20根据所述控制电压，控制所述第一开关电路10工作在闭合状态或断开状态。

请参阅图2，所述控制电路30包括第一电压采样电路301、第二电压采样电路302以及比较电路303。

所述第一电压采样电路301与所述电路输入端11连接，用于采样所述电路输入端11的电压。

请参阅图3，所述第一电压采样电路301包括第四电阻R4和第六电阻R6。

其中，所述第四电阻R4的一端与所述电路输入端11连接，所述第四电阻R4的另一端与所述比较器U1A的同相输入端、所述第六电阻R6的一端以及所述第一电容C1的一端连接，所述第六电阻R6的另一端接地。

具体的，所述第四电阻R4和所述第六电阻R6组成一分压电路，所述第四电阻R4和所述第六电阻R6的中点与所述比较器U1A的同相输入端连接，通过调节所述第四电阻R4和所述第六电阻R6的比值，从而调节输入至所述比较器U1A的同相输入端的电压大小。优选地，所述第四电阻R4和所述第六电阻R6的比值较小，使得在轻载的情况下，所述分压电路输出的电压较大，可以为所述比较器U1A识别，用以提升所述比较器U1A的可靠性。

在一些实施例中，所述第六电阻R6可以省略。如图6所示，所述第一电压采样电路301仅包括第四电阻R4，所述第四电阻R4用于采样所述电路输入端11的电压，此时，所述第一电压采样电路301适用于电压较低的电路。

所述第二电压采样电路302与所述电路输出端12连接，用于采样所述电路输出端12的电压。

如图3所示，所述第二电压采样电路302包括第五电阻R5和第七电阻R7。

所述第五电阻R5的一端与所述电路输出端12连接，所述第五电阻R5的另一端与所述比较器U1A的反相输入端、所述第七电阻R7的一端以及所述第二电容C2的一端连接，所述第七电阻R7的另一端接地。

具体的，所述第五电阻R5和所述第七电阻R7组成一分压电路，所述第五电阻R5和所述第七电阻R7的中点与所述比较器U1A的反相输入端连接，通过调节所述第五电阻R5和所述第七电阻R7的比值，从而调节输入至所述比较器U1A的反相输入端的电压大小。优选地，所述第五电阻R5和所述第七电阻R7的比值较小，使得在轻载的情况下，所述分压电路输出的电压较大，可以为所述比较器U1A识别，用以提升所述比较器U1A的可靠性。

在一些实施例中，所述第七电阻R7可以省略。如图6所示，所述第一电压采样电路301仅包括第五电阻R5，所述第五电阻R5用于采样所述电路输出端12的电压，此时，所述第一电压采样电路301适用于电压较低的电路。

所述比较电路303分别与所述第一电压采样电路301、所述第二电压采样电路302以及所述第二开关电路20连接，用于根据所述电路输入端11的电压和所述电路输出端12的电压，输出控制电压，以使所述第二开关电路20根据所述控制电压，控制所述第一开关电路10工作在闭合状态或断开状态。

如图3所示，所述比较电路303包括比较器U1A、第一电容C1以及第二电容C2。

其中，所述比较器U1A的输出端与所述第二开关电路20(所述第二电阻R2的另一端)连接，所述比较器U1A的电源输入端与所述电路输入端11连接，所述比较器U1A的地端接地。所述第一电容C1的一端与所述第四电阻R4的另一端、所述比较器U1A的同相输入端以及所述第六电阻R6的一端连接，所述第一电容C1的另一端接地。所述第二电容C2的一端与所述第五电阻R5的另一端、所述比较器U1A的反相输入端以及所述第七电阻R7的一端连接，所述第二电容C2的另一端接地。

所述第一电容C1和所述第二电容C2为所述比较器U1A的输入滤波电容，所述第一电容C1用于滤除输入至所述比较器U1A的同相输入端的电压的尖峰杂波，例如，用于滤除所述第四电阻R4和所述第六电阻R6的分压电压的尖峰杂波，以避免所述比较器U1A误动作。所述第二电容C2用于滤除输入至所述比较器U1A的反相输入端的电压的尖峰杂波分量，例如，用于滤除所述第五电阻R5和所述第七电阻R7的分压电压的尖峰杂波，以避免所述比较器U1A误动作。在一些实施例中，所述第一电容C1和/或所述第二电容C2可以省略。

可以理解，所述比较器U1A的型号的精度越高，所述第一电容C1和所述第二电容C2的取值越小，所述防反灌电路200的灵敏度越高，可根据实际电路设计需求，计算所述第一电容C1和所述第二电容C2的容值，以及选取合适精度的所述比较器U1A。由于所述防反灌电路200采用比较器、电阻、电容等常规电子元器件构成，降低了设计难度和设计成本，此外，基于所述防反灌电路200的硬件电路结构，提升了所述防反灌电路200的响应速度。

综上，以图3为例，所述防反灌电路200的工作过程大致如下：

当电路正常工作时，所述电路输入端11的电压大于所述电路输出端12的电压，则所述第四电阻R4和所述第六电阻R6的采样电压大于所述第五电阻R5和所述第七电阻R7的采样电压，即所述比较器U1A的同相输入端的电压大于所述比较器U1A的反相输入端的电压，则所述比较器U1A的输出端输出高电平信号。所述高电平信号经由所述第二电阻R2到达所述NMOS管Q2的栅极，满足所述NMOS管Q2的导通条件，所述NMOS管Q2导通，所述PMOS管Q1的栅极电压被拉到地，满足所述PMOS管Q1的导通条件，使得所述PMOS管Q1工作在闭合状态，即所述电路输入端11与所述电路输出端12是导通的。

当电路异常工作时，所述电路输出端12的电压大于所述电路输入端12的电压，则所述第四电阻R4和所述第六电阻R6的采样电压小于所述第五电阻R5和所述第七电阻R7的采样电压，即所述比较器U1A的同相输入端的电压小于所述比较器U1A的反相输入端的电压，则所述比较器U1A的输出端输出低电平信号。所述低电平信号经由所述第二电阻R2到达所述NMOS管Q2的栅极，不满足所述NMOS管Q2的导通条件，所述NMOS管Q2截止，此时，所述PMOS管Q1的源极电压与所述PMOS管Q1的栅极电压的差值不满足所述PMOS管Q1的导通条件，使得所述PMOS管Q1工作在断开状态，起到隔离所述电路输入端11与所述电路输出端12的效果，防止所述电路输出端12的电压、电流信号反灌。

本实用新型实施例提供了一种防反灌电路，通过将第一开关电路电连接在电路输入端和电路输出端之间，控制电路根据电路输入端的电压和电路输出端的电压，输出控制电压，第二开关电路根据控制电压，控制第一开关电路工作在闭合状态或断开状态，因此，实现对电路输出端的电压、电流信号反向隔离，保证电路输入端与电路输出端之间电压、电流信号的单向导通，从而提升了电路的安全性。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；在本实用新型的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本实用新型的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (11)

1.一种防反灌电路，其特征在于，包括：

第一开关电路，串联连接在所述防反灌电路的电路输入端和所述防反灌电路的电路输出端之间；

第二开关电路，与所述第一开关电路连接，用于控制所述第一开关电路的工作状态；

控制电路，分别与所述电路输入端、所述电路输出端以及所述第二开关电路连接，用于根据所述电路输入端的电压和所述电路输出端的电压，输出控制电压，以使所述第二开关电路根据所述控制电压，控制所述第一开关电路工作在闭合状态或断开状态。

2.根据权利要求1所述的防反灌电路，其特征在于，所述第一开关电路包括PMOS管和第一电阻；

所述PMOS管的漏极与所述电路输入端连接，所述PMOS管的源极与所述第一电阻的一端和所述电路输出端连接，所述PMOS管的栅极与所述第一电阻的另一端和所述第二开关电路连接。

3.根据权利要求2所述的防反灌电路，其特征在于，所述第一开关电路还包括第一稳压二极管，所述第一稳压二极管的阴极与所述PMOS管的源极、所述第一电阻的一端以及所述电路输出端连接，所述第一稳压二极管的阳极与所述PMOS管的栅极、所述第一电阻的另一端以及所述第二开关电路连接。

4.根据权利要求1-3任一项所述的防反灌电路，其特征在于，所述第二开关电路包括NMOS管，所述NMOS管的漏极与所述第一开关电路连接，所述NMOS管的源极接地，所述NMOS管的栅极所述控制电路连接。

5.根据权利要求4所述的防反灌电路，其特征在于，所述第二开关电路还包括第二电阻，所述第二电阻的一端与所述NMOS管的栅极连接，所述第二电阻的另一端与所述控制电路连接。

6.根据权利要求5所述的防反灌电路，其特征在于，所述第二开关电路还包括第二稳压二极管，所述第二稳压二极管的阴极与所述第二电阻的一端和所述NMOS管的栅极连接，所述第二稳压二极管的阳极接地。

7.根据权利要求1-3任一项所述的防反灌电路，其特征在于，所述第二开关电路包括NPN型三极管和第三电阻；

所述NPN型三极管的集电极与所述第一开关电路连接，所述NPN型三极管的发射极接地，所述NPN型三极管的基极与所述第三电阻的一端连接；所述第三电阻的另一端与所述控制电路连接。

8.根据权利要求1所述的防反灌电路，其特征在于，所述控制电路包括：

第一电压采样电路，与所述电路输入端连接，用于采样所述电路输入端的电压；

第二电压采样电路，与所述电路输出端连接，用于采样所述电路输出端的电压；

比较电路，分别与所述第一电压采样电路、所述第二电压采样电路以及所述第二开关电路连接，用于根据所述电路输入端的电压和所述电路输出端的电压，输出控制电压，以使所述第二开关电路根据所述控制电压，控制所述第一开关电路工作在闭合状态或断开状态。

9.根据权利要求8所述的防反灌电路，其特征在于，所述第一电压采样电路包括第四电阻，所述第二电压采样电路包括第五电阻，所述比较电路包括比较器；

所述第四电阻的一端与所述电路输入端连接，所述第四电阻的另一端与所述比较器的同相输入端连接；

所述第五电阻的一端与所述电路输出端连接，所述第五电阻的另一端与所述比较器的反相输入端连接；

所述比较器的输出端与所述第二开关电路连接，所述比较器的电源输入端与所述电路输入端连接，所述比较器的地端接地。

10.根据权利要求9所述的防反灌电路，其特征在于，所述比较电路还包括第一电容和第二电容；

所述第一电容的一端与所述第四电阻的另一端和所述比较器的同相输入端连接，所述第一电容的另一端接地；

所述第二电容的一端与所述第五电阻的另一端和所述比较器的反相输入端连接，所述第二电容的另一端接地。

11.根据权利要求10所述的防反灌电路，其特征在于，所述第一电压采样电路还包括第六电阻，所述第二电压采样电路还包括第七电阻；

所述第六电阻的一端与所述第四电阻的另一端、所述比较器的同相输入端以及所述第一电容的一端连接，所述第六电阻的另一端接地；

所述第七电阻的一端与所述第五电阻的另一端、所述比较器的反相输入端以及所述第二电容的一端连接，所述第七电阻的另一端接地。

Images