JP5526174B2 - ターンオン防止付き複合半導体デバイス - Google Patents
ターンオン防止付き複合半導体デバイス Download PDFInfo
- Publication number
- JP5526174B2 JP5526174B2 JP2012059463A JP2012059463A JP5526174B2 JP 5526174 B2 JP5526174 B2 JP 5526174B2 JP 2012059463 A JP2012059463 A JP 2012059463A JP 2012059463 A JP2012059463 A JP 2012059463A JP 5526174 B2 JP5526174 B2 JP 5526174B2
- Authority
- JP
- Japan
- Prior art keywords
- iii
- semiconductor device
- transistor
- composite semiconductor
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title claims description 135
- 239000004065 semiconductor Substances 0.000 title claims description 105
- 230000002265 prevention Effects 0.000 title claims description 19
- 230000005669 field effect Effects 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000036039 immunity Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000000463 material Substances 0.000 description 11
- 239000012212 insulator Substances 0.000 description 9
- 229910002601 GaN Inorganic materials 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 239000007943 implant Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- YUWBVKYVJWNVLE-UHFFFAOYSA-N [N].[P] Chemical compound [N].[P] YUWBVKYVJWNVLE-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920000090 poly(aryl ether) Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
Landscapes
- Junction Field-Effect Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
背景
本願は、係属中の米国特許仮出願第６１／４５４７４３号、２０１１年３月２１日出願、発明の名称”III-Nitride Optimized Rugged Cascode Power Device”に基づいて優先権を主張する。この係属中の仮出願の開示は、その全文を参考文献として本明細書に含める。
本願は、係属中の米国特許仮出願第６１／４５４７４３号、２０１１年３月２１日出願、発明の名称”III-Nitride Optimized Rugged Cascode Power Device”に基づいて優先権を主張する。この係属中の仮出願の開示は、その全文を参考文献として本明細書に含める。
Ｉ．定義
本明細書で用いる「III族窒化物」または「III-窒化物」とは、窒素及び少なくとも１つのIII族元素を含む化合物半導体を称し、これらのIII族元素は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、及びホウ素(B)を含み、そして、その任意の合金、例えばアルミニウム窒化ガリウム(AlxGa(1-x)N)、インジウム窒化ガリウム(InyGa(1-y)N)、アルミニウムインジウム窒化ガリウム(AlxInyGa(1-x-y)N)、ガリウムヒ素リン窒素(GaAsaPbN(1-a-b))、アルミニウムインジウムガリウムヒ素リン窒素(AlxInyGa(1-x-y)AsaPbN(1-a-b))を含むが、これらに限定されない。III-窒化物は一般に、あらゆる極性も称し、これらの極性は、極性Ga、極性N、半極性または非極性の結晶方位を含むが、これらに限定されない。III-窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合型のポリタイプ（結晶多形）のいずれかを含むこともでき、そして、単結晶（モノクリスタル）、多結晶、または非結晶の結晶構造を含むことができる。
本明細書で用いる「III族窒化物」または「III-窒化物」とは、窒素及び少なくとも１つのIII族元素を含む化合物半導体を称し、これらのIII族元素は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、及びホウ素(B)を含み、そして、その任意の合金、例えばアルミニウム窒化ガリウム(AlxGa(1-x)N)、インジウム窒化ガリウム(InyGa(1-y)N)、アルミニウムインジウム窒化ガリウム(AlxInyGa(1-x-y)N)、ガリウムヒ素リン窒素(GaAsaPbN(1-a-b))、アルミニウムインジウムガリウムヒ素リン窒素(AlxInyGa(1-x-y)AsaPbN(1-a-b))を含むが、これらに限定されない。III-窒化物は一般に、あらゆる極性も称し、これらの極性は、極性Ga、極性N、半極性または非極性の結晶方位を含むが、これらに限定されない。III-窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合型のポリタイプ（結晶多形）のいずれかを含むこともでき、そして、単結晶（モノクリスタル）、多結晶、または非結晶の結晶構造を含むことができる。
また、本明細書で用いる「ＬＶデバイス」、「低電圧半導体デバイス」、「低電圧トランジスタ」等は、50ボルトまでの標準的電圧範囲を有する低電圧デバイスを称する。標準的電圧範囲は、約0〜50Vの低電圧（ＬＶ）、約50〜200Vの中電圧（ＭＶ）、約200〜1200Vの高電圧（ＨＶ）、及び約1200V以上の超高電圧（ＵＨＶ）を含む。このデバイスは、電界効果トランジスタ（ＦＥＴ）またはダイオード、あるいはＦＥＴとダイオードの組合せを形成するのに適したあらゆる半導体材料で構成することができる。適切な半導体材料は、IV族半導体材料、例えばシリコン、ひずみシリコン、SiGe、及びIII-As、III-P、III-窒化物、またはこれらの合金のいずれをも含むIII-V族材料である。
ＩＩ 背景技術
III-窒化物材料は半導体化合物であり、比較的広幅の直接バンドギャップを有し、強い圧電分極を有することができ、高い破壊電界、高い飽和速度、及び二次元電子ガスの生成を可能にすることができる。その結果、III-窒化物材料は、多くの電力用途、例えばデプレッションモード（例えばノーマリオン）電力用電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、及びダイオードに使用されている。
III-窒化物材料は半導体化合物であり、比較的広幅の直接バンドギャップを有し、強い圧電分極を有することができ、高い破壊電界、高い飽和速度、及び二次元電子ガスの生成を可能にすることができる。その結果、III-窒化物材料は、多くの電力用途、例えばデプレッションモード（例えばノーマリオン）電力用電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、及びダイオードに使用されている。
パワーデバイスのノーマリオフ特性が望ましいパワーマネージメント（電力管理）用途では、デプレッションモードIII-窒化物パワートランジスタを低電圧（ＬＶ）半導体デバイスとカスコード接続して、エンハンスメントモード複合パワーデバイスを形成することができる。しかし、こうした複合デバイスの実用性及び信頼性は、複合デバイス内に含まれるＬＶ半導体デバイスの特性に応じて制限され得る。例えば、ノイズを伴うシステム環境内で実現する場合、ＬＶデバイスは、システムノイズによって不用意にトリガされてオン状態になり、複合半導体デバイスも不所望にターンオンすることがある。
本発明は、ターンオン防止制御付きの複合半導体デバイスに指向したものであり、実質的に、図面の少なくとも１つに示し、及び／またはこの図面に関連して説明し、特許請求の範囲により完全に記載している。
詳細な説明
以下の説明は、本発明の実施に関連する詳細な情報を含む。本発明は、本明細書に具体的に説明するのとは異なる方法で実施することができることは、当業者の認める所である。本願中の図面及びその詳細な説明は、好適な実施例に指向したものに過ぎない。特に断りのない限り、図面中では、同様の、あるいは対応する要素は、同様の、あるいは対応する参照番号で示すことがある。さらに、本願中の図面及び例示は一般に原寸に比例しておらず、そして、実際の相対寸法に相当することを意図していない。
以下の説明は、本発明の実施に関連する詳細な情報を含む。本発明は、本明細書に具体的に説明するのとは異なる方法で実施することができることは、当業者の認める所である。本願中の図面及びその詳細な説明は、好適な実施例に指向したものに過ぎない。特に断りのない限り、図面中では、同様の、あるいは対応する要素は、同様の、あるいは対応する参照番号で示すことがある。さらに、本願中の図面及び例示は一般に原寸に比例しておらず、そして、実際の相対寸法に相当することを意図していない。
III-窒化物材料は、例えば、窒化ガリウム(GaN)及びその合金、例えばアルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、及びアルミニウムインジウム窒化ガリウム(AlInGaN)を含む。これらの材料は半導体化合物であり、比較的広幅の直接バンドギャップを有し、強い圧電分極を有することができ、高い破壊電界、高い飽和速度、及び二次元電子ガス（２−ＤＥＧ：two-dimensional electron gas）の生成を可能にすることができる。その結果、上述したように、GaNのようなIII-窒化物材料は、多くのマイクロエレクトロニクス用途、例えばデプレッションモード（例えばノーマリオン）電力用電界効果トランジスタ（パワーＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、及びダイオードに使用されている。
さらに上述したように、パワーデバイスのノーマリオフ特性が要求されるパワーマネージメント（電力管理）用途では、デプレッションモードIII-窒化物デバイスを低電圧（ＬＶ）半導体デバイスとカスコード接続して、エンハンスメントモード複合パワーデバイスを形成することができる。しかし、こうした複合デバイスの実用性及び信頼性は、ノーマリオンIII-窒化物パワーデバイスとカスコード接続したＬＶ半導体デバイスの特性に応じて制限され得る。例えば、複合半導体デバイスは、ノイズを伴う環境内で生成されるシステムノイズによるＬＶデバイスの不用意なトリガにより、不用意にターンオンされ得る。こうした複合デバイスを、あり得るノイズを伴う環境内での動作に適したものとするために、この複合デバイスは、ターンオン防止制御を有するように構成すべきである。
本願は、ターンオン防止制御を有する複合半導体デバイスに指向したものである。１つの実現によれば、複合半導体デバイスが、III-窒化物パワートランジスタ（例えばIII-窒化物電界効果トランジスタまたはIII-窒化物高電子移動度トランジスタ）、及びこのIII-窒化物パワートランジスタとカスコード接続したＬＶデバイスを含むことができる。上記の、ＬＶデバイスと、例えばノーマリオンデバイスとすることのできるIII-窒化物パワートランジスタとのカスコード結合は、ノーマリオフ複合デバイスを形成するように実現することができる。本明細書に開示するように、上記ＬＶデバイスは、耐ノイズ性の閾値電圧（即ち、より高い閾値電圧）を有することができ、この閾値電圧は、ノイズを伴うシステム内で、ノイズ電流が、上記ノーマリオンIII-窒化物パワートランジスタのチャネルを通って流れることを防止することによって、上記ノーマリオフ複合半導体デバイスにターンオン防止制御を行わせるように設定されている。本発明の種々の実現によれば、上記ノイズ耐性のある閾値電圧（Ｖth）は約1.8ボルトまたはそれより大きく、例として約3.0ボルトまたは約4.0ボルトであるが、これらに限定されない。
図１を参照すれば、図１は、複合III-窒化物半導体デバイスの１つの好適な実現を示す。図１に示すように、複合半導体デバイス１００は、III-窒化物パワートランジスタ（例えば、III-窒化物電界効果トランジスタまたはIII-窒化物高電子移動度トランジスタ）１１０、及びIII-窒化物パワートランジスタとカスコード接続されたＬＶデバイス１２０を含む。図１にさらに示すように、ＬＶデバイス１２０はＬＶトランジスタ１４０及びＬＶダイオード１３０を含む。図１には、複合半導体デバイス１００の複合ソース端子１０２、複合ドレイン端子１０４、及び複合ゲート端子１０６も示す。
III-窒化物パワートランジスタ１１０は、窒化ガリウム(GaN)で形成することができ、そして、例えば絶縁ゲートＦＥＴ（ＩＧＦＥＴ：insulated-gate FET）またはヘテロ構造ＦＥＴ（heterostructure FET）として実現することができる。１つの実現では、III-窒化物パワートランジスタ１１０は、金属−絶縁体−半導体ＦＥＴ（ＭＩＳＦＥＴ：metal-insulator-semiconductor FET）、例えば金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ）の形をとることができる。その代わりに、ＨＦＥＴとして実現する場合、III-窒化物パワートランジスタ１１０は、２−ＤＥＧを形成するように構成されたＨＥＭＴとすることができる。１つの実現によれば、例えば、III-窒化物パワートランジスタ１１０は、約600Vのドレイン電圧を維持するように構成され、約40Vのゲート定格を有する高電圧（ＨＶ）デバイスとすることができる。なお、一部の実現では、複合半導体デバイス１００は、III-窒化物ＦＥＴまたはＨＥＭＴの代わりに絶縁ゲートバイポーラトランジスタを、パワーデバイスとして利用することができる。
ＬＶデバイス１２０は、ＬＶトランジスタ１４０及びＬＶダイオード１３０を含むように示している。一部の実現では、ＬＶダイオード１３０は、単にＬＶトランジスタ１４０のボディダイオードとすることができるのに対し、他の実現では、ＬＶダイオード１３０は、図１に示すようにＬＶトランジスタ１４０に結合されたディスクリート（個別）ダイオードとして、ＬＶデバイス１２０を形成することができる。ＬＶデバイス１２０は、ＬＶIV族デバイス、例えば約25Vの降伏電圧を有するシリコンデバイスとして実現することができる。１つの実現によれば、ＬＶデバイス１２０は、例えばＬＶボディダイオード１３０を含むシリコンＭＩＳＦＥＴまたはＭＯＳＦＥＴとすることができる。
上記の、III-窒化物パワートランジスタ１１０とＬＶデバイス１２０とのカスコード結合が複合半導体デバイス１００を形成し、図１に示す実現によれば、複合半導体デバイス１００は三端子複合デバイスとなり、この三端子複合デバイスは実際に、ＬＶデバイス１２０によって提供される複合ソース端子１０２及び複合ゲート端子１０６、及びIII-窒化物パワートランジスタ１１０によって提供される複合ドレイン端子１０４を有するＦＥＴとして機能する。さらに、そして以下でより詳細に説明するように、複合半導体デバイス１００は、アクティブ発振制御を有するように構成されたＨＶ複合デバイスとして実現される。
以下、図２を参照し、図２は、複合半導体デバイスの他の実現を示す。図２に示すように、複合半導体デバイス２００は、III-窒化物パワートランジスタ２１０（例えば、III-窒化物電界効果トランジスタまたはIII-窒化物高電子移動度トランジスタ）、及びIII-窒化物パワートランジスタ２１０とカスコード接続されたＬＶデバイス２２０を具えている。III-窒化物パワートランジスタ２１０は、ソース２１２、ドレイン２１４、及びゲート２１６を含むように示している。III-窒化物パワートランジスタ２１０は、図１のIII-窒化物パワートランジスタ１１０に相当し、そして、前のIII-窒化物パワートランジスタ１１０に起因する上記のあらゆる特徴を共有することができる。図２には、複合半導体デバイス２００の複合アノード端子２０３及び複合カソード端子２０５も示す。
図２に示す実現によれば、ＬＶデバイス２２０は、アノード２２３及びカソード２２５を含むＬＶダイオードであり、例えばシリコンダイオードのようなＬＶIV族ダイオードとして実現することができる。ＬＶデバイス２２０は、III-窒化物パワートランジスタ２１０とカスコード接続されて、複合半導体デバイス２００を形成する。即ち、ＬＶデバイス２２０のカソード２２５は、III-窒化物パワートランジスタ２１０のソース２１２に結合され、ＬＶデバイス２２０のアノード２２３は、複合半導体デバイス２００の複合アノード端子２０３を提供し、III-窒化物パワートランジスタ２１０のドレイン２１４は、複合半導体デバイス２００の複合カソード端子２０５を提供し、III-窒化物パワートランジスタ２１０のゲート２１６は、ＬＶデバイス２２０のアノード２２３に結合されている。
III-窒化物パワートランジスタ２１０とＬＶデバイス２２０とのカスコード結合が複合半導体デバイス２００を形成し、図２に示す実現によれば、複合半導体デバイス２００は、ダイオードとして機能する複合二端子デバイスとなり、このダイオードは、ＬＶデバイス２２０によって提供される複合アノード端子２０３、及びIII-窒化物パワートランジスタ２１０によって提供されるカソード端子２０５を有する。さらに、そして以下でより詳細に説明するように、複合半導体デバイス２００は、ターンオン防止制御を有するように構成された複合デバイスとして実現することができる。
続いて図３を参照し、図３は、ターンオン防止制御を有する複合半導体デバイスのより詳細な表現を示し、図１に示す実現に概ね相当する。複合半導体デバイス３００は、III-窒化物パワートランジスタ３１０（例えば、III-窒化物電界効果トランジスタまたはIII-窒化物高電子移動度トランジスタ）及びIII-窒化物パワートランジスタ３１０とカスコード接続されたＬＶデバイス３２０を含む。図３にさらに示すように、ＬＶデバイス３２０はＬＶトランジスタ３４０及びＬＶダイオード３３０を含み、ＬＶダイオード３３０は例えばＬＶトランジスタ３４０のボディダイオードとすることができる。図３には、複合半導体デバイス３００の複合ソース端子３０２、複合ドレイン端子３０４、及び複合ゲート端子、並びにIII-窒化物パワートランジスタ３１０のソース３１２、ドレイン３１４、及びゲート３１６、及びＬＶトランジスタ３４０のソース３４２、ドレイン３４４、及びゲート３５０も示す。
複合ソース端子３０２、複合ドレイン端子３０４、複合ゲート端子３０６を有し、III-窒化物パワートランジスタ３１０を、ＬＶトランジスタ３４０及びＬＶダイオード３３０を含むＬＶデバイス３２０と組み合わせて形成される複合半導体デバイス３００は、図１の、複合ソース端子１０２、複合ドレイン端子１０４、複合ゲート端子１０６を有し、III-窒化物パワートランジスタ１１０を、ＬＶトランジスタ１４０及びＬＶダイオード１３０を含むＬＶデバイス１２０と組み合わせて形成される複合半導体デバイス１００に相当し、これらの対応する特徴要素に起因する上記のあらゆる特徴を共有することができる。
図３に示すように、ＬＶトランジスタ３４０は、III-窒化物パワートランジスタ３１０とカスコード接続されて、複合半導体デバイス３００を形成する。即ち、ＬＶトランジスタ３４０のドレイン３４４はIII-窒化物パワートランジスタ３１０のソース３１２に結合され、ＬＶトランジスタ３４０のソース３４２は複合半導体デバイス３００の複合ソース端子を提供し、ＬＶトランジスタ３４０のゲート３５０は複合半導体デバイス３００の複合ゲート端子３０６を提供する。さらに、III-窒化物３１０のドレイン３１４は複合半導体デバイス３００の複合ドレイン端子３０４を提供し、III-窒化物パワートランジスタ３１０のゲート３１６はＬＶトランジスタ３４０のソース３４２に結合されている。
以下、ノーマリオンIII-窒化物パワートランジスタ３１０とカスコード接続したＬＶトランジスタ３４０で形成されたノーマリオフデバイスとして実現される複合半導体デバイス３００の動作を、特定のパラメータを参照して説明するが、これらのパラメータは例示に過ぎない。例えば、III-窒化物パワートランジスタ３１０がオン状態である間は、複合半導体デバイス３００の複合ドレイン端子３０４の電圧が増加すると共に、逆バイアスされたＬＶダイオード３３０の両端に数ボルト（例えば約10V）が現れる。この電圧は反転されて、III-窒化物パワートランジスタ３１０のゲート３１６に（例えば約-10Vのゲート電圧として）印加される。これに応答して、III-窒化物パワートランジスタ３１０はターンオフし（例えば、約-7Vのピンチ電圧を有し）、複合ドレイン端子３０４におけるドレイン電圧の追加的増加は、III-窒化物パワートランジスタ３１０のドレイン３１４とソース３１２との間で支えられる。結果的に、ＬＶトランジスタ３４０及びＬＶダイオード３３０は一般に、上記最初の数Ｖ（例えば約10V）を超える電圧に耐える必要はない。
前述したように、本明細書に開示するターンオン防止制御がなければ、複合半導体デバイス３００は、例えばノイズスパイクによってＬＶデバイス３２０がトリガされることにより、不用意にターンオンされやすくなり得る。例えばノイズを伴うパワーマネージメント（電力管理）システムのようなノイズを伴うシステム用に設計された実現では、ＬＶデバイス３２０の閾値電圧（Ｖth）は、システムノイズによる偶発的なターンオンがほとんど回避されるように設定することができる。本発明の種々の実現によれば、例えばＬＶトランジスタ３４０のようなＬＶシリコンデバイスは、約1.8VのＶthを有する。しかし、ノイズを伴うシステム環境では、ＬＶトランジスタ３４０のＶthを、例えば約3.0V〜4.0V以上に設定して耐ノイズ性にして、システムノイズの存在により、ノイズ電流が、III-窒化物パワートランジスタ３１０のソース３１２とドレイン３１４との間に形成されるチャネルを通って流れることを防止することによって、複合半導体デバイス２００にターンオン制御を行わせることが有利であり得る。さらに、一部の用途では、ＬＶトランジスタ３４０のＶthを、例えば約7Vまで高く設定することが望ましいことがある。
なお、この説明はＬＶトランジスタ３４０のＶthに焦点を当てているが、この特定の実現は限定的なものとして解釈すべきでない。例えば、図３に示す実現は、図２にＬＶダイオード２２０によって示すように、デバイス３２０がＬＶダイオードの形をとるように適宜に適応させることができることは、当業者の認める所である。こうした代案の実現では、ＬＶダイオード２２０は、耐ノイズ性のＶth（即ち、より高い閾値電圧）を有して、ノイズを伴うシステム内で、ノイズ電流が、III-窒化物パワートランジスタ２１０のソース２１２とドレイン２１４との間に形成されるチャネルを通って流れることを防止することによって、複合半導体デバイス２００にターンオン防止制御を行わせるように構成することができる。
図３に示す実現に戻り、今度は図４も参照し、図４は、複合半導体デバイス内の使用に適し、耐ノイズ性の閾値電圧を有してターンオン防止制御を行うＬＶトランジスタ４４０の断面図を示す。図４に示すように、ＬＶトランジスタ４４０は、基板４６０内に形成されたウェル４６２内に配置され、ソース４４２、ドレイン４４４、及びゲート４５０を含む。図４にさらに示すように、ＬＶトランジスタ４４０は、厚さ４５４を有するゲート絶縁体４５２、スペーサ４５６ａ及び４５６ｂ、及びボディ打込み領域（インプラント）４４９を含むチャネル領域４４６も含む。ソース４４２、ドレイン４４４、及びゲート４５０を含むＬＶトランジスタ４４０は、図３の、ソース３４２、ドレイン３４４、及びゲート３５０を含むＬＶトランジスタ３４０に相当する。
図４に示す実現によれば、ＬＶトランジスタ４４０はＦＥＴとして表現されている。こうしたものとして実現する場合、ＬＶトランジスタ４４０は、ｎ−チャネルデバイス（ＮＦＥＴ）またはｐ−チャネルデバイス（ＰＦＥＴ）として製造することができる。この実現の説明の目的で、ＬＶデバイス４４０はＮＦＥＴとして記載しているが、この例の特徴化は限定として解釈すべきでない。
ＬＶトランジスタ４４０をＮＦＥＴとして実現した場合は、ウェル４６２は、基板４６０内に形成されたＰ型ウェルとすることができ、基板４６０は、例えばシリコン基板上に形成されたエピタキシャル領域を含むことができる（図４では、エピタキシャル領域は、そのものとして区別していない）。さらに、こうした実現では、ソース４４２及びドレイン４４４は、強度にドーピングしたＮ＋領域とすることができるのに対し、ボディ領域４４６は、Ｐ型ボディ打込み領域４４９、例えばホウ素（ボロン）打込み領域を含むことができる。ゲート４５０は、適切なゲート材料、あるいは例えばドーピングしたポリシリコンで形成することができるのに対し、ゲート絶縁体４５２は、酸化シリコン(SiO2)のようなゲート酸化物、あるいは種々の実現では代わりに低誘電率（ローｋ）の誘電体で形成して、以下でさらに説明する、より高い閾値電圧のデバイスを達成することができる。スペーサ４５６ａ及び４５６ｂは、例えばSi3N4スペーサとすることができ、そして、現在技術において既知の、あらゆる適切な技術を用いて形成することができる。
以上で説明したように、耐ノイズ性のＶth（即ち、より高い閾値電圧）を有するＬＶトランジスタ４４０を形成して、ＬＶトランジスタ４４０を含む複合半導体デバイスにターンオン防止制御を行わせて、ノイズ電流が、複合半導体デバイスのIII-窒化物パワートランジスタのチャネルを通って流れることを防止することが有利であり得る。こうした耐ノイズ性のＶthは、例えば、ゲート絶縁体の厚さ４５４を、実質的に増加させるか実際に増加させるかのいずれかによって達成することができる。ゲート絶縁体の厚さ４５４の実際の増加は、ＬＶトランジスタ４４０を、ゲート絶縁体の厚さ４５４の厚さが増加するように製造することによって達成することができる。その代わりに、ゲート絶縁体の厚さ４５４の実質的な増加は、ＬＶトランジスタ４４０を、低誘電率（ローｋ）のゲート絶縁体を含むように製造することによって達成することができ、このことは例えば、これらに限定されないが、多孔質シリカ、フッ素化アモルファスカーボン（非晶質炭素）、芳香族炭化水素、炭素ドーピングした酸化物、パリレン、ポリアリールエーテル、シルセスキオキサン、フッ素化二酸化シリコン、及びダイヤモンド状炭素を用いて行うことができる。
ゲート絶縁体の厚さ４５４を増加させる代わりに、あるいはこれに加えて、ＬＶトランジスタ４４０を、ノイズ耐性を増強するのに適したボディ打込み濃度及びプロファイルを有するように製造することによって、耐ノイズ性のＶthを生成するか、閾値電圧をさらに増加させることができる。例えば、説明した好適なＮＦＥＴの実現では、ボディ打込み領域４４９を生成するために用いるホウ素（ボロン）打込みのエネルギー及びドーズ量を最適化して、Ｖthを増加させることができる。
複合半導体デバイスの半導体パッケージの寄生パラメータ、例えば半導体パッケージのインダクタンスを最小化することも有利であり得る。図３の複合半導体デバイス３００を再び参照すれば、例えば、１つの実現では、米国特許出願公開第１２／４４５１１７号明細書（特許文献１）、発明の名称”Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating Same”、２００９年５月２８日出願、２０１１年３月２９日に米国特許第７９１５６４５号として特許付与、並びに米国特許公開出願第１２／６５３２４０号明細書（特許文献２）、発明の名称”Highly Conductive Source/Drain Contacts in III-Nitride Transistors”、２００９年１２月１０日出願、米国特許出願公開第１２／９２８１０３号明細書（特許文献３）、発明の名称”Monolithic Integration of Silicon and Group III-V Devices”、２０１０年１２月３日出願、及び米国特許出願公開第１３／０２０２４３号明細書（特許文献４）、発明の名称”Efficient High Voltage Switching Circuits and Monolithic Integration of Same”、２０１１年２月３日出願に開示されているように、III-窒化物パワートランジスタ３１０とＬＶデバイス３２０とをモノリシック集積することができ、これらの特許文献の各々は、その全文を参考文献として本明細書に含める。
従って、耐ノイズ性の閾値電圧を有するＬＶデバイスを利用することによって、本願は、ノイズ電流が、III-窒化物パワートランジスタのチャネルを通って流れることを防止することによって、ＬＶデバイスとIII-窒化物パワートランジスタとのカスコード結合で形成された複合半導体デバイスに、ターンオン防止制御を行わせる解決法を開示する。その結果、ＬＶIV族デバイスを有利にノーマリオンIII-窒化物パワートランジスタとカスコード接続して、ノイズを伴うシステム環境内で高い耐久性及び信頼性を見せる頑丈なノーマリオフＨＶ複合デバイスを形成することができる。
以上の説明より、本願に記載した概念を、これらの概念の範囲を逸脱することなしに、種々の技術を用いて実現することができることは明らかである。さらに、これらの概念は特定の実現を具体的に参照して説明しているが、これらの概念の範囲を逸脱することなしに、その形態及び細部に変更を加えることができることは、当業者の認める所である。こうしたものとして、説明した実現は、あらゆる点で例示的であり限定的ではないと考えるべきである。また、本願は、本明細書に記載した特定の実現に限定されず、本開示の範囲を逸脱することなしに、多数の再構成、変更及び代替が可能であることも明らかである。
１００ 複合半導体デバイス
１０２ 複合ソース端子
１０４ 複合ドレイン端子
１０６ 複合ゲート端子
１１０ III-窒化物パワートランジスタ
１２０ ＬＶデバイス
１３０ ＬＶダイオード
１４０ ＬＶトランジスタ
２００ 複合半導体デバイス
２０３ 複合アノード端子
２０５ 複合カソード端子
２１０ III-窒化物パワートランジスタ
２１２ ソース
２１４ ドレイン
２１６ ゲート
２２０ ＬＶデバイス
２２３ アノード
２２５ カソード
３００ 複合半導体デバイス
３０２ 複合ソース端子
３０４ 複合ドレイン端子
３０６ 複合ゲート端子
３１０ III-窒化物パワートランジスタ
３１２ ソース
３１４ ドレイン
３１６ ゲート
３２０ ＬＶデバイス
３３０ ＬＶダイオード
３４０ ＬＶトランジスタ
３４２ ソース
３４４ ドレイン
３５０ ゲート
４４０ ＬＶトランジスタ
４４２ ソース
４４４ ドレイン
４４６ ボディ領域
４４９ ボディ打込み領域
４５０ ゲート
４５２ ゲート絶縁体
４５４ 厚さ
４５６ａ、４５６ｂ スペーサ
４６０ 基板
１０２ 複合ソース端子
１０４ 複合ドレイン端子
１０６ 複合ゲート端子
１１０ III-窒化物パワートランジスタ
１２０ ＬＶデバイス
１３０ ＬＶダイオード
１４０ ＬＶトランジスタ
２００ 複合半導体デバイス
２０３ 複合アノード端子
２０５ 複合カソード端子
２１０ III-窒化物パワートランジスタ
２１２ ソース
２１４ ドレイン
２１６ ゲート
２２０ ＬＶデバイス
２２３ アノード
２２５ カソード
３００ 複合半導体デバイス
３０２ 複合ソース端子
３０４ 複合ドレイン端子
３０６ 複合ゲート端子
３１０ III-窒化物パワートランジスタ
３１２ ソース
３１４ ドレイン
３１６ ゲート
３２０ ＬＶデバイス
３３０ ＬＶダイオード
３４０ ＬＶトランジスタ
３４２ ソース
３４４ ドレイン
３５０ ゲート
４４０ ＬＶトランジスタ
４４２ ソース
４４４ ドレイン
４４６ ボディ領域
４４９ ボディ打込み領域
４５０ ゲート
４５２ ゲート絶縁体
４５４ 厚さ
４５６ａ、４５６ｂ スペーサ
４６０ 基板
Claims (23)
- ノイズを伴うシステム内で使用されるノーマリオフ複合半導体デバイスであって、ターンオン防止制御を含むノーマリオフ複合半導体デバイスにおいて、
ノーマリオンIII-窒化物パワートランジスタと；
前記ノーマリオンIII-窒化物パワートランジスタとカスコード接続された低電圧（ＬＶ）デバイスとを具え、
前記ノーマリオンIII-窒化物パワートランジスタのゲートが、前記ＬＶデバイスのソースに結合され、
前記ＬＶデバイスは、耐ノイズ性の閾値電圧を有して、前記ノイズを伴うシステム内で、ノイズ電流が、前記ノーマリオンIII-窒化物パワートランジスタのチャネルを通って流れることを防止することによって、前記ノーマリオフ複合半導体デバイスにターンオン防止制御を行わせることを特徴とするノーマリオフ複合半導体デバイス。 - 前記ノーマリオンIII-窒化物パワートランジスタが、III-窒化物電界効果トランジスタ（III-Ｎ ＦＥＴ）で構成されることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ノーマリオンIII-窒化物パワートランジスタが、III-窒化物高電子移動度トランジスタ（III-Ｎ ＨＥＭＴ）で構成されることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ＬＶデバイスが、ＬＶIV族半導体デバイスで構成されることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ＬＶデバイスが、ＬＶ電界効果トランジスタ（ＬＶ ＦＥＴ）で構成されることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ＬＶトランジスタが、ＬＶ金属酸化膜半導体ＦＥＴ（ＬＶ ＭＯＳＦＥＴ）及びＬＶ金属−絶縁体−半導体ＦＥＴ（ＬＶ ＭＩＳＦＥＴ）の一方であることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ＬＶデバイスがＬＶダイオードであることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ＬＶデバイスが、1.8Vより大きい閾値電圧を有することを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- 前記ノーマリオンIII-窒化物パワートランジスタと前記ＬＶデバイスとが、モノリシック集積されていることを特徴とする請求項１に記載のノーマリオフ複合半導体デバイス。
- ノイズを伴うシステム内で使用され、ターンオン防止制御を含む複合半導体デバイスであって、
III-窒化物パワートランジスタと；
低電圧（ＬＶ）トランジスタとを具え、
前記ＬＶトランジスタのドレインは、前記III-窒化物パワートランジスタのソースに結合され、前記ＬＶトランジスタのソースは、前記複合半導体デバイスの複合ソース端子を提供し、前記ＬＶトランジスタのゲートは、前記複合半導体デバイスの複合ゲート端子を提供し、前記III-窒化物パワートランジスタのドレインは、前記複合半導体デバイスの複合ドレイン端子を提供し、前記III-窒化物パワートランジスタのゲートは、前記ＬＶトランジスタのソースに結合され、
前記ＬＶトランジスタは、耐ノイズ性の閾値電圧を有して、前記ノイズを伴うシステム内で、ノイズ電流が、前記III-窒化物パワートランジスタのチャネルを通って流れることを防止することによって、前記複合半導体デバイスにターンオン防止制御を行わせることを特徴とする複合半導体デバイス。 - 前記III-窒化物パワートランジスタが、III-窒化物電界効果トランジスタ（III-N FET）で構成されることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記III-窒化物パワートランジスタが、III-窒化物高電子移動度トランジスタ（III-N HEMT）で構成されることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記ＬＶトランジスタが、ＬＶIV族トランジスタで構成されることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記ＬＶトランジスタが、ＬＶシリコントランジスタで構成されることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記ＬＶトランジスタが、ＬＶ金属酸化膜半導体ＦＥＴ（ＬＶ ＭＯＳＦＥＴ）及びＬＶ金属−絶縁体−半導体ＦＥＴ（ＬＶ ＭＩＳＦＥＴ）の一方であることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記III-窒化物パワートランジスタと前記ＬＶトランジスタとが、モノリシック集積されていることを特徴とする請求項１０に記載の複合半導体デバイス。
- 前記ＬＶトランジスタが、1.8Vより大きい閾値電圧を有することを特徴とする請求項１０に記載の複合半導体デバイス。
- ノイズを伴うシステム内で使用され、ターンオン防止制御を含む複合半導体デバイスであって、
III-窒化物パワートランジスタと；
ＬＶダイオードとを具え、
前記ＬＶダイオードのカソードは、前記III-窒化物パワートランジスタのソースに結合され、前記ＬＶダイオードのアノードは、前記複合半導体デバイスの複合アノード端子を提供し、前記III-窒化物パワートランジスタのドレインは、前記複合半導体デバイスの複合カソード端子を提供し、前記III-窒化物パワートランジスタのゲートは、前記ＬＶダイオードのアノードに結合され、
前記ＬＶダイオードは、耐ノイズ性の閾値電圧を有して、前記ノイズを伴うシステム内で、ノイズ電流が、前記III-窒化物パワートランジスタのチャネルを通って流れることを防止することによって、前記複合半導体デバイスにターンオン防止制御を行わせることを特徴とする複合半導体デバイス。 - 前記III-窒化物パワートランジスタが、III-窒化物電界効果トランジスタ（III-N FET）で構成されることを特徴とする請求項１８に記載の複合半導体デバイス。
- 前記III-窒化物パワートランジスタが、III-窒化物高電子移動度トランジスタ（III-N HEMT）で構成されることを特徴とする請求項１８に記載の複合半導体デバイス。
- 前記ＬＶダイオードが、ＬＶIV族ダイオードで構成されることを特徴とする請求項１８に記載の複合半導体デバイス。
- 前記III-窒化物パワートランジスタと前記ＬＶダイオードとが、モノリシック集積されていることを特徴とする請求項１８に記載の複合半導体デバイス。
- 前記ＬＶダイオードが、1.8Vより大きい閾値電圧を有することを特徴とする請求項１８に記載の複合半導体デバイス。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161454743P | 2011-03-21 | 2011-03-21 | |
| US61/454,743 | 2011-03-21 | ||
| US13/415,779 US9362905B2 (en) | 2011-03-21 | 2012-03-08 | Composite semiconductor device with turn-on prevention control |
| US13/415,779 | 2012-03-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012199548A JP2012199548A (ja) | 2012-10-18 |
| JP5526174B2 true JP5526174B2 (ja) | 2014-06-18 |
Family
ID=45841347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012059463A Active JP5526174B2 (ja) | 2011-03-21 | 2012-03-15 | ターンオン防止付き複合半導体デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9362905B2 (ja) |
| EP (1) | EP2503692B8 (ja) |
| JP (1) | JP5526174B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5539134B2 (ja) * | 2010-09-16 | 2014-07-02 | 三菱電機株式会社 | 半導体装置 |
| US9064722B2 (en) | 2012-03-13 | 2015-06-23 | International Business Machines Corporation | Breakdown voltage multiplying integration scheme |
| US8891266B2 (en) * | 2012-03-13 | 2014-11-18 | International Business Machines Corporation | Monolithic high voltage multiplier having high voltage semiconductor diodes and high-k capacitors |
| TWI567930B (zh) * | 2012-11-19 | 2017-01-21 | 台達電子工業股份有限公司 | 半導體裝置 |
| US20150162321A1 (en) | 2013-12-09 | 2015-06-11 | International Rectifier Corporation | Composite Power Device with ESD Protection Clamp |
| JP6255997B2 (ja) | 2013-12-27 | 2018-01-10 | 富士通株式会社 | 半導体装置 |
| JP6509621B2 (ja) * | 2015-04-22 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4663547A (en) | 1981-04-24 | 1987-05-05 | General Electric Company | Composite circuit for power semiconductor switching |
| JPH03196572A (ja) | 1989-12-25 | 1991-08-28 | Mitsubishi Electric Corp | 半導体装置 |
| US5142239A (en) | 1991-05-20 | 1992-08-25 | Motorola, Inc. | High frequency linear amplifier assembly |
| JPH08308092A (ja) | 1995-04-27 | 1996-11-22 | Sony Tektronix Corp | 高耐圧ブレーカ装置 |
| US5939753A (en) * | 1997-04-02 | 1999-08-17 | Motorola, Inc. | Monolithic RF mixed signal IC with power amplification |
| DE19943785A1 (de) | 1998-09-25 | 2000-03-30 | Siemens Ag | Elektronische Schalteinrichtung mit mindestens zwei Halbleiterbauelementen |
| US6316809B1 (en) | 1999-01-06 | 2001-11-13 | Lucent Technologies Inc. | Analog MOSFET devices |
| DE19902520B4 (de) | 1999-01-22 | 2005-10-06 | Siemens Ag | Hybrid-Leistungs-MOSFET |
| JP4751002B2 (ja) | 2001-07-11 | 2011-08-17 | 富士通株式会社 | カスコード型分布増幅器 |
| JP4127763B2 (ja) | 2002-01-22 | 2008-07-30 | 株式会社東芝 | 半導体装置 |
| US6900537B2 (en) * | 2002-10-31 | 2005-05-31 | International Rectifier Corporation | High power silicon carbide and silicon semiconductor device package |
| JP2004235577A (ja) | 2003-01-31 | 2004-08-19 | Nec Electronics Corp | 電圧制御可変容量素子 |
| JP4262545B2 (ja) | 2003-07-09 | 2009-05-13 | 三菱電機株式会社 | カスコード接続回路及びその集積回路 |
| US7202528B2 (en) * | 2004-12-01 | 2007-04-10 | Semisouth Laboratories, Inc. | Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making |
| JP2006086398A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006223016A (ja) * | 2005-02-08 | 2006-08-24 | Renesas Technology Corp | 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型ｄｃ／ｄｃコンバータ |
| JP4645313B2 (ja) | 2005-06-14 | 2011-03-09 | 富士電機システムズ株式会社 | 半導体装置 |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| JP4821214B2 (ja) | 2005-08-26 | 2011-11-24 | 三菱電機株式会社 | カスコード接続回路 |
| US20070170897A1 (en) | 2006-01-26 | 2007-07-26 | Advanced Analogic Technologies, Inc. | High-Frequency Power MESFET Buck Switching Power Supply |
| US8017978B2 (en) * | 2006-03-10 | 2011-09-13 | International Rectifier Corporation | Hybrid semiconductor device |
| JP4772542B2 (ja) * | 2006-03-15 | 2011-09-14 | 株式会社東芝 | 電力変換装置 |
| US8264003B2 (en) * | 2006-03-20 | 2012-09-11 | International Rectifier Corporation | Merged cascode transistor |
| JP2007273640A (ja) * | 2006-03-30 | 2007-10-18 | Sanken Electric Co Ltd | 半導体装置 |
| JP5358882B2 (ja) * | 2007-02-09 | 2013-12-04 | サンケン電気株式会社 | 整流素子を含む複合半導体装置 |
| US7501670B2 (en) | 2007-03-20 | 2009-03-10 | Velox Semiconductor Corporation | Cascode circuit employing a depletion-mode, GaN-based FET |
| JP5386785B2 (ja) | 2007-03-26 | 2014-01-15 | サンケン電気株式会社 | 半導体装置およびその製造方法 |
| US7719055B1 (en) * | 2007-05-10 | 2010-05-18 | Northrop Grumman Systems Corporation | Cascode power switch topologies |
| JP2008306130A (ja) * | 2007-06-11 | 2008-12-18 | Sanken Electric Co Ltd | 電界効果型半導体装置及びその製造方法 |
| JP5319084B2 (ja) * | 2007-06-19 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2009038130A (ja) | 2007-07-31 | 2009-02-19 | Mitsumi Electric Co Ltd | 横型ｍｏｓトランジスタ及びこれを用いた半導体装置 |
| JP2009246045A (ja) * | 2008-03-28 | 2009-10-22 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ及びその製造方法 |
| JP2010094006A (ja) | 2008-09-10 | 2010-04-22 | Panasonic Corp | ゲート駆動回路およびそれを用いたインバータ回路 |
| US8084783B2 (en) * | 2008-11-10 | 2011-12-27 | International Rectifier Corporation | GaN-based device cascoded with an integrated FET/Schottky diode device |
| DE102009005120B4 (de) * | 2009-01-19 | 2014-08-07 | Intel Mobile Communications GmbH | Elektronischer Schaltkreis und elektronische Schaltkreis-Anordnung |
| JP5844956B2 (ja) * | 2009-03-05 | 2016-01-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8139370B2 (en) | 2009-03-24 | 2012-03-20 | Viasat, Inc. | Electronic system having field effect transistors and interconnect bumps on a semiconductor substrate |
| CH700697A2 (de) | 2009-03-27 | 2010-09-30 | Eth Zuerich | Schalteinrichtung mit einer kaskodeschaltung. |
| US7915645B2 (en) | 2009-05-28 | 2011-03-29 | International Rectifier Corporation | Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same |
| JP2010278280A (ja) | 2009-05-29 | 2010-12-09 | Toshiba Corp | 高周波半導体装置 |
| JP2011029386A (ja) | 2009-07-24 | 2011-02-10 | Sharp Corp | 半導体装置および電子機器 |
| US9378965B2 (en) | 2009-12-10 | 2016-06-28 | Infineon Technologies Americas Corp. | Highly conductive source/drain contacts in III-nitride transistors |
| US9219058B2 (en) | 2010-03-01 | 2015-12-22 | Infineon Technologies Americas Corp. | Efficient high voltage switching circuits and monolithic integration of same |
| US8981380B2 (en) * | 2010-03-01 | 2015-03-17 | International Rectifier Corporation | Monolithic integration of silicon and group III-V devices |
| JP5765978B2 (ja) * | 2011-03-15 | 2015-08-19 | トランスフォーム・ジャパン株式会社 | 半導体素子およびその駆動方法 |
| US8766375B2 (en) | 2011-03-21 | 2014-07-01 | International Rectifier Corporation | Composite semiconductor device with active oscillation prevention |
| JP5653326B2 (ja) * | 2011-09-12 | 2015-01-14 | 株式会社東芝 | 窒化物半導体装置 |
-
2012
- 2012-03-08 US US13/415,779 patent/US9362905B2/en active Active
- 2012-03-15 EP EP12159775.1A patent/EP2503692B8/en active Active
- 2012-03-15 JP JP2012059463A patent/JP5526174B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2503692B8 (en) | 2018-12-19 |
| JP2012199548A (ja) | 2012-10-18 |
| EP2503692A1 (en) | 2012-09-26 |
| EP2503692B1 (en) | 2018-09-12 |
| US20120241819A1 (en) | 2012-09-27 |
| US9362905B2 (en) | 2016-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5492238B2 (ja) | 低電圧デバイス保護付き高電圧複合半導体デバイス | |
| JP5848171B2 (ja) | アクティブ発振防止付き複合半導体デバイス | |
| US10411008B2 (en) | System and method for depletion mode and enhancement mode transistors | |
| JP6097298B2 (ja) | 信頼性が高められたハイパワー半導体電子部品 | |
| CN109427772B (zh) | 用于衬底电位稳定化的具有无源电网络的双向开关 | |
| US9343562B2 (en) | Dual-gated group III-V merged transistor | |
| US9160326B2 (en) | Gate protected semiconductor devices | |
| US9281387B2 (en) | High voltage durability III-nitride device | |
| US9397089B2 (en) | Group III-V HEMT having a selectably floating substrate | |
| JP5526174B2 (ja) | ターンオン防止付き複合半導体デバイス | |
| US11631741B2 (en) | Semiconductor device | |
| JP2012199549A (ja) | パッシブ発振防止用のｉｉｉ族窒化物トランジスタ | |
| JP2013038406A (ja) | ネスト化複合スイッチ | |
| US20150263103A1 (en) | Semiconductor device | |
| US9236376B2 (en) | Power semiconductor device with oscillation prevention |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130822 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130902 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130905 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131216 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131219 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140120 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5526174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |