JP2009246045A - 電界効果トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】マトリクスコンバータのスイッチング素子として使用するＧａＮ系化合物半導体による電界効果トランジスタに、スイッチングオン時の順方向電圧降下が小さいショットキーバリアダイオードを内蔵させる。
【解決手段】
窒化ガリウム系化合物材料による半導体層１１の上に形成されたソース電極Ｓ、ドレイン電極Ｄ及びゲート電極Ｇを有する電界効果トランジスタにおいて、ゲート電極Ｄ及びドレイン電極Ｄ間の電子供給層１３と、ドレイン電極Ｄと、の夫々とショットキー接合するショットキー電極１４を形成させる。
【選択図】図３

Description

本発明は、窒化物（ＧａＮ）系化合物半導体による電界効果トランジスタ及びその製造方法に関し、特に、デバイス内で電界効果トランジスタにダイオードが直列接続された電界効果トランジスタとその製造方法に関する。

電圧及び周波数を変換するパワーデバイスとしてマトリクスコンバータが知られている。マトリックスコンバータは、自己消弧能力を持つ高速半導体デバイスを使用し、電源電圧を直接ＰＷＭ制御することにより、電圧及び周波数を任意の値に変換出力可能な直接変換型電力変換装置である。

マトリクスコンバータは、通常、入力三相電源と出力三相を直接９個の高速スイッチングが可能な半導体素子を用いた双方向スイッチにより接続し、出力側の電圧制御と同時に電源側の入力電流を可能とする。図１に、そのようなマトリクスコンバータに用いられる電界効果トランジスタ（ＦＥＴ）とダイオードにより構成された一対の双方向モジュール素子の例を示す。

マトリクスコンバータを構成する双方向スイッチング素子の構成としては、従来から、絶縁ゲートバイポーラトランジスタ（ＭＯＳＦＥＴをゲート部に組み込んだバイポーラトランジスタ）とダイオードを逆並列に接続したものや、エミッタ又はベースからコレクタ側に洩れ電流が流れないように、ダイオードのアノードがコレクタ端子に接続された直列接続のものが知られている。

一方、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等のＧａＮ系化合物半導体は、ＧａＡｓ系等のIII−Ｖ族化合物半導体材料に比べてバンドギャップエネルギーが大きく、この半導体材料を用いた電子デバイスは、耐熱温度が高く且つ高温動作に優れていることから、近年は、ＧａＮ系半導体を用いた電界効果トランジスタを、上記したマトリクスコンバータに使用されるようになった。

窒化物系（ＧａＮ）化合物半導体を用いたＦＥＴは、シリコンやサファイア等の基板の上に、ＧａＮから成るバッファ層を含む下部半導体層が形成され、その上にアンドープＧａＮからなる電子走行層と当該電子走行層に比べて薄いアンドープＡｌ_aＧａ_1-aＮ（０＜ａ＜１）からなる電子供給層とから成る半導体動作層が形成されたヘテロ接合構造を有する。そして、このヘテロ接合構造体の半導体動作層上にトランジスタ形成領域が区画され、当該領域にソース電極、ゲート電極、ドレイン電極が配置されるのである。図２に、そのようなＧａＮ化合物半導体によるＦＥＴの構造図を示す。

マトリクスコンバータのスイッチング素子としてＧａＮ化合物半導体を用いたＦＥＴを用いる場合、個々のＦＥＴには、制御対象の電源の半サイクル毎に順方向と逆方向に切り替わる電源電圧が印加させるために、図１に示すように、ＦＥＴにダイオードが直列接続されたスイッチング素子を構成し、当該スイッチング素子においてはＦＥＴのドレイン電極にダイオードのアノードが接続された構成とする必要がある。

従来からマトリクスコンバータのスイッチング素子として多く利用されてきたシリコン系半導体のバイポーラ型やＭＯＳ型のパワートランジスタの場合、半導体内に比較的容易にＰＮ接合を形成することができることから、このようなダイオードを外付けするのではなくトランジスタの形成時に半導体素子に内蔵させるようにしていた。
特開２００３−５９９４８号公報

しかし、ＧａＮ化合物半導体を用いたＦＥＴでは、半導体素子内にＰＮ接合を有するダイオードを形成することが技術的に難しかったため、従来は、完成されたＦＥＴに外付けでダイオードを取り付けるようにしていた。このため、マトリクスコンバータのサイズが大型化し、配線によるリードインダクタンスが生じるため損失が大きくなるという問題があった。

本発明は、上記課題を解決するためになされたものであり、ＧａＮ系化合物半導体による電界効果トランジスタをマトリクスコンバータのスイッチング素子として使用することに鑑みて、当該電界効果トランジスタの形成過程において、スイッチングオン時の順方向電圧降下が小さいショットキーバリアダイオード（以下、適宜「ショットキーダイオード」という）が接続された電界効果トランジスタとその製造方法を提供することを目的とする。

このため、本発明は、電子走行層と当該電子走行層上に積層され電子走行層よりもバンドギャップエネルギーが大きい電子供給層とからなるヘテロ接合構造を有する窒化ガリウム系化合物半導体からなる半導体動作層の上に形成されたソース電極、ドレイン電極及びゲート電極を有する電界効果トランジスタにおいて、前記ゲート電極及び前記ドレイン電極間の前記電子供給層と、前記ドレイン電極と、の夫々とショットキー接合するショットキー電極を更に有することを特徴とする電界効果トランジスタを提供するものである。

ここで、前記ショットキー電極は、前記電子供給層上に形成されたリセス部に接合するのである。これにより、本電界効果トランジスタは、リーク電流の低減化を可能にするのである。

ところで、前記電子供給層はｎ型ＡｌＧａＮであり、前記電子走行層はアンドープのＧａＮであり、前記ショットキー電極の材料は、Ｎｉ、Ｐｄ、Ａｕ、ｐｏｌｙ−Ｓｉの一つ又は複数の組み合わせの材料であって、前記電子供給層のｎ型ＡｌＧａＮに対してショットキー特性を有する。

尚、前記ショットキー電極は、パッシベーション膜を介して前記前記ドレイン電極とショットキー接合されるようにしても良い。

本発明は、また、基板上に下部半導体層と電子走行層及び電子供給層により形成された半導体動作層とを有する窒化ガリウム系化合物半導体の上に形成されたソース電極、ドレイン電極及びゲート電極を有する電界効果トランジスタの製造方法であって、（ａ）基板上に前記下部半導体層を形成する工程と、（ｂ）前記電子走行層及び前記電子供給層により形成される半導体動作層を形成する工程と、（ｃ）前記半導体動作層上に、当該半導体動作層とオーミック接続するソース電極及びドレイン電極を形成する工程と、（ｄ）前記ソース電極と前記ドレイン電極の間にゲート電極を形成すると共に、前記ドレイン電極の上に当該ドレイン電極とショットキー接合するショットキー電極を同時に形成する工程と、の各工程を有し、前記ショットキー電極は、そのアノード電極が前記ドレイン電極と接続されるショットキーダイオードを形成することを特徴とする電界効果トランジスタの製造方法を提供するものである。

ここで、前記工程（ｄ）において、前記ゲート電極と、前記ショットキー電極は、異なる電極材料により別個に形成することを特徴とする。

本発明は、さらに、基板上に下部半導体層と電子走行層及び電子供給層により形成された半導体動作層とを有する窒化ガリウム系化合物半導体の上に形成されたソース電極、ドレイン電極及びゲート電極を有する電界効果トランジスタの製造方法であって、（ａ）基板上に前記下部半導体層を形成する工程と、（ｂ）前記電子走行層及び前記電子供給層により形成される半導体動作層を形成する工程と、（ｃ）前記半導体動作層上に、当該半導体動作層とオーミック接続するソース電極及びドレイン電極を形成する工程と、（ｄ）前記ドレイン電極の近くの前記半導体動作層にリセス部を形成する工程と、（ｅ）前記ソース電極と前記ドレイン電極の間にゲート電極を形成すると共に、前記ドレイン電極の一部と前記リセス部を覆い、当該ドレイン電極とショットキー接合するショットキー電極を同時に形成する工程と、の各工程を有し、前記ショットキー電極は、そのアノード電極が前記ドレイン電極と接続されるショットキーダイオードを形成することを特徴とする電界効果トランジスタの製造方法を提供するものである。

ここで、前記工程（ｄ）は、（ｄ−１）前記電子供給層の上にマスク層を形成する工程と、（ｄ−２）前記リセス部の形成領域において、前記マスク層を除去する工程と、（ｄ−３）前記リセス部における前記電子供給層をエッチングにより除去する工程と、の各サブ工程を含む。

本発明は、ＧａＮ系化合物半導体による電界効果トランジスタにおいて、オン抵抗の小さいショットキーダイオードをそのアノードがトランジスタのドレイン電極に直列接続された状態で半導体デバイス内に内蔵することができるので、当該ＦＥＴをマトリクスコンバータのスイッチング素子として使用する際に、ダイオードを手作業で取り付ける必要がなく、小型で且つ低損失のＧａＮ系化合物半導体によるＦＥＴを実現できたのである。

また、本発明に係る電界効果トランジスタは、必要に応じてゲート電極の形成時にそのショットキーダイオードを同時に形成できるので、従来のＧａＮ系化合物半導体による電界効果トランジスタの製造工程を複雑にする余分な工程を必要としない。

そして、ドレイン電極等の電極材料に対応するショットキー電極の材料を種々選択することにより、逆耐圧電圧とオン時の順方向降下電圧を適宜選択的に設定することができるのである。

また、上記したショットキー電極は、ドレイン電極と接触すると共に電子供給層内に設けられたリセス部において電子供給層と密に接触することにより、リーク電流の低減化を可能にするのである。

以下、本発明に係る電界効果トランジスタについて、図面を参照しつつ詳しく説明する。

図３は、ショットキーダイオードが接続された本電界効果トランジスタの第１の実施形態を示す。図３は、マトリクスコンバータに用いられるＦＥＴとダイオードにより構成された一対の双方向モジュール素子における一方向分の回路を示すものである。図３（ａ）は、本第１の実施形態に係るショットキーダイオードが接続された本電界効果トランジスタの構造を説明するためのものである。そして、図３（ｂ）は、その等価回路を示す。

ショットキーダイオードが接続された本電界効果トランジスタは、窒化ガリウム系化合物材料による下部半導体層１１と、その上に形成されたソース電極Ｓ、ドレイン電極Ｄ及びゲート電極Ｇを有すると共に、ドレイン電極Ｄとの間でショットキー接合するショットキー電極１４を有し、このショットキー電極１４は、そのアノード電極がＦＥＴのドレイン電極Ｄと電気接続されるショットキーバリアダイオードを形成する。

図３に示すように、下部半導体層１１は、バンドギャップエネルギーが異なるIII−Ｖ属窒化物半導体からなり、この下部半導体層１１の上に電子走行層１２及び電子供給層１３を有するヘテロ接合構造を有する。ここで、電子供給層１３はｎ型ＡｌＧａＮであり、電子走行層はアンドープのＧａＮ１２である。

図３（ａ）に示すように、本第１の実施形態においては、ショットキー電極１４は、ドレイン電極Ｄとドレイン電極Ｄの近くの電子供給層１３に接触するようにしている。

ショットキー電極１４の材料は、電子供給層１３のｎ型ＡｌＧに対してショットキー特性を有するものが選択され、例えば、Ｎｉ、Ｐｄ、Ａｕ、ｐｏｌｙ−Ｓｉの一つ又は複数の組み合わせの材料により形成される。

ところで、ショットキー電極１４は、ドレイン電極Ｄとのショットキー接合の安定性を高めるべくＳｉＯ_２の等パッシベーション膜（図示せず）を介してドレイン電極Ｄとショットキー接合しても良い。

図４は、ショットキーダイオードが接続された本電界効果トランジスタの第２の実施形態を示す。図４は、図１に示したマトリクスコンバータに用いられるＦＥＴとダイオードにより構成された一対の双方向モジュール素子における一方向分の回路を示すものである。図４（ａ）は、本第２の実施形態に係るショットキーダイオードが接続された本電界効果トランジスタの構造を示し、図４（ｂ）は、その等価回路を示す。

本第２の実施形態においては、ショットキー電極１４は、上記した第１の実施形態と同様、ドレイン電極Ｄ及びドレイン電極Ｄの近くの電子供給層１３に接触する一方、第１の実施形態とは異なり、電子供給層１３とはその表面のみならず電子供給層１３内に設けられたリセス部１５（図７参照）と接合するようにしている。これにより、ＦＥＴのオン抵抗の低減化を実現可能にするのである。

尚、本第２の実施形態においても、ショットキーダイオードが接続された本電界効果トランジスタは、窒化ガリウム系化合物材料による下部半導体層１１と、その上に形成されたソース電極Ｓ、ドレイン電極Ｄ及びゲート電極Ｇを有すると共に、ドレイン電極Ｄとの間でショットキー接合するショットキー電極１４を有し、このショットキー電極１４は、そのアノード電極がＦＥＴのドレイン電極Ｄと電気接続されるショットキーバリアダイオードを形成する。そして、ショットキー電極１４の材料は、電子供給層１３のｎ型ＡｌＧａＮに対してショットキー特性を有するものが選択され、例えば、Ｎｉ、Ｐｄ、Ａｕ、ｐｏｌｙ−Ｓｉの一つ又は複数の組み合わせの材料により形成される。

次に、上記したショットキーダイオードを接続した本電界効果トランジスタの製造方法について説明する。

図５は、図３で示した第１の実施形態に係る本電界効果トランジスタの製造方法（その１）を説明するための図である。

最初に、例えばＳｉＣ又はサファイア等の基板上に下部半導体層１１を形成し、この下部半導体層１１の上に電子走行層１２と電子供給層１３により形成される半導体動作層を形成し、その半導体動作層１２、１３の上に、図５（ａ）に示すような、半導体動作層１２、１３とオーミック接続するソース電極Ｓとドレイン電極Ｄを形成するのである。

尚、図５（ａ）に至る工程は、当業者にとって公知であるが、以下、その一例を簡単に説明する。最初に、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）又はサファイア等からなる基板を、例えば有機金属気層成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）装置にセットし、濃度がおよそ１００％の水素ガスをキャリアガスとして用い、トリメチルガリウム（ＴＭＧａ）と、トリメチルアルミニウム（ＴＭＡｌ）と、ＮＨ_３と、を、それぞれ５８μｍｏｌ／ｍｉｎ、１００μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、上記基板上に、ＡｌＮ層、バッファ層、アンドープ−ＧａＮからなる下部半導体層１１を、順次エピタキシャル成長により形成する。次に、ＴＭＧａとＮＨ_３を、それぞれ１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、下部半導体層１１上に、アンドープＧａＮからなる電子走行層１５をエピタキシャル成長させる。そして、次に、ＴＭＡｌと、ＴＭＧａと、ＮＨ_３と、を、それぞれ１２５μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、電子走行層１２の上にＡｌ組成が２５％のアンドープ−ＡｌＧａＮからなる電子供給層１３をエピタキシャル成長させ、これによって半導体動作層１２、１３が形成されるのである。

ここで、上記した下部半導体層１１を構成するバッファ層は、例えば、厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層を８層だけ積層したものとする。また、ＡｌＮ層、下部半導体層、電子走行層１２、電子供給層１３の厚さは、それぞれ、１００ｎｍ、５０ｎｍ、１００ｎｍ、２０ｎｍ程度とする。

次に、図５（ｂ）に示すように、ゲート電極Ｄと、ドレイン電極Ｄとその近くの電子供給層の上にドレイン電極Ｄとショットキー接合するショットキー電極１４と、を同時に形成するのである。ここで、ショットキー電極１４は、そのアノード電極がドレイン電極Ｄと接続されるショットキーバリアダイオードを形成するのである。

このように、このショットキー電極１４の材料が、ゲート電極Ｇの材料と同じ材料で形成する場合、ショットキー電極１４はゲート電極Ｇの形成と同時に且つ同じ工程で形成することができる。従って、従来のＧａＮ系化合物半導体によるＦＥＴ製造工程と同じ工程で、本発明のショットキーダイオードを内蔵するＦＥＴを製造することができるのである。

図６は、図３で示した第１の実施形態に係る本電界効果トランジスタの製造方法（その２）を説明するための図である。図６は、ショットキー電極１４の材料をゲート電極Ｇの材料と異なるものとする場合の工程を説明するものである。

図６（ａ）において、図５（ａ）と同様に、上記した下部半導体層１１の上に電子走行層１２と電子供給層１３により形成される半導体動作層を形成し、その半導体動作層１２、１３の上に、図５（ａ）に示すような、半導体動作層１２、１３とオーミック接続するソース電極Ｓとドレイン電極Ｄを形成する。

次に、図６（ｂ）に示すように、ゲート電極Ｇを形成する。そして、図６（ｃ）に示すように、ゲート電極Ｇの形成後に、ドレイン電極Ｄとその近くの電子供給層の上にドレイン電極Ｄとショットキー接合するショットキー電極１４と、を同時に形成するのである。ここで、ショットキー電極１４は、そのアノード電極がドレイン電極Ｄと接続されるショットキーバリアダイオードを形成する。

このように、本電界効果トランジスタの定格電圧やショットキーダイオードに要求される技術仕様等の関係により、ショットキー電極１４の材料をゲート電極Ｇの材料と異なるものを使用する場合には、ゲート電極Ｇの形成工程とショットキー電極１４の形成工程を、個別の工程とするのである。

図７は、図４で示した第２の実施形態に係る本電界効果トランジスタの製造方法を説明するための図である。

図７（ａ）において、上記した下部半導体層１１の上に半導体動作層を１２、１３形成し、その上に、半導体動作層１２、１３とオーミック接続するソース電極Ｓとドレイン電極Ｄを形成するのである。

次に、図７（ｂ）に示すように、ドレイン電極Ｄの近くの電子供給層１３内にリセス部１５を形成する。このリセス部１５の形成は、例えば、ドレイン電極Ｄ、ソース電極Ｓ及び電子供給層１３の上にマスク層を形成し、リセス部１５の形成領域においてこのマスク層を除去し、リセス部１５における電子供給層１３を所定厚だけエッチングにより除去することにより行われる。

次に、図７（ｃ）に示すように、ゲート電極Ｇを形成する。そして、ドレイン電極Ｄの一部とリセス部１５を覆い、ドレイン電極Ｄとショットキー接合するショットキー電極１４を形成するのである。図７（ｃ）に示すように、ショットキー電極は、ドレイン電極Ｄと接触する部分１４ａと共に、電子供給層１３内に設けられたリセス部１５において電子供給層１３と接触する部分１４ｂを有し、これにより、リーク電流の低減化を可能にするのである。

ところで、第２の実施形態に係る本電界効果トランジスタの製造方法においても、上記した第１の実施の形態に係る本電界効果トランジスタの製造方法と同様に、ゲート電極Ｇとショットキー電極１４は、同じ材料で同時に形成することも、異なる電極材料により別個に形成することも可能である。

ショットキー電極１４の材料は、Ｎｉ、Ｐｄ、Ａｕ、ｐｏｌｙ−Ｓｉの一つ又は複数の組み合わせの材料であって、電子供給層１３のｎ型ＡｌＧａＮに対してショットキー特性を有するものを選択的に採用するのである。また、ショットキー電極１４は、パッシベーション膜（図示せず）を介してドレイン電極Ｄとショットキー接合するようにしても良い。

以上詳しく説明したように、本発明においては、ＧａＮ系化合物材料による半導体層からなる半導体動作層における電子供給層１３の上に形成されたソース電極Ｓ、ドレイン電極Ｄ及びゲート電極Ｇを有する電界効果トランジスタにおいて、ゲート電極Ｄ及びドレイン電極Ｄ間の電子供給層１３と、ドレイン電極Ｄと、の夫々とショットキー接合するショットキー電極１４を形成するようにする。

これにより、本発明は、ＧａＮ系化合物半導体によるＦＥＴをマトリクスコンバータモジュールに使用する際に必要となるダイオードを順方向電圧が低いショットキーバリアダイオードとして内蔵させることができたので、マトリクスコンバータモジュールのサイズの小型化、低損失化を実現できたのである。

本発明は、窒化ガリウム（ＧａＮ）系化合物半導体による電界効果トランジスタ及びその製造方法に関し、特に、デバイス内にて電界効果トランジスタにダイオードが直列接続された電界効果トランジスタとその製造方法に関するものであり、産業上の利用可能性を有する。

マトリクスコンバータに用いられる電界効果トランジスタ（ＦＥＴ）とダイオードにより構成された一対の双方向モジュール素子の例を示す。 ＧａＮ化合物半導体によるＦＥＴの構造図を示す。 ショットキーダイオードが接続された本電界効果トランジスタの第１の実施形態を示す。 ショットキーダイオードが接続された本電界効果トランジスタの第２の実施形態を示す。 図３で示した第１の実施形態に係る本電界効果トランジスタの製造方法（その１）を説明するための図である。 図３で示した第１の実施形態に係る本電界効果トランジスタの製造方法（その２）を説明するための図である。 図４で示した第２の実施形態に係る本電界効果トランジスタの製造方法を説明するための図である。

符号の説明

１１：下部半導体層
１２：電子走行層（キャリア走行層）
１３：電子供給層（キャリア供給層）
１４：ショットキー電極
１５：リセス部（電子供給層内）

Claims (10)

1. 電子走行層と当該電子走行層上に積層され電子走行層よりもバンドギャップエネルギーが大きい電子供給層とからなるヘテロ接合構造を有する窒化ガリウム系化合物半導体からなる半導体動作層の上に形成されたソース電極、ドレイン電極及びゲート電極を有する電界効果トランジスタにおいて、
   前記ゲート電極及び前記ドレイン電極間の前記電子供給層と、前記ドレイン電極と、の夫々とショットキー接合するショットキー電極を更に有することを特徴とする電界効果トランジスタ。
2. 前記ショットキー電極は、前記電子供給層上に形成されたリセス部に接合する
   ことを特徴とする請求項１に記載の電界効果トランジスタ。
3. 前記電子供給層はｎ型ＡｌＧａＮであり、前記電子走行層はアンドープのＧａＮである請求項１又は２に記載の高電子移動度トランジスタ。
4. 前記ショットキー電極の材料は、Ｎｉ、Ｐｄ、Ａｕ、ｐｏｌｙ−Ｓｉの一つ又は複数の組み合わせの材料であって、前記電子供給層のｎ型ＡｌＧａＮに対してショットキー特性を有する請求項３に記載の電界効果トランジスタ。
5. 前記ショットキー電極は、パッシベーション膜を介して前記ドレイン電極とショットキー接合される請求項１に記載の電界効果トランジスタ。
6. 基板上に下部半導体層と電子走行層及び電子供給層により形成された半導体動作層とを有する窒化ガリウム系化合物半導体の上に形成されたソース電極、ドレイン電極及びゲート電極を有する電界効果トランジスタの製造方法であって、
   （ａ）基板上に前記下部半導体層を形成する工程と、
   （ｂ）前記電子走行層及び前記電子供給層により形成される半導体動作層を形成する工程と、
   （ｃ）前記半導体動作層上に、当該半導体動作層とオーミック接続するソース電極及びドレイン電極を形成する工程と、
   （ｄ）前記ソース電極と前記ドレイン電極の間にゲート電極を形成すると共に、前記ドレイン電極の上に当該ドレイン電極とショットキー接合するショットキー電極を同時に形成する工程と、
   の各工程を有し、
   前記ショットキー電極は、そのアノード電極が前記ドレイン電極と接続されるショットキーバリアダイオードを形成することを特徴とする電界効果トランジスタの製造方法。
7. 前記工程（ｄ）において、
   前記ゲート電極と、前記ショットキー電極は、異なる電極材料により別個に形成することを特徴とする請求項６に記載の電界効果トランジスタの製造方法。
8. 基板上に下部半導体層と電子走行層及び電子供給層により形成された半導体動作層とを有する窒化ガリウム系化合物半導体の上に形成されたソース電極、ドレイン電極及びゲート電極を有する電界効果トランジスタの製造方法であって、
   （ａ）基板上に前記下部半導体層を形成する工程と、
   （ｂ）前記電子走行層及び前記電子供給層により形成される半導体動作層を形成する工程と、
   （ｃ）前記半導体動作層上に、当該半導体動作層とオーミック接続するソース電極及びドレイン電極を形成する工程と、
   （ｄ）前記ドレイン電極の近くの前記半導体動作層にリセス部を形成する工程と、
   （ｅ）前記ソース電極と前記ドレイン電極の間にゲート電極を形成すると共に、前記ドレイン電極の一部と前記リセス部を覆い、当該ドレイン電極とショットキー接合するショットキー電極を同時に形成する工程と、
   の各工程を有し、
   前記ショットキー電極は、そのアノード電極が前記ドレイン電極と接続されるショットキーバリアダイオードを形成することを特徴とする電界効果トランジスタの製造方法。
9. 前記工程（ｄ）は、
   （ｄ−１）前記電子供給層の上にマスク層を形成する工程と、
   （ｄ−２）前記リセス部の形成領域において、前記マスク層を除去する工程と、
   （ｄ−３）前記リセス部における前記電子供給層をエッチングにより除去する工程と、
   の各サブ工程を含むことを特徴とする請求項８に記載の電界効果トランジスタの製造方法。
10. 前記工程（ｅ）において、
    前記ゲート電極と、前記ショットキー電極は、異なる電極材料により別個に形成することを特徴とする請求項８又は９に記載の電界効果トランジスタの製造方法。

Images