JP6097298B2 - 信頼性が高められたハイパワー半導体電子部品 - Google Patents

信頼性が高められたハイパワー半導体電子部品 Download PDF

Info

Publication number
JP6097298B2
JP6097298B2 JP2014534786A JP2014534786A JP6097298B2 JP 6097298 B2 JP6097298 B2 JP 6097298B2 JP 2014534786 A JP2014534786 A JP 2014534786A JP 2014534786 A JP2014534786 A JP 2014534786A JP 6097298 B2 JP6097298 B2 JP 6097298B2
Authority
JP
Japan
Prior art keywords
mode transistor
source
voltage
temperature
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014534786A
Other languages
English (en)
Other versions
JP2015501079A (ja
Inventor
ケー． ラル，ラケシュ
ケー． ラル，ラケシュ
コフィー，ロバート
ウー，イーフェン
パリク，プリミット
ドラ，ユバラジ
ミシュラ，ウメシュ
チョウドリー，シュラバンティ
フィヒテンバウム，ニコラス
Original Assignee
トランスフォーム インコーポレーテッド
トランスフォーム インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム インコーポレーテッド, トランスフォーム インコーポレーテッド filed Critical トランスフォーム インコーポレーテッド
Publication of JP2015501079A publication Critical patent/JP2015501079A/ja
Application granted granted Critical
Publication of JP6097298B2 publication Critical patent/JP6097298B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236—Combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、信頼性が高められるように設計された半導体電子デバイスに関する。
現在、パワーエレクトロニクス用途に使用される殆どのトランジスタは、通常、シリコン（Ｓｉ）半導体材料から製造されている。パワー用途のための一般的なトランジスタデバイスは、Ｓｉ ＣｏｏｌＭＯＳ、ＳｉパワーＭＯＳＦＥＴ及びＳｉ絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistors：ＩＧＢＴ）を含む。Ｓｉパワーデバイスは、安価であるが、スイッチング速度が遅く、電気雑音のレベルが高いという短所がある。より最近では、炭化シリコン（ＳｉＣ）パワー素子が、その優れた特性のために注目されている。窒化ガリウム（ＧａＮ）デバイス等のＩＩＩ−Ｎ半導体デバイスは、大きな電流を搬送し、高い電圧をサポートし、極めて低いオン抵抗及び高速スイッチング時間を実現する有力な候補となっている。
従来の殆どのＩＩＩ−Ｎ高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）及びこれに関連するトランジスタデバイスは、ノーマリーオン型（normally on）であり、すなわち、負の閾値電圧を有し、これは、ゼロゲート電圧で電流を流すことができることを意味する。負の閾値電圧を有するこれらのデバイスは、デプリーションモード（depletion-mode：Ｄモード）デバイスとも呼ばれる。パワーエレクトロニクスでは、デバイスが偶発的にオンになることを防止することによってデバイス及び他の回路要素へのダメージを回避するために、ノーマリーオフ型（normally off）デバイス、すなわち、ゼロゲート電圧では電流を実質的に流さない正の閾値電圧を有するデバイスが望ましい。ノーマリーオフ型のデバイスは、一般的にエンハンスメントモード（enhancement-mode：Ｅモード）デバイスとも呼ばれる。
ＩＩＩ−Ｎ高電圧Ｅモードトランジスタの信頼できる構成及び製造は、これまで、非常に困難であった。単一の高電圧Ｅモードトランジスタの１つの代替物として、図１に示す構成のように、高電圧Ｄモードトランジスタを低電圧Ｅモードトランジスタと組合せ、ハイブリッドデバイスを形成することができ、これは、単一の高電圧Ｅモードトランジスタと同様に動作し、多くの場合、図２に示すような単一の高電圧Ｅモードトランジスタと同等又は同様の出力特性を実現することができる。図１のハイブリッドデバイスは、高電圧Ｄモードトランジスタ２３と、低電圧Ｅモードトランジスタ２２とを含み、これらは、オプションとして、パッケージ１０に共に収容され、このパッケージは、ソースリード１１、ゲートリード１２及びドレインリード１３を備える。低電圧Ｅモードトランジスタ２２のソース電極３１及び高電圧Ｄモードトランジスタ２３のゲート電極３５は、電気的に相互に接続され、ソースリード１１に電気的に接続できる。低電圧Ｅモードトランジスタ２２のゲート電極３２は、ゲートリード１２に電気的に接続できる。高電圧Ｄモードトランジスタ２３のドレイン電極３６は、ドレインリード１３に電気的に接続できる。高電圧Ｄモードトランジスタ２３のソース電極３４は、低電圧Ｅモードトランジスタ２２のドレイン電極３３に電気的に接続されている。
ここで言う２つ以上のコンタクト又は他のアイテム、例えば、導電層又は部品が「電気的に接続される」とは、これらが十分な導電性を有する材料によって接続され、各コンタクト又は他のアイテムの電位がバイアス条件によらず、実質的に同じ又は略々同じになることを意味する。
図２のデバイスは、図１のハイブリッドデバイスと同じ又は同様のパッケージに収容された単一の高電圧Ｅモードトランジスタ２１を含む。高電圧Ｅモードトランジスタ２１のソース電極４１は、ソースリード１１に接続でき、高電圧Ｅモードトランジスタ２１のゲート電極４２は、ゲートリード１２に接続でき、高電圧Ｅモードトランジスタ２１のドレイン電極４３は、ドレインリード１３に接続できる。図１のデバイス及び図２のデバイスは、何れも、ソースリード１１に対してゲートリード１２に０Ｖが印加されている場合、ソースリード１１とドレインリード１３との間の高い電圧を阻止し、ソースリード１１に対してゲートリード１２に十分な正電圧が印加されている場合、ドレインリード１３からソースリード１１に電流を流すことができる。
図２の単一の高電圧Ｅモードデバイスに代えて図１のハイブリッドデバイスを用いることができる応用例は多くあるが、図１に示すようなハイブリッドデバイスは、許容可能なレベルの信頼性を実現することが困難であった。そこで、デバイス設計を改善して、信頼性をより高めることが望まれている。
一側面として、電子部品を開示する。電子部品は、第１の降伏電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、
第１の降伏電圧より大きい第２の降伏電圧を有し、第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタと、第１の端子及び第２の端子を備える抵抗器とを備える。第２の端子及び第２のソースは、第１のドレインに電気的に接続されており、第１の端子は、第１のソースに電気的に接続されている。
電子部品は、オプションとして、以下の特徴の１つ以上を含むことができる。第２のゲートは、第１のソースに電気的に接続してもよい。エンハンスメントモードトランジスタは、低電圧デバイスであってもよく、デプリーションモードトランジスタは、高電圧デバイスであってもよい。第２の降伏電圧は、第１の降伏電圧の少なくとも３倍であってもよい。エンハンスメントモードトランジスタ又はデプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスであってもよい。エンハンスメントモードトランジスタは、シリコンベースのトランジスタであってもよく、デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。エンハンスメントモードトランジスタは、閾値電圧を有していてもよく、抵抗器の抵抗値は、抵抗器を有さない電子部品に比べて、第１のソースに対する第１のゲートの電圧がエンハンスメントモードトランジスタの閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、第１のソースに対する第１のドレインの電圧を低下させるために十分小さくてもよい。エンハンスメントモードトランジスタは、閾値電圧を有していてもよく、第１のソースに対する第１のゲートの電圧がエンハンスメントモードトランジスタの閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされると、第１のオフ状態漏れ電流がデプリーションモードトランジスタを流れ、第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流がエンハンスメントモードトランジスタを流れ、第１の温度において、抵抗器の抵抗値は、第１の降伏電圧を第２のオフ状態漏れ電流と第１のオフ状態漏れ電流の差で割った値より小さい。エンハンスメントモードトランジスタは、閾値電圧を有していてもよく、第１のソースに対する第１のゲートの電圧がエンハンスメントモードトランジスタの閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされると、第１のオフ状態漏れ電流がデプリーションモードトランジスタの第２のソースを流れ、第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流がエンハンスメントモードトランジスタの第１のドレインを流れ、抵抗器の抵抗値は、第１の温度において、第１の降伏電圧を第２のオフ状態漏れ電流と第１のオフ状態漏れ電流の差で割った値より小さい。第１の温度は、２５℃であってもよい。第１のソースに対する第１のゲートの電圧は、０Ｖであってもよい。電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格してもよく、第２の温度は、第１の温度より低く、第３の温度は、第１の温度より高く、抵抗器の抵抗値は、温度範囲内の全ての温度において、第１の降伏電圧を第２のオフ状態漏れ電流と第１のオフ状態漏れ電流の差で割った値より小さい。第２の温度は、−５５℃であってもよく、第３の温度は、２００℃であってもよい。エンハンスメントモードトランジスタは、第１の閾値電圧を有していてもよく、デプリーションモードトランジスタは、第２の閾値電圧を有していてもよく、第１のソースに対する第１のゲートの電圧がエンハンスメントモードトランジスタの閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされると、オフ状態漏れ電流がデプリーションモードトランジスタの第２のソースを流れ、抵抗器の抵抗値は、第１の温度において、オフ状態漏れ電流が限界値を超えることを防止するために十分大きい。第１の温度は、２５℃であってもよい。第１のソースに対する第１のゲートの電圧は、０Ｖであってもよい。限界値は、電子部品の動作の間、第２の閾値電圧の変動が１０Ｖを超えることになるデプリーションモードトランジスタにおけるオフ状態漏れ電流の値であってもよい。電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格してもよく、第２の温度は、第１の温度より低く、第３の温度は、第１の温度より高く、限界値は、温度の関数であり、抵抗器の抵抗値は、温度範囲内の全ての温度において、オフ状態漏れ電流が限界値を超えることを防止するために十分大きい。第２の温度は、−５５℃であってもよく、第３の温度は、２００℃であってもよい。エンハンスメントモードトランジスタは、第１の閾値電圧を有していてもよく、デプリーションモードトランジスタは、第２の閾値電圧を有していてもよく抵抗器の抵抗値は、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、２５℃の温度において、第２のソースに対する第２のゲートの電圧と、第２の閾値電圧との間の差が１０Ｖより小さくなるように選択される。電子部品は、第１の温度以上、第２の温度以下の温度範囲で動作すると定格してもよく、第２のソースに対する第２のゲートの電圧と、第２の閾値電圧との間の差は、温度範囲内の全ての温度において、５Ｖより小さい。第１の温度は、−５５℃であってもよく、第２の温度は、２００℃であってもよい。デプリーションモードトランジスタの閾値電圧の絶対値は、第１の降伏電圧より小さくてもよい。デプリーションモードトランジスタの閾値電圧の絶対値は、約１０Ｖ以上であってもよい。抵抗器の抵抗値は、１０３Ω乃至１０９Ωである。電子部品は、アノード及びカソードを備えるダイオードを更に備えていてもよく、アノードは、第１のソース又は第２のゲートに電気的に接続されており、カソードは、第１のドレイン又は第２のソースに電気的に接続されている。ダイオード及びデプリーションモードトランジスタは、単一のデバイスに統合してもよい。単一のデバイスは、ＩＩＩ−Ｎデバイスであってもよい。
他の側面として、電子部品を開示する。電子部品は、第１の閾値電圧及び第１の降伏電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備え、第２のソースが第１のドレインに電気的に接続されているデプリーションモードトランジスタとを備える。第１の温度において、第１のバイアス状態におけるエンハンスメントモードトランジスタのオフ状態ドレイン電流は、第２のバイアス状態におけるデプリーションモードトランジスタのオフ状態ソース電流より大きい。第１のバイアス状態において、第１のソースに対する第１のゲートの第１の電圧は、第１の閾値電圧より小さく、第１のソースに対する第２のドレインの第２の電圧は、第１の降伏電圧より大きく、第２の降伏電圧より小さく、第２のバイアス状態において、第２のソースに対する第２のゲートの第３の電圧は、第２の閾値電圧より小さく、第２のゲートに対する第２のドレインの第４の電圧は、第２の電圧に等しい。
電子部品は、オプションとして、以下の特徴の１つ以上を含むことができる。第１のバイアス状態において、第１の電圧は、０Ｖ以下であってもよい。第２のバイアス状態において、第３の電圧の絶対値は、第１の降伏電圧より小さくてもよい。第１の温度は、２５℃であってもよい。電子部品は、第２の温度以上、第３の温度以下の温度範囲で動作すると定格してもよく、第２の温度は、第１の温度より低く、第３の温度は、第２の温度より高く、第１のバイアス状態におけるエンハンスメントモードトランジスタのオフ状態ドレイン電流は、温度範囲内の全ての温度において、第２のバイアス状態におけるデプリーションモードトランジスタのオフ状態ソース電流より大きい。第２の温度は、−５５℃であってもよく、第３の温度は、２００℃であってもよい。第２のバイアス状態におけるデプリーションモードトランジスタのオフ状態ソース電流は、第１のバイアス状態におけるエンハンスメントモードトランジスタのオフ状態ドレイン電流の０．７５倍より小さくてもよい。第２の温度において、第３のバイアス状態におけるエンハンスメントモードトランジスタのオフ状態ドレイン電流は、第２のバイアス状態におけるデプリーションモードトランジスタのオフ状態ソース電流より小さく、第３のバイアス状態において、第１の電圧は、第１の閾値電圧より小さく、第１のソースに対する第１のドレインの第５の電圧は、第１の降伏電圧より小さい。第３のバイアス状態において、第１の電圧は、０Ｖ以下である。第２の温度は、第１の温度より低くてもよい。電子部品は、第１の端子及び第２の端子を備える電流通過部品を更に備えていてもよく、第１の端子は、第１のソース又は第２のゲートに電気的に接続されており、第２の端子は、第１のドレイン又は第２のソースに電気的に接続されている。電流通過部品は、抵抗器又はダイオードであってもよい。電流通過部品は、抵抗器及びダイオードを含んでいてもよい。第２のゲートは、第１のソースに電気的に接続してもよい。エンハンスメントモードトランジスタは、低電圧デバイスであってもよく、デプリーションモードトランジスタは、高電圧デバイスであってもよい。第２の降伏電圧は、第１の降伏電圧の少なくとも３倍であってもよい。エンハンスメントモードトランジスタ又はデプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスであってもよい。エンハンスメントモードトランジスタは、シリコンベースのトランジスタであってもよく、デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。デプリーションモードトランジスタは、ＩＩＩ−Ｎバッファ構造、ＩＩＩ−Ｎチャネル層及びＩＩＩ−Ｎバリア層を含むＩＩＩ−Ｎトランジスタであってもよく、バッファ構造には、鉄、マグネシウム又は炭素をドーピングしてもよい。ＩＩＩ−Ｎバッファ構造の第１の層は、少なくとも０．８μｍの厚さを有してもよく、Ｆｅ及びＣをドーピングしてもよく、Ｆｅの濃度は、少なくとも８×１０１７ｃｍ−３であり、Ｃの濃度は、少なくとも８×１０１９ｃｍ−３である。
他の側面として、電子部品を開示する。電子部品は、第１の降伏電圧及び第１の閾値電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備え、第２のソースが第１のドレインに電気的に接続されているデプリーションモードトランジスタと、第１の端子及び第２の端子を備える電流通過部品とを備え、第２の端子及び第２のソースは、第１のドレインに電気的にされており、第１の端子は、第１のソースに電気的に接続されている。電流通過部品は、電流通過部品を有さない電子部品に比べて、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、第１のソースに対する第１のドレインの電圧を低下させるように構成されている。
電子部品は、オプションとして以下の特徴の１つ以上を含むことができる。第１のソースに対する第１のゲートの電圧は、０Ｖ以下であってもよい。電流通過部品は、ダイオードであってもよい。第１の端子は、アノードであってもよく、第２の端子は、カソードであってもよい。第１の端子は、カソードであってもよく、第２の端子は、アノードであってもよい。ダイオードの立ち上がり電圧又はツェナー降伏電圧は、第１の降伏電圧より小さくてもよい。第１の温度において、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、ダイオードを流れる電流は、エンハンスメントモードトランジスタの第１のドレインを流れるオフ状態電流より大きくてもよい。第１の温度は、−５５℃乃至２００℃であってもよい。ダイオードは、０Ｖより大きい立ち上がり電圧を有し、デプリーションモードトランジスタは、０Ｖより小さい閾値電圧を有し、ダイオードの立ち上がり電圧又はツェナー降伏電圧は、デプリーションモードトランジスタの閾値電圧の絶対値より大きくてもよい。ダイオード及びデプリーションモードトランジスタは、単一のデバイスに統合してもよい。ダイオード及びデプリーションモードトランジスタは、それぞれ導電チャネルを備えていてもよく、単一のデバイスは、ダイオードの導電チャネル及びデプリーションモードトランジスタの導電チャネルの間で共有されるチャネル領域を備える。電子部品は、第１の抵抗端子及び第２の抵抗端子を備える抵抗器を更に備えていてもよく、第１の抵抗端子は、第１のソース又は第２のゲートに電気的に接続されており、第２の抵抗端子は、第１のドレイン又は第２のソースに電気的に接続されている。ダイオードのチャネル及びデプリーションモードトランジスタのチャネルは、第１の半導体材料層内にあってもよい。電子部品は、第１の抵抗端子及び第２の抵抗端子を備える抵抗器を更に備えていてもよく、第１の抵抗端子は、第１のソース又は第２のゲートに電気的に接続されており、第２の抵抗端子は、第１のドレイン又は第２のソースに電気的に接続されている。第２のゲートは、第１のソースに電気的に接続してもよい。エンハンスメントモードトランジスタは、低電圧デバイスであってもよく、デプリーションモードトランジスタは、高電圧デバイスであってもよい。エンハンスメントモードトランジスタ又はデプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスであってもよい。エンハンスメントモードトランジスタは、シリコンベースのトランジスタであってもよく、デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。電流通過部品は、抵抗器であってもよい。抵抗器の抵抗値は、１０３Ω乃至１０９Ωであってもよい。第１の温度において、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、抵抗器を流れる電流は、エンハンスメントモードトランジスタのドレインを流れるオフ状態電流より大きくてもよい。第１の温度は、−５５℃乃至２００℃であってもよい。電流通過部品は、ソース、ゲート及びドレインを備える追加的なトランジスタを備えていてもよく、追加的なトランジスタのゲートは、追加的なトランジスタのソース又はドレインに電気的に接続されている。追加的なトランジスタは、エンハンスメントモードトランジスタであってもよい。電流通過部品は、第１及び第２の端子を備える第１の抵抗器と、ソース、ゲート及びドレインを備える追加的なトランジスタとを備えていてもよく、第１の抵抗器の第１の端子は、電流通過部品の第１の端子であり、追加的なトランジスタのドレインは、電流通過部品の第２の端子である。第１の抵抗器の第２の端子は、追加的なトランジスタのゲートに電気的に接続してもよい。電流通過部品は、第１及び第２の端子を備える第２の抵抗器を更に備えていてもよく、第２の抵抗器の第１の端子は、追加的なトランジスタのソースに電気的に接続され、第２の抵抗器の第２の端子は、追加的なトランジスタのゲートに電気的に接続される。電流通過部品は、第１及び第２の端子を備える第１の抵抗器と、ソース、ゲート及びドレインを備える追加的なトランジスタとを備えていてもよく、第１の抵抗器の第１の端子は、電流通過部品の第２の端子であり、追加的なトランジスタのソースは、電流通過部品の第１の端子である。第１の抵抗器の第２の端子は、追加的なトランジスタのゲートに電気的に接続してもよい。電流通過部品は、第１及び第２の端子を備える第２の抵抗器を更に備えていてもよく、第２の抵抗器の第１の端子は、追加的なトランジスタのドレインに電気的に接続され、第２の抵抗器の第２の端子は、追加的なトランジスタのゲートに電気的に接続されている。
他の側面として、電子部品を製造する方法を開示する。方法は、第１の降伏電圧及び第１の閾値電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタの第１のソースに電流通過部品の第１の端子を接続するステップと、第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタの第２のソース及び第１のドレインに電流通過部品の第２の端子を接続するステップとを有する。電流通過部品は、電流通過部品を有さない電子部品に比べて、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、第１のソースに対する第１のドレインの電圧を低下させるように構成されている。
方法は、オプションとして以下の特徴の１つ以上を含むことができる。方法は、電子部品をパッケージに収容するステップを更に有していてもよく、この収容するステップは、第２のドレインをパッケージドレイン端子に接続し、第１のソースをパッケージソース端子に接続し、第１のゲートをパッケージゲート端子に接続することを含む。方法は、第２のゲートを第１のソースに接続するステップを更に有していてもよい。電流通過部品は、ダイオードであってもよい。第１の温度において、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、ダイオードを流れる電流は、エンハンスメントモードトランジスタの第１のドレインを流れるオフ状態電流より大きくてもよい。エンハンスメントモードトランジスタは、シリコンベースのトランジスタであってもよく、デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。電流通過部品は、抵抗器であってもよい。
ここに開示するデバイス及び方法によって、大電力半導体電子デバイスの信頼性を向上させることができる。
従来の電子部品の概略図である。 従来の電子部品の概略図である。 トランジスタのドレイン−ソース電流対ゲート−ソース電圧の典型的なプロットをトランジスタ閾値電圧の外挿と共に示すグラフ図である。 ハイブリッド電子部品の概略的な回路図である。 デプリーションモードトランジスタの断面図である。 ハイブリッド電子部品の回路図である。 ハイブリッド電子部品の回路図である。 統合型ショットキーダイオードを有するデプリーションモードトランジスタを含むデバイスの平面図（上面図）である。 図７の破線８に沿ったデバイスの断面図である。 図７の破線９に沿ったデバイスの断面図である。 ハイブリッド電子部品の回路図である。 ハイブリッド電子部品の回路図である。 電子部品を製造するための例示的プロセスのフローチャートである。
複数の図面に亘って、同様の要素には同様の符号を付している。
デプリーションモードトランジスタ及びエンハンスメントモードトランジスタを含むハイブリッドエンハンスメントモード電子部品を開示する。高電圧デバイスとして構成できるデプリーションモードトランジスタは、低電圧デバイスとして構成できるエンハンスメントモードトランジスタより大きい降伏電圧を有する。オフ状態にバイアスされた場合にハイブリッド電子部品が阻止できる最大電圧は、少なくともデプリーションモードトランジスタの最大阻止電圧又は降伏電圧と同じで大きさである。ここに開示するハイブリッド電子部品の構成によって、従来のハイブリッドデバイスに比べて信頼性及び／又は性能が向上する。幾つかの具体例は、エンハンスメントモードトランジスタに並列に接続された抵抗器を含み、他の具体例は、エンハンスメントモードトランジスタに並列に接続されたダイオードを含む。更に他の具体例では、デプリーションモードトランジスタは、後述するように、エンハンスメントモードトランジスタよりオフ状態漏れ電流が小さくなるように設計又は構成される。
ここで用いる「ハイブリッドエンハンスメントモード電子デバイス又は部品」又は単に「ハイブリッドデバイス又は部品」という用語は、デプリーションモードトランジスタ及びエンハンスメントモードトランジスタによって構成された電子デバイス又は部品を意味し、ここで、デプリーションモードトランジスタは、エンハンスメントモードトランジスタに比べてより高い動作電圧及び／又は降伏電圧を有し、ハイブリッドデバイス又は部品は、デプリーションモードトランジスタの降伏電圧及び／又は動作電圧と同じくらい高い降伏電圧及び／又は動作電圧で単一のエンハンスメントモードトランジスタと同様に動作するように構成される。すなわちハイブリッドエンハンスメントモードデバイス又は部品は、以下の特性を有する少なくとも３つのノードを含む。第１のノード（ソースノード）及び第２のノード（ゲートノード）が同じ電圧に保持されると、ハイブリッドエンハンスメントモードデバイス又は部品は、ソースノードに対して第３のノード（ドレインノード）に印加される正の高電圧（すなわち、エンハンスメントモードトランジスタが阻止できる最大電圧より大きい電圧）を阻止することができる。ゲートノードがソースノードに対して十分な正電圧（すなわち、エンハンスメントモードトランジスタの閾値電圧より高い電圧）に保持されると、ソースノードからドレインノードに電流が流れ、ソースノードに対してドレインノードに十分な正電圧が印加されると、ドレインノードからソースノードに電流が流れる。エンハンスメントモードトランジスタが低電圧デバイスであり、デプリーションモードトランジスタが高電圧デバイスである場合、ハイブリッド部品は、単一の高電圧エンハンスメントモードトランジスタと同様に動作することができる。デプリーションモードトランジスタは、エンハンスメントモードトランジスタの少なくとも２倍、少なくとも３倍、少なくとも５倍、少なくとも１０倍又は少なくとも２０倍の降伏電圧及び／又は最大動作電圧を有することができる。
ここで言う高電圧トランジスタ等の「高電圧デバイス」とは、高電圧スイッチング用途に最適化された電子デバイスである。すなわち、トランジスタがオフになると、トランジスタは、約３００Ｖ以上、約６００Ｖ以上、約１２００Ｖ以上又は約１７００Ｖ以上といった高電圧を阻止でき、トランジスタがオンになると、トランジスタが使用される用途にとって十分低いオン抵抗（ＲＯＮ）を有し、すなわち、実質的な電流がデバイスを通過する際の導電損失が十分小さい。高電圧デバイスは、少なくとも高電圧源又はデバイスが使用されている回路の最大電圧に等しい電圧を阻止できる。高電圧デバイスは、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ又は用途によって必要とされる他の適切な電圧を阻止してもよい。換言すれば、高電圧デバイスは、０Ｖから少なくともＶｍａｘの間のあらゆる電圧を阻止でき、ここで、Ｖｍａｘは、回路又は電源が供給できる最大電圧である。幾つかの具体例では、高電圧デバイスは、０Ｖから少なくとも２＊Ｖｍａｘの間のあらゆる電圧を阻止する。ここで言う低電圧トランジスタ等の「低電圧デバイス」とは、０ＶからＶｌｏｗ（Ｖｌｏｗは、Ｖｍａｘより小さい。）の間の低電圧は阻止できるが、Ｖｌｏｗより高い電圧は阻止できない電子デバイスを意味する。幾つかの具体例では、Ｖｌｏｗは、約｜Ｖｔｈ｜、｜Ｖｔｈ｜より大、２＊｜Ｖｔｈ｜、約３＊｜Ｖｔｈ｜又は約｜Ｖｔｈ｜と３＊｜Ｖｔｈ｜の間であり、ここで、｜Ｖｔｈ｜は、低電圧トランジスタが使用されているハイブリッド部品内に含まれている高電圧デプリーションモードトランジスタ等の高電圧トランジスタの閾値電圧の絶対値である。他の具体例では、Ｖｌｏｗは、約１０Ｖ、約２０Ｖ、約３０Ｖ、約４０Ｖ又は約５Ｖから５０Ｖの間、例えば、約１０Ｖから４０Ｖの間である。更に他の具体例では、Ｖｌｏｗは、約０．５＊Ｖｍａｘ未満、約０．３＊Ｖｍａｘ未満、約０．１＊Ｖｍａｘ未満、約０．０５＊Ｖｍａｘ未満又は約０．０２＊Ｖｍａｘ未満である。
高電圧スイッチングトランジスタが使用される典型的なパワースイッチング用途では、トランジスタは、大部分の状況下で２つの状態のうちの１つである。一般的に「オン状態」と呼ばれる第１の状態では、ソース電極に対するゲート電極の電圧は、トランジスタ閾値電圧より高く、トランジスタを介して実質的な電流が流れる。この状態では、ソースとドレインとの間の電位差は、一般的に低く、通常、数ボルトを超えず、例えば、約０．１〜５Ｖボルトである。一般的に「オフ状態」と呼ばれる第２の状態では、ソース電極に対するゲート電極の電圧は、トランジスタ閾値電圧より低く、オフ状態漏れ電流を除いて、トランジスタを介して実質的な電流は流れない。この第２の状態では、ソースとドレインとの間の電圧は、０Ｖから、幾つかの場合、１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ又はこれ以上の高さの回路高電圧源までの範囲内のどこかにあるが、トランジスタの降伏電圧より小さい。幾つかの応用例では、回路の誘導素子によって、ソースとドレインとの間の電圧が回路高電圧源よりも高くなることもある。更にゲートがオン又はオフに切換えられた直後の短時間、トランジスタが上述した２つの状態の間の遷移モードとなることがある。トランジスタがオフ状態である場合、ソースとドレインとの間で「電圧が阻止されている」と表現される。ここで言う「電圧を阻止する」とは、トランジスタ、デバイス又は部品に亘って電圧が印加されたときに、有意の電流、例えば、通常のオン状態の導通の間の平均動作電流の０．００１倍より大きい電流が、トランジスタ、デバイス又は部品を流れることを防ぐことができるトランジスタ、デバイス又は部品の能力を意味する。換言すれば、トランジスタ、デバイス又は部品が印加されている電圧を阻止している間、トランジスタ、デバイス又は部品を流れる総電流は、通常のオン状態の導通の間の平均の０．００１倍を超えない。
図２のような従来の高電圧Ｅモードトランジスタに代えて図１のハイブリッドエンハンスメントモードデバイスが使用される場合、このハイブリッドデバイスは、以下のように動作する。ハイブリッドデバイスがオン状態の場合、Ｅモードトランジスタのチャネル及びＤモードトランジスタのチャネルの両方に電流が流れ、２つのトランジスタに亘る電圧は、小さく、通常、数ボルト又はこれ以下となる。ハイブリッドデバイスがオフ状態の場合、ハイブリッドデバイスによって阻止された電圧は、ＥモードトランジスタとＤモードトランジスタとの間で分割される。Ｅモードトランジスタは、概ね｜Ｖｔｈ，Ｄ｜とＶｂｒ，Ｅの間の電圧を阻止し、ここで、｜Ｖｔｈ，Ｄ｜は、Ｄモードトランジスタの閾値電圧の絶対値であり、Ｖｂｒ，Ｅは，Ｅモードトランジスタの降伏電圧である。ハイブリッドデバイスに印加される電圧の残りは、高電圧Ｄモードトランジスタによって阻止される。
ハイブリッドデバイスがオフ状態の場合、Ｅモードトランジスタに印加される電圧は、Ｅモード及びＤモードトランジスタにおけるオフ状態漏れ電流のレベルに部分的に依存する。理想的なトランジスタは、オフ状態にバイアスされると電流を全く流さないが、実際のトランジスタは、トランジスタがオン状態にバイアスされたときにトランジスタを流れる電流より通常遙かに小さいオフ状態漏れ電流を流すことがある。トランジスタのオフ状態漏れ電流は、ある電圧を阻止しているときに、トランジスタのドレイン又はソースを流れる電流である。ゲート漏れ電流及び／又は他の電荷トラッピング効果がない場合、オフ状態ソース漏れ電流及びオフ状態ドレイン漏れ電流は、実質的に同じであり、実質的に全てのオフ状態漏れ電流がトランジスタのドレインとソースの間を流れる。ゲート漏れ電流及び／又は他のトラッピング効果がある場合、大部分のオフ状態漏れ電流は、通常、ドレインとソースの間を流れ、又は幾らかのオフ状態漏れ電流がゲートとドレインの間又はゲートとソースの間を流れることがあり、したがって、ソースを流れる漏れ電流と、ドレインを流れる漏れ電流とが異なることがある。しかしながら多くの場合、ソースとドレインの漏れ電流は、互いに大きく異なることはない。例えば、Ｅモードトランジスタ２２のオフ状態ドレイン漏れ電流は、電圧を阻止しているときにドレイン３３を流れる電流であり、Ｅモードトランジスタ２２のオフ状態ソース漏れ電流は、電圧を阻止しているときにソース３１を流れる電流である。Ｄモードトランジスタ２３のオフ状態ドレイン漏れ電流は、電圧を阻止しているときにドレイン３６を流れる電流であり、Ｄモードトランジスタ２３のオフ状態ソース漏れ電流は、電圧を阻止しているときにソース６４を流れる電流である。デバイスのオフ状態漏れ電流は、デバイスに印加されたゲート電圧、ソース電圧及びドレイン電圧に依存する。
図１のハイブリッドデバイスでは、ハイブリッドデバイス（例えば、ハイブリッドデバイスの端子１１、１３の間、端子１１、又は端子１３）を流れるオフ状態漏れ電流は、Ｅモードトランジスタ２２及びＤモードトランジスタ２３の両方を流れる。トランジスタ２２のドレインは、トランジスタ２３のソースに接続されているので、トランジスタ２２のオフ状態ドレイン漏れ電流は、通常、トランジスタ２３のオフ状態ソース漏れ電流と略々同等である。トランジスタ２２、２３の一方がトランジスタ降伏電圧より低いソース−ドレイン電圧によって独立してオフバイアスされ、他方より多くのオフ状態漏れ電流を流そうとすると、他方のトランジスタのバイアスによって、他方のトランジスタは、略々同等のオフ状態漏れ電流が流れるように調整される。
図１に示すような従来のハイブリッドデバイスでは、オフ状態漏れ電流は、Ｄモードトランジスタ２３及びＥモード２２トランジスタの両方に依存し、より大きいオフ状態漏れ電流を流すトランジスタが全体のオフ状態漏れ電流を決定する。ハイブリッドデバイスでは、多くの場合、ＤモードトランジスタがＥモードデバイスより大きなオフ状態漏れ電流に貢献する。
例えば、Ｅモードトランジスタから隔離されたＤモードトランジスタがＶｂｒ，Ｄより小さい電圧を阻止しながら第１のオフ状態ソース漏れ電流を流し、Ｄモードトランジスタから隔離されたＥモードトランジスタが、Ｖｂｒ，Ｅより小さい電圧を阻止しながら第２のオフ状態ドレイン漏れ電流を流すと仮定する。従来のハイブリッドデバイスでは、トランジスタは、第１のソース漏れ電流（Ｄモードトランジスタのソースを流れる漏れ電流）が第２のドレイン漏れ電流（Ｅモードトランジスタのドレインを流れる漏れ電流）より大きくなるように構成される。したがって、Ｅモードトランジスタ２２及びＤモードトランジスタ２３がハイブリッドデバイスとして結合された場合、Ｄモードトランジスタ２３がハイブリッドデバイスのオフ状態漏れ電流を決定する。すなわち、ハイブリッドデバイスのオフ状態ドレイン漏れ電流は、第１のオフ状態ドレイン漏れ電流に略々等しい。
Ｄモードトランジスタ２３がハイブリッドデバイスのオフ状態動作の間のオフ状態ドレイン漏れ電流を決定する場合、Ｅモードトランジスタ２２のドレイン３３の電圧がＥモードトランジスタのドレインーソース電圧を調整してＶｂｒ，Ｅに略々等しくする。この場合、Ｅモードトランジスタ２２は、降伏電圧でバイアスされ、ハイブリッドデバイスのオフ状態動作の間にＥモードトランジスタ２２を流れるドレイン電流は、Ｄモードトランジスタのオフ状態ソース電流と略々等しくなる。
Ｄモードトランジスタの閾値Ｖｔｈ，ＤにおけるＤモードトランジスタのオフ状態ソース漏れ電流がＥモードトランジスタのオフ状態ドレイン漏れ電流より幾らか大きい（すなわち、僅かに大きい）場合、Ｄモードトランジスタのゲート−ソース電圧がＶｔｈ，Ｄより小さく低減されるが、これが−Ｖｂｒ，Ｅを超えたままであれば、Ｅモードトランジスタのオフ状態ドレイン漏れ電流は、Ｄモードトランジスタのオフ状態ソース漏れ電流と同じになる。これらの場合、Ｅモードトランジスタ２２のドレイン３３における電圧がＥモードトランジスタのドレイン−ソース電圧を、Ｖｂｒ，Ｅと｜Ｖｔｈ，Ｄ｜との間であって、通常は、Ｖｂｒ，Ｅに近くなるように調整する。Ｅモードトランジスタのソース３２は、Ｄモードトランジスタのゲート３５に電気的に接続されているので、Ｅモードトランジスタのドレイン−ソース電圧は、Ｄモードトランジスタのソース−ゲート電圧と同じ又は略々同じである。
トランジスタの閾値電圧は、トランジスタのゲート電圧ＶＧＳと、トランジスタを流れる電流ＩＤＳとの間の関係によって決まる。図３は、Ｅモードトランジスタのゲート電圧ＶＧＳとドレイン−ソース電流ＩＤＳとの間の関係の例示的なグラフを示している。ソースに対するドレインの電圧ＶＤＳは、トランジスタのニー電圧（knee voltage）より実質的に大きい電圧であるが、降伏電圧より小さい電圧、例えば、トランジスタ降伏電圧の０．１倍、０．２５倍又は０．５倍となるように一定に保たれる。そして、ソースに対するゲートの電圧ＶＧＳを閾値の下から閾値の上に掃引し、電流及び電圧軸を何れも線形目盛として、ＶＧＳに対するドレイン電流ＩＤＳをプロットした。
図３に示すように、閾値電圧は、電流がそのサブスレッショルド値を実質的に超えて立ち上がっているプロットの部分におけるプロット１６の電圧軸への線形外挿１７によって判定される。線形外挿１７が電圧軸１８に交差する電圧軸１８上の点１９がトランジスタの閾値電圧である。Ｄモードトランジスタでもこの関係は、同様であるが、閾値電圧は、ゼロ未満（図３の縦軸の左側）である。トランジスタは、ＶＧＳに負電圧を印加することによってオフ状態にバイアスされる。
ハイブリッドデバイスのオフ状態動作の間に、Ｄモードトランジスタのゲート−ソース電圧ＶＧＳ，ＤがＤモードトランジスタの閾値電圧Ｖｔｈ，Ｄより低く低下しすぎた場合、又はＥモードトランジスタが降伏電圧Ｖｂｒ，Ｅにバイアスされた場合、ハイブリッドデバイスの動作の信頼性及び／又は性能が低下することがある。特に、Ｄモードデバイスとして高電圧ＩＩＩ−Ｎ ＨＥＭＴトランジスタを使用している場合、ＩＩＩ−Ｎ ＨＥＭＴの閾値電圧は、ハイブリッド設計のためのハイブリッドデバイスの動作の間に変動することがあり、この場合、Ｄモードトランジスタのゲート−ソース電圧がＤモードトランジスタの閾値電圧より低く低下しすぎることがある。Ｄモードトランジスタの閾値電圧の大幅な変動、例えば、３Ｖを超える、５Ｖを超える、８Ｖを超える又は１０Ｖを超える変動によって、デバイスの信頼性及び／又は性能が容認できない程に低下することがある。Ｖｔｈ，Ｄを大きく下回る（すなわち、より負である）ゲート−ソース電圧におけるＤモードトランジスタのオフ状態動作によって、閾値電圧変動が大きくなる。更に、Ｅモードトランジスタをその降伏電圧Ｖｂｒ，Ｅで動作させることによって、Ｅモードトランジスタの有効寿命が短くなることがある。
ここで使用するＩＩＩ族窒化物又はＩＩＩ−Ｎ材料、層、デバイス等の用語は、化学量論式ＡｌｘＩｎｙＧａｚＮで表される化合物半導体材料を含む材料又はデバイスを意味し、ｘ＋ｙ＋ｚは、約１である。ＩＩＩ族窒化物又はＩＩＩ−Ｎデバイス、例えば、トランジスタ又はＨＥＭＴでは、導電チャネルは、部分的又は完全にＩＩＩ−Ｎ材料層内に含まれる。
図４Ａは、信頼性及び／又は性能が向上されたハイブリッドデバイス１５の概略的な回路図である。ハイブリッドデバイス１５は、図１のＤモードトランジスタ２３とは異なるように形成又は構成されたＤモードトランジスタ５３を備える。ハイブリッドデバイス１５は、以下に説明するように、オフ状態動作の間、Ｄモードトランジスタ５３のゲート６５に対するソース６４における電圧が｜Ｖｔｈ，Ｄ｜を超えて高くなりすぎることを防止するように構成される。
Ｄモードトランジスタ５３及びＥモードトランジスタ５２は、オプションとして、パッケージ１０に共に収容され、このパッケージは、ソースリード１１、ゲートリード１２及びドレインリード１３を備える。Ｄモードトランジスタ５３の降伏電圧及び／又は動作電圧は、Ｅモードトランジスタ５２に比べて、より大きく、例えば、少なくとも３倍、少なくとも６倍、少なくとも１０倍又は少なくとも２０倍である。Ｄモードトランジスタ５３は、高電圧トランジスタであってもよく、Ｅモードトランジスタ５２は、低電圧トランジスタであってもよい。Ｅモードトランジスタ５２の閾値電圧Ｖｔｈ，Ｅは、０Ｖより大きく、例えば、１Ｖ、１．５Ｖ又は２Ｖより大きく、Ｄモードトランジスタ５３の閾値電圧Ｖｔｈ，Ｄは、０Ｖより小さく、例えば、−２Ｖ、−８Ｖ、−１５Ｖ、−２０Ｖ又は−２４Ｖより小さい。幾つかの場合、閾値電圧がより低い（すなわち、より負の）Ｄモードトランジスタは、より容易に高い信頼度で製造することができる。Ｅモードトランジスタ５２の降伏電圧は、｜Ｖｔｈ，Ｄ｜より大きい。Ｅモードトランジスタ５２のソース電極６１及びＤモードトランジスタ５３のゲート電極６５は、電気的に相互に接続され、更にソースリード１１に電気的に接続してもよい。Ｅモードトランジスタ５２のゲート電極６２は、ゲートリード１２に電気的に接続してもよい。Ｄモードトランジスタ５３のドレイン電極６６は、ドレインリード１３に電気的に接続してもよい。Ｄモードトランジスタ５３のソース電極６４は、Ｅモードトランジスタ５２のドレイン電極６３に電気的に接続されている。
図４Ａのハイブリッドデバイス１５は、ハイブリッドデバイスのオフ状態ドレイン漏れ電流が、例えば、少なくとも１つの温度において、Ｅモードトランジスタ５２によって駆動されるように動作する。例えば、Ｄモードトランジスタ５３は、オフ状態ソース漏れ電流が図１のＤモードトランジスタ２３より小さくなるようにドーピングできる。このように、Ｅモードトランジスタ５２の選択によって、（異なる構成における）Ｄモードトランジスタに流れるオフ状態ソース漏れ電流を（これも異なる構成における）Ｅモードトランジスタ５２に流れるドレイン漏れ電流より小さくすることができ、これによって、ハイブリッドデバイス１５のオフ状態ドレイン漏れ電流は、Ｄモードトランジスタではなく、Ｅモードトランジスタによって決定される。
Ｅモードトランジスタ及びＤモードトランジスタの漏れ電流の間のこの関係は、ハイブリッドデバイス１５の２つのバイアス状態を検討することによって表現できる。Ｅモードトランジスタ及びＤモードトランジスタは、少なくとも１つの温度、例えば、室温（２５℃）において、ハイブリッドデバイスが第１のバイアス状態にバイアスされているときにＥモードトランジスタ５２を流れる、すなわち、Ｅモードトランジスタ５２のドレイン６３を流れるオフ状態漏れ電流が、ハイブリッドデバイスが第２のバイアス状態にバイアスされているときにＤモードトランジスタ５３を流れる、すなわち、Ｄモードトランジスタのソース６４を流れるオフ状態漏れ電流より大きくなるように構成できる。
第１のバイアス状態では、Ｅモードトランジスタ５２のソース６１に対するゲート６２の電圧ＶＧＳ，Ｅは、Ｅモードトランジスタ５２の閾値電圧Ｖｔｈ，Ｅより低く、例えば、Ｖｔｈ，Ｅより少なくとも１Ｖ又は少なくとも２Ｖ低く、又は０Ｖ以下であり、Ｅモードトランジスタ５２のソース６１に対するＤモードトランジスタ５３のドレイン６６の電圧は、Ｖｂｒ，Ｅより高く、Ｄモードトランジスタ５３の降伏電圧Ｖｂｒ，Ｄより低い。第２のバイアス状態では、Ｄモードトランジスタ５３のソース６４に対するゲート６５の電圧ＶＧＳ，Ｄは、Ｖｔｈ，Ｄ以下であり、例えば、Ｖｔｈ，Ｄより少なくとも２Ｖ低く、又はＶｔｈ，ＤとＶｂｒ，Ｅとの間であり、Ｄモードトランジスタ５３のゲート６５に対するドレイン６６の電圧は、第１のバイアス状態で印加されるＥモードトランジスタ５２のソース６１に対するＤモードトランジスタ５３のドレイン６６の電圧に等しい。換言すれば、少なくとも１つの温度において、ハイブリッドデバイス１５の従来のオフ状態動作の間にＥモードトランジスタ５２のドレインとＤモードトランジスタ５３のソースの両方を流れるオフ状態電流は、Ｄモードトランジスタ５３が独立してオフ状態で動作している場合にＤモードトランジスタ５３のソースを流れるオフ状態電流より大きい。
上述したＥモードトランジスタ５２及びＤモードトランジスタ５３のオフ状態電流の関係が満たされている場合、ハイブリッドデバイス１５は、オフ状態で以下のように動作する。Ｅモードトランジスタ５２のソース６１に対してゲート６２に印加される電圧がＥモードトランジスタ５２の閾値電圧Ｖｔｈ，Ｅより小さく、例えば、印加電圧が約０Ｖ又はこれ以下であり、Ｅモードトランジスタ５２のソース６１に対してＤモードトランジスタ５３のドレイン６６に印加される電圧がＤモードトランジスタ５３の降伏電圧より小さい場合、ハイブリッドデバイスは、電圧を阻止し、Ｄモードトランジスタ及びＥモードトランジスタの両方を流れるオフ状態漏れ電流は、極僅かである。Ｄモードトランジスタ５３及びＥモードトランジスタ５２は、直列に接続されているので、Ｅモードトランジスタ５２のドレイン６３の電圧（これは、Ｄモードトランジスタ５３のソース６４の電圧と同等である。）によって、Ｅモードトランジスタ５２を流れる、すなわち、Ｅモードトランジスタのドレイン６３を流れるオフ状態電流及びＤモードトランジスタ５３を流れる、すなわち、Ｄモードトランジスタのソース６４を流れるオフ状態電流が同じ又は略々同じに調整される。
Ｅモードトランジスタ５２のオフ状態電流は、少なくとも図４Ａに示すハイブリッドデバイス１５における通常の変化の範囲内では、ドレイン−ソース電圧の変化によっては実質的に変化しないので、Ｄモードトランジスタ５３のゲート６５に対するソース６４の電圧は、｜Ｖｔｈ，Ｄ｜に等しいか又はこれに近い値になり、Ｄモードトランジスタ５３を流れるオフ状態電流は、Ｄモードトランジスタ５３が独立してオフ状態にバイアスされた場合に、通常、流れるであろうと考えられるオフ状態電流より大きくなる。ハイブリッドデバイス１５のオフ状態動作の間、Ｄモードトランジスタ５３のゲート−ソース電圧は、Ｖｔｈ，Ｄの近く又は約Ｖｔｈ，Ｄに維持されるので、ハイブリッドデバイス１５の信頼性及び／又は性能が向上する。
幾つかの具体例では、Ｅモードトランジスタ５２又はＤモードトランジスタ５３、又はこれらの両方は、ＩＩＩ−Ｎトランジスタ、例えば、ＩＩＩ−Ｎ ＨＥＭＴ、ＨＦＥＴ、ＭＥＳＦＥＴ、ＪＦＥＴ、ＭＩＳＦＥＴ、ＰＯＬＦＥＴ又はＣＡＶＥＴである。他の具体例では、Ｅモードトランジスタ５２、Ｄモードトランジスタ５３又はこれらの両方は、シリコンベースのトランジスタ、例えば、シリコンパワーＭＯＳＦＥＴである（すなわち、デバイスの半導体材料が主にシリコンから形成されている）。
更に他の具体例では、Ｅモードトランジスタは、シリコンベースのトランジスタであり、Ｄモードトランジスタは、ＩＩＩ−Ｎトランジスタである。ＩＩＩ−Ｎトランジスタは、通常、ＩＩＩ−Ｎチャネル層、例えばＧａＮと、ＩＩＩ−Ｎチャネル層より広いバンドギャップを有するＩＩＩ−Ｎバリア層、例えば、０＜ｘ≦１として、ＡｌｘＧａ１−ｘＮとを含む。チャネル層とバリア層との間の界面の近傍のチャネル層内には、二次元電子ガス（two-dimensional electron gas：２ＤＥＧ）チャネルが誘起される。ソース電極及びドレイン電極は、２ＤＥＧチャネルに接触し、ゲート電極は、トランジスタの一部であるソース電極及びドレイン電極との間のチャネル内の電荷を変調する。ＩＩＩ族窒化物又はＩＩＩ−Ｎデバイスでは、導電チャネルは、ＩＩＩ−Ｎ材料層内に部分的又は完全に含まれる。
例えば、図４ＡのＤモードトランジスタ５３は、図４Ｂに示すようなＤモードトランジスタであってもよい。図４Ｂに示すＩＩＩ−Ｎ Ｄモードトランジスタは、例えば、シリコン又は炭化シリコンから形成できる基板１００と、ＩＩＩ−Ｎバッファ構造１２０と、例えば、非意図的にドーピングされた又は無ドープＧａＮであってもよいＩＩＩ−Ｎチャネル層１０１と、例えば、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）であってもよいＩＩＩ−Ｎバリア層１０２と、ソース６と、ゲート５と、ドレイン７とを備える。ＩＩＩ−Ｎチャネル層１０１内には、チャネル層１０１とバリア層１０２との間の組成の違いに起因して、二次元電子ガス（２ＤＥＧ）チャネル１０９が誘起されている。ＩＩＩ−Ｎバッファ構造１２０は、１つ以上のＩＩＩ−Ｎ層を含む。ソース漏れ電流及び／又はドレイン漏れ電流は、通常、バッファ構造１２０を介してデバイスを流れる。基板１００が浮遊している場合、（すなわち、如何なるＤＣ電源又はＡＣ電源にも接続されていない場合）、バッファ構造１２０内の漏れ電流は、通常、横方向に、すなわち、ソースからドレインの方向に沿って流れる。基板１００の電位が固定されて維持されている場合、漏れ電流は、更に、縦方向に流れることがあり、例えば、ソース６又はドレイン７から基板１００に流れることがある。
図４Ａのハイブリッド部品で使用する場合、図４ＢのＤモードトランジスタの漏れ電流は、バッファ構造１２０のパラメータを調整することによって十分低い値に低減できる。例えば、少なくとも１×１０１８ｃｍ−３の濃度又は少なくとも５×１０１８ｃｍ−３の濃度で鉄（Ｆｅ）がドーピングされたバッファ構造内のドーピング層によって、横方向の漏れ電流を制限できる。更に、バッファ構造内のドーピング層にカーボン（Ｃ）又はマグネシウム（Ｍｇ）をドーピングすることによって、デバイスの横方向の漏れ電流を低減できることに加えて、縦方向の漏れ電流を制限できる。更に、Ｆｅ、Ｃ及び／又はＭｇによってドーピングされたバッファ層の厚さを増加させることによって、デバイスにおける漏れ電流を更に低減することができる。幾つかの具体例では、漏れ電流を十分に低減できるバッファ構造は、少なくとも２μｍ、少なくとも３μｍ、又は少なくとも５μｍの厚さを有し、Ｆｅ及びＣの両方がドーピングされ、Ｆｅの濃度が少なくとも８×１０１７ｃｍ−３であり、Ｃの濃度が少なくとも８×１０１９ｃｍ−３である少なくとも０．８μｍの厚さのＩＩＩ−Ｎ層を含む。横方向の漏れ電流を更に低減するために、バッファ構造にＩＩＩ−Ｎ層を設けることができ、これは、Ｃ濃度を少なくとも８×１０１９ｃｍ−３として炭素ドーピングされ、２ＤＥＧチャネル１０９の下にあり、２ＤＥＧチャネル１０９からの離間距離が１．５μｍ未満、１．２μｍ未満又は１μｍ未満である。
幾つかの具体例では、Ｅモードトランジスタ５２及び／又はＤモードトランジスタ５３は、窒素面、Ｎ面又はＮ極性ＩＩＩ−Ｎデバイスである。窒素面、Ｎ面又はＮ極性ＩＩＩ−Ｎデバイスは、成長基板から最も遠いＮ面又は［０００１ｂａｒ］面を有するように成長されたＩＩＩ−Ｎ材料を含むことができ、又はＩＩＩ−Ｎ材料のＮ面又は［０００１ｂａｒ］面上のソース電極、ゲート電極又はドレイン電極を含むことができる。これに代えて、Ｅモードトランジスタ５２及び／又はＤモードトランジスタ５３は、Ｇａ面、ＩＩＩ族面又はＩＩＩ極性ＩＩＩ−Ｎデバイスであってもよい。Ｇａ面、ＩＩＩ族面又はＩＩＩ極性ＩＩＩ−Ｎデバイスは、成長基板から最も遠いＩＩＩ族面又は［０００１］面を有するように成長されたＩＩＩ−Ｎ材料を含むことができ、又はＩＩＩ−Ｎ材料のＩＩＩ族面又は［０００１］面に上のソース電極、ゲート電極又はドレイン電極を含むことができる。
様々な応用例において、図４Ａのハイブリッドデバイス１５は、例えば、−５５℃〜２００℃又は−４０℃〜１７５℃等のある温度範囲で動作するように構成又は定格（rated）される。しかしながらトランジスタのオフ状態電流は、多くの場合、温度によって異なり、通常、温度の上昇につれて増加する。幾つかの具体例では、上述したＤモードトランジスタ及びＥモードトランジスタのオフ状態電流の間の関係は、この温度範囲内の全ての温度について保たれる。例えば、幾つかの具体例では、ハイブリッドデバイスが動作すると定格される温度範囲は、かなり狭く又は比較的高く、例えば、室温以上であり、この場合、上述した図４ＡのＤモードトランジスタ及びＥモードトランジスタのオフ状態電流の間の関係は、温度範囲内の全ての温度について成立する。
他の具体例では、この関係は、少なくとも第１の温度で成立するが第２の温度では成立しない。例えば、第２の温度では、第３のバイアス状態におけるＥモードトランジスタ５２のオフ状態ドレイン電流が、第１又は第２のバイアス状態におけるＤモードトランジスタ５３のオフ状態ソース電流より小さいことがあり、この場合、第３のバイアス状態では、ＶＧＳ，Ｅは、Ｖｔｈ，Ｅより小さく（例えば、ＶＧＳ，Ｅは、０Ｖ以下であり）、Ｅモードトランジスタのソースに対するドレインの電圧ＶＤＳ，Ｅは、Ｖｂｒ，Ｅより小さい。換言すれば、第２の温度では、ハイブリッドデバイス１５の通常のオフ状態動作の間にＤモードトランジスタ５３のソースを流れるオフ状態電流は、ＥモードトランジスタがＶＤＳ，Ｅ＜Ｖｂｒ，Ｅであるオフ状態で独立して動作している場合にＥモードトランジスタ５２のドレインを流れるオフ状態電流より大きい。第２の温度において、ハイブリッドデバイス１５がオフ状態で動作する場合、Ｅモードトランジスタ５２に印加される電圧ＶＤＳ，Ｅは、Ｖｂｒ，Ｅに略々等しく、これにより、Ｅモードトランジスタ５２のドレインを流れるオフ状態電流は、Ｄモードトランジスタ５３のソースを流れるオフ状態電流に等しく又は略々等しくなる。第１及び第２の温度は、デバイスが動作するように構成又は定格されている温度範囲内にあってもよい。幾つかの場合、第１の温度は、第２の温度より高く、他の場合、第２の温度は、第１の温度より高い。
例えば、シリコンベースのトランジスタのオフ状態漏れ電流は、通常、ＩＩＩ−Ｎのベースのトランジスタよりより高いレートで、温度の関数として増加する。したがって、Ｅモードトランジスタ５２としてシリコンベースのトランジスタが用いられ、Ｄモードトランジスタ５３としてＩＩＩ−Ｎトランジスタが用いられる場合、第１の温度は、第２の温度より高くなることがある。これに代えて、Ｅモードトランジスタ５２としてＩＩＩ−Ｎトランジスタが用いられ、Ｄモードトランジスタ５３としてシリコンベースのトランジスタが用いられる場合、第１の温度は、第２の温度より低くなることがある。また、両方のトランジスタがＩＩＩ−Ｎトランジスタである場合、第１の温度が第２の温度より高いか低いかは、２つのトランジスタのそれぞれの特定の構造に依存する。
幾つかの応用例では、オフ状態においてＶＤＳ，ＥがＶｂｒ，Ｅに略々等しい（又は｜Ｖｔｈ，Ｄ｜より遙かに高い）ある温度におけるハイブリッドデバイス１５の標準動作は、短時間だけ維持することができ、このような温度で長時間動作させると、信頼度及び／又は性能が低下し、又はデバイスが故障してしまう可能性もある。Ｅモードトランジスタのドレイン−ソース電圧ＶＤＳ，Ｅが｜Ｖｔｈ，Ｄ｜を過剰に上回ることを防止するようにハイブリッドデバイスを変更することによって、ハイブリッドデバイスの信頼性及び／又は性能を更に向上させることができる。このような変更の具体例を図５、図６、図１０及び図１１に示す。
それぞれ図５、図６、図１０及び図１１に示すハイブリッド電子部品７５、８５、９５及び９９は、それぞれＤモードトランジスタ７３及びＥモードトランジスタ７２を備え、これらは、オプションとして、パッケージ１０に共に収容され、このパッケージは、ソースリード１１、ゲートリード１２及びドレインリード１３を備える。Ｄモードトランジスタ７３は、Ｅモードトランジスタ７２の降伏電圧Ｖｂｒ，Ｅ及び／又は動作電圧に比べて、より大きい降伏電圧Ｖｂｒ，Ｄ及び／又は動作電圧を有し、例えば、少なくとも３倍又は少なくとも６倍の降伏電圧及び／又は動作電圧を有する。Ｄモードトランジスタ７３は、高電圧トランジスタであってもよく、Ｅモードトランジスタ７２は、低電圧トランジスタであってもよい。Ｅモードトランジスタ７２の閾値電圧Ｖｔｈ，Ｅは、０Ｖより大きく、例えば、１Ｖ、１．５Ｖ又は２Ｖより大きく、Ｄモードトランジスタ７３の閾値電圧Ｖｔｈ，Ｄは、０Ｖより小さく、例えば、−２Ｖ、−８Ｖ、−１５Ｖ、−２０Ｖ又は−２４Ｖより小さい。Ｅモードトランジスタ７２の降伏電圧は、｜Ｖｔｈ，Ｄ｜より大きい。Ｅモードトランジスタ７２のソース電極６１及びＤモードトランジスタ５３のゲート電極６５は、電気的に相互に接続され、更にソースリード１１に電気的に接続してもよい。Ｅモードトランジスタ７２のゲート電極６２は、ゲートリード１２に電気的に接続してもよい。Ｄモードトランジスタ７３のドレイン電極６６をドレインリード１３に電気的に接続してもよい。Ｄモードトランジスタ７３のソース電極６４は、Ｅモードトランジスタ７２のドレイン電極６３に電気的に接続されている。
また、ハイブリッド部品７５、８５、９５、９９は、それぞれ、電流通過デバイス又は部品（以下、「電流通過部品（current-carrying component）」と呼ぶ。）を備え、電流通過部品は、２つの端子を備え、端子の一方は、Ｅモードトランジスタ７２のソース６１に直接接続され（すなわち、端子及びソースとの間に如何なる層、デバイス又は部品も介在することなくソースに接続される。）、端子の他方は、Ｅモードトランジスタのドレイン６３に直接接続される。例えば、電流通過部品は、図５に示すように、抵抗器７４であってもよく、図６に示すように、ダイオード８４であってもよく、図１０及び図１１に示すように、トランジスタ、抵抗器及び／又はダイオードの組合せであってもよい。少なくとも１つの温度において、ハイブリッド部品７５、８５、９５、９９がＶＧＳ，Ｅ＜Ｖｔｈ，Ｅ（例えば、ＶＧＳ，Ｅ≦０Ｖ）によってバイアスされると、電流通過部品は、Ｅモードトランジスタ７２に印加されるドレイン−ソース電圧ＶＤＳ，Ｅ（したがって、Ｄモードトランジスタ７３のゲート−ソース電圧の絶対値｜ＶＧＳ，Ｄ｜）を低下させるように機能し、Ｖｂｒ，ＥとＶｂｒ，Ｄの間の電圧を阻止する。すなわち、少なくとも１つの温度において、ハイブリッド部品７５、８５、９５、９９がオフ状態にバイアスされ、Ｖｂｒ，ＥとＶｂｒ，Ｄの間の電圧を阻止すると、電流通過部品が存在していない点を除けばハイブリッド部品７５、８５、９５、９９と同じ構成のハイブリッド部品に比べて、ＶＤＳ，Ｅが低下する。
図５を参照して説明すると、ハイブリッド部品７５は、オフ状態では以下のように動作する。Ｄモードトランジスタ７３を流れる総合的なオフ状態ソース電流は、Ｅモードトランジスタ７２のドレイン及び抵抗器７４を流れるオフ状態電流の合計と同等又は略々同等であり、したがって、Ｅモードトランジスタ７２のソース６１に対するＥモードトランジスタ７２のドレイン６３の電圧ＶＤＳ，Ｅによって、この状態が確実に維持される。抵抗器の抵抗をＲとすると、抵抗器を流れるオフ状態電流ＩＲは、ＶＤＳ，Ｅ／Ｒと表すことができる。
幾つかの温度では、第１のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース電流より大きいことがあり、他の温度では、第３のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース電流より小さいことがある。第１のバイアス状態では、Ｅモードトランジスタ７２のゲート−ソース電圧ＶＧＳ，Ｅは、Ｖｔｈ，Ｅより低く、例えば、ＶＧＳ，Ｅは、０Ｖより低いことがあり、Ｅモードトランジスタ７２のソース６１に対するＤモードトランジスタ７３のドレイン６６の電圧は、Ｖｂｒ，Ｅより高く、Ｖｂｒ，Ｄより低い。換言すれば、第１のバイアス状態では、ハイブリッド部品７５は、オフ状態にバイアスされ、Ｖｂｒ，ＥとＶｂｒ，Ｄの間の電圧を阻止する。第２のバイアス状態では、Ｄモードトランジスタ７３のソース６４に対するゲート６５の電圧ＶＧＳ，Ｄは、Ｖｔｈ，Ｄ以下であり、例えば、Ｖｔｈ，Ｄより少なくとも２Ｖ低く、又はＶｔｈ，ＤとＶｂｒ，Ｅとの間であり、Ｄモードトランジスタ７３のゲート６５に対するドレイン６６の電圧は、第１のバイアス状態で印加されるＥモードトランジスタ７２のソース６１に対するＤモードトランジスタ７３のドレイン６６の電圧に等しい。第３のバイアス状態では、ＶＧＳ，Ｅは、Ｖｔｈ，Ｅ以下であり、例えば、ＶＧＳ，Ｅは、０Ｖ以下であってもよく、ＶＤＳ，Ｅは、Ｖｂｒ，Ｅより低い。
第１のバイアス状態におけるＥモードトランジスタ７２のオフ状態ソース電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ドレイン電流より大きくなる幾つかの温度におけるハイブリッド部品７５のオフ状態動作の間、ＶＤＳ，Ｅは、｜Ｖｔｈ，Ｄ｜に近く（幾つかの場合、これより小さく）、Ｄモードトランジスタ７３のソースを流れる電流は、Ｅモードトランジスタ７２のオフ状態ドレイン電流及びＩＲの合計に等しくなる。したがって、このような温度では、Ｄモードトランジスタ７３のソースを流れるオフ状態電流は、ＶＧＳ，Ｄ＜Ｖｔｈ，Ｄ及びＶＤＳ，Ｄ＜Ｖｂｒ，Ｄの条件でＤモードトランジスタ７３が独立してオフ状態にバイアスされた場合のＤモードトランジスタ７３のソースを通常流れるオフ状態電流より大きくなることがある。したがって、このような温度でＲの値を低くすると、ＶＤＳ，Ｅを実質的に低下させることなく、Ｄモードトランジスタ７３のソースを流れるオフ状態電流が増加する。ＶＤＳ，Ｅは、｜Ｖｔｈ，Ｄ｜に近いままであるので、動作中のＶＤＳ，Ｅの値が大きいことに起因するＤモードトランジスタ７３の閾値電圧変動が緩和される。
しかしながら、幾つかの場合、Ｄモードトランジスタ７３のゲート−ソース電圧ＶＧＳ，ＤがＶｔｈ，Ｄに近い場合にＤモードトランジスタ７３のソースを流れる大きい電流によって、ハイブリッド部品の動作の間、Ｄモードトランジスタ７３の閾値電圧変動が大きくなることがある（例えば、少なくとも２Ｖ、少なくとも３Ｖ、少なくとも５Ｖ、少なくとも８Ｖ又は少なくとも１０Ｖの閾値電圧変動）。ハイブリッド部品の性能及び／又は信頼性を大きく低下させることがない閾値電圧変動の正確な値は、ハイブリッド部品が使用される特定の応用例に依存する。これに応じて、Ｄモードトランジスタ７３のソースを流れるオフ状態漏れ電流が、Ｄモードトランジスタ７３における閾値電圧変動を過剰に大きくしてしまう値を超えてしまうことを防止するために、十分に大きい抵抗値を有する抵抗器７４を選択することができる。
第３のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース電流より小さくなる温度におけるオフ状態動作の間、ＶＤＳ，Ｅの正確な値は、以下のように、少なくとも部分的に、抵抗器７４の抵抗値Ｒによって定まる。Ｄモードトランジスタ７３のソースを流れるオフ状態電流ＩＤ，ｏｆｆは、Ｅモードトランジスタ７２のドレインを流れるオフ状態電流ＩＥ，ｏｆｆと、ＩＲの合計に等しく、ここで、ＩＲ＝ＶＤＳ，Ｅ／Ｒである。ＶＤＳ，ＥがＶｂｒ，Ｅより小さい場合にＥモードトランジスタ７２を通過できる最大オフ状態ドレイン電流ＩＥ，ｍａｘは、第３のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流に等しい。Ｒ≧Ｖｂｒ，Ｅ／（ＩＤ，ｏｆｆ−ＩＥ，ｍａｘ）のとき、ＩＥ，ｏｆｆ＞ＩＥ，ｍａｘとなり、この場合、Ｅモードトランジスタ７２は、降伏電圧でバイアスされ、ＶＤＳ，Ｅ＝Ｖｂｒ，Ｅとなり、Ｅモードトランジスタ７２は、電流ＩＥ，ｏｆｆを流す。Ｒ＜Ｖｂｒ，Ｅ／（ＩＤ，ｏｆｆ−ＩＥ，ｍａｘ）又はＲ＜Ｖｂｒ，Ｅ／（ＩＤ，ｏｆｆ−ＩＥ，ｏｆｆ）である場合、ＶＤＳ，Ｅは、Ｖｂｒ，Ｅより小さくなり、ハイブリッド部品７５の信頼性を向上させることができる。幾つかの場合、抵抗値を更に低下させてＶＤＳ，Ｅ及び｜ＶＧＳ，Ｄ｜を減少させることによって、信頼性を更に向上させることができる。
例えば、２５℃又は全ての動作温度においてＶＧＳ，ＤとＶｔｈ，Ｄとの間の差が１０Ｖより小さくなるように、例えば、５Ｖ又は３Ｖより小さくなるように、抵抗を選択できる。しかしながらＶＤＳ，Ｅを低下させると、Ｄモードトランジスタ７３のゲート−ソース電圧が増加し（すなわち、より負になり）、この結果、ＩＤ，ｏｆｆが増加する。第１のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース電流より大きくなる温度における動作の場合、Ｄモードトランジスタ７３のソースを流れる大きいオフ状態電流によって、ハイブリッド部品の動作の間、Ｄモードトランジスタ７３の閾値電圧変動が大きくなることがあり（例えば、少なくとも２Ｖ、少なくとも３Ｖ、少なくとも５Ｖ、少なくとも８Ｖ又は少なくとも１０Ｖの閾値電圧変動）、この結果、信頼性が低下する。これに応じて、Ｄモードトランジスタ７３のソースを流れるオフ状態漏れ電流が、Ｄモードトランジスタ７３における閾値電圧変動を過剰に大きくしてしまう値を超えてしまうことを防止するために、十分に大きい抵抗値を有する抵抗器７４を選択することができる。抵抗器７４は、１０２Ωから１０１０Ωの間、例えば、１０３Ωから１０９Ωの間又は１０４Ωから１０８Ωの間の抵抗値を有することができる。幾つかの具体例では、抵抗器７４の抵抗値は、温度によって変化し、例えば、温度が上昇すると、高くなる。
ＶＤＳ，Ｅ＜Ｖｂｒ，ＥのときにＥモードトランジスタ７２のドレインを通過できる最大量を超える全てのオフ状態電流は、抵抗器７４を流れる。幾つかの場合、少なくとも１つの温度において、Ｄモードトランジスタ７３のソースを流れる総合的なオフ状態電流は、ＶＤＳ，Ｅ＜Ｖｂｒ，ＥによってＥモードトランジスタ７２のドレインを通過できる最大のオフ状態電流より遙かに大きく、例えば、少なくとも２倍、少なくとも５倍、少なくとも１０倍、少なくとも５０倍、又は少なくとも１００倍以上である。このような温度では、抵抗器７４を流れる電流は、Ｅモードトランジスタ７２のドレインを流れるオフ状態電流より大きい。
幾つかの具体例では、Ｅモードトランジスタ７２又はＤモードトランジスタ７３、又はこれらの両方は、ＩＩＩ−Ｎトランジスタ、例えば、ＩＩＩ−Ｎ ＨＥＭＴ、ＨＦＥＴ、ＭＥＳＦＥＴ、ＪＦＥＴ、ＭＩＳＦＥＴ、ＰＯＬＦＥＴ又はＣＡＶＥＴである。他の具体例では、Ｅモードトランジスタ７２、Ｄモードトランジスタ７３又はこれらの両方は、シリコンベースのトランジスタ、例えば、シリコンパワーＭＯＳＦＥＴである（すなわち、デバイスの半導体材料が主にシリコンから形成されている）。
更に他の具体例では、Ｅモードトランジスタ７２は、シリコンベースのトランジスタであり、Ｄモードトランジスタ７３は、ＩＩＩ−Ｎトランジスタである。Ｅモードトランジスタ７２及び／又はＤモードトランジスタ７３は、窒素面、Ｎ面又はＮ極性ＩＩＩ−Ｎデバイスであってもよい。窒素面、Ｎ面又はＮ極性ＩＩＩ−Ｎデバイスは、成長基板から最も遠いＮ面又は［０００１ｂａｒ］面を有するように成長されたＩＩＩ−Ｎ材料を含むことができ、又はＩＩＩ−Ｎ材料のＮ面又は［０００１ｂａｒ］面上のソース電極、ゲート電極又はドレイン電極を含むことができる。これに代えて、Ｅモードトランジスタ５２及び／又はＤモードトランジスタ５３は、Ｇａ面、ＩＩＩ族面又はＩＩＩ極性ＩＩＩ−Ｎデバイスであってもよい。Ｇａ面、ＩＩＩ族面又はＩＩＩ極性ＩＩＩ−Ｎデバイスは、成長基板から最も遠いＩＩＩ族面又は［０００１］面を有するように成長されたＩＩＩ−Ｎ材料を含むことができ、又はＩＩＩ−Ｎ材料のＩＩＩ族面又は［０００１］面に上のソース電極、ゲート電極又はドレイン電極を含むことができる。Ｄモードトランジスタ７３は、０Ｖ未満、例えば、−３Ｖ未満、−５Ｖ未満、−１０Ｖ未満、−１５Ｖ未満又は−２０Ｖ未満の閾値電圧を有する。Ｅモードトランジスタ７２は、０Ｖより大きい、例えば、１Ｖより大きい、１．５Ｖより大きい又は２Ｖより大きい閾値電圧を有する。
幾つかの具体例では、第１のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン漏れ電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース漏れ電流より大きくなる温度は、第３のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース電流より小さくなる温度より高い。例えば、Ｅモードトランジスタ７２がシリコンベースのトランジスタであり、Ｄモードトランジスタ７３がＩＩＩ−Ｎトランジスタである場合、例えば、図４Ｂに示すようなＩＩＩ−Ｎトランジスタを構成する半導体材料の組成又は材料パラメータを調整することによって、ＩＩＩ−Ｎトランジスタのオフ状態ソース電流が、室温（２５℃）において、シリコンベースのトランジスタのオフ状態ソース電流より小さくなるように構成できる。しかしながら、室温より大幅に低い又は高い温度では、シリコンベースのトランジスタのオフ状態電流がＩＩＩ−Ｎトランジスタのオフ状態電流より小さくなることがある。ハイブリッドデバイス７５は、通常、例えば、−５５℃以上２００℃以下、−４０℃以上１７５℃以下等、様々な温度で動作するように構成又は定格される。これに応じて、抵抗器７４の抵抗値は、オフ状態において、ＶＤＳ，Ｅ＜Ｖｂｒ，Ｅとなり、ＩＤ，ｏｆｆが全ての動作温度において電圧変動を引き起こす限界値より小さくなるように選択することができる。また、ＩＤ，ｏｆｆの限界値は、温度に依存し、通常、温度が上昇に伴って高くなることがある。これに応じて、ハイブリッド部品は、より高い温度においてより大きいオフ状態電流を許容できるように構成できる。
図６に示すハイブリッド電子部品８５は、オフ状態動作の間にＶＤＳ，Ｅを低下させることに貢献する電流通過部品がダイオード８４、例えば、ショットキーダイオード又はツェナーダイオードである点以外は、図５と同様である。ハイブリッド部品８５では、ダイオード８４のアノードは、Ｅモードトランジスタ７２のソース６１に接続されており、ダイオード８４のカソードは、Ｅモードトランジスタ７２のドレイン６３に接続されている。ダイオード８４がショットキーダイオードである場合、ハイブリッド部品８５がオフ状態にバイアスされると、ショットキーダイオードは、逆バイアスされ、これに応じて、ダイオード８４にはダイオード逆飽和電流が流れる。ショットキーダイオードの逆飽和電流は、温度に依存するので、ショットキーダイオードを流れる電流の量は、ハイブリッド部品８５の動作温度によって変化する。Ｅモードトランジスタ７２及びＤモードトランジスタ７３の相対的な漏れ電流も温度によって変化し、したがってダイオード８４を通過する電流の最適量も温度によって変化するので、上述のようなショットキーダイオードの逆飽和電流の温度に依存する変化が有利に働くことがある。これに応じて、幾つかの応用例では、ダイオード電流の温度依存性が、高い信頼性を達成するために最適な温度依存性に近付くようにハイブリッド部品８５を設計することができる。他の応用例では、電流通過部品の温度依存性が、高い信頼性を達成するために最適な温度依存性に近付くことを保障するために、図５の抵抗器７４等の抵抗器と並列に接続されたダイオード８４を電流通過部品として用いてもよい。
ダイオード８４としてツェナーダイオード又は直列接続された複数のツェナーダイオードを使用する場合、ツェナーダイオードの立ち上がり電圧（turn-on voltage）ＶＯＮ（又は直列接続された全てのツェナーダイオードの組み合わされた立ち上がり電圧）をＶｂｒ，Ｅより小さくすることができる。ツェナーダイオード８４を設けることによって、ＶＤＳ，Ｅ（したがって、ＶＧＳ，Ｄ）がダイオードの立ち上がり電圧ＶＯＮ（すなわち、ツェナーダイオードの場合、ツェナー電圧）を超えないことを確実にする。したがって、Ｖｂｒ，Ｅより小さい立ち上がり電圧を有するダイオードを用いた場合、動作の間、Ｅモードトランジスタ７２のソース−ドレイン電圧は、Ｖｂｒ，Ｅより低く維持され、デバイス信頼性が向上する。但し、ツェナーダイオードの立ち上がり電圧が低すぎる場合、例えば、｜Ｖｔｈ，Ｄ｜より小さい又は遙かに小さい場合、Ｄモードトランジスタ７３を流れるオフ状態電流が大きくなりすぎ、デバイスの信頼性が低下することがある。
幾つかの具体例では、例えば、ＶＤＳ，Ｅ＜Ｖｂｒ，Ｅにおいて、Ｄモードトランジスタ７３のソースを流れる総合的なオフ状態電流がＥモードトランジスタ７２のドレインを通過できる最大のオフ状態電流より遙かに大きい応用例では、ハイブリッド部品８５がオフのときに順方向にバイアスされるダイオードを使用することができる。この場合、ダイオードのアノードは、Ｅモードトランジスタ７２のドレイン６３に接続され、ダイオードのカソードは、Ｅモードトランジスタ７２のソース６１に接続される。ここで、ダイオードの順方向立ち上がり電圧は、Ｖｂｒ，Ｅより小さい。但し、ダイオードの立ち上がり電圧が低すぎる場合、例えば、｜Ｖｔｈ，Ｄ｜より小さい又は遙かに小さい場合、Ｄモードトランジスタ７３を流れるオフ状態電流が大きくなりすぎ、デバイスの信頼性が低下することがある。
上述のように順方向にバイアスされたダイオードの場合、ＶＤＳ，Ｅ＜Ｖｂｒ，ＥにおいてＥモードトランジスタ７２のドレインを通過できる最大の量を超える全てのオフ状態電流がダイオードを流れる。幾つかの場合、少なくとも１つの温度において、ＶＤＳ，Ｅ＜Ｖｂｒ，ＥのときにＤモードトランジスタ７３を流れる、すなわち、Ｄモードトランジスタのソース６４を流れる総合的なオフ状態電流は、Ｅモードトランジスタ７２を流れる、すなわち、Ｅモードトランジスタのドレイン６３を通過できる最大のオフ状態電流より遙かに大きく、例えば、少なくとも２倍、少なくとも５倍又は少なくとも１０倍の大きさである。このような温度では、ダイオード８４を流れる電流は、Ｅモードトランジスタ７２を流れるオフ状態ドレイン電流より大きい。
上述したようにダイオード８４としてショットキーダイオードを用いる場合、ショットキーダイオード８４は、独立したデバイスであってもよく、図７〜図９に例示するように、Ｄモードトランジスタ７３に統合してもよい。図７は、統合型ショットキーダイオードを有するＤモードＩＩＩ−Ｎトランジスタを含むデバイス１の平面図（上面図）であり、図８及び図９は、それぞれ、図７の破線８、９における断面図である。図８及び図９に示すように、デバイス１は、基板１００上に形成されたＩＩＩ−Ｎチャネル層１０１及びＩＩＩ−Ｎバリア層１０２を備える。ＩＩＩ−Ｎバリア層１０２のバンドギャップは、ＩＩＩ−Ｎチャネル層１０１のバンドギャップより広く、２つの層間の組成の違いによって、チャネル層１０１と、バリア層１０２との間の界面に隣接するチャネル層１０１内に、二次元電子ガス（two-dimensional electron gas：２ＤＥＧ）チャネル１０９が誘起されている。電極６、７は、２ＤＥＧチャネル１０９と接触し、それぞれＤモードトランジスタのソース及びドレインとして機能する。層１０３は、例えば、ＳｉＮ、ＡｌＮ、ＳｉＯｘ、又はこれらの材料の組合せ及び／又は他の酸化物及び窒化物から形成される絶縁層である。層１０３は、下位の半導体材料のための表面パッシベーション層として機能すると共に、領域２０（図８参照）におけるゲート絶縁体として機能する。
図７に示すように、デバイスゲート領域１１１において、デバイス１は、例えば、イオン注入によるドーピングによって、半導体材料がｐ型又は半絶縁性にされた領域７６〜７８を含む。ゲート領域１１１内のドープ領域７６〜７８の間のデバイスの一部（すなわち、イオン注入されていないゲート領域１１１の一部）は、アクセス領域１１０、１１２と共に、全てが２ＤＥＧチャネル１０９を含み、Ｄモードトランジスタのチャネルとして機能する。したがって、Ｄモードトランジスタ電流は、イオン注入領域７６〜７８の間でソース６からドレイン７に（又はドレイン７からソース６に）流れる。
図７及び図８に示すように、電極５は、ゲート領域内の２ＤＥＧチャネル上に形成される。各電極５は、ゲート（図７の８０〜８３）及びフィールドプレート（図７の８６〜８９）を含む。全ての電極５は、例えば、デバイス周辺部２の外部で電気的に接続される。これに代えて、電極５は、ゲート領域１１１の全体に亘って延びる単一の電極であってもよい（図示せず）。図７及び図９に示すように、電極５は、注入領域７６〜７８を少なくとも部分的に覆い、電極５の一部は、注入領域７６〜７８に直接的に接触している。したがって、デバイス１では、アノードとして機能する電極５（Ｄモードトランジスタのゲートとしても機能する。）及びカソードとして機能する電極６（Ｄモードトランジスタのソースとしても機能する。）によって、ショットキーダイオードが形成される。ダイオードを流れる電流は、ソースアクセス領域１１０内の２ＤＥＧの一部を介して、アノードからカソードに（又はカソードからアノードに）流れる。これに応じて、ソースアクセス領域１１０の２ＤＥＧチャネル１０９の一部は、ショットキーダイオード及びＤモードトランジスタの両方の電流のためのチャネル（又はチャネルの少なくとも一部）として機能する。換言すれば、デバイス１のショットキーダイオード及びＤモードトランジスタは、共通のチャネルを共有する。
図６に示すように、（ゲート６５がＥモードトランジスタ７２のソース６１に接続されているため）ダイオード８４のアノードは、Ｄモードトランジスタ７３のゲート６５に電気的に接続され、（ソース６４がＥモードトランジスタ７２のドレイン６３に接続されているため）ダイオード８４のカソードは、Ｄモードトランジスタ７３のソース６４に電気的に接続される。したがって、図７〜図９のデバイス１のダイオードをＤモードトランジスタに統合しても、デバイス１を図６に示すＤモードトランジスタ７３及びダイオード８４のために用いる場合、統合されたダイオードは、図６に示されているように効果的に構成される。幾つかの具体例では、図６のハイブリッド部品８５において、ダイオード８４及びＤモードトランジスタ７３は、図７〜図９に示すように、単一のデバイス１として統合され、ハイブリッド部品は、更に、図５に示すようなＥモードトランジスタ７２に並列に接続された抵抗器を含む。
幾つかの具体例では、図６のダイオード８４は、図７〜図９に示すデバイス１と同様にＤモードトランジスタ７３に統合されるが、ダイオード８４及びＤモードトランジスタ７３は、共通のチャネルを共有しない。この場合も、ダイオード８４及びＤモードトランジスタ７３は、同じ半導体チップ上に互いに隣接して形成されるが、ダイオードのアノードは、Ｄモードトランジスタのゲートに隣接して形成され、このゲートに電気的に接続され、ダイオードのカソードは、Ｄモードトランジスタのソースに隣接して形成され、このソースに電気的に接続される。ダイオード及びＤモードトランジスタのチャネルは、何れも同じ材料層内にあり、互いに隣接することができるが、この場合、ダイオードのチャネルとＤモードトランジスタのチャネルは、如何なる部分においても共有されない。
図１０及び図１１は、トランジスタ及び抵抗器の組合せを含む電流通過部品を採用したハイブリッド電子部品９５、９９を示している。図１０に示すように、電流通過部品は、エンハンスメントモードトランジスタ９１と、オプションである抵抗器９２、９３とを備える。電流通過部品の２つの端子の一方として機能するエンハンスメントモードトランジスタ９１のソースは、Ｅモードトランジスタ７２のソース６１に接続されている。電流通過部品の２つの端子の他方として機能する抵抗器９３の第１の端子は、Ｅモードトランジスタ７２のドレイン６３に接続されている。抵抗器９３の反対側の端子は、抵抗器９２の第１の端子及びエンハンスメントモードトランジスタ９１のゲートに接続されている。抵抗器９２の第２の端子は、エンハンスメントモードトランジスタ９１のドレインに接続されている。抵抗器９２、９３の相対的な抵抗値及びエンハンスメントモードトランジスタ９１のサイズ、幾何学的形状及び／又は閾値電圧は、オフ状態動作の間にＥモードトランジスタ７２に印加されるドレイン−ソース電圧が最適化されるように選択できる。抵抗器９２、９３は、Ｅモードトランジスタ７２のドレイン６３と、エンハンスメントモードトランジスタ９１のドレインとの間で電圧を分割し、エンハンスメントモードトランジスタ９１のゲートに電圧を供給する。これに応じて、これらの相対的な抵抗値は、エンハンスメントモードトランジスタ９１に適切な動作ゲート電圧を供給するように選択される。エンハンスメントモードトランジスタ９１の動作に適当なゲート電圧の特定の値は、エンハンスメントモードトランジスタ９１の特定の設計に依存する。
抵抗器９３を設けない場合（図示せず）、エンハンスメントモードトランジスタ９１のゲート及び抵抗器９２の第１の端子を接続して電流通過部品の端子を形成し、これをＥモードトランジスタ７２のドレイン６３に接続する。抵抗器９２を設けない場合（図示せず）、エンハンスメントモードトランジスタ９１のゲート及びドレインを相互に接続する。両方の抵抗器９２、９３を設けない場合（図示せず）、エンハンスメントモードトランジスタ９１のゲート及びドレインを相互に接続して電流通過部品の端子を形成し、これをＥモードトランジスタ７２のドレイン６３に接続する。
図１１に示す電流通過部品は、デプリーションモードトランジスタ９６と、オプションである抵抗器９７、９８とを備える。電流通過部品の２つの端子の一方として機能するデプリーションモードトランジスタ９６のドレインは、Ｅモードトランジスタ７２のドレイン６３に接続されている。電流通過部品の２つの端子の他方として機能する抵抗器９７の第１の端子は、Ｅモードトランジスタ７２のソース６１に接続されている。抵抗器９７の反対側の端子は、抵抗器９８の第１の端子及びデプリーションモードトランジスタ９６のゲートに接続されている。抵抗器９８の第２の端子は、デプリーションモードトランジスタ９６のソースに接続されている。抵抗器９７、９８の相対的な抵抗値及びデプリーションモードトランジスタ９６のサイズ、幾何学的形状及び／又は閾値電圧は、オフ状態動作の間にＥモードトランジスタ７２に印加されるドレイン−ソース電圧が最適化されるように選択できる。
抵抗器９７を設けない場合（図示せず）、デプリーションモードトランジスタ９６のゲート及び抵抗器９８の第１の端子を接続して電流通過部品の端子を形成し、これをＥモードトランジスタ７２のソース６１に接続する。抵抗器９８を設けない場合（図示せず）、デプリーションモードトランジスタ９６のゲート及びソースを相互に接続する。両方の抵抗器９７、９８を設けない場合（図示せず）、エンハンスメントモードトランジスタ９１のゲート及びソースを相互に接続して電流通過部品の端子を形成し、これをＥモードトランジスタ７２のソース６１に接続する。
図１２は、上述した電子部品、例えば、ハイブリッドデバイスの１つを製造するための例示的プロセス１２００のフローチャートである。
まず、電流通過デバイスの第１の端子をエンハンスメントモードトランジスタの第１のソースに電気的に接続する（ステップ１２０２）。電流通過デバイスは、例えば、（例えば、図５及び図６に示すような）抵抗器又はダイオードであってもよい。エンハンスメントモードトランジスタは、第１の降伏電圧及び第１の閾値電圧を有する。エンハンスメントモードトランジスタは、第１のソース、第１のゲート及び第１のドレインを備える。
次に、電流通過部品の第２の端子を第１のドレイン及びデプリーションモードトランジスタの第２のソースに接続する（ステップ１２０４）。デプリーションモードトランジスタは、第１の降伏電圧より大きい第２の降伏電圧を有する。デプリーションモードトランジスタは、第２の閾値電圧を有する。デプリーションモードトランジスタは、第２のソース、第２のゲート及び第２のドレインを備える。エンハンスメントモードトランジスタは、シリコンベースのトランジスタであってもよく、デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。
電流通過部品は、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より低く、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より高く及び第２の降伏電圧より低くなるように電子部品がバイアスされたときに、電流通過部品がない電子部品に比べて、第１のソースに対する第１のドレインの電圧を低下させるように構成されている。この電圧の低下は、例えば、（図１０及び図１１に示すように）電流通過部品を抵抗器若しくはダイオード、又は抵抗器及びダイオードの組合せとすることによって達成できる。
多くの場合、デプリーションモードトランジスタの第２のゲートをエンハンスメントモードトランジスタの第１のソースに接続する（ステップ１２０６）。これに代えて、第２のゲートは、エンハンスメントモードトランジスタの第１のソースに接続された１つ以上の他の電流通過デバイスに接続してもよい。
オプションとして、エンハンスメントモードトランジスタ及びデプリーションモードトランジスタを含む電子部品を１つのパッケージに収容してもよい。パッケージへの部品の収容は、第２のドレインをパッケージドレイン端子に接続すること、第１のソースをパッケージソース端子に接続すること、及び第１のゲートをパッケージゲート端子に接続することを含む。
幾つかの具体例について説明した。但し、ここに開示した技術及びデバイスの思想及び範囲から逸脱することなく、様々な変更を加えることができることは明らかである。例えば、様々な２端子の電流通過部品を並列に接続して、単一の２端子の電流通過部品を形成し、動作温度の全体に亘って、単一の２端子の電流通過部品を流れる電流の温度依存性を最適化してもよい。また、例えば、ＤＣ及び／又はＡＣゲート電流の量が測定可能である場合、Ｄモードトランジスタのドレインのオフ状態電流は、ソースのオフ状態電流より大きくてもよい。このような場合、Ｄモードトランジスタを流れる総合的なオフ状態電流をオフ状態ドレイン電流とみなしてもよい。したがって、他の具体例も特許請求の範囲に含まれる。

Claims (39)

  1. 第１の降伏電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、
    前記第１の降伏電圧より大きい第２の降伏電圧を有し、第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタと、
    第１の端子及び第２の端子を備える抵抗器とを備え、
    前記第２の端子及び前記第２のソースは、前記第１のドレインに電気的に接続されており、前記第１の端子は、前記第１のソースに電気的に接続され、
    前記エンハンスメントモードトランジスタは、閾値電圧を有し、
    前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように電子部品がバイアスされると、第１のオフ状態漏れ電流が前記デプリーションモードトランジスタを流れ、前記第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流が前記エンハンスメントモードトランジスタを流れ、
    第１の温度において、前記抵抗器の抵抗値は、前記第１の降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい電子部品。
  2. 前記第２のゲートは、前記第１のソースに電気的に接続されている請求項１記載の電子部品。
  3. 前記エンハンスメントモードトランジスタは、低電圧デバイスであり、前記デプリーションモードトランジスタは、高電圧デバイスである請求項１又は２記載の電子部品。
  4. 前記第２の降伏電圧は、前記第１の降伏電圧の少なくとも３倍である請求項１又は２記載の電子部品。
  5. 前記エンハンスメントモードトランジスタ又は前記デプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスである請求項１又は２記載の電子部品。
  6. 前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項１又は２記載の電子部品。
  7. 前記エンハンスメントモードトランジスタは、閾値電圧を有し、前記抵抗器の抵抗値は、前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記第１のソースに対する前記第１のドレインの電圧を低下させるために小さい請求項１又は２記載の電子部品。
  8. 第１の降伏電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、
    前記第１の降伏電圧より大きい第２の降伏電圧を有し、第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタと、
    第１の端子及び第２の端子を備える抵抗器とを備え、
    前記第２の端子及び前記第２のソースは、前記第１のドレインに電気的に接続されており、前記第１の端子は、前記第１のソースに電気的に接続され、
    前記エンハンスメントモードトランジスタは、閾値電圧を有し、
    前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように電子部品がバイアスされると、第１のオフ状態漏れ電流が前記デプリーションモードトランジスタの前記第２のソースを流れ、前記第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流が前記エンハンスメントモードトランジスタの前記第１のドレインを流れ、
    前記抵抗器の抵抗値は、第１の温度において、前記第１の降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい電子部品。
  9. 前記第１の温度は、２５℃である請求項８記載の電子部品。
  10. 前記第１のソースに対する第１のゲートの電圧は、０Ｖである請求項９記載の電子部品。
  11. 前記電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第１の温度より高く、前記抵抗器の抵抗値は、前記温度範囲内の全ての温度において、前記第１の降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい請求項８記載の電子部品。
  12. 前記第２の温度は、−５５℃であり、前記第３の温度は、２００℃である請求項１１記載の電子部品。
  13. 前記エンハンスメントモードトランジスタは、第１の閾値電圧を有し、前記デプリーションモードトランジスタは、第２の閾値電圧を有し、
    前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされると、オフ状態漏れ電流が前記デプリーションモードトランジスタの前記第２のソースを流れ、
    前記抵抗器の抵抗値は、第１の温度において、前記オフ状態漏れ電流が限界値を超えることを防止する大きさである請求項１又は２記載の電子部品。
  14. 前記第１の温度は、２５℃である請求項１３記載の電子部品。
  15. 前記第１のソースに対する前記第１のゲートの電圧は、０Ｖである請求項１４記載の電子部品。
  16. 前記限界値は、電子部品の動作の間、前記第２の閾値電圧の変動が１０Ｖを超えることになる前記デプリーションモードトランジスタにおけるオフ状態漏れ電流の値である請求項１３記載の電子部品。
  17. 前記電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第１の温度より高く、前記限界値は、温度の関数であり、前記抵抗器の抵抗値は、前記温度範囲内の全ての温度において、前記オフ状態漏れ電流が前記限界値を超えることを防止するために十分大きい請求項１６記載の電子部品。
  18. 前記第２の温度は、−５５℃であり、前記第３の温度は、２００℃である請求項１７記載の電子部品。
  19. 前記エンハンスメントモードトランジスタは、第１の閾値電圧を有し、前記デプリーションモードトランジスタは、第２の閾値電圧を有し、
    前記抵抗器の抵抗値は、前記第１のソースに対する第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、２５℃の温度において、前記第２のソースに対する前記第２のゲートの電圧と、前記第２の閾値電圧との間の差が１０Ｖより小さくなるように選択される請求項１又は２記載の電子部品。
  20. 前記電子部品は、第１の温度以上、第２の温度以下の温度範囲で動作すると定格され、前記第２のソースに対する前記第２のゲートの電圧と、前記第２の閾値電圧との間の差は、前記温度範囲内の全ての温度において、５Ｖより小さい請求項１９記載の電子部品。
  21. 前記第１の温度は、−５５℃であり、前記第２の温度は、２００℃である請求項２０記載の電子部品。
  22. 前記デプリーションモードトランジスタの閾値電圧の絶対値は、前記第１の降伏電圧より小さい請求項１又は２記載の電子部品。
  23. 前記デプリーションモードトランジスタの閾値電圧の絶対値は、１０Ｖ以上である請求項２２記載の電子部品。
  24. 前記抵抗器の抵抗値は、１０3Ω乃至１０9Ωである請求項１又は２記載の電子部品。
  25. アノード及びカソードを備えるダイオードを更に備え、前記アノードは、前記第１のソース又は前記第２のゲートに電気的に接続されており、前記カソードは、前記第１のドレイン又は前記第２のソースに電気的に接続されている請求項１又は２記載の電子部品。
  26. 前記ダイオード及び前記デプリーションモードトランジスタは、単一のデバイスに統合されている請求項２５記載の電子部品。
  27. 前記単一のデバイスは、ＩＩＩ−Ｎデバイスである請求項２６記載の電子部品。
  28. 電子部品を製造する方法において、
    第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタの第１のソースに抵抗器の第１の端子を接続するステップと、
    第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタの前記第２のソース及び前記第１のドレインに前記抵抗器の第２の端子を接続するするステップとを有し、
    前記エンハンスメントモードトランジスタは、閾値電圧を有し、
    前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記エンハンスメントモードトランジスタの降伏電圧より大きく、前記デプリーションモードトランジスタの降伏電圧より小さくなるように前記電子部品がバイアスされると、第１のオフ状態漏れ電流が前記デプリーションモードトランジスタの前記第２のソースを流れ、前記第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流が前記エンハンスメントモードトランジスタの前記第１のドレインを流れ、
    前記抵抗器の抵抗値は、第１の温度において、前記エンハンスメントモードトランジスタの降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい方法。
  29. 電子部品を製造する方法において、
    第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタの第１のソースに抵抗器の第１の端子を接続するステップと、
    第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタの前記第２のソース及び前記第１のドレインに前記抵抗器の第２の端子を接続するするステップとを有し、
    前記エンハンスメントモードトランジスタは、閾値電圧を有し、
    前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記エンハンスメントモードトランジスタの降伏電圧より大きく、前記デプリーションモードトランジスタの降伏電圧より小さくなるように前記電子部品がバイアスされると、第１のオフ状態漏れ電流が前記デプリーションモードトランジスタを流れ、前記第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流が前記エンハンスメントモードトランジスタを流れ、
    前記抵抗器の抵抗値は、第１の温度において、前記エンハンスメントモードトランジスタの降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい方法。
  30. 前記第２のゲートを前記第１のソースに接続するステップを更に有する請求項２８又は２９記載の方法。
  31. 前記デプリーションモードトランジスタの降伏電圧は、前記エンハンスメントモードトランジスタの降伏電圧より大きい請求項２８又は２９記載の方法。
  32. 前記デプリーションモードトランジスタの降伏電圧は、前記エンハンスメントモードトランジスタの降伏電圧の少なくとも３倍である請求項３１記載の方法。
  33. 前記エンハンスメントモードトランジスタ又は前記デプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスである請求項２８又は２９記載の方法。
  34. 前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項２８又は２９記載の方法。
  35. 前記エンハンスメントモードトランジスタは、閾値電圧を有し、
    前記抵抗器の抵抗値は、前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記エンハンスメントモードトランジスタの降伏電圧より大きく、前記デプリーションモードトランジスタの降伏電圧より小さくなるように前記電子部品がバイアスされたときの前記第１のソースに対する前記第１のドレインの電圧を低下させるための大きさである請求項２８又は２９記載の方法。
  36. 前記第１の温度は、２５℃である請求項２８記載の方法。
  37. 前記第１のソースに対する第１のゲートの電圧は、０Ｖである請求項３６記載の方法。
  38. 前記電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第１の温度より高く、前記抵抗器の抵抗は、前記温度範囲内の全ての温度において、前記エンハンスメントモードトランジスタの降伏電圧を前記第２のオフ状態漏れ電流と第１のオフ状態漏れ電流の差で割った値より小さい請求項２８記載の方法。
  39. 前記第２の温度は、−５５℃であり、前記第３の温度は、２００℃である請求項３８記載の方法。

JP2014534786A 2011-10-07 2012-10-05 信頼性が高められたハイパワー半導体電子部品 Active JP6097298B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/269,367 US8598937B2 (en) 2011-10-07 2011-10-07 High power semiconductor electronic components with increased reliability
US13/269,367 2011-10-07
PCT/US2012/059007 WO2013052833A2 (en) 2011-10-07 2012-10-05 High power semiconductor electronic components with increased reliability

Publications (2)

Publication Number Publication Date
JP2015501079A JP2015501079A (ja) 2015-01-08
JP6097298B2 true JP6097298B2 (ja) 2017-03-15

Family

ID=48041703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014534786A Active JP6097298B2 (ja) 2011-10-07 2012-10-05 信頼性が高められたハイパワー半導体電子部品

Country Status (6)

Country Link
US (3) US8598937B2 (ja)
EP (1) EP2764538B1 (ja)
JP (1) JP6097298B2 (ja)
CN (1) CN103918069B (ja)
TW (1) TWI531060B (ja)
WO (1) WO2013052833A2 (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4807352B2 (ja) * 2007-12-25 2011-11-02 三菱電機株式会社 温度検出システム
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
JP6048026B2 (ja) * 2012-09-20 2016-12-21 富士通株式会社 電源回路及び電源装置
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
JP6113542B2 (ja) * 2013-03-21 2017-04-12 株式会社東芝 半導体装置
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
JP6201422B2 (ja) * 2013-05-22 2017-09-27 富士電機株式会社 半導体装置
US9537425B2 (en) 2013-07-09 2017-01-03 Transphorm Inc. Multilevel inverters and their components
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9768160B2 (en) 2013-08-09 2017-09-19 Infineon Technologies Austria Ag Semiconductor device, electronic circuit and method for switching high voltages
JP6255997B2 (ja) * 2013-12-27 2018-01-10 富士通株式会社 半導体装置
DE102014203851B4 (de) * 2014-03-03 2021-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung
US9543940B2 (en) * 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9960234B2 (en) 2014-10-07 2018-05-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
GB2534544A (en) * 2014-12-12 2016-08-03 Reinhausen Maschf Scheubeck Hybrid device
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10177061B2 (en) * 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
US20160248422A1 (en) * 2015-02-24 2016-08-25 Infineon Technologies Austria Ag Switching circuit, semiconductor switching arrangement and method
TWI652791B (zh) 2015-03-27 2019-03-01 力智電子股份有限公司 半導體裝置
US9780019B2 (en) 2015-07-24 2017-10-03 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9799646B2 (en) 2015-07-24 2017-10-24 Semiconductor Components Industries, Llc Cascode configured semiconductor component
US9754931B2 (en) 2015-07-24 2017-09-05 Semiconductor Components Industries, Llc Circuit and an integrated circuit including a transistor and another component coupled thereto
US9905500B2 (en) 2015-07-24 2018-02-27 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9837399B2 (en) 2015-07-24 2017-12-05 Semiconductor Components Industries, Llc Cascode configured semiconductor component and method
US9818677B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component having group III nitride semiconductor device mounted on substrate and interconnected to lead frame
US9818674B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9917184B2 (en) 2015-07-24 2018-03-13 Semiconductor Components Industries, Llc Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
US9653387B2 (en) 2015-07-24 2017-05-16 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9735095B2 (en) 2015-07-24 2017-08-15 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US10128174B2 (en) 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9882020B2 (en) 2015-07-24 2018-01-30 Semiconductor Components Industries, Llc Cascode configured semiconductor component
US10388539B2 (en) 2015-07-24 2019-08-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9620443B2 (en) 2015-07-24 2017-04-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9748941B2 (en) 2015-10-27 2017-08-29 Electronics And Telecommunications Research Institute Power semiconductor module and method for stabilizing thereof
KR101851620B1 (ko) * 2015-10-27 2018-04-26 한국전자통신연구원 전력 반도체 모듈 및 그것의 안정화 방법
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
CN107527897A (zh) * 2016-06-22 2017-12-29 中航（重庆）微电子有限公司 一种混合型高压增强型器件结构及其封装件
US9871510B1 (en) 2016-08-24 2018-01-16 Power Integrations, Inc. Clamp for a hybrid switch
US10381473B2 (en) 2016-12-02 2019-08-13 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
US10224426B2 (en) 2016-12-02 2019-03-05 Vishay-Siliconix High-electron-mobility transistor devices
CN107093628B (zh) * 2017-04-07 2019-12-06 电子科技大学 一种极化掺杂增强型hemt器件
US9954461B1 (en) 2017-06-12 2018-04-24 Power Integrations, Inc. Multiple stage gate drive for cascode current sensing
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US10693288B2 (en) 2018-06-26 2020-06-23 Vishay SIliconix, LLC Protection circuits with negative gate swing capability
CN110661417B (zh) * 2018-06-29 2021-07-27 中国科学院微电子研究所 一种电压传输电路及相关电路结构
US10833063B2 (en) 2018-07-25 2020-11-10 Vishay SIliconix, LLC High electron mobility transistor ESD protection structures
US11139290B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN111812472B (zh) * 2018-11-06 2021-07-30 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
KR102036603B1 (ko) * 2019-01-02 2019-10-25 조두희 투명디스플레이 장치의 어드레서블 led를 위한 전류 루프 인터페이스 구현방법 및 그 투명디스플레이 장치
EP3942609A4 (en) 2019-03-21 2023-06-07 Transphorm Technology, Inc. INTEGRATED DESIGN FOR III-NITRIDE DEVICES
CN112289859B (zh) * 2019-07-23 2022-02-11 珠海格力电器股份有限公司 GaN功率半导体器件及其制造方法
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
WO2022031465A1 (en) 2020-08-05 2022-02-10 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer
US11621331B2 (en) 2020-09-10 2023-04-04 Semiconductor Components Industries, Llc Electronic device including a charge storage component
US11411077B2 (en) 2020-09-10 2022-08-09 Semiconductor Components Industries, Llc Electronic device including doped regions and a trench between the doped regions
TWI765731B (zh) * 2021-06-02 2022-05-21 新唐科技股份有限公司 半導體裝置
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (246)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300091A (en) * 1980-07-11 1981-11-10 Rca Corporation Current regulating circuitry
JPS5949020A (ja) 1982-09-13 1984-03-21 Toshiba Corp 論理回路
US4645562A (en) 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
JPS62142343A (ja) * 1985-12-17 1987-06-25 Matsushita Electronics Corp 半導体集積回路装置
US4728826A (en) 1986-03-19 1988-03-01 Siemens Aktiengesellschaft MOSFET switch with inductive load
US4821093A (en) 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
JPH07120807B2 (ja) 1986-12-20 1995-12-20 富士通株式会社 定電流半導体装置
US5051618A (en) * 1988-06-20 1991-09-24 Idesco Oy High voltage system using enhancement and depletion field effect transistors
US5073723A (en) * 1990-08-10 1991-12-17 Xerox Corporation Space charge current limited shunt in a cascode circuit for hvtft devices
US5329147A (en) 1993-01-04 1994-07-12 Xerox Corporation High voltage integrated flyback circuit in 2 μm CMOS
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5550404A (en) 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
US5740192A (en) 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
US5646069A (en) 1995-06-07 1997-07-08 Hughes Aircraft Company Fabrication process for Alx In1-x As/Gay In1-y As power HFET ohmic contacts
US5618384A (en) 1995-12-27 1997-04-08 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist
JP3677350B2 (ja) 1996-06-10 2005-07-27 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
US6008684A (en) 1996-10-23 1999-12-28 Industrial Technology Research Institute CMOS output buffer with CMOS-controlled lateral SCR devices
US5714393A (en) 1996-12-09 1998-02-03 Motorola, Inc. Diode-connected semiconductor device and method of manufacture
US5909103A (en) * 1997-07-24 1999-06-01 Siliconix Incorporated Safety switch for lithium ion battery
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
JP4282778B2 (ja) 1997-08-05 2009-06-24 株式会社半導体エネルギー研究所 半導体装置
JP3222847B2 (ja) 1997-11-14 2001-10-29 松下電工株式会社 双方向形半導体装置
JP3129264B2 (ja) 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
JP2000012950A (ja) 1998-04-23 2000-01-14 Matsushita Electron Corp 半導体レ―ザ装置
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
DE19902520B4 (de) * 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
JP2000058871A (ja) 1999-07-02 2000-02-25 Citizen Watch Co Ltd 電子機器の集積回路
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP5130641B2 (ja) 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP3751791B2 (ja) 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US7892974B2 (en) 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6580101B2 (en) 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US6624452B2 (en) 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US6727531B1 (en) 2000-08-07 2004-04-27 Advanced Technology Materials, Inc. Indium gallium nitride channel high electron mobility transistors, and method of making the same
US7053413B2 (en) 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
TW466768B (en) 2000-12-30 2001-12-01 Nat Science Council An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6946901B2 (en) 2001-05-22 2005-09-20 The Regents Of The University Of California Low-power high-performance integrated circuit and related methods
JP3834589B2 (ja) 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
EP2267784B1 (en) 2001-07-24 2020-04-29 Cree, Inc. INSULATING GATE AlGaN/GaN HEMT
JP4177048B2 (ja) 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP2003244943A (ja) 2002-02-13 2003-08-29 Honda Motor Co Ltd 電源装置の昇圧装置
US7919791B2 (en) 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
KR100497890B1 (ko) 2002-08-19 2005-06-29 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
WO2004019415A1 (en) 2002-08-26 2004-03-04 University Of Florida GaN-TYPE ENHANCEMENT MOSFET USING HETERO STRUCTURE
EP1559194A1 (en) 2002-10-29 2005-08-03 Koninklijke Philips Electronics N.V. Bi-directional double nmos switch
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7169634B2 (en) 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
KR20050090372A (ko) 2003-02-04 2005-09-13 그레이트 웰 세미컨덕터 양-방향 파워 스위치
JP2004260114A (ja) 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7658709B2 (en) 2003-04-09 2010-02-09 Medtronic, Inc. Shape memory alloy actuators
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
CA2427039C (en) 2003-04-29 2013-08-13 Kinectrics Inc. High speed bi-directional solid state switch
US7078743B2 (en) 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
WO2005024909A2 (en) 2003-09-09 2005-03-17 The Regents Of The University Of California Fabrication of single or multiple gate field plates
US6930517B2 (en) 2003-09-26 2005-08-16 Semiconductor Components Industries, L.L.C. Differential transistor and method therefor
US7700973B2 (en) 2003-10-10 2010-04-20 The Regents Of The University Of California GaN/AlGaN/GaN dispersion-free high electron mobility transistors
US7268375B2 (en) 2003-10-27 2007-09-11 Sensor Electronic Technology, Inc. Inverted nitride-based semiconductor structure
US6867078B1 (en) 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US7488992B2 (en) 2003-12-04 2009-02-10 Lockheed Martin Corporation Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050133816A1 (en) 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7901994B2 (en) 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US8174048B2 (en) 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7550781B2 (en) 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7084475B2 (en) 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7332795B2 (en) 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
JP4810072B2 (ja) 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
CN100508212C (zh) 2004-06-24 2009-07-01 日本电气株式会社 半导体器件
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP4744109B2 (ja) 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP2006033723A (ja) 2004-07-21 2006-02-02 Sharp Corp 電力制御用光結合素子およびこの電力制御用光結合素子を用いた電子機器
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7180762B2 (en) * 2004-08-23 2007-02-20 International Rectifier Corporation Cascoded rectifier
JP2006114886A (ja) 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
US20060076677A1 (en) 2004-10-12 2006-04-13 International Business Machines Corporation Resist sidewall spacer for C4 BLM undercut control
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7109552B2 (en) 2004-11-01 2006-09-19 Silicon-Based Technology, Corp. Self-aligned trench DMOS transistor structure and its manufacturing methods
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
JP4637553B2 (ja) 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7161194B2 (en) 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7834380B2 (en) 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
US9640649B2 (en) 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7429534B2 (en) 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
US7253454B2 (en) 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7321132B2 (en) 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
US7439557B2 (en) 2005-03-29 2008-10-21 Coldwatt, Inc. Semiconductor device having a lateral channel and contacts on opposing surfaces thereof
JP4912604B2 (ja) 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
US20060226442A1 (en) 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
WO2006114883A1 (ja) 2005-04-22 2006-11-02 Renesas Technology Corp. 半導体装置
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7364988B2 (en) 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices
US7326971B2 (en) 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
JP4645313B2 (ja) * 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
US7408399B2 (en) 2005-06-27 2008-08-05 International Rectifier Corporation Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP5202312B2 (ja) 2005-07-06 2013-06-05 インターナショナル レクティフィアー コーポレイション 第ｉｉｉ族窒化物エンハンスメント型デバイス
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
KR100610639B1 (ko) 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP4997621B2 (ja) 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
US7638818B2 (en) 2005-09-07 2009-12-29 Cree, Inc. Robust transistors with fluorine treatment
CA2622750C (en) 2005-09-16 2015-11-03 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US7482788B2 (en) 2005-10-12 2009-01-27 System General Corp. Buck converter for both full load and light load operations
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US8114717B2 (en) 2005-11-15 2012-02-14 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP2007149794A (ja) 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007150074A (ja) 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
JP2007157829A (ja) 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
TW200723624A (en) 2005-12-05 2007-06-16 Univ Nat Chiao Tung Process of producing group III nitride based reflectors
KR100661602B1 (ko) 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP2007165446A (ja) 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP5098649B2 (ja) 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5065595B2 (ja) 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP2007215331A (ja) 2006-02-10 2007-08-23 Hitachi Ltd 昇圧回路
US7566918B2 (en) 2006-02-23 2009-07-28 Cree, Inc. Nitride based transistors for millimeter wave operation
JP2007242853A (ja) 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
EP2175494B1 (en) 2006-03-16 2015-03-25 Fujitsu Limited Compound semiconductor device and manufacturing method of the same
TW200742076A (en) 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
US8264003B2 (en) 2006-03-20 2012-09-11 International Rectifier Corporation Merged cascode transistor
US7459390B2 (en) 2006-03-20 2008-12-02 Texas Instruments Incorporated Method for forming ultra thin low leakage multi gate devices
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US7745851B2 (en) 2006-04-13 2010-06-29 Cree, Inc. Polytype hetero-interface high electron mobility device and method of making
US7629627B2 (en) 2006-04-18 2009-12-08 University Of Massachusetts Field effect transistor with independently biased gates
JP5065616B2 (ja) 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
EP1883141B1 (de) 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
TW200830550A (en) 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
JP5200936B2 (ja) 2006-09-20 2013-06-05 富士通株式会社 電界効果トランジスタおよびその製造方法
TWI325636B (en) * 2006-09-22 2010-06-01 Richtek Technology Corp Transistor with start-up control element
KR100782430B1 (ko) 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
JP4282708B2 (ja) 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP2010509177A (ja) 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
US20080111144A1 (en) 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
JP5332168B2 (ja) 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5211468B2 (ja) 2006-11-24 2013-06-12 日産自動車株式会社 半導体装置の製造方法
US8476125B2 (en) 2006-12-15 2013-07-02 University Of South Carolina Fabrication technique for high frequency, high power group III nitride electronic devices
JP5114947B2 (ja) 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP2008199771A (ja) 2007-02-13 2008-08-28 Fujitsu Ten Ltd 昇圧回路制御装置、及び昇圧回路
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
JP2008235952A (ja) * 2007-03-16 2008-10-02 Furukawa Electric Co Ltd:The デプレッション型スイッチング素子の駆動回路
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
US20090085065A1 (en) 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
TWI467759B (zh) 2007-03-29 2015-01-01 Univ California 具有低緩衝漏電及低寄生阻抗之氮面高電子遷移電晶體
JP5292716B2 (ja) 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
FR2914500B1 (fr) 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
JP5379787B2 (ja) 2007-04-24 2013-12-25 インゲニウム ファーマシューティカルズ ジーエムビーエイチ プロテインキナーゼの阻害剤
US9647103B2 (en) 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
JP2008288289A (ja) 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
CN101312207B (zh) 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
TWI512831B (zh) 2007-06-01 2015-12-11 Univ California 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
JP2008306130A (ja) 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
TW200908393A (en) 2007-06-15 2009-02-16 Rohm Co Ltd Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
CN101359686B (zh) 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
JP4775859B2 (ja) 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US7875537B2 (en) 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
JP4584293B2 (ja) 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
US7875907B2 (en) 2007-09-12 2011-01-25 Transphorm Inc. III-nitride bidirectional switches
US20090075455A1 (en) 2007-09-14 2009-03-19 Umesh Mishra Growing N-polar III-nitride Structures
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US20090072269A1 (en) 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009081379A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
EP2055766A1 (en) 2007-10-29 2009-05-06 Inbev S.A. Process for bittering a fermented beverage with hops
JP5589278B2 (ja) 2007-11-21 2014-09-17 三菱化学株式会社 窒化物半導体の結晶成長方法および窒化物半導体発光素子
CN101897029B (zh) 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
JP5100413B2 (ja) 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
CN101971308B (zh) 2008-03-12 2012-12-12 日本电气株式会社 半导体器件
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
TWI371163B (en) 2008-09-12 2012-08-21 Glacialtech Inc Unidirectional mosfet and applications thereof
US9112009B2 (en) 2008-09-16 2015-08-18 International Rectifier Corporation III-nitride device with back-gate and field plate for improving transconductance
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010087076A (ja) 2008-09-30 2010-04-15 Oki Electric Ind Co Ltd 半導体装置
US8084783B2 (en) * 2008-11-10 2011-12-27 International Rectifier Corporation GaN-based device cascoded with an integrated FET/Schottky diode device
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
US7943445B2 (en) * 2009-02-19 2011-05-17 International Business Machines Corporation Asymmetric junction field effect transistor
JP2010219117A (ja) 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
US8431960B2 (en) 2009-04-08 2013-04-30 Efficient Power Conversion Corporation Dopant diffusion modulation in GaN buffer layers
US8254073B1 (en) * 2009-05-06 2012-08-28 Supertex, Inc. High voltage transmit/receive switch and method therefor
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP4796665B2 (ja) 2009-09-03 2011-10-19 パナソニック株式会社 半導体装置およびその製造方法
KR101204613B1 (ko) * 2009-09-25 2012-11-23 삼성전기주식회사 반도체 소자 및 그 제조 방법
WO2011061572A1 (en) 2009-11-19 2011-05-26 Freescale Semiconductor, Inc. Lateral power transistor device and method of manufacturing the same
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
KR101046055B1 (ko) 2010-03-26 2011-07-01 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8223458B2 (en) 2010-04-08 2012-07-17 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head having an asymmetrical shape and systems thereof
US8772832B2 (en) 2010-06-04 2014-07-08 Hrl Laboratories, Llc GaN HEMTs with a back gate connected to the source
US8558584B2 (en) * 2010-11-30 2013-10-15 Infineon Technologies Ag System and method for bootstrapping a switch driver
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5775321B2 (ja) 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
KR20120120829A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP5075264B1 (ja) 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US20130328061A1 (en) 2012-06-07 2013-12-12 Hrl Laboratories, Llc. Normally-off gallium nitride transistor with insulating gate and method of making the same
US20160248422A1 (en) * 2015-02-24 2016-08-25 Infineon Technologies Austria Ag Switching circuit, semiconductor switching arrangement and method

Also Published As

Publication number Publication date
US9171836B2 (en) 2015-10-27
WO2013052833A2 (en) 2013-04-11
EP2764538A4 (en) 2015-05-27
WO2013052833A3 (en) 2013-06-06
JP2015501079A (ja) 2015-01-08
TWI531060B (zh) 2016-04-21
US20130088280A1 (en) 2013-04-11
US8860495B2 (en) 2014-10-14
CN103918069A (zh) 2014-07-09
US20140377930A1 (en) 2014-12-25
US20140094010A1 (en) 2014-04-03
TW201322443A (zh) 2013-06-01
CN103918069B (zh) 2017-03-15
EP2764538A2 (en) 2014-08-13
US8598937B2 (en) 2013-12-03
EP2764538B1 (en) 2017-06-07

Similar Documents

Publication Publication Date Title
JP6097298B2 (ja) 信頼性が高められたハイパワー半導体電子部品
US9443849B2 (en) Semiconductor electronic components with integrated current limiters
US9865722B2 (en) Avalanche energy handling capable III-nitride transistors
US20180315843A1 (en) Enhancement-mode iii-nitride devices
JP5492238B2 (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
US9634100B2 (en) Semiconductor devices with integrated hole collectors
EP3447917B1 (en) Bidirectional switch with passive electrical network for substrate potential stabilization
US20130264578A1 (en) N-polar iii-nitride transistors
US9300223B2 (en) Rectifying circuit and semiconductor device
JP5526174B2 (ja) ターンオン防止付き複合半導体デバイス

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170217

R150 Certificate of patent or registration of utility model

Ref document number: 6097298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250