JP2000012950A - 半導体レ―ザ装置 - Google Patents

半導体レ―ザ装置

Info

Publication number
JP2000012950A
JP2000012950A JP4760999A JP4760999A JP2000012950A JP 2000012950 A JP2000012950 A JP 2000012950A JP 4760999 A JP4760999 A JP 4760999A JP 4760999 A JP4760999 A JP 4760999A JP 2000012950 A JP2000012950 A JP 2000012950A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
semiconductor laser
connected
field effect
laser device
laser chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4760999A
Other languages
English (en)
Inventor
Nagataka Ishiguro
Yasuyuki Kawachi
Hideyuki Nakanishi
Akio Yoshikawa
Masaaki Yuri
秀行 中西
昭男 吉川
泰之 河内
正昭 油利
永孝 石黒
Original Assignee
Matsushita Electron Corp
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING STIMULATED EMISSION
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING STIMULATED EMISSION
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/02236Mounts or sub-mounts
    • H01S5/02248Mechanically integrated components on a mount or an optical microbench, e.g. optical components, detectors, etc.

Abstract

(57)【要約】 【課題】 本発明は、サージ耐圧機能を有し、かつ、高
周波重畳やパルス変調に対して応答性の良い半導体レー
ザ装置を提供することを目的とする。 【解決手段】 アノードおよびカソードを有する半導体
レーザチップ1と、電界効果型トランジスタ4と互いに
並列に接続し、半導体レーザチップ1のアノードを電界
効果型トランジスタ4のドレインに接続し、電界効果型
トランジスタ4のゲートをドレインに接続し、半導体レ
ーザチップ1のカソードを電界効果型トランジスタ4の
ソースに接続する。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体レーザ装置
に関するものである。

【0002】

【従来の技術】半導体レーザ装置は、半導体レーザチッ
プを順方向バイアスで動作させることにより光出力を得
るが、この半導体レーザチップにサージ電圧が印加され
てしまうと、半導体レーザチップの順方向にサージ電流
が過剰に流れ、これにより生じる過剰の光出力によって
半導体レーザチップ自体が劣化してしまう。

【0003】まず、サージ耐圧機能を有する従来の半導
体レーザ装置について、図8(a)および図8(b)を
用いて説明する。

【0004】図8(a)は、従来の半導体レーザ装置の
斜視図である。図8(a)において、セラミックコンデ
ンサ21上に、レーザマウント22を介して、GaAl
Asを構成要素とする半導体レーザチップ23が形成さ
れている。セラミックコンデンサ21は、ワイヤ24に
より半導体レーザチップ23に接続されている。

【0005】図8(b)は、従来の半導体レーザ装置の
回路図である。図8(b)において、半導体レーザチッ
プ23とセラミックコンデンサ21とは、互いに並列に
接続されている。この半導体レーザ装置にサージ電圧が
印加されるとセラミックコンデンサ21が過渡電流であ
るサージ電流を吸収するので、半導体レーザチップ23
に過剰の電流が流れ込むことを防止することができる。
また、セラミックコンデンサ21の容量を大きくして、
半導体レーザチップ23に対してセラミックコンデンサ
21のインピーダンスを十分に小さくすれば、サージ電
流の吸収効果はより顕著になる。

【0006】

【発明が解決しようとする課題】従来の半導体レーザ装
置の構成において十分なサージ電流吸収効果を得ようと
すると、セラミックコンデンサ21のインピーダンスを
半導体レーザチップ23より小さくする必要があるた
め、セラミックコンデンサ21の容量を半導体レーザチ
ップ23の接合容量より大きくなるように設定する必要
がある。このとき、レーザ駆動回路の基準電圧がゆらい
だり、半導体レーザチップ23に高周波電圧を重畳した
り、パルス電圧を印加したりすると、半導体レーザチッ
プ23に並列に接続されたセラミックコンデンサ21に
高周波成分が漏れてしまい、半導体レーザチップ23の
応答特性が悪化するという問題があった。

【0007】本発明は、サージ耐圧機能を有し、かつ、
高周波重畳やパルス変調に対して応答性の良い半導体レ
ーザ装置を提供することを目的とする。

【0008】

【課題を解決するための手段】本発明の半導体レーザ装
置は、アノードおよびカソードを有する半導体レーザチ
ップと、電界効果型トランジスタとを有し、前記アノー
ドが前記電界効果型トランジスタのドレインに接続さ
れ、前記電界効果型トランジスタのゲートがドレインに
接続され、前記カソードが前記電界効果型トランジスタ
のソースに接続されているものである。

【0009】本発明により、半導体レーザチップに電界
効果型トランジスタのしきい値を超える電圧が印加され
たときのみ電界効果型トランジスタが動作するため、半
導体レーザチップへの高周波重畳やパルス変調に対する
応答性が損なわれない。

【0010】

【発明の実施の形態】次に、本発明の実施の形態につい
て図1ないし図7を用いて説明する。

【0011】(実施の形態1)図1(a)は、本発明の
実施の形態1における半導体レーザ装置の斜視図であ
り、図1(b)は、同半導体レーザ装置の回路図であ
る。

【0012】図1(a)において、GaAlAsにより
構成された半導体レーザチップ1は、導電性のレーザマ
ウント2を介してパッケージ3上に形成されている。ま
た、エンハンスメント型でnチャンネルの電界効果型ト
ランジスタ4を形成した半導体基板5も同じパッケージ
3に搭載されている。半導体レーザチップ1と電界効果
型トランジスタ4とは、ワイヤ6によって接続されてい
る。

【0013】図1(b)において、半導体レーザチップ
1のアノードと、電界効果型トランジスタ4のゲートお
よびドレインとが接続され、半導体レーザチップ1のカ
ソードと電界効果型トランジスタ4のソースとが接続さ
れている。

【0014】ここで、半導体レーザチップ1のバイアス
電圧は、通常1.5〜2.5Vの範囲である。電界効果
型トランジスタ4のしきい値電圧を半導体レーザチップ
1のバイアス電圧よりも高く設定すれば、半導体レーザ
チップ1がバイアス電圧で動作している限りは、電界効
果型トランジスタ4が動作することはない。つまり、半
導体レーザ装置に電界効果型トランジスタ4のしきい値
を超える電圧が印加されない限り電界効果型トランジス
タ4が動作しないため、半導体レーザチップ1への高周
波重畳やパルス変調に対する応答性は損なわれない。

【0015】次に、本発明の実施の形態1における半導
体レーザ装置にサージ電圧を印加して、半導体レーザチ
ップ1に流れるサージ電流を測定した実験について説明
する。

【0016】図2(a)は、半導体レーザ装置にサージ
電圧を印加するための容量200pFのコンデンサ一つ
とスイッチ一つを有するサージ電圧印加回路を示すもの
である。スイッチを入れることにより、コンデンサに蓄
えられた電荷が半導体レーザ装置に流れ込む。

【0017】図2(b)は、半導体レーザ装置に印加さ
れたサージ電圧と半導体レーザチップ1に流れるサージ
電流(ピーク値)との関係を示すものである。図2
(b)において、線Aは、半導体レーザ装置が半導体レ
ーザチップ1のみからなるときの半導体レーザチップ1
に流れるサージ電流、線Bは、電界効果型トランジスタ
4のしきい値電圧を10Vとしたときの半導体レーザチ
ップ1に流れるサージ電流、線Cは、電界効果型トラン
ジスタ4のしきい値電圧を3Vとしたときの半導体レー
ザチップ1に流れるサージ電流をそれぞれ示すものであ
る。

【0018】電界効果型トランジスタ4のしきい値電圧
を10Vに設定すると、半導体レーザ装置に10V以上
のサージ電圧が印加されたときには、電界効果型トラン
ジスタ4に印加される電圧がしきい値電圧を超えるため
に、サージ電流は電界効果型トランジスタ4に流れる。
したがって、半導体レーザ装置が半導体レーザチップ1
のみからなるときに比べて、半導体レーザチップ1に流
れ込むサージ電流は軽減されている。

【0019】電界効果型トランジスタ4のしきい値電圧
を3Vに下げると、半導体レーザ装置に3Vを超えるサ
ージ電圧が印加されるだけでも、電界効果型トランジス
タ4に電流が流れるので、サージ吸収効果はより向上す
る。電界効果型トランジスタ4のしきい値は、好ましく
は5V以下の範囲で半導体レーザチップ1のバイアス電
圧よりも高く設定されればよいと考えられる。

【0020】電界効果型トランジスタ4のしきい値電圧
をさらに低く設定すれば、サージ吸収効果がより向上す
ると考えられる。これは、サージ電圧の立上がりに対す
る電界効果型トランジスタ4の応答が、しきい値電圧が
低いほど早くなるためと考えられる。しかしながら、電
界効果型トランジスタ4のしきい値電圧を半導体レーザ
チップ1のバイアス電圧に近づけすぎてしまうと、高周
波重畳によるバイアス電圧の変動、レーザ駆動回路の基
準電圧のゆらぎ等によっても電界効果型トランジスタ4
が動作してしまう。このことから、電界効果型トランジ
スタ4のしきい値電圧は、半導体レーザチップ1のバイ
アス電圧よりも0.2V以上高く設定することが望まし
い。

【0021】実施の形態1における半導体レーザ装置に
電界効果型トランジスタ4のしきい値電圧より低い電圧
を印加している限りは、電界効果型トランジスタ4が動
作しないので、高周波成分の電界効果型トランジスタ4
への漏れこみは発生しない。実際に半導体レーザ装置の
パルス変調を行ったところ、電流波形および出力光の強
度波形は、立上がり時間、立下がり時間共に、良好な電
流応答波形を確認することができた。

【0022】なお、電界効果型トランジスタ4のドレイ
ン−ソース間抵抗を、半導体レーザチップ1のシリーズ
抵抗以下に設定すると、半導体レーザ装置に流れるサー
ジ電流のほとんどが電界効果型トランジスタ4に流れ、
サージ吸収効果が格段に向上することから、電界効果型
トランジスタ4のドレイン−ソース間抵抗を5Ω以下と
することが望ましい。

【0023】(実施の形態2)図3(a)は、本発明の
実施の形態2における半導体レーザ装置の斜視図であ
り、図3(b)は、同半導体レーザ装置の回路図であ
る。

【0024】図3(a)において、GaAlAsにより
構成された半導体レーザチップ1は、導電性のレーザマ
ウント2を介してパッケージ3上に形成されている。ま
た、npn型のバイポーラトランジスタ7を形成した半
導体基板5も同じパッケージ3に形成されている。半導
体レーザチップ1とバイポーラトランジスタ7とは、ワ
イヤ6によって接続されている。

【0025】図3(b)において、半導体レーザチップ
1のアノードと、バイポーラトランジスタ7のベースお
よびコレクタとが接続され、半導体レーザチップ1のカ
ソードとバイポーラトランジスタ7のエミッタとが接続
されている。

【0026】バイポーラトランジスタ7のコレクタ−エ
ミッタ間降伏電圧を半導体レーザチップ1のバイアス電
圧よりも高く設定すれば、半導体レーザチップ1がバイ
アス電圧で動作している限りは、バイポーラトランジス
タ7が動作することはない。つまり、半導体レーザ装置
にバイポーラトランジスタ7のコレクタ−エミッタ間降
伏電圧を超える電圧が印加されない限りバイポーラトラ
ンジスタ7が動作しないため、半導体レーザチップ1へ
の高周波重畳やパルス変調に対する応答性は損なわれな
い。

【0027】バイポーラトランジスタ7のコレクタ−エ
ミッタ間降伏電圧は、実施の形態1において説明した理
由と同様の理由で、半導体レーザチップ1のバイアス電
圧よりも0.2V以上、5V以下の範囲で高く設定する
ことが望ましい。

【0028】実施の形態2における半導体レーザ装置に
バイポーラトランジスタ7のコレクタ−エミッタ間降伏
電圧の絶対値よりも低い電圧を印加している限りは、バ
イポーラトランジスタ7が動作しないので、高周波成分
のバイポーラトランジスタ7への漏れこみは発生しな
い。実際に半導体レーザ装置のパルス変調を行ったとこ
ろ、電流波形および出力光の強度波形は、立上がり時
間、立下がり時間共に、良好な電流応答波形を確認する
ことができた。

【0029】(実施の形態3)図4(a)は、本発明の
実施の形態3における半導体レーザ装置の断面図であ
り、図4(b)は、同半導体レーザ装置の回路図であ
る。

【0030】図4(a)において、GaAlAsにより
構成された半導体レーザチップ1は、導電性を有するレ
ーザマウント2を介してパッケージ3上に形成されてい
る。また、パッケージ3上には、エンハンスメント型n
チャンネルの電界効果型トランジスタ4とnpn型のバ
イポーラトランジスタ7とを形成した半導体基板5が形
成されている。半導体レーザチップ1と電界効果型トラ
ンジスタ4またはバイポーラトランジスタ7とは、絶縁
膜9の開口部に形成された電極10を介してワイヤ6に
よって接続されている。

【0031】図4(b)において、電界効果型トランジ
スタ4のドレインとゲート、およびバイポーラトランジ
スタ7のコレクタは、半導体レーザチップ1のアノード
に接続されている。また、半導体レーザチップ1のカソ
ードは、バイポーラトランジスタ7のエミッタに接続さ
れ、電界効果型トランジスタ4のソースは、バイポーラ
トランジスタ7のベースにそれぞれ接続されている。こ
こで、半導体レーザチップ1のバイアス電圧は2Vで、
電界効果型トランジスタ4のしきい値電圧は3Vとして
いる。

【0032】半導体レーザ装置に3Vを超えるサージ電
圧が印加されると、電界効果型トランジスタ4が動作し
て、バイポーラトランジスタ7のベース電流が注入され
るのでバイポーラトランジスタ7も動作することにな
る。このようにサージ電流がバイポーラトランジスタ7
に流れることにより、半導体レーザ装置に印加されるサ
ージ電流を吸収できることを実験で確認している。

【0033】実施の形態3における半導体レーザ装置に
電界効果トランジスタ4のしきい値電圧より低い電圧を
印加している限りは、電界効果型トランジスタ4が動作
しないので、高周波成分の電界効果型トランジスタ4へ
の漏れこみは発生しない。実際に半導体レーザ装置のパ
ルス変調を行ったところ、電流波形および出力光の強度
波形は、立上がり時間、立下がり時間共に、良好な電流
応答波形を確認することができた。

【0034】なお、電界効果型トランジスタ4のしきい
値電圧は、実施の形態1において説明した理由と同様の
理由で、半導体レーザチップ1のバイアス電圧よりも
0.2V以上、5V以下の範囲で高く設定することが望
ましい。

【0035】(実施の形態4)図5(a)は、本発明の
実施の形態4における半導体レーザ装置の断面図であ
り、図5(b)は、同半導体レーザ装置の回路図であ
る。

【0036】図5(a)において、GaAlAsにより
構成された半導体レーザチップ1は、導電性のレーザマ
ウント2を介してパッケージ3上に形成されている。ま
た、パッケージ3上には、ダイオード8とキャパシタ1
1とが形成された半導体基板5が形成されている。な
お、ダイオード8とキャパシタ11とは、絶縁膜9によ
り電気的に分離されている。

【0037】図5(b)において、直列に接続されたダ
イオード8とキャパシタ11は、サージ吸収回路を形成
している。半導体レーザチップ1のアノードは、サージ
吸収回路の一端部であるキャパシタ11に接続され、半
導体レーザチップ1のカソードは、サージ吸収回路の他
端部であるダイオード8のカソードに接続されている。

【0038】半導体レーザ装置にサージ電圧が印加され
ると、サージ電流が、キャパシタ11を介してダイオー
ド8に流れる。これにより、半導体レーザ装置に印加さ
れるサージ電流をサージ吸収回路が吸収できる。

【0039】なお、キャパシタ11の容量を大きくする
ことによりサージ吸収回路のインピーダンスを小さく
し、これによりサージ電流の吸収効果を大きくできる。
また、高周波重畳によるバイアス電圧の変動、レーザ駆
動回路の基準電圧のゆらぎなどによるダイオード8のバ
イアス電圧は通常0.2V以下と非常に小さい。半導体
レーザ装置の通常の動作時は、ダイオード8のバイアス
電圧が低いために、ダイオード8のインピーダンスが半
導体レーザチップ1のインピーダンスよりも大きくな
り、高周波重畳などによるレーザ変調成分の漏れ込みが
防止できる。これにより、半導体レーザ装置のパルス変
調を行ったときの電流波形および光出力波形の立上がり
時間、立下がり時間がともに良好になる。

【0040】(実施の形態5)図6(a)は、本発明の
実施の形態5における半導体レーザ装置の断面図であ
り、図6(b)は、同半導体レーザ装置の回路図であ
る。

【0041】図6(a)において、半導体レーザチップ
1は、導電性を有するレーザマウント2を介してパッケ
ージ3上に形成されている。また、このパッケージ3上
には、第1のダイオード8aおよび第2のダイオード8
bを形成した半導体基板5が形成されている。

【0042】図6(b)において、第1のダイオード8
aおよび第2のダイオード8bは、互いのアノード同士
が接続され、第1のダイオード8aのカソードは半導体
レーザチップ1のアノードに接続され、第2のダイオー
ド8bのカソードは半導体レーザチップ1のカソードに
接続されている。

【0043】実施の形態5における半導体レーザ装置に
サージ電圧が印加されると、半導体レーザチップ1とは
逆極性に接続された第1のダイオード8aがブレークダ
ウンし、半導体レーザチップ1と同極性に接続された第
2のダイオード8bが順方向にバイアスされることによ
りサージ電流を吸収することができる。ここで、第1の
ダイオード8aの接合容量を大きく(インピーダンスを
小さく)することにより、サージ電流の吸収効果は向上
する。

【0044】また、第1のダイオード8aの降伏電圧
を、半導体レーザチップ1のバイアス電圧より大きくす
ることにより、バイアス電圧より高いサージ電圧が印加
されたとき、サージ電流の吸収効果を大きくできる。ま
た、高周波重畳によるバイアス電圧の変動、レーザ駆動
回路の基準電圧のゆらぎ等が生じても、第1のダイオー
ド8aのバイアス電圧が変動するのみで、第2のダイオ
ード8bのバイアス電圧はほとんど変動しない。これに
より、高周波重畳などのレーザ変調成分の漏れ込みを防
止することができる。この結果、半導体レーザ装置のパ
ルス変調を行ったときの電流波形および光出力波形は、
立上がり時間、立下がり時間共に良好となる。

【0045】(実施の形態6)図7(a)は、本発明の
実施の形態6における半導体レーザ装置の断面図であ
り、図7(b)は、同半導体レーザ装置の回路図であ
る。

【0046】図7(a)において、GaAlAsにより
構成された半導体レーザチップ1は、導電性のレーザマ
ウント2を介してパッケージ3上に形成されている。パ
ッケージ3上には、エンハンスメント型でnチャンネル
の電界効果型トランジスタ4と、抵抗12を形成した半
導体基板5上に形成されている。半導体レーザチップ1
と電界効果型トランジスタ4とは、電極10を介してワ
イヤ6によって接続され、半導体レーザチップと抵抗1
2とは電極10を介してワイヤ6によって接続されてい
る。

【0047】図7(b)において、半導体レーザチップ
1のアノードと、電界効果型トランジスタ4のゲートお
よびドレインとが接続され、半導体レーザチップ1のカ
ソードと電界効果型トランジスタ4のソースとが抵抗1
2を介して接続されている。

【0048】なお、半導体レーザチップ1のシリーズ抵
抗は3Ω、抵抗12の抵抗値は3Ω、電界効果型トラン
ジスタ4のドレイン−ソース間抵抗は2Ωに設定してい
る。

【0049】また、半導体レーザチップのバイアス電圧
を2V、電界効果型トランジスタ4のしきい値電圧を4
Vとしている。このとき、半導体レーザ装置に4Vを超
えるサージ電圧が印加されると、電界効果型トランジス
タ4に印加される電圧がしきい値電圧を超えるために電
界効果型トランジスタ4が動作し、サージ電流は電界効
果型トランジスタ4に流れる。このとき、半導体レーザ
チップ1と抵抗12を直列に構成した回路には、この直
列回路のインピーダンスと電界効果型トランジスタ4の
インピーダンスとの比で決まるサージ電流が流れる。し
たがって、抵抗12の抵抗値を大きくすることによっ
て、半導体レーザチップ1に流れるサージ電流を低減す
ることができる。この構成により、半導体レーザチップ
1のシリーズ抵抗を固定しても、抵抗12や電界効果型
トランジスタ4のインピーダンスを調整するだけで、半
導体レーザチップ1に流れるサージ電流を制御すること
ができる。

【0050】このように、半導体レーザチップ1に抵抗
12を接続する態様は、実施の形態2ないし5における
半導体レーザ装置においても同様に実施可能であり、同
様の効果を奏する。

【0051】なお、以上説明した本発明の実施の形態に
おける半導体レーザ装置では、電界効果型トランジスタ
4、バイポーラトランジスタ7等、サージ電流を吸収す
るための電子素子をレーザマウント2または半導体基板
5上に形成することにより、部品点数を増加させること
なく、半導体レーザ装置にサージ電流吸収機能を付加す
ることができる。

【0052】また、本発明において使用する電界効果型
トランジスタ4は、nチャンネルのものに限らず、pチ
ャンネルのものでもよく、また、使用するバイポーラト
ランジスタ7は、npn型のものに限らず、pnp型の
ものを用いてもよい。

【0053】また、本発明の半導体レーザ装置に用いる
パッケージは、キャンタイプやリードフレームタイプの
ものが考えられるが、パッケージの形状およびパッケー
ジを構成する材料に特に制限はない。

【0054】半導体レーザチップに用いる材料系として
は、GaAlAs系、InGaAlP系、GaN系、I
nGaN系、AlGaN系、ZnSe系、ZnMgSS
e系、ZnCdSSe系、InP系、InGaAs系、
InGaAsP系等が挙げられる。特に、InGaAl
P系、GaN系、InGaN系、AlGaN系等、レー
ザ発振波長が短い材料系においては、フォトンエネルギ
ーが高いために、サージ印加に応じた発光により半導体
レーザチップ1の端面における光学的破壊が非常に生じ
やすい。特にこのようなとき、本発明は、サージ電流に
よる半導体チップの劣化防止に非常に有効である。

【0055】

【発明の効果】以上説明したように、本発明の半導体レ
ーザ装置は、サージ電流を吸収するために半導体レーザ
チップに対して並列に形成された電界効果型トランジス
タを備えているために、半導体レーザ装置に一定値以上
のサージ電圧が印加されたとき以外は電界効果型トラン
ジスタに電流が流れないので、高周波重畳などのレーザ
変調を応答性よく行える。

【図面の簡単な説明】

【図1】(a)本発明の実施の形態1における半導体レ
ーザ装置の斜視図 (b)同半導体レーザ装置の回路図

【図2】(a)同半導体レーザ装置を試験するためのサ
ージ電圧印加回路図 (b)サージ電圧と半導体レーザチップに流れるサージ
電流との関係を示す図

【図3】(a)本発明の実施の形態2における半導体レ
ーザ装置の斜視図 (b)同半導体レーザ装置の回路図

【図4】(a)本発明の実施の形態3における半導体レ
ーザ装置の断面図 (b)同半導体レーザ装置の回路図

【図5】(a)本発明の実施の形態4における半導体レ
ーザ装置の断面図 (b)同半導体レーザ装置の回路図

【図6】(a)本発明の実施の形態5における半導体レ
ーザ装置の断面図 (b)同半導体レーザ装置の回路図

【図7】(a)本発明の実施の形態6における半導体レ
ーザ装置の断面図 (b)同半導体レーザ装置の回路図

【図8】(a)従来の半導体レーザ装置の斜視図 (b)同半導体レーザ装置の回路図

【符号の説明】

1 半導体レーザチップ 2 レーザマウント 3 パッケージ 4 電界効果型トランジスタ 5 半導体基板 6 ワイヤ 7 バイポーラトランジスタ 8 ダイオード 8a 第1のダイオード 8b 第2のダイオード 9 絶縁膜 10 電極 11 キャパシタ 12 抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者 油利 正昭 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 吉川 昭男 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 石黒 永孝 大阪府高槻市幸町1番1号 松下電子工業 株式会社内

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 アノードおよびカソードを有する半導体
    レーザチップと、電界効果型トランジスタとを有し、前
    記アノードが前記電界効果型トランジスタのドレインに
    接続され、前記電界効果型トランジスタのゲートがドレ
    インに接続され、前記カソードが前記電界効果型トラン
    ジスタのソースに接続されていることを特徴とする半導
    体レーザ装置。
  2. 【請求項2】 前記電界効果型トランジスタのしきい値
    電圧の絶対値が、前記半導体レーザチップのバイアス電
    圧の絶対値よりも大きいことを特徴とする請求項1記載
    の半導体レーザ装置。
  3. 【請求項3】 前記電界効果型トランジスタのしきい値
    電圧の絶対値が、前記半導体レーザチップのバイアス電
    圧の絶対値よりも0.2Vないし5.0V大きいことを
    特徴とする請求項2記載の半導体レーザ装置。
  4. 【請求項4】 前記電界効果型トランジスタのドレイン
    −ソース間抵抗が5Ω以下であることを特徴とする請求
    項1ないし請求項3のいずれかに記載の半導体レーザ装
    置。
  5. 【請求項5】 アノードおよびカソードを有する半導体
    レーザチップと、バイポーラトランジスタとを有し、前
    記アノードが前記バイポーラトランジスタのコレクタに
    接続され、前記カソードが前記バイポーラトランジスタ
    のエミッタに接続されていることを特徴とする半導体レ
    ーザ装置。
  6. 【請求項6】 前記バイポーラトランジスタのコレクタ
    −エミッタ間降伏電圧の絶対値が、前記半導体レーザチ
    ップのバイアス電圧の絶対値より大きいことを特徴とす
    る請求項5記載の半導体レーザ装置。
  7. 【請求項7】 前記バイポーラトランジスタのコレクタ
    −エミッタ間降伏電圧の絶対値が、前記半導体レーザチ
    ップのバイアス電圧の絶対値よりも0.2Vないし5.
    0V大きいことを特徴とする請求項6記載の半導体レー
    ザ装置。
  8. 【請求項8】 アノードおよびカソードを有する半導体
    レーザチップと、電界効果型トランジスタと、バイポー
    ラトランジスタとを有し、前記アノードが前記バイポー
    ラトランジスタのコレクタに接続され、前記カソードが
    前記バイポーラトランジスタのエミッタに接続され、前
    記電界効果型トランジスタのドレインが前記バイポーラ
    トランジスタのコレクタに接続され、前記電界効果型ト
    ランジスタのソースが前記バイポーラトランジスタのベ
    ースに接続され、前記電界効果型トランジスタのゲート
    がドレインに接続されていることを特徴とする半導体レ
    ーザ装置。
  9. 【請求項9】 前記電界効果型トランジスタのしきい値
    電圧の絶対値が、前記半導体レーザチップのバイアス電
    圧の絶対値よりも大きいことを特徴とする請求項8記載
    の半導体レーザ装置。
  10. 【請求項10】 前記電界効果型トランジスタのしきい
    値電圧の絶対値が、前記半導体レーザチップのバイアス
    電圧の絶対値よりも0.2Vないし5.0V大きいこと
    を特徴とする請求項9記載の半導体レーザ装置。
  11. 【請求項11】 アノードおよびカソードを有する半導
    体レーザチップと、直列に接続されたダイオードとキャ
    パシタとを有するサージ吸収回路とを有し、前記アノー
    ドが前記サージ吸収回路の一端部に接続され、前記カソ
    ードが前記サージ吸収回路の他端部に接続されており、
    前記ダイオードが前記半導体レーザチップと同極性に接
    続されていることを特徴とする半導体レーザ装置。
  12. 【請求項12】 前記ダイオードのインピーダンスが前
    記半導体レーザチップのインピーダンスよりも大きいこ
    とを特徴とする請求項11記載の半導体レーザ装置。
  13. 【請求項13】 アノードおよびカソードを有する半導
    体レーザチップと、アノードおよびカソードを有する第
    1のダイオードと、アノードおよびカソードを有する第
    2のダイオードとを有し、前記第1のダイオードのアノ
    ードと前記第2のダイオードのアノードとが接続され、
    前記半導体レーザチップのアノードが前記第1のダイオ
    ードのカソードに接続され、前記半導体レーザチップの
    カソードが前記第2のダイオードのカソードに接続され
    ていることを特徴とする半導体レーザ装置。
  14. 【請求項14】 前記第1のダイオードのインピーダン
    スが、前記半導体レーザチップのインピーダンスよりも
    大きいことを特徴とする請求項13記載の半導体レーザ
    装置。
  15. 【請求項15】 前記第1のダイオードの逆方向降伏電
    圧の絶対値と、前記半導体レーザチップのバイアス電圧
    の絶対値との差が0Vを超え、かつ5V以下であること
    を特徴とする請求項14に記載の半導体レーザ装置。
  16. 【請求項16】 前記半導体レーザチップのカソード側
    に抵抗が接続されていることを特徴とする請求項1ない
    し請求項15のいずれかに記載の半導体レーザ装置。
JP4760999A 1998-04-23 1999-02-25 半導体レ―ザ装置 Pending JP2000012950A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11316098 1998-04-23
JP10-113160 1998-04-23
JP4760999A JP2000012950A (ja) 1998-04-23 1999-02-25 半導体レ―ザ装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4760999A JP2000012950A (ja) 1998-04-23 1999-02-25 半導体レ―ザ装置
US09292013 US6292500B1 (en) 1998-04-23 1999-04-15 Semiconductor laser device
CN 99105847 CN1234639A (zh) 1998-04-23 1999-04-21 半导体激光装置

Publications (1)

Publication Number Publication Date
JP2000012950A true true JP2000012950A (ja) 2000-01-14

Family

ID=26387777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4760999A Pending JP2000012950A (ja) 1998-04-23 1999-02-25 半導体レ―ザ装置

Country Status (3)

Country Link
US (1) US6292500B1 (ja)
JP (1) JP2000012950A (ja)
CN (1) CN1234639A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050825A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体レーザ装置の保護回路
WO2003038955A1 (de) * 2001-10-15 2003-05-08 Infineon Technologies Ag Laserdiodeneinheit und anordnung zum betreiben einer laserdiode
DE102004038405A1 (de) * 2004-08-07 2006-03-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Quantenkaskadenlaser mit reduzierter Verlustleistung
JP4438842B2 (ja) * 2007-08-31 2010-03-24 セイコーエプソン株式会社 半導体発光素子のための駆動回路およびこれを用いた光源装置、照明装置、モニタ装置、画像表示装置
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
JP5307466B2 (ja) * 2008-07-29 2013-10-02 ソニー株式会社 半導体レーザ及びその駆動方法、並びに、半導体レーザ装置
JP2010205810A (ja) * 2009-03-02 2010-09-16 Sony Corp 半導体レーザ素子の駆動方法及び半導体レーザ装置
JP2011018784A (ja) * 2009-07-09 2011-01-27 Sony Corp 半導体レーザ素子及びその駆動方法、並びに、半導体レーザ装置
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP2012119637A (ja) * 2010-12-03 2012-06-21 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
CN103904553B (zh) * 2014-03-13 2017-05-03 深圳市大京大科技有限公司 贴片式激光器
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5318690B2 (ja) 1974-08-14 1978-06-16
JPS6111057B2 (ja) 1976-02-16 1986-04-01 Tokyo Shibaura Electric Co
JPS54140482A (en) 1978-04-21 1979-10-31 Nec Corp Semiconductor device
JPS58162085A (en) 1982-03-19 1983-09-26 Matsushita Electric Ind Co Ltd Protecting circuit
JPS58165388A (en) 1982-03-26 1983-09-30 Hitachi Ltd Semiconductor laser with protecting circuit
JPH0512290B2 (ja) 1983-10-18 1993-02-17 Seiko Epson Corp
JPS6122364A (en) 1984-07-10 1986-01-30 Fujitsu Ltd Developing device
JPH0459794B2 (ja) 1986-08-19 1992-09-24 Fujitsu Ltd
JPH0758819B2 (ja) 1987-09-25 1995-06-21 株式会社東芝 半導体レーザ駆動装置
JP2854347B2 (ja) 1989-11-08 1999-02-03 富士通株式会社 レーザーダイオード保護回路
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JPH0621887A (ja) 1992-07-01 1994-01-28 Matsushita Electric Ind Co Ltd レーザダイオード保護装置
KR970010652B1 (ko) * 1992-07-06 1997-06-30 순페이 야마자끼 박막형 반도체 장치 및 그 제작방법
JPH0685249A (ja) 1992-09-02 1994-03-25 Kawasaki Steel Corp Mos型半導体装置の入力保護回路
JPH06196746A (ja) * 1992-12-25 1994-07-15 Canon Inc 光電変換装置、駆動回路、半導体発光素子駆動回路、記憶装置、及びシーケンシャルアクセスメモリー
JPH07169846A (ja) * 1993-09-29 1995-07-04 Seiko Instr Inc 半導体集積回路定電流装置及びその製造方法
US6005266A (en) * 1997-03-13 1999-12-21 The Trustees Of Princeton University Very low leakage JFET for monolithically integrated arrays

Also Published As

Publication number Publication date Type
US6292500B1 (en) 2001-09-18 grant
CN1234639A (zh) 1999-11-10 application

Similar Documents

Publication Publication Date Title
US5004936A (en) Non-loading output driver circuit
US4400711A (en) Integrated circuit protection device
US4689647A (en) Conductivity modulated field effect switch with optimized anode emitter and anode base impurity concentrations
US5115369A (en) Avalanche stress protected semiconductor device having variable input impedance
US4567500A (en) Semiconductor structure for protecting integrated circuit devices
US4996626A (en) Resistorless electrostatic discharge protection device for high speed integrated circuits
US4523111A (en) Normally-off, gate-controlled electrical circuit with low on-resistance
US4319144A (en) Single polarity circuit
US6933541B1 (en) Emitter turn-off thyristors (ETO)
US5910738A (en) Driving circuit for driving a semiconductor device at high speed and method of operating the same
US6275093B1 (en) IGBT gate drive circuit with short circuit protection
US6717785B2 (en) Semiconductor switching element driving circuit
US4441117A (en) Monolithically merged field effect transistor and bipolar junction transistor
US4980741A (en) MOS protection device
US4366522A (en) Self-snubbing bipolar/field effect (biofet) switching circuits and method
US4400812A (en) Laser drive circuits
US4581543A (en) Semiconductor switch having a disconnectible thyristor
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
US5221850A (en) Conductivity-modulating mosfet
US5357120A (en) Compound semiconductor device and electric power converting apparatus using such device
JP2006158185A (ja) 電力用半導体装置
US20100013451A1 (en) Semiconductor device
US5444273A (en) MOSFET controlled thyristor
US7319579B2 (en) Snubber circuit
US4740722A (en) Composite semiconductor device