JP2000012950A - 半導体レ―ザ装置 - Google Patents
半導体レ―ザ装置Info
- Publication number
- JP2000012950A JP2000012950A JP11047609A JP4760999A JP2000012950A JP 2000012950 A JP2000012950 A JP 2000012950A JP 11047609 A JP11047609 A JP 11047609A JP 4760999 A JP4760999 A JP 4760999A JP 2000012950 A JP2000012950 A JP 2000012950A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- laser chip
- effect transistor
- laser device
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、サージ耐圧機能を有し、かつ、高
周波重畳やパルス変調に対して応答性の良い半導体レー
ザ装置を提供することを目的とする。 【解決手段】 アノードおよびカソードを有する半導体
レーザチップ１と、電界効果型トランジスタ４と互いに
並列に接続し、半導体レーザチップ１のアノードを電界
効果型トランジスタ４のドレインに接続し、電界効果型
トランジスタ４のゲートをドレインに接続し、半導体レ
ーザチップ１のカソードを電界効果型トランジスタ４の
ソースに接続する。
周波重畳やパルス変調に対して応答性の良い半導体レー
ザ装置を提供することを目的とする。 【解決手段】 アノードおよびカソードを有する半導体
レーザチップ１と、電界効果型トランジスタ４と互いに
並列に接続し、半導体レーザチップ１のアノードを電界
効果型トランジスタ４のドレインに接続し、電界効果型
トランジスタ４のゲートをドレインに接続し、半導体レ
ーザチップ１のカソードを電界効果型トランジスタ４の
ソースに接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ装置
に関するものである。
に関するものである。
【０００２】
【従来の技術】半導体レーザ装置は、半導体レーザチッ
プを順方向バイアスで動作させることにより光出力を得
るが、この半導体レーザチップにサージ電圧が印加され
てしまうと、半導体レーザチップの順方向にサージ電流
が過剰に流れ、これにより生じる過剰の光出力によって
半導体レーザチップ自体が劣化してしまう。
プを順方向バイアスで動作させることにより光出力を得
るが、この半導体レーザチップにサージ電圧が印加され
てしまうと、半導体レーザチップの順方向にサージ電流
が過剰に流れ、これにより生じる過剰の光出力によって
半導体レーザチップ自体が劣化してしまう。
【０００３】まず、サージ耐圧機能を有する従来の半導
体レーザ装置について、図８（ａ）および図８（ｂ）を
用いて説明する。
体レーザ装置について、図８（ａ）および図８（ｂ）を
用いて説明する。
【０００４】図８（ａ）は、従来の半導体レーザ装置の
斜視図である。図８（ａ）において、セラミックコンデ
ンサ２１上に、レーザマウント２２を介して、ＧａＡｌ
Ａｓを構成要素とする半導体レーザチップ２３が形成さ
れている。セラミックコンデンサ２１は、ワイヤ２４に
より半導体レーザチップ２３に接続されている。
斜視図である。図８（ａ）において、セラミックコンデ
ンサ２１上に、レーザマウント２２を介して、ＧａＡｌ
Ａｓを構成要素とする半導体レーザチップ２３が形成さ
れている。セラミックコンデンサ２１は、ワイヤ２４に
より半導体レーザチップ２３に接続されている。
【０００５】図８（ｂ）は、従来の半導体レーザ装置の
回路図である。図８（ｂ）において、半導体レーザチッ
プ２３とセラミックコンデンサ２１とは、互いに並列に
接続されている。この半導体レーザ装置にサージ電圧が
印加されるとセラミックコンデンサ２１が過渡電流であ
るサージ電流を吸収するので、半導体レーザチップ２３
に過剰の電流が流れ込むことを防止することができる。
また、セラミックコンデンサ２１の容量を大きくして、
半導体レーザチップ２３に対してセラミックコンデンサ
２１のインピーダンスを十分に小さくすれば、サージ電
流の吸収効果はより顕著になる。
回路図である。図８（ｂ）において、半導体レーザチッ
プ２３とセラミックコンデンサ２１とは、互いに並列に
接続されている。この半導体レーザ装置にサージ電圧が
印加されるとセラミックコンデンサ２１が過渡電流であ
るサージ電流を吸収するので、半導体レーザチップ２３
に過剰の電流が流れ込むことを防止することができる。
また、セラミックコンデンサ２１の容量を大きくして、
半導体レーザチップ２３に対してセラミックコンデンサ
２１のインピーダンスを十分に小さくすれば、サージ電
流の吸収効果はより顕著になる。
【０００６】
【発明が解決しようとする課題】従来の半導体レーザ装
置の構成において十分なサージ電流吸収効果を得ようと
すると、セラミックコンデンサ２１のインピーダンスを
半導体レーザチップ２３より小さくする必要があるた
め、セラミックコンデンサ２１の容量を半導体レーザチ
ップ２３の接合容量より大きくなるように設定する必要
がある。このとき、レーザ駆動回路の基準電圧がゆらい
だり、半導体レーザチップ２３に高周波電圧を重畳した
り、パルス電圧を印加したりすると、半導体レーザチッ
プ２３に並列に接続されたセラミックコンデンサ２１に
高周波成分が漏れてしまい、半導体レーザチップ２３の
応答特性が悪化するという問題があった。
置の構成において十分なサージ電流吸収効果を得ようと
すると、セラミックコンデンサ２１のインピーダンスを
半導体レーザチップ２３より小さくする必要があるた
め、セラミックコンデンサ２１の容量を半導体レーザチ
ップ２３の接合容量より大きくなるように設定する必要
がある。このとき、レーザ駆動回路の基準電圧がゆらい
だり、半導体レーザチップ２３に高周波電圧を重畳した
り、パルス電圧を印加したりすると、半導体レーザチッ
プ２３に並列に接続されたセラミックコンデンサ２１に
高周波成分が漏れてしまい、半導体レーザチップ２３の
応答特性が悪化するという問題があった。
【０００７】本発明は、サージ耐圧機能を有し、かつ、
高周波重畳やパルス変調に対して応答性の良い半導体レ
ーザ装置を提供することを目的とする。
高周波重畳やパルス変調に対して応答性の良い半導体レ
ーザ装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体レーザ装
置は、アノードおよびカソードを有する半導体レーザチ
ップと、電界効果型トランジスタとを有し、前記アノー
ドが前記電界効果型トランジスタのドレインに接続さ
れ、前記電界効果型トランジスタのゲートがドレインに
接続され、前記カソードが前記電界効果型トランジスタ
のソースに接続されているものである。
置は、アノードおよびカソードを有する半導体レーザチ
ップと、電界効果型トランジスタとを有し、前記アノー
ドが前記電界効果型トランジスタのドレインに接続さ
れ、前記電界効果型トランジスタのゲートがドレインに
接続され、前記カソードが前記電界効果型トランジスタ
のソースに接続されているものである。
【０００９】本発明により、半導体レーザチップに電界
効果型トランジスタのしきい値を超える電圧が印加され
たときのみ電界効果型トランジスタが動作するため、半
導体レーザチップへの高周波重畳やパルス変調に対する
応答性が損なわれない。
効果型トランジスタのしきい値を超える電圧が印加され
たときのみ電界効果型トランジスタが動作するため、半
導体レーザチップへの高周波重畳やパルス変調に対する
応答性が損なわれない。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図１ないし図７を用いて説明する。
て図１ないし図７を用いて説明する。
【００１１】（実施の形態１）図１（ａ）は、本発明の
実施の形態１における半導体レーザ装置の斜視図であ
り、図１（ｂ）は、同半導体レーザ装置の回路図であ
る。
実施の形態１における半導体レーザ装置の斜視図であ
り、図１（ｂ）は、同半導体レーザ装置の回路図であ
る。
【００１２】図１（ａ）において、ＧａＡｌＡｓにより
構成された半導体レーザチップ１は、導電性のレーザマ
ウント２を介してパッケージ３上に形成されている。ま
た、エンハンスメント型でｎチャンネルの電界効果型ト
ランジスタ４を形成した半導体基板５も同じパッケージ
３に搭載されている。半導体レーザチップ１と電界効果
型トランジスタ４とは、ワイヤ６によって接続されてい
る。
構成された半導体レーザチップ１は、導電性のレーザマ
ウント２を介してパッケージ３上に形成されている。ま
た、エンハンスメント型でｎチャンネルの電界効果型ト
ランジスタ４を形成した半導体基板５も同じパッケージ
３に搭載されている。半導体レーザチップ１と電界効果
型トランジスタ４とは、ワイヤ６によって接続されてい
る。
【００１３】図１（ｂ）において、半導体レーザチップ
１のアノードと、電界効果型トランジスタ４のゲートお
よびドレインとが接続され、半導体レーザチップ１のカ
ソードと電界効果型トランジスタ４のソースとが接続さ
れている。
１のアノードと、電界効果型トランジスタ４のゲートお
よびドレインとが接続され、半導体レーザチップ１のカ
ソードと電界効果型トランジスタ４のソースとが接続さ
れている。
【００１４】ここで、半導体レーザチップ１のバイアス
電圧は、通常１．５〜２．５Ｖの範囲である。電界効果
型トランジスタ４のしきい値電圧を半導体レーザチップ
１のバイアス電圧よりも高く設定すれば、半導体レーザ
チップ１がバイアス電圧で動作している限りは、電界効
果型トランジスタ４が動作することはない。つまり、半
導体レーザ装置に電界効果型トランジスタ４のしきい値
を超える電圧が印加されない限り電界効果型トランジス
タ４が動作しないため、半導体レーザチップ１への高周
波重畳やパルス変調に対する応答性は損なわれない。
電圧は、通常１．５〜２．５Ｖの範囲である。電界効果
型トランジスタ４のしきい値電圧を半導体レーザチップ
１のバイアス電圧よりも高く設定すれば、半導体レーザ
チップ１がバイアス電圧で動作している限りは、電界効
果型トランジスタ４が動作することはない。つまり、半
導体レーザ装置に電界効果型トランジスタ４のしきい値
を超える電圧が印加されない限り電界効果型トランジス
タ４が動作しないため、半導体レーザチップ１への高周
波重畳やパルス変調に対する応答性は損なわれない。
【００１５】次に、本発明の実施の形態１における半導
体レーザ装置にサージ電圧を印加して、半導体レーザチ
ップ１に流れるサージ電流を測定した実験について説明
する。
体レーザ装置にサージ電圧を印加して、半導体レーザチ
ップ１に流れるサージ電流を測定した実験について説明
する。
【００１６】図２（ａ）は、半導体レーザ装置にサージ
電圧を印加するための容量２００ｐＦのコンデンサ一つ
とスイッチ一つを有するサージ電圧印加回路を示すもの
である。スイッチを入れることにより、コンデンサに蓄
えられた電荷が半導体レーザ装置に流れ込む。
電圧を印加するための容量２００ｐＦのコンデンサ一つ
とスイッチ一つを有するサージ電圧印加回路を示すもの
である。スイッチを入れることにより、コンデンサに蓄
えられた電荷が半導体レーザ装置に流れ込む。
【００１７】図２（ｂ）は、半導体レーザ装置に印加さ
れたサージ電圧と半導体レーザチップ１に流れるサージ
電流（ピーク値）との関係を示すものである。図２
（ｂ）において、線Ａは、半導体レーザ装置が半導体レ
ーザチップ１のみからなるときの半導体レーザチップ１
に流れるサージ電流、線Ｂは、電界効果型トランジスタ
４のしきい値電圧を１０Ｖとしたときの半導体レーザチ
ップ１に流れるサージ電流、線Ｃは、電界効果型トラン
ジスタ４のしきい値電圧を３Ｖとしたときの半導体レー
ザチップ１に流れるサージ電流をそれぞれ示すものであ
る。
れたサージ電圧と半導体レーザチップ１に流れるサージ
電流（ピーク値）との関係を示すものである。図２
（ｂ）において、線Ａは、半導体レーザ装置が半導体レ
ーザチップ１のみからなるときの半導体レーザチップ１
に流れるサージ電流、線Ｂは、電界効果型トランジスタ
４のしきい値電圧を１０Ｖとしたときの半導体レーザチ
ップ１に流れるサージ電流、線Ｃは、電界効果型トラン
ジスタ４のしきい値電圧を３Ｖとしたときの半導体レー
ザチップ１に流れるサージ電流をそれぞれ示すものであ
る。
【００１８】電界効果型トランジスタ４のしきい値電圧
を１０Ｖに設定すると、半導体レーザ装置に１０Ｖ以上
のサージ電圧が印加されたときには、電界効果型トラン
ジスタ４に印加される電圧がしきい値電圧を超えるため
に、サージ電流は電界効果型トランジスタ４に流れる。
したがって、半導体レーザ装置が半導体レーザチップ１
のみからなるときに比べて、半導体レーザチップ１に流
れ込むサージ電流は軽減されている。
を１０Ｖに設定すると、半導体レーザ装置に１０Ｖ以上
のサージ電圧が印加されたときには、電界効果型トラン
ジスタ４に印加される電圧がしきい値電圧を超えるため
に、サージ電流は電界効果型トランジスタ４に流れる。
したがって、半導体レーザ装置が半導体レーザチップ１
のみからなるときに比べて、半導体レーザチップ１に流
れ込むサージ電流は軽減されている。
【００１９】電界効果型トランジスタ４のしきい値電圧
を３Ｖに下げると、半導体レーザ装置に３Ｖを超えるサ
ージ電圧が印加されるだけでも、電界効果型トランジス
タ４に電流が流れるので、サージ吸収効果はより向上す
る。電界効果型トランジスタ４のしきい値は、好ましく
は５Ｖ以下の範囲で半導体レーザチップ１のバイアス電
圧よりも高く設定されればよいと考えられる。
を３Ｖに下げると、半導体レーザ装置に３Ｖを超えるサ
ージ電圧が印加されるだけでも、電界効果型トランジス
タ４に電流が流れるので、サージ吸収効果はより向上す
る。電界効果型トランジスタ４のしきい値は、好ましく
は５Ｖ以下の範囲で半導体レーザチップ１のバイアス電
圧よりも高く設定されればよいと考えられる。
【００２０】電界効果型トランジスタ４のしきい値電圧
をさらに低く設定すれば、サージ吸収効果がより向上す
ると考えられる。これは、サージ電圧の立上がりに対す
る電界効果型トランジスタ４の応答が、しきい値電圧が
低いほど早くなるためと考えられる。しかしながら、電
界効果型トランジスタ４のしきい値電圧を半導体レーザ
チップ１のバイアス電圧に近づけすぎてしまうと、高周
波重畳によるバイアス電圧の変動、レーザ駆動回路の基
準電圧のゆらぎ等によっても電界効果型トランジスタ４
が動作してしまう。このことから、電界効果型トランジ
スタ４のしきい値電圧は、半導体レーザチップ１のバイ
アス電圧よりも０．２Ｖ以上高く設定することが望まし
い。
をさらに低く設定すれば、サージ吸収効果がより向上す
ると考えられる。これは、サージ電圧の立上がりに対す
る電界効果型トランジスタ４の応答が、しきい値電圧が
低いほど早くなるためと考えられる。しかしながら、電
界効果型トランジスタ４のしきい値電圧を半導体レーザ
チップ１のバイアス電圧に近づけすぎてしまうと、高周
波重畳によるバイアス電圧の変動、レーザ駆動回路の基
準電圧のゆらぎ等によっても電界効果型トランジスタ４
が動作してしまう。このことから、電界効果型トランジ
スタ４のしきい値電圧は、半導体レーザチップ１のバイ
アス電圧よりも０．２Ｖ以上高く設定することが望まし
い。
【００２１】実施の形態１における半導体レーザ装置に
電界効果型トランジスタ４のしきい値電圧より低い電圧
を印加している限りは、電界効果型トランジスタ４が動
作しないので、高周波成分の電界効果型トランジスタ４
への漏れこみは発生しない。実際に半導体レーザ装置の
パルス変調を行ったところ、電流波形および出力光の強
度波形は、立上がり時間、立下がり時間共に、良好な電
流応答波形を確認することができた。
電界効果型トランジスタ４のしきい値電圧より低い電圧
を印加している限りは、電界効果型トランジスタ４が動
作しないので、高周波成分の電界効果型トランジスタ４
への漏れこみは発生しない。実際に半導体レーザ装置の
パルス変調を行ったところ、電流波形および出力光の強
度波形は、立上がり時間、立下がり時間共に、良好な電
流応答波形を確認することができた。
【００２２】なお、電界効果型トランジスタ４のドレイ
ン−ソース間抵抗を、半導体レーザチップ１のシリーズ
抵抗以下に設定すると、半導体レーザ装置に流れるサー
ジ電流のほとんどが電界効果型トランジスタ４に流れ、
サージ吸収効果が格段に向上することから、電界効果型
トランジスタ４のドレイン−ソース間抵抗を５Ω以下と
することが望ましい。
ン−ソース間抵抗を、半導体レーザチップ１のシリーズ
抵抗以下に設定すると、半導体レーザ装置に流れるサー
ジ電流のほとんどが電界効果型トランジスタ４に流れ、
サージ吸収効果が格段に向上することから、電界効果型
トランジスタ４のドレイン−ソース間抵抗を５Ω以下と
することが望ましい。
【００２３】（実施の形態２）図３（ａ）は、本発明の
実施の形態２における半導体レーザ装置の斜視図であ
り、図３（ｂ）は、同半導体レーザ装置の回路図であ
る。
実施の形態２における半導体レーザ装置の斜視図であ
り、図３（ｂ）は、同半導体レーザ装置の回路図であ
る。
【００２４】図３（ａ）において、ＧａＡｌＡｓにより
構成された半導体レーザチップ１は、導電性のレーザマ
ウント２を介してパッケージ３上に形成されている。ま
た、ｎｐｎ型のバイポーラトランジスタ７を形成した半
導体基板５も同じパッケージ３に形成されている。半導
体レーザチップ１とバイポーラトランジスタ７とは、ワ
イヤ６によって接続されている。
構成された半導体レーザチップ１は、導電性のレーザマ
ウント２を介してパッケージ３上に形成されている。ま
た、ｎｐｎ型のバイポーラトランジスタ７を形成した半
導体基板５も同じパッケージ３に形成されている。半導
体レーザチップ１とバイポーラトランジスタ７とは、ワ
イヤ６によって接続されている。
【００２５】図３（ｂ）において、半導体レーザチップ
１のアノードと、バイポーラトランジスタ７のベースお
よびコレクタとが接続され、半導体レーザチップ１のカ
ソードとバイポーラトランジスタ７のエミッタとが接続
されている。
１のアノードと、バイポーラトランジスタ７のベースお
よびコレクタとが接続され、半導体レーザチップ１のカ
ソードとバイポーラトランジスタ７のエミッタとが接続
されている。
【００２６】バイポーラトランジスタ７のコレクタ−エ
ミッタ間降伏電圧を半導体レーザチップ１のバイアス電
圧よりも高く設定すれば、半導体レーザチップ１がバイ
アス電圧で動作している限りは、バイポーラトランジス
タ７が動作することはない。つまり、半導体レーザ装置
にバイポーラトランジスタ７のコレクタ−エミッタ間降
伏電圧を超える電圧が印加されない限りバイポーラトラ
ンジスタ７が動作しないため、半導体レーザチップ１へ
の高周波重畳やパルス変調に対する応答性は損なわれな
い。
ミッタ間降伏電圧を半導体レーザチップ１のバイアス電
圧よりも高く設定すれば、半導体レーザチップ１がバイ
アス電圧で動作している限りは、バイポーラトランジス
タ７が動作することはない。つまり、半導体レーザ装置
にバイポーラトランジスタ７のコレクタ−エミッタ間降
伏電圧を超える電圧が印加されない限りバイポーラトラ
ンジスタ７が動作しないため、半導体レーザチップ１へ
の高周波重畳やパルス変調に対する応答性は損なわれな
い。
【００２７】バイポーラトランジスタ７のコレクタ−エ
ミッタ間降伏電圧は、実施の形態１において説明した理
由と同様の理由で、半導体レーザチップ１のバイアス電
圧よりも０．２Ｖ以上、５Ｖ以下の範囲で高く設定する
ことが望ましい。
ミッタ間降伏電圧は、実施の形態１において説明した理
由と同様の理由で、半導体レーザチップ１のバイアス電
圧よりも０．２Ｖ以上、５Ｖ以下の範囲で高く設定する
ことが望ましい。
【００２８】実施の形態２における半導体レーザ装置に
バイポーラトランジスタ７のコレクタ−エミッタ間降伏
電圧の絶対値よりも低い電圧を印加している限りは、バ
イポーラトランジスタ７が動作しないので、高周波成分
のバイポーラトランジスタ７への漏れこみは発生しな
い。実際に半導体レーザ装置のパルス変調を行ったとこ
ろ、電流波形および出力光の強度波形は、立上がり時
間、立下がり時間共に、良好な電流応答波形を確認する
ことができた。
バイポーラトランジスタ７のコレクタ−エミッタ間降伏
電圧の絶対値よりも低い電圧を印加している限りは、バ
イポーラトランジスタ７が動作しないので、高周波成分
のバイポーラトランジスタ７への漏れこみは発生しな
い。実際に半導体レーザ装置のパルス変調を行ったとこ
ろ、電流波形および出力光の強度波形は、立上がり時
間、立下がり時間共に、良好な電流応答波形を確認する
ことができた。
【００２９】（実施の形態３）図４（ａ）は、本発明の
実施の形態３における半導体レーザ装置の断面図であ
り、図４（ｂ）は、同半導体レーザ装置の回路図であ
る。
実施の形態３における半導体レーザ装置の断面図であ
り、図４（ｂ）は、同半導体レーザ装置の回路図であ
る。
【００３０】図４（ａ）において、ＧａＡｌＡｓにより
構成された半導体レーザチップ１は、導電性を有するレ
ーザマウント２を介してパッケージ３上に形成されてい
る。また、パッケージ３上には、エンハンスメント型ｎ
チャンネルの電界効果型トランジスタ４とｎｐｎ型のバ
イポーラトランジスタ７とを形成した半導体基板５が形
成されている。半導体レーザチップ１と電界効果型トラ
ンジスタ４またはバイポーラトランジスタ７とは、絶縁
膜９の開口部に形成された電極１０を介してワイヤ６に
よって接続されている。
構成された半導体レーザチップ１は、導電性を有するレ
ーザマウント２を介してパッケージ３上に形成されてい
る。また、パッケージ３上には、エンハンスメント型ｎ
チャンネルの電界効果型トランジスタ４とｎｐｎ型のバ
イポーラトランジスタ７とを形成した半導体基板５が形
成されている。半導体レーザチップ１と電界効果型トラ
ンジスタ４またはバイポーラトランジスタ７とは、絶縁
膜９の開口部に形成された電極１０を介してワイヤ６に
よって接続されている。
【００３１】図４（ｂ）において、電界効果型トランジ
スタ４のドレインとゲート、およびバイポーラトランジ
スタ７のコレクタは、半導体レーザチップ１のアノード
に接続されている。また、半導体レーザチップ１のカソ
ードは、バイポーラトランジスタ７のエミッタに接続さ
れ、電界効果型トランジスタ４のソースは、バイポーラ
トランジスタ７のベースにそれぞれ接続されている。こ
こで、半導体レーザチップ１のバイアス電圧は２Ｖで、
電界効果型トランジスタ４のしきい値電圧は３Ｖとして
いる。
スタ４のドレインとゲート、およびバイポーラトランジ
スタ７のコレクタは、半導体レーザチップ１のアノード
に接続されている。また、半導体レーザチップ１のカソ
ードは、バイポーラトランジスタ７のエミッタに接続さ
れ、電界効果型トランジスタ４のソースは、バイポーラ
トランジスタ７のベースにそれぞれ接続されている。こ
こで、半導体レーザチップ１のバイアス電圧は２Ｖで、
電界効果型トランジスタ４のしきい値電圧は３Ｖとして
いる。
【００３２】半導体レーザ装置に３Ｖを超えるサージ電
圧が印加されると、電界効果型トランジスタ４が動作し
て、バイポーラトランジスタ７のベース電流が注入され
るのでバイポーラトランジスタ７も動作することにな
る。このようにサージ電流がバイポーラトランジスタ７
に流れることにより、半導体レーザ装置に印加されるサ
ージ電流を吸収できることを実験で確認している。
圧が印加されると、電界効果型トランジスタ４が動作し
て、バイポーラトランジスタ７のベース電流が注入され
るのでバイポーラトランジスタ７も動作することにな
る。このようにサージ電流がバイポーラトランジスタ７
に流れることにより、半導体レーザ装置に印加されるサ
ージ電流を吸収できることを実験で確認している。
【００３３】実施の形態３における半導体レーザ装置に
電界効果トランジスタ４のしきい値電圧より低い電圧を
印加している限りは、電界効果型トランジスタ４が動作
しないので、高周波成分の電界効果型トランジスタ４へ
の漏れこみは発生しない。実際に半導体レーザ装置のパ
ルス変調を行ったところ、電流波形および出力光の強度
波形は、立上がり時間、立下がり時間共に、良好な電流
応答波形を確認することができた。
電界効果トランジスタ４のしきい値電圧より低い電圧を
印加している限りは、電界効果型トランジスタ４が動作
しないので、高周波成分の電界効果型トランジスタ４へ
の漏れこみは発生しない。実際に半導体レーザ装置のパ
ルス変調を行ったところ、電流波形および出力光の強度
波形は、立上がり時間、立下がり時間共に、良好な電流
応答波形を確認することができた。
【００３４】なお、電界効果型トランジスタ４のしきい
値電圧は、実施の形態１において説明した理由と同様の
理由で、半導体レーザチップ１のバイアス電圧よりも
０．２Ｖ以上、５Ｖ以下の範囲で高く設定することが望
ましい。
値電圧は、実施の形態１において説明した理由と同様の
理由で、半導体レーザチップ１のバイアス電圧よりも
０．２Ｖ以上、５Ｖ以下の範囲で高く設定することが望
ましい。
【００３５】（実施の形態４）図５（ａ）は、本発明の
実施の形態４における半導体レーザ装置の断面図であ
り、図５（ｂ）は、同半導体レーザ装置の回路図であ
る。
実施の形態４における半導体レーザ装置の断面図であ
り、図５（ｂ）は、同半導体レーザ装置の回路図であ
る。
【００３６】図５（ａ）において、ＧａＡｌＡｓにより
構成された半導体レーザチップ１は、導電性のレーザマ
ウント２を介してパッケージ３上に形成されている。ま
た、パッケージ３上には、ダイオード８とキャパシタ１
１とが形成された半導体基板５が形成されている。な
お、ダイオード８とキャパシタ１１とは、絶縁膜９によ
り電気的に分離されている。
構成された半導体レーザチップ１は、導電性のレーザマ
ウント２を介してパッケージ３上に形成されている。ま
た、パッケージ３上には、ダイオード８とキャパシタ１
１とが形成された半導体基板５が形成されている。な
お、ダイオード８とキャパシタ１１とは、絶縁膜９によ
り電気的に分離されている。
【００３７】図５（ｂ）において、直列に接続されたダ
イオード８とキャパシタ１１は、サージ吸収回路を形成
している。半導体レーザチップ１のアノードは、サージ
吸収回路の一端部であるキャパシタ１１に接続され、半
導体レーザチップ１のカソードは、サージ吸収回路の他
端部であるダイオード８のカソードに接続されている。
イオード８とキャパシタ１１は、サージ吸収回路を形成
している。半導体レーザチップ１のアノードは、サージ
吸収回路の一端部であるキャパシタ１１に接続され、半
導体レーザチップ１のカソードは、サージ吸収回路の他
端部であるダイオード８のカソードに接続されている。
【００３８】半導体レーザ装置にサージ電圧が印加され
ると、サージ電流が、キャパシタ１１を介してダイオー
ド８に流れる。これにより、半導体レーザ装置に印加さ
れるサージ電流をサージ吸収回路が吸収できる。
ると、サージ電流が、キャパシタ１１を介してダイオー
ド８に流れる。これにより、半導体レーザ装置に印加さ
れるサージ電流をサージ吸収回路が吸収できる。
【００３９】なお、キャパシタ１１の容量を大きくする
ことによりサージ吸収回路のインピーダンスを小さく
し、これによりサージ電流の吸収効果を大きくできる。
また、高周波重畳によるバイアス電圧の変動、レーザ駆
動回路の基準電圧のゆらぎなどによるダイオード８のバ
イアス電圧は通常０．２Ｖ以下と非常に小さい。半導体
レーザ装置の通常の動作時は、ダイオード８のバイアス
電圧が低いために、ダイオード８のインピーダンスが半
導体レーザチップ１のインピーダンスよりも大きくな
り、高周波重畳などによるレーザ変調成分の漏れ込みが
防止できる。これにより、半導体レーザ装置のパルス変
調を行ったときの電流波形および光出力波形の立上がり
時間、立下がり時間がともに良好になる。
ことによりサージ吸収回路のインピーダンスを小さく
し、これによりサージ電流の吸収効果を大きくできる。
また、高周波重畳によるバイアス電圧の変動、レーザ駆
動回路の基準電圧のゆらぎなどによるダイオード８のバ
イアス電圧は通常０．２Ｖ以下と非常に小さい。半導体
レーザ装置の通常の動作時は、ダイオード８のバイアス
電圧が低いために、ダイオード８のインピーダンスが半
導体レーザチップ１のインピーダンスよりも大きくな
り、高周波重畳などによるレーザ変調成分の漏れ込みが
防止できる。これにより、半導体レーザ装置のパルス変
調を行ったときの電流波形および光出力波形の立上がり
時間、立下がり時間がともに良好になる。
【００４０】（実施の形態５）図６（ａ）は、本発明の
実施の形態５における半導体レーザ装置の断面図であ
り、図６（ｂ）は、同半導体レーザ装置の回路図であ
る。
実施の形態５における半導体レーザ装置の断面図であ
り、図６（ｂ）は、同半導体レーザ装置の回路図であ
る。
【００４１】図６（ａ）において、半導体レーザチップ
１は、導電性を有するレーザマウント２を介してパッケ
ージ３上に形成されている。また、このパッケージ３上
には、第１のダイオード８ａおよび第２のダイオード８
ｂを形成した半導体基板５が形成されている。
１は、導電性を有するレーザマウント２を介してパッケ
ージ３上に形成されている。また、このパッケージ３上
には、第１のダイオード８ａおよび第２のダイオード８
ｂを形成した半導体基板５が形成されている。
【００４２】図６（ｂ）において、第１のダイオード８
ａおよび第２のダイオード８ｂは、互いのアノード同士
が接続され、第１のダイオード８ａのカソードは半導体
レーザチップ１のアノードに接続され、第２のダイオー
ド８ｂのカソードは半導体レーザチップ１のカソードに
接続されている。
ａおよび第２のダイオード８ｂは、互いのアノード同士
が接続され、第１のダイオード８ａのカソードは半導体
レーザチップ１のアノードに接続され、第２のダイオー
ド８ｂのカソードは半導体レーザチップ１のカソードに
接続されている。
【００４３】実施の形態５における半導体レーザ装置に
サージ電圧が印加されると、半導体レーザチップ１とは
逆極性に接続された第１のダイオード８ａがブレークダ
ウンし、半導体レーザチップ１と同極性に接続された第
２のダイオード８ｂが順方向にバイアスされることによ
りサージ電流を吸収することができる。ここで、第１の
ダイオード８ａの接合容量を大きく（インピーダンスを
小さく）することにより、サージ電流の吸収効果は向上
する。
サージ電圧が印加されると、半導体レーザチップ１とは
逆極性に接続された第１のダイオード８ａがブレークダ
ウンし、半導体レーザチップ１と同極性に接続された第
２のダイオード８ｂが順方向にバイアスされることによ
りサージ電流を吸収することができる。ここで、第１の
ダイオード８ａの接合容量を大きく（インピーダンスを
小さく）することにより、サージ電流の吸収効果は向上
する。
【００４４】また、第１のダイオード８ａの降伏電圧
を、半導体レーザチップ１のバイアス電圧より大きくす
ることにより、バイアス電圧より高いサージ電圧が印加
されたとき、サージ電流の吸収効果を大きくできる。ま
た、高周波重畳によるバイアス電圧の変動、レーザ駆動
回路の基準電圧のゆらぎ等が生じても、第１のダイオー
ド８ａのバイアス電圧が変動するのみで、第２のダイオ
ード８ｂのバイアス電圧はほとんど変動しない。これに
より、高周波重畳などのレーザ変調成分の漏れ込みを防
止することができる。この結果、半導体レーザ装置のパ
ルス変調を行ったときの電流波形および光出力波形は、
立上がり時間、立下がり時間共に良好となる。
を、半導体レーザチップ１のバイアス電圧より大きくす
ることにより、バイアス電圧より高いサージ電圧が印加
されたとき、サージ電流の吸収効果を大きくできる。ま
た、高周波重畳によるバイアス電圧の変動、レーザ駆動
回路の基準電圧のゆらぎ等が生じても、第１のダイオー
ド８ａのバイアス電圧が変動するのみで、第２のダイオ
ード８ｂのバイアス電圧はほとんど変動しない。これに
より、高周波重畳などのレーザ変調成分の漏れ込みを防
止することができる。この結果、半導体レーザ装置のパ
ルス変調を行ったときの電流波形および光出力波形は、
立上がり時間、立下がり時間共に良好となる。
【００４５】（実施の形態６）図７（ａ）は、本発明の
実施の形態６における半導体レーザ装置の断面図であ
り、図７（ｂ）は、同半導体レーザ装置の回路図であ
る。
実施の形態６における半導体レーザ装置の断面図であ
り、図７（ｂ）は、同半導体レーザ装置の回路図であ
る。
【００４６】図７（ａ）において、ＧａＡｌＡｓにより
構成された半導体レーザチップ１は、導電性のレーザマ
ウント２を介してパッケージ３上に形成されている。パ
ッケージ３上には、エンハンスメント型でｎチャンネル
の電界効果型トランジスタ４と、抵抗１２を形成した半
導体基板５上に形成されている。半導体レーザチップ１
と電界効果型トランジスタ４とは、電極１０を介してワ
イヤ６によって接続され、半導体レーザチップと抵抗１
２とは電極１０を介してワイヤ６によって接続されてい
る。
構成された半導体レーザチップ１は、導電性のレーザマ
ウント２を介してパッケージ３上に形成されている。パ
ッケージ３上には、エンハンスメント型でｎチャンネル
の電界効果型トランジスタ４と、抵抗１２を形成した半
導体基板５上に形成されている。半導体レーザチップ１
と電界効果型トランジスタ４とは、電極１０を介してワ
イヤ６によって接続され、半導体レーザチップと抵抗１
２とは電極１０を介してワイヤ６によって接続されてい
る。
【００４７】図７（ｂ）において、半導体レーザチップ
１のアノードと、電界効果型トランジスタ４のゲートお
よびドレインとが接続され、半導体レーザチップ１のカ
ソードと電界効果型トランジスタ４のソースとが抵抗１
２を介して接続されている。
１のアノードと、電界効果型トランジスタ４のゲートお
よびドレインとが接続され、半導体レーザチップ１のカ
ソードと電界効果型トランジスタ４のソースとが抵抗１
２を介して接続されている。
【００４８】なお、半導体レーザチップ１のシリーズ抵
抗は３Ω、抵抗１２の抵抗値は３Ω、電界効果型トラン
ジスタ４のドレイン−ソース間抵抗は２Ωに設定してい
る。
抗は３Ω、抵抗１２の抵抗値は３Ω、電界効果型トラン
ジスタ４のドレイン−ソース間抵抗は２Ωに設定してい
る。
【００４９】また、半導体レーザチップのバイアス電圧
を２Ｖ、電界効果型トランジスタ４のしきい値電圧を４
Ｖとしている。このとき、半導体レーザ装置に４Ｖを超
えるサージ電圧が印加されると、電界効果型トランジス
タ４に印加される電圧がしきい値電圧を超えるために電
界効果型トランジスタ４が動作し、サージ電流は電界効
果型トランジスタ４に流れる。このとき、半導体レーザ
チップ１と抵抗１２を直列に構成した回路には、この直
列回路のインピーダンスと電界効果型トランジスタ４の
インピーダンスとの比で決まるサージ電流が流れる。し
たがって、抵抗１２の抵抗値を大きくすることによっ
て、半導体レーザチップ１に流れるサージ電流を低減す
ることができる。この構成により、半導体レーザチップ
１のシリーズ抵抗を固定しても、抵抗１２や電界効果型
トランジスタ４のインピーダンスを調整するだけで、半
導体レーザチップ１に流れるサージ電流を制御すること
ができる。
を２Ｖ、電界効果型トランジスタ４のしきい値電圧を４
Ｖとしている。このとき、半導体レーザ装置に４Ｖを超
えるサージ電圧が印加されると、電界効果型トランジス
タ４に印加される電圧がしきい値電圧を超えるために電
界効果型トランジスタ４が動作し、サージ電流は電界効
果型トランジスタ４に流れる。このとき、半導体レーザ
チップ１と抵抗１２を直列に構成した回路には、この直
列回路のインピーダンスと電界効果型トランジスタ４の
インピーダンスとの比で決まるサージ電流が流れる。し
たがって、抵抗１２の抵抗値を大きくすることによっ
て、半導体レーザチップ１に流れるサージ電流を低減す
ることができる。この構成により、半導体レーザチップ
１のシリーズ抵抗を固定しても、抵抗１２や電界効果型
トランジスタ４のインピーダンスを調整するだけで、半
導体レーザチップ１に流れるサージ電流を制御すること
ができる。
【００５０】このように、半導体レーザチップ１に抵抗
１２を接続する態様は、実施の形態２ないし５における
半導体レーザ装置においても同様に実施可能であり、同
様の効果を奏する。
１２を接続する態様は、実施の形態２ないし５における
半導体レーザ装置においても同様に実施可能であり、同
様の効果を奏する。
【００５１】なお、以上説明した本発明の実施の形態に
おける半導体レーザ装置では、電界効果型トランジスタ
４、バイポーラトランジスタ７等、サージ電流を吸収す
るための電子素子をレーザマウント２または半導体基板
５上に形成することにより、部品点数を増加させること
なく、半導体レーザ装置にサージ電流吸収機能を付加す
ることができる。
おける半導体レーザ装置では、電界効果型トランジスタ
４、バイポーラトランジスタ７等、サージ電流を吸収す
るための電子素子をレーザマウント２または半導体基板
５上に形成することにより、部品点数を増加させること
なく、半導体レーザ装置にサージ電流吸収機能を付加す
ることができる。
【００５２】また、本発明において使用する電界効果型
トランジスタ４は、ｎチャンネルのものに限らず、ｐチ
ャンネルのものでもよく、また、使用するバイポーラト
ランジスタ７は、ｎｐｎ型のものに限らず、ｐｎｐ型の
ものを用いてもよい。
トランジスタ４は、ｎチャンネルのものに限らず、ｐチ
ャンネルのものでもよく、また、使用するバイポーラト
ランジスタ７は、ｎｐｎ型のものに限らず、ｐｎｐ型の
ものを用いてもよい。
【００５３】また、本発明の半導体レーザ装置に用いる
パッケージは、キャンタイプやリードフレームタイプの
ものが考えられるが、パッケージの形状およびパッケー
ジを構成する材料に特に制限はない。
パッケージは、キャンタイプやリードフレームタイプの
ものが考えられるが、パッケージの形状およびパッケー
ジを構成する材料に特に制限はない。
【００５４】半導体レーザチップに用いる材料系として
は、ＧａＡｌＡｓ系、ＩｎＧａＡｌＰ系、ＧａＮ系、Ｉ
ｎＧａＮ系、ＡｌＧａＮ系、ＺｎＳｅ系、ＺｎＭｇＳＳ
ｅ系、ＺｎＣｄＳＳｅ系、ＩｎＰ系、ＩｎＧａＡｓ系、
ＩｎＧａＡｓＰ系等が挙げられる。特に、ＩｎＧａＡｌ
Ｐ系、ＧａＮ系、ＩｎＧａＮ系、ＡｌＧａＮ系等、レー
ザ発振波長が短い材料系においては、フォトンエネルギ
ーが高いために、サージ印加に応じた発光により半導体
レーザチップ１の端面における光学的破壊が非常に生じ
やすい。特にこのようなとき、本発明は、サージ電流に
よる半導体チップの劣化防止に非常に有効である。
は、ＧａＡｌＡｓ系、ＩｎＧａＡｌＰ系、ＧａＮ系、Ｉ
ｎＧａＮ系、ＡｌＧａＮ系、ＺｎＳｅ系、ＺｎＭｇＳＳ
ｅ系、ＺｎＣｄＳＳｅ系、ＩｎＰ系、ＩｎＧａＡｓ系、
ＩｎＧａＡｓＰ系等が挙げられる。特に、ＩｎＧａＡｌ
Ｐ系、ＧａＮ系、ＩｎＧａＮ系、ＡｌＧａＮ系等、レー
ザ発振波長が短い材料系においては、フォトンエネルギ
ーが高いために、サージ印加に応じた発光により半導体
レーザチップ１の端面における光学的破壊が非常に生じ
やすい。特にこのようなとき、本発明は、サージ電流に
よる半導体チップの劣化防止に非常に有効である。
【００５５】
【発明の効果】以上説明したように、本発明の半導体レ
ーザ装置は、サージ電流を吸収するために半導体レーザ
チップに対して並列に形成された電界効果型トランジス
タを備えているために、半導体レーザ装置に一定値以上
のサージ電圧が印加されたとき以外は電界効果型トラン
ジスタに電流が流れないので、高周波重畳などのレーザ
変調を応答性よく行える。
ーザ装置は、サージ電流を吸収するために半導体レーザ
チップに対して並列に形成された電界効果型トランジス
タを備えているために、半導体レーザ装置に一定値以上
のサージ電圧が印加されたとき以外は電界効果型トラン
ジスタに電流が流れないので、高周波重畳などのレーザ
変調を応答性よく行える。
【図１】（ａ）本発明の実施の形態１における半導体レ
ーザ装置の斜視図 （ｂ）同半導体レーザ装置の回路図
ーザ装置の斜視図 （ｂ）同半導体レーザ装置の回路図
【図２】（ａ）同半導体レーザ装置を試験するためのサ
ージ電圧印加回路図 （ｂ）サージ電圧と半導体レーザチップに流れるサージ
電流との関係を示す図
ージ電圧印加回路図 （ｂ）サージ電圧と半導体レーザチップに流れるサージ
電流との関係を示す図
【図３】（ａ）本発明の実施の形態２における半導体レ
ーザ装置の斜視図 （ｂ）同半導体レーザ装置の回路図
ーザ装置の斜視図 （ｂ）同半導体レーザ装置の回路図
【図４】（ａ）本発明の実施の形態３における半導体レ
ーザ装置の断面図 （ｂ）同半導体レーザ装置の回路図
ーザ装置の断面図 （ｂ）同半導体レーザ装置の回路図
【図５】（ａ）本発明の実施の形態４における半導体レ
ーザ装置の断面図 （ｂ）同半導体レーザ装置の回路図
ーザ装置の断面図 （ｂ）同半導体レーザ装置の回路図
【図６】（ａ）本発明の実施の形態５における半導体レ
ーザ装置の断面図 （ｂ）同半導体レーザ装置の回路図
ーザ装置の断面図 （ｂ）同半導体レーザ装置の回路図
【図７】（ａ）本発明の実施の形態６における半導体レ
ーザ装置の断面図 （ｂ）同半導体レーザ装置の回路図
ーザ装置の断面図 （ｂ）同半導体レーザ装置の回路図
【図８】（ａ）従来の半導体レーザ装置の斜視図 （ｂ）同半導体レーザ装置の回路図
１ 半導体レーザチップ ２ レーザマウント ３ パッケージ ４ 電界効果型トランジスタ ５ 半導体基板 ６ ワイヤ ７ バイポーラトランジスタ ８ ダイオード ８ａ 第１のダイオード ８ｂ 第２のダイオード ９ 絶縁膜 １０ 電極 １１ キャパシタ １２ 抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 油利 正昭 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 吉川 昭男 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 石黒 永孝 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (16)
- 【請求項１】 アノードおよびカソードを有する半導体
レーザチップと、電界効果型トランジスタとを有し、前
記アノードが前記電界効果型トランジスタのドレインに
接続され、前記電界効果型トランジスタのゲートがドレ
インに接続され、前記カソードが前記電界効果型トラン
ジスタのソースに接続されていることを特徴とする半導
体レーザ装置。 - 【請求項２】 前記電界効果型トランジスタのしきい値
電圧の絶対値が、前記半導体レーザチップのバイアス電
圧の絶対値よりも大きいことを特徴とする請求項１記載
の半導体レーザ装置。 - 【請求項３】 前記電界効果型トランジスタのしきい値
電圧の絶対値が、前記半導体レーザチップのバイアス電
圧の絶対値よりも０．２Ｖないし５．０Ｖ大きいことを
特徴とする請求項２記載の半導体レーザ装置。 - 【請求項４】 前記電界効果型トランジスタのドレイン
−ソース間抵抗が５Ω以下であることを特徴とする請求
項１ないし請求項３のいずれかに記載の半導体レーザ装
置。 - 【請求項５】 アノードおよびカソードを有する半導体
レーザチップと、バイポーラトランジスタとを有し、前
記アノードが前記バイポーラトランジスタのコレクタに
接続され、前記カソードが前記バイポーラトランジスタ
のエミッタに接続されていることを特徴とする半導体レ
ーザ装置。 - 【請求項６】 前記バイポーラトランジスタのコレクタ
−エミッタ間降伏電圧の絶対値が、前記半導体レーザチ
ップのバイアス電圧の絶対値より大きいことを特徴とす
る請求項５記載の半導体レーザ装置。 - 【請求項７】 前記バイポーラトランジスタのコレクタ
−エミッタ間降伏電圧の絶対値が、前記半導体レーザチ
ップのバイアス電圧の絶対値よりも０．２Ｖないし５．
０Ｖ大きいことを特徴とする請求項６記載の半導体レー
ザ装置。 - 【請求項８】 アノードおよびカソードを有する半導体
レーザチップと、電界効果型トランジスタと、バイポー
ラトランジスタとを有し、前記アノードが前記バイポー
ラトランジスタのコレクタに接続され、前記カソードが
前記バイポーラトランジスタのエミッタに接続され、前
記電界効果型トランジスタのドレインが前記バイポーラ
トランジスタのコレクタに接続され、前記電界効果型ト
ランジスタのソースが前記バイポーラトランジスタのベ
ースに接続され、前記電界効果型トランジスタのゲート
がドレインに接続されていることを特徴とする半導体レ
ーザ装置。 - 【請求項９】 前記電界効果型トランジスタのしきい値
電圧の絶対値が、前記半導体レーザチップのバイアス電
圧の絶対値よりも大きいことを特徴とする請求項８記載
の半導体レーザ装置。 - 【請求項１０】 前記電界効果型トランジスタのしきい
値電圧の絶対値が、前記半導体レーザチップのバイアス
電圧の絶対値よりも０．２Ｖないし５．０Ｖ大きいこと
を特徴とする請求項９記載の半導体レーザ装置。 - 【請求項１１】 アノードおよびカソードを有する半導
体レーザチップと、直列に接続されたダイオードとキャ
パシタとを有するサージ吸収回路とを有し、前記アノー
ドが前記サージ吸収回路の一端部に接続され、前記カソ
ードが前記サージ吸収回路の他端部に接続されており、
前記ダイオードが前記半導体レーザチップと同極性に接
続されていることを特徴とする半導体レーザ装置。 - 【請求項１２】 前記ダイオードのインピーダンスが前
記半導体レーザチップのインピーダンスよりも大きいこ
とを特徴とする請求項１１記載の半導体レーザ装置。 - 【請求項１３】 アノードおよびカソードを有する半導
体レーザチップと、アノードおよびカソードを有する第
１のダイオードと、アノードおよびカソードを有する第
２のダイオードとを有し、前記第１のダイオードのアノ
ードと前記第２のダイオードのアノードとが接続され、
前記半導体レーザチップのアノードが前記第１のダイオ
ードのカソードに接続され、前記半導体レーザチップの
カソードが前記第２のダイオードのカソードに接続され
ていることを特徴とする半導体レーザ装置。 - 【請求項１４】 前記第１のダイオードのインピーダン
スが、前記半導体レーザチップのインピーダンスよりも
大きいことを特徴とする請求項１３記載の半導体レーザ
装置。 - 【請求項１５】 前記第１のダイオードの逆方向降伏電
圧の絶対値と、前記半導体レーザチップのバイアス電圧
の絶対値との差が０Ｖを超え、かつ５Ｖ以下であること
を特徴とする請求項１４に記載の半導体レーザ装置。 - 【請求項１６】 前記半導体レーザチップのカソード側
に抵抗が接続されていることを特徴とする請求項１ない
し請求項１５のいずれかに記載の半導体レーザ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11047609A JP2000012950A (ja) | 1998-04-23 | 1999-02-25 | 半導体レ―ザ装置 |
| US09/292,013 US6292500B1 (en) | 1998-04-23 | 1999-04-15 | Semiconductor laser device |
| SG1999001836A SG74720A1 (en) | 1998-04-23 | 1999-04-15 | Semiconductor laser device |
| TW088106188A TW419873B (en) | 1998-04-23 | 1999-04-17 | Semiconductor laser device |
| CN99105847A CN1234639A (zh) | 1998-04-23 | 1999-04-21 | 半导体激光装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11316098 | 1998-04-23 | ||
| JP10-113160 | 1998-04-23 | ||
| JP11047609A JP2000012950A (ja) | 1998-04-23 | 1999-02-25 | 半導体レ―ザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012950A true JP2000012950A (ja) | 2000-01-14 |
Family
ID=26387777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11047609A Pending JP2000012950A (ja) | 1998-04-23 | 1999-02-25 | 半導体レ―ザ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6292500B1 (ja) |
| JP (1) | JP2000012950A (ja) |
| CN (1) | CN1234639A (ja) |
| SG (1) | SG74720A1 (ja) |
| TW (1) | TW419873B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050825A (ja) * | 2000-08-01 | 2002-02-15 | Sharp Corp | 半導体レーザ装置の保護回路 |
| EP1440496B1 (de) * | 2001-10-15 | 2005-07-27 | Infineon Technologies AG | Laserdiodeneinheit und anordnung zum betreiben einer laserdiode |
| DE102004038405A1 (de) * | 2004-08-07 | 2006-03-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Quantenkaskadenlaser mit reduzierter Verlustleistung |
| JP4438842B2 (ja) * | 2007-08-31 | 2010-03-24 | セイコーエプソン株式会社 | 半導体発光素子のための駆動回路およびこれを用いた光源装置、照明装置、モニタ装置、画像表示装置 |
| US20090072269A1 (en) * | 2007-09-17 | 2009-03-19 | Chang Soo Suh | Gallium nitride diodes and integrated components |
| JP5307466B2 (ja) | 2008-07-29 | 2013-10-02 | ソニー株式会社 | 半導体レーザ及びその駆動方法、並びに、半導体レーザ装置 |
| JP2010205810A (ja) * | 2009-03-02 | 2010-09-16 | Sony Corp | 半導体レーザ素子の駆動方法及び半導体レーザ装置 |
| JP2011018784A (ja) * | 2009-07-09 | 2011-01-27 | Sony Corp | 半導体レーザ素子及びその駆動方法、並びに、半導体レーザ装置 |
| US8389977B2 (en) | 2009-12-10 | 2013-03-05 | Transphorm Inc. | Reverse side engineered III-nitride devices |
| JP2012119637A (ja) * | 2010-12-03 | 2012-06-21 | Sumitomo Electric Device Innovations Inc | 光半導体装置の製造方法 |
| US8742460B2 (en) | 2010-12-15 | 2014-06-03 | Transphorm Inc. | Transistors with isolation regions |
| US8643062B2 (en) | 2011-02-02 | 2014-02-04 | Transphorm Inc. | III-N device structures and methods |
| US8901604B2 (en) | 2011-09-06 | 2014-12-02 | Transphorm Inc. | Semiconductor devices with guard rings |
| US9257547B2 (en) | 2011-09-13 | 2016-02-09 | Transphorm Inc. | III-N device structures having a non-insulating substrate |
| US8598937B2 (en) | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
| US9165766B2 (en) | 2012-02-03 | 2015-10-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
| WO2013155108A1 (en) | 2012-04-09 | 2013-10-17 | Transphorm Inc. | N-polar iii-nitride transistors |
| US9087718B2 (en) | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US9245993B2 (en) | 2013-03-15 | 2016-01-26 | Transphorm Inc. | Carbon doping semiconductor devices |
| US9443938B2 (en) | 2013-07-19 | 2016-09-13 | Transphorm Inc. | III-nitride transistor including a p-type depleting layer |
| CN103904553B (zh) * | 2014-03-13 | 2017-05-03 | 深圳市大京大科技有限公司 | 贴片式激光器 |
| US9318593B2 (en) | 2014-07-21 | 2016-04-19 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
| US9536967B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Recessed ohmic contacts in a III-N device |
| US9536966B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Gate structures for III-N devices |
| US11322599B2 (en) | 2016-01-15 | 2022-05-03 | Transphorm Technology, Inc. | Enhancement mode III-nitride devices having an Al1-xSixO gate insulator |
| WO2017210323A1 (en) | 2016-05-31 | 2017-12-07 | Transphorm Inc. | Iii-nitride devices including a graded depleting layer |
| CN107528212B (zh) * | 2017-09-13 | 2019-09-17 | 中国电子科技集团公司第十三研究所 | 一种多路集成窄脉冲半导体激光器 |
| IT202000013084A1 (it) | 2020-06-03 | 2021-12-03 | Opera Ip Ltd | Procedimento per realizzare un diffusore ceramico astiforme e diffusore ceramico astiforme per diffondere una sostanza volatile |
| CN113922206A (zh) * | 2021-10-09 | 2022-01-11 | 探维科技(北京)有限公司 | 一种激光雷达发射装置和方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121153A (ja) | 1974-08-14 | 1976-02-20 | Ishizuka Denshi Kk | Saajidenatsukyushukairo |
| JPS5298956A (en) | 1976-02-16 | 1977-08-19 | Toshiba Corp | Over-voltage protection device of semi-conductor power convertor |
| JPS54140482A (en) | 1978-04-21 | 1979-10-31 | Nec Corp | Semiconductor device |
| JPS58162085A (ja) | 1982-03-19 | 1983-09-26 | Matsushita Electric Ind Co Ltd | 保護回路 |
| JPS58165388A (ja) | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 保護回路付半導体レ−ザ |
| JPS6086036A (ja) | 1983-10-18 | 1985-05-15 | Seiko Epson Corp | 石英ガラスの製造方法 |
| JPS6122364A (ja) | 1984-07-10 | 1986-01-30 | Fujitsu Ltd | 現像装置 |
| JPS6348885A (ja) | 1986-08-19 | 1988-03-01 | Fujitsu Ltd | レ−ザダイオ−ド駆動回路 |
| JPH0758819B2 (ja) | 1987-09-25 | 1995-06-21 | 株式会社東芝 | 半導体レーザ駆動装置 |
| JP2854347B2 (ja) | 1989-11-08 | 1999-02-03 | 富士通株式会社 | レーザーダイオード保護回路 |
| US5521107A (en) * | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| JPH0621887A (ja) | 1992-07-01 | 1994-01-28 | Matsushita Electric Ind Co Ltd | レーザダイオード保護装置 |
| CN100442532C (zh) * | 1992-07-06 | 2008-12-10 | 株式会社半导体能源研究所 | 有源矩阵显示器件 |
| JPH0685249A (ja) | 1992-09-02 | 1994-03-25 | Kawasaki Steel Corp | Ｍｏｓ型半導体装置の入力保護回路 |
| JPH06196746A (ja) * | 1992-12-25 | 1994-07-15 | Canon Inc | 光電変換装置、駆動回路、半導体発光素子駆動回路、記憶装置、及びシーケンシャルアクセスメモリー |
| TW247368B (en) * | 1993-09-29 | 1995-05-11 | Seiko Epuson Co | Current regulating semiconductor integrate circuit device and fabrication method of the same |
| US6005266A (en) * | 1997-03-13 | 1999-12-21 | The Trustees Of Princeton University | Very low leakage JFET for monolithically integrated arrays |
-
1999
- 1999-02-25 JP JP11047609A patent/JP2000012950A/ja active Pending
- 1999-04-15 US US09/292,013 patent/US6292500B1/en not_active Expired - Fee Related
- 1999-04-15 SG SG1999001836A patent/SG74720A1/en unknown
- 1999-04-17 TW TW088106188A patent/TW419873B/zh not_active IP Right Cessation
- 1999-04-21 CN CN99105847A patent/CN1234639A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6292500B1 (en) | 2001-09-18 |
| TW419873B (en) | 2001-01-21 |
| SG74720A1 (en) | 2000-08-22 |
| CN1234639A (zh) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000012950A (ja) | 半導体レ―ザ装置 | |
| US5162704A (en) | Field emission cathode | |
| JP2837054B2 (ja) | 絶縁ゲート型半導体装置 | |
| KR100441116B1 (ko) | 낮은 트리거 전압에서 동작 가능한 반도체-제어 정류기구조의 정전 방전 보호 회로 | |
| US7521985B2 (en) | Method for regulating temperature and circuit therefor | |
| US5646808A (en) | Electrostatic breakdown protection circuit for a semiconductor integrated circuit device | |
| US20020064198A1 (en) | Semiconductor laser device having a circuit for protecting semiconductor laser element from static electricity | |
| JP2715491B2 (ja) | 半導体集積回路 | |
| JP6024197B2 (ja) | 発光素子駆動回路 | |
| US4400812A (en) | Laser drive circuits | |
| US20020039037A1 (en) | Load driving device | |
| US7511355B2 (en) | Semiconductor device having fuse element | |
| US6111497A (en) | Buzzer with Zener diode in discharge path | |
| WO2021079611A1 (ja) | レーザダイオード駆動回路 | |
| JP4437655B2 (ja) | 半導体装置及び半導体装置の駆動回路 | |
| JPS6118315A (ja) | 保護回路装置 | |
| US6466060B2 (en) | Switching device with separated driving signal input and driving circuit of the same | |
| KR970072377A (ko) | 보호 회로 | |
| JPH07288456A (ja) | 半導体装置の過電圧クランプ回路 | |
| US5276371A (en) | Output buffer having high resistance against electrostatic breakdown | |
| JP2003078361A (ja) | 電源回路及び半導体装置 | |
| JP2004241505A (ja) | Ｅ／ｏ変換回路 | |
| JP2002368593A (ja) | 半導体回路 | |
| JP3032745B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP4012524B2 (ja) | 逆循環保護回路 |