CN107527897A - 一种混合型高压增强型器件结构及其封装件 - Google Patents

一种混合型高压增强型器件结构及其封装件 Download PDF

Info

Publication number
CN107527897A
CN107527897A CN201610458471.6A CN201610458471A CN107527897A CN 107527897 A CN107527897 A CN 107527897A CN 201610458471 A CN201610458471 A CN 201610458471A CN 107527897 A CN107527897 A CN 107527897A
Authority
CN
China
Prior art keywords
mixed type
high pressure
type high
transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610458471.6A
Other languages
English (en)
Inventor
姜元祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Aviation Chongqing Microelectronics Co Ltd
Original Assignee
China Aviation Chongqing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aviation Chongqing Microelectronics Co Ltd filed Critical China Aviation Chongqing Microelectronics Co Ltd
Priority to CN201610458471.6A priority Critical patent/CN107527897A/zh
Publication of CN107527897A publication Critical patent/CN107527897A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种混合型高压增强型器件结构及其封装件，所述混合型高压增强型器件结构包括：低压增强型晶体管及高压耗尽型晶体管，所述低压增强型晶体管的源端与所述高压耗尽型晶体管的栅端共同连接于源极输出端；所述低压增强型晶体管的栅端连接于栅极输出端；所述高压耗尽型晶体管的漏端连接于漏极输出端；所述高压耗尽型晶体管的源端与所述低压增强型晶体管的漏端相连。本发明用于解决现有技术中传统的工艺很难获得高可靠性的高压增强型晶体管且制作工艺要求高的问题。

Description

一种混合型高压增强型器件结构及其封装件
技术领域
本发明属于半导体电子器件设计领域，特别是涉及一种混合型高压增强型器件结构及其封装件。
背景技术
迄今为止，功率电子应用方面的晶体管绝大多数仍采用Si材料制造。功率应用方面的常规器件包括Si CoolMOS，Si Power MOSFETs以及Si IGBTs。Si材料功率器件价格便宜，但其同时存在很多的弊端，如相对低的开关速度及较高的电噪声。近些年，III-V族半导体器件(如GaN)以其宽带隙、高电子漂移速度、高热导率、耐高电压、耐高温、抗腐蚀、等突出优点，成为实现高温与大功率、高频及抗辐射、全波长光电器件的理想材料。
然而，我们通常所见的III-V族HEMTs(高电子迁移率晶体管，High ElectronMobility Transistors)及其相关晶体管器件均为耗尽型器件，即其阈值电压(Vth)为负值，在栅压(Vg)为零时，器件为开启状态。而现实中，我们更需要得到增强型器件，即其Vth>0，当Vg＝0时，器件为关闭状态。该种器件在电路开关转换时拥有更高的可靠性且功耗小。因此获得高可靠性的高压III-V族增强型器件刻不容缓。近些年，研究者们曾尝试了改变工艺条件，来实现增强型HEMT，如制作薄势垒，刻蚀栅槽，F-注入等。制作薄势垒，由于势垒层薄会影响极化强度，从而使内部电场下降，能带升高，即实现常关，但其不仅仅关了栅下方区域，同时会使ID等一系列电参数值下降。刻蚀栅槽即把栅下方区域刻薄，从而实现器件常关，但该工艺同时会使得漏电增强。F-注入，即在器件栅的正下方注入F-，使其带负电，从而实现常关。然而，F-注入会破坏晶格，使其无法再修复，影响导电能力，漏电增大。故传统的工艺很难实现高可靠性的高压增强型晶体管，其在制造和生产的可靠性方面都具有很大的挑战，这对器件设计者提出了更高的要求。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种混合型高压增强型器件结构及其封装件，用于解决现有技术中传统的工艺很难获得高可靠性的高压增强型晶体管且制作工艺要求高的问题。
为实现上述目的及其他相关目的，本发明提供一种混合型高压增强型器件结构，所述混合型高压增强型器件结构包括：低压增强型晶体管及高压耗尽型晶体管，所述低压增强型晶体管的源端与所述高压耗尽型晶体管的栅端共同连接于源极输出端；所述低压增强型晶体管的栅端连接于栅极输出端；所述高压耗尽型晶体管的漏端连接于漏极输出端；所述高压耗尽型晶体管的源端与所述低压增强型晶体管的漏端相连。
优选地，还包括二极管，所述二极管的阳极与增强型晶体管的源端相连，所述二极管的阴极与低压增强型晶体管的漏端及高压耗尽型晶体管的源端相连。
优选地，所述二极管为肖特基二极管或齐纳二极管。
优选地，还包括电容，所述电容的一端与所述高压耗尽型晶体管的栅端相连，所述电容的另一端与所述低压增强型晶体管的源端相连。
优选地，所述高压耗尽型晶体管为III-V族晶体管。
优选地，所述低压增强型晶体管为硅基晶体管或III-V族晶体管。
优选地，还包括电阻，所述电阻的一端与所述高压耗尽型晶体管的栅端相连，所述电阻的另一端与所述低压增强型晶体管的源端相连。
本发明还提供一种混合型高压增强型器件结构封装件，所述封装件包括：权利要求1至6中任一项所述的混合型高压增强型器件；将所述混合型高压增强型器件予以封装的管壳；所述源极输出端的源极引脚，所述栅极输出端的栅极引脚，所述漏极输出端的漏极引脚，所述源极引脚，栅极引脚及漏极引脚外露于所述管壳。
本发明还提供一种混合型高压增强型器件结构封装件，所述封装件包括：权利要求7中所述的混合型高压增强型器件；将所述混合型高压增强型器件予以封装的管壳；所述源极输出端的源极引脚，所述栅极输出端的栅极引脚，所述漏极输出端的漏极引脚，所述源极引脚，栅极引脚及漏极引脚外露于所述管壳。
优选地，所述电阻设置于所述管壳内，或者设置于所述管壳外。
优选地，还包括热沉，所述源极引脚与所述热沉相连，所述栅极引脚及所述漏极引脚分别与所述热沉隔离。
如上所述，本发明的一种混合型高压增强型器件结构及其封装件，将单个高压耗尽型晶体管与单个低压增强型晶体管相结合封装，实现与单个高压增强型晶体管相同或相似的输出特性。本发明以新颖的设计大大降低了对制造传统高压增强型晶体管制作工艺的要求，并实现同传统高压增强型晶体管近似的性能及更高的可靠性。
附图说明
图1显示为本发明实施例一的一种混合型高压增强型器件结构示意图。
图2显示为本发明(现有技术中)的一种混合型高压增强型器件结构示意图。
图3显示为本发明实施例二的一种混合型高压增强型器件结构示意图。
图4显示为本发明实施例三的一种混合型高压增强型器件结构示意图。
图5显示为本发明实施例四的一种混合型高压增强型器件结构示意图。
图6显示为本发明实施例五的一种混合型高压增强型器件结构封装件示意图。
图7显示为本发明实施例五的一种混合型高压增强型器件结构封装件示意图。
图8显示为本发明实施例五的一种混合型高压增强型器件结构示意图。
元件标号说明
1 源极输出端
2 栅极输出端
3 漏极输出端
4 电容引出端
10 封装件
11 低压增强型晶体管
12 高压耗尽型晶体管
13 传统高压增强型晶体管
14 电阻
15 电容
16 二极管
20 热沉
21 管壳
22 栅极输出端
23 漏极输出端
24 源极输出端
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例提供一种混合型高压增强型器件结构，所述混合型高压增强型器件包括：低压增强型晶体管11及高压耗尽型晶体管12，所述低压增强型晶体管11的源端与所述高压耗尽型晶体管12的栅端共同连在源极输出端1上；所述低压增强型晶体管11的栅端连接在栅极输出端2上；所述高压耗尽型晶体管12的漏端连接在漏极输出端3上；所述高压耗尽型晶体管12的源端与所述低压增强型晶体管11的漏端相连。
其中，所述高压耗尽型晶体管12为III-V族晶体管，所述低压增强型晶体管11为硅基晶体管或III-V族晶体管。
如图2所示，其为现有技术中的单个传统高压增强型晶体管13，其采用与本发明的混合型高压增强型器件采用相同或相似封装结构时，表现出相同或相似的性能。现有技术中的单个传统高压增强型晶体管13的源端与源极输出端1相连，栅端与栅极输出端2相连，漏端与漏极输出端3相连。
本实施例提供了一种混合型高压增强型器件，将单个高压耗尽型晶体管12与单个低压增强型晶体管11相结合，可以实现同单个传统高压增强型晶体管13相同或相似的输出特性及更高的可靠性。实验证明，图1和图2中这两种封装后的器件均可在栅极输出端2与漏极输出端3间的相对压降V21＝0V时，阻塞源极输出端1与漏极输出端3之间的高压，即流过晶体管的电流将小于其正常工作电流的1/1000。同时，当V21达到一个足够大的正值时，两种封装后的器件均可在源极输出端1与漏极输出端3间导电。因此，在很多常规应用范围内，现有技术中单个高压增强型器件可被本发明混合型高压增强型器件所替代，而且，本发明具有更高的可靠性。
实施例二
如图3所示，为了获得理想的输出特性，本实施例在实施例一的基础上进一步改进。本实施例还包括电阻14，所述电阻14的一端与高压耗尽型晶体管12的栅端相连，所述电阻14的另一端与源端相连。
具体的，本实施例中的器件由一个高压耗尽型晶体管12，一个低压增强型晶体管11以及一个电阻14组成，且共同封装在一起。高压耗尽型晶体管12的源端与低压增强型晶体管11的漏端相连；高压耗尽型晶体管12的漏端与漏极输出端3相连；低压增强型晶体管11的栅端与栅极输出端22相连；低压增强型晶体管11的源端与源极输出端1相连；电阻14的一端与高压耗尽型晶体管12的栅端相连，另一端与源极输出端1相连。所述电阻14串联于所述高压耗尽型晶体管12的栅端及所述低压增强型晶体管11的源极输出端1之间。所述电阻14与所述低压增强型晶体管11并联。源极输出端1可与封装件10上的导电部分相连。所述电阻14可以和高压耗尽型器件共用同一衬底，即可包含同一半导体层型结构。
如图3所示，当本实施例中的器件的输入电压发生转变时，电阻14可立刻限制其转换速率，可以有效减小电噪声或电磁干扰的产生，同时可以防止栅驱动电路故障。
实施例三
如图4所示，本实施例在实施例一的基础上进一步改进，还包括二极管16。
本实施例加入了一个二极管16作为载流组件来降低关态时的Vds,E(增强型晶体管漏源之间的电压)。具体的，低压增强型晶体管11的源端与所述高压耗尽型晶体管12的栅端共同连在源极输出端1上；所述低压增强型晶体管11的栅端连接在栅极输出端2上；所述高压耗尽型晶体管12的漏端连接在漏极输出端3上；所述高压耗尽型晶体管12的源端与所述低压增强型晶体管11的漏端相连。所述二极管16的阳极与低压增强型晶体管11的源端相连，所述二极管16的阴极与低压增强型晶体管11的漏端以及高压耗尽型晶体管12的源端相连。所述二极管16并联于所述低压增强型晶体管11的源端，所述低压增强型晶体管11的漏端(高压耗尽型晶体管12的源端)之间。
其中，所述二极管16可以是肖特基二极管或齐纳二极管。当所述二极管16为肖特基二极管时，混合型高压增强型器件工作在关态下，肖特基二极管16反偏，此时，二极管反向饱和电流流过该肖特基二极管。由于肖特基反向饱和电流是随温度变化而变化的，故流入肖特基二极管的电流随器件工作温度的不同而变化。因为增强型晶体管11和耗尽型晶体管12的相对泄漏电流也是随温度而变化的。根据这一特征，使用时，可选取相匹配温度依赖性的二极管，使得混合型高压增强型器件达到最高可靠性。
当所述二极管16为齐纳二极管时，则该齐纳二极管的开启电压VON需小于Vbr,E(增强型晶体管的击穿电压)，同时需要保证Vds,E不超过该齐纳二极管的开启电压VON，以提高混合型高压增强型器件的可靠性。
实施例四
如图5所示，本实施例在实施例一的基础上进一步改进，还包括电容15。
本实施例中，所述电容15的一端与所述高压耗尽型晶体管12的栅端及电容引出端4相连，所述电容15的另一端与所述低压增强型晶体管11的源端相连，起到了限流的作用，即可阻止大电流进一步的损坏电路或其他外部元件。
具体的，本实施例中的器件由一个高压耗尽型晶体管12，一个低压增强型晶体管11以及一个电容14组成，且共同封装在一起。高压耗尽型晶体管12的源端与低压增强型晶体管11的漏端相连；高压耗尽型晶体管12的漏端与漏极输出端3相连；低压增强型晶体管11的栅端与栅极输出端22相连；低压增强型晶体管11的源端与源极输出端1相连；电容14的一端与高压耗尽型晶体管12的栅端及电容引出端4相连，另一端与低压增强型晶体管的源极输出端1相连。所述电容14串联于所述高压耗尽型晶体管12的栅端及所述低压增强型晶体管11的源极输出端1之间。所述电容14与所述低压增强型晶体管11并联。
实施例五
如图6和图7所示，本实施例提供一种混合型高压增强型器件结构封装件10，所述封装件10包括：实施例一到实施例四中任一项所述的混合型高压增强型器件；将所述混合型高压增强型器件予以封装的管壳21；所述源极输出端1的源极引脚，所述栅极输出端2的栅极引脚，所述漏极输出端3的漏极引脚；所述源极引脚24，栅极引脚22及漏极引脚23外露于所述管壳21。
如图6所示，所述封装件10包括管壳21和热沉20，以及非封装部分(三个引脚)。其中，所述热沉20由导电材料制成，所述管壳21由绝缘材料制成。所述三个引脚分别是栅极引脚22，漏极引脚23，以及源极引脚24，其均为导电材料制成。其中，所述源极引脚24与所述热沉20相连，所述栅极引脚22及所述漏极引脚23分别与所述热沉20隔离。在其它实施例中，也可使源极引脚24与热沉20相隔离。封装件10中的内各个器件均为引线连接的。即若想把该封装件10中的器件与另一个外部器件或电路元件相连时，只要将其封装引脚与外部器件或电路元件相连即可。
图7为实施例二中的器件封装后的俯视图，该图详细的展示了实施例二中的混合型高压增强型器件在封装件10中的分布，所述电阻14设置于所述壳体内。其中，实施例二中的所述电阻14可以设置于所述壳体内，也可以设置于所述壳体外。具体的，如图8所示，当电阻14设置于所述封装件10外时，电阻14的一端与耗尽型晶体管的栅极相连，电阻14的另一端与源极引脚24相连。
综上所述，本发明设计并实现了一种混合型封装器件，将单个高压耗尽型晶体管12与单个低压增强型晶体管相结合，实现与单个传统高压增强型晶体管13相同或相似的输出特性。本发明以新颖的设计大大降低了对制造单个传统高压增强型晶体管13制作工艺的要求，并实现同单个传统高压增强型晶体管13近似的性能及更高的可靠性。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种混合型高压增强型器件结构，其特征在于，所述混合型高压增强型器件结构包括：低压增强型晶体管及高压耗尽型晶体管，
所述低压增强型晶体管的源端与所述高压耗尽型晶体管的栅端共同连接于源极输出端；
所述低压增强型晶体管的栅端连接于栅极输出端；
所述高压耗尽型晶体管的漏端连接于漏极输出端；
所述高压耗尽型晶体管的源端与所述低压增强型晶体管的漏端相连。
2.根据权利要求1所述的混合型高压增强型器件结构，其特征在于：还包括二极管，所述二极管的阳极与低压增强型晶体管的源端相连，所述二极管的阴极与低压增强型晶体管的漏端及高压耗尽型晶体管的源端相连。
3.根据权利要求2所述的混合型高压增强型器件结构，其特征在于：所述二极管为肖特基二极管或齐纳二极管。
4.根据权利要求1所述的混合型高压增强型器件结构，其特征在于：还包括电容，所述电容的一端与所述高压耗尽型晶体管的栅端相连，所述电容的另一端与所述低压增强型晶体管的源端相连。
5.根据权利要求1所述的混合型高压增强型器件结构，其特征在于：所述高压耗尽型晶体管为III-V族晶体管。
6.根据权利要求1所述的混合型高压增强型器件结构，其特征在于：所述低压增强型晶体管为硅基晶体管或III-V族晶体管。
7.根据权利要求1所述的混合型高压增强型器件结构，其特征在于：还包括电阻，所述电阻的一端与所述高压耗尽型晶体管的栅端相连，所述电阻的另一端与所述低压增强型晶体管的源端相连。
8.一种混合型高压增强型器件结构封装件，其特征在于，所述封装件包括：
权利要求1至6中任一项所述的混合型高压增强型器件；
将所述混合型高压增强型器件予以封装的管壳；
所述源极输出端的源极引脚，所述栅极输出端的栅极引脚，所述漏极输出端的漏极引脚，所述源极引脚，栅极引脚及漏极引脚外露于所述管壳。
9.一种混合型高压增强型器件结构封装件，其特征在于，所述封装件包括：
权利要求7中所述的混合型高压增强型器件；
将所述混合型高压增强型器件予以封装的管壳；
所述源极输出端的源极引脚，所述栅极输出端的栅极引脚，所述漏极输出端的漏极引脚，所述源极引脚，栅极引脚及漏极引脚外露于所述管壳。
10.根据权利要求9所述的一种混合型高压增强型器件结构封装件，其特征在于：所述电阻设置于所述管壳内，或者设置于所述管壳外。
11.根据权利要求8至10中任一项所述的一种混合型高压增强型器件结构封装件，其特征在于：还包括热沉，所述源极引脚与所述热沉相连，所述栅极引脚及所述漏极引脚分别与所述热沉隔离。
CN201610458471.6A 2016-06-22 2016-06-22 一种混合型高压增强型器件结构及其封装件 Pending CN107527897A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610458471.6A CN107527897A (zh) 2016-06-22 2016-06-22 一种混合型高压增强型器件结构及其封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610458471.6A CN107527897A (zh) 2016-06-22 2016-06-22 一种混合型高压增强型器件结构及其封装件

Publications (1)

Publication Number Publication Date
CN107527897A true CN107527897A (zh) 2017-12-29

Family

ID=60735491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610458471.6A Pending CN107527897A (zh) 2016-06-22 2016-06-22 一种混合型高压增强型器件结构及其封装件

Country Status (1)

Country Link
CN (1) CN107527897A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468193A (zh) * 2010-11-11 2012-05-23 飞兆半导体公司 封装装置及电子设备
CN102754206A (zh) * 2010-02-05 2012-10-24 特兰斯夫公司 半导体电子部件和电路
CN103918069A (zh) * 2011-10-07 2014-07-09 特兰斯夫公司 具有增加可靠性的高功率半导体电子部件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102754206A (zh) * 2010-02-05 2012-10-24 特兰斯夫公司 半导体电子部件和电路
CN102468193A (zh) * 2010-11-11 2012-05-23 飞兆半导体公司 封装装置及电子设备
CN103918069A (zh) * 2011-10-07 2014-07-09 特兰斯夫公司 具有增加可靠性的高功率半导体电子部件

Similar Documents

Publication Publication Date Title
US9991884B2 (en) Switching circuits having ferrite beads
CN102754206B (zh) 半导体电子部件和电路
US8890314B2 (en) Package configurations for low EMI circuits
US20120182063A1 (en) Power Device Using Photoelectron Injection to Modulate Conductivity and the Method Thereof
US10186481B2 (en) Semiconductor device including a passive component formed in a redistribution layer
CN104681554A (zh) 半导体装置
Hower et al. Current status and future trends in silicon power devices
CN105914192A (zh) 基于级联电路的半导体封装结构
CN113140566A (zh) 具有隔离结构的集成式芯片及其制作方法
CN105845734B (zh) P型动态阈值晶体管、制备方法及提高工作电压的方法
CN106257655A (zh) 一种功率器件封装结构
CN107527897A (zh) 一种混合型高压增强型器件结构及其封装件
CN104426359B (zh) 一种集成结型场效应晶体管的自举电路及自举方法
CN108231818A (zh) 光子增强的场效应晶体管和集成电路
CN103730460A (zh) 一种超结功率器件版图结构及制作方法
CN208352295U (zh) 一种mos控制晶闸管芯片
CN108231819A (zh) 大导通电流的晶体管和集成电路
US10516343B2 (en) Power semiconductor package and applications
JP2015023086A (ja) 半導体モジュール
CN109167591A (zh) 一种带有驱动辅助电路的结栅型晶体管
CN108615760A (zh) 光调制的场效应晶体管和集成电路
CN215815878U (zh) 具有隔离结构的集成式芯片
CN108615765A (zh) 光调制的场效应晶体管和集成电路
CN108615754A (zh) 光调制的场效应晶体管和集成电路
Kong et al. A novel isolation method for half-bridge power ICs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing

Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd.

Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing

Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20171229

RJ01 Rejection of invention patent application after publication