CN103730460A - 一种超结功率器件版图结构及制作方法 - Google Patents

Abstract

本发明涉及一种超结功率器件版图结构及制作方法。现有技术中的大电流即芯片面积较大的情况下，元胞开启状况不一致导致元胞电流分布不均匀。一种超结功率器件版图结构，包括有源区、终端区、栅极压焊点、源极压焊点和栅极总线，其特征在于：第二栅极总线位于栅极压焊点和有源区之间，第二栅极总线上均匀间隔设置有多个接触孔；超结功率器件版图结构的制作方法，在第一栅极总线、第二栅极总线和第三栅极总线上淀积一层介质层；然后再介层上形成接触孔；在第一栅极总线、第二栅极总线和第三栅极总线的介质层上形成一层金属，通过接触孔将栅极与栅极压焊点连接起来。本发明能够缓解多晶硅电阻率不一致的情况，从而提高了器件的可靠性。

Description

一种超结功率器件版图结构及制作方法

技术领域

    本发明属于半导体技术领域，涉及一种超结功率器件版图结构及制作方法。

背景技术

功率半导体器件是不断发展的功率电子系统的内在驱动力，尤其是在节约能源、动态控制、噪音减少等方面。功率半导体主要应用于对能源与负载之间的能量进行控制，并且应当拥有精度高、速度快和功耗低的特点。超结MOSFET是新型的高压大功率器件，它改善了普通MOSFET器件耐压和导通电阻互相牵制的情况，也改善了IGBT开关损耗大及关断拖尾的情况。超结MOSFET具有高电压、大电流、高频率、导通电阻小、开关损耗低等优点，在变频家电、工业控制、电动机混合电动汽车、新能源等领域获得了广泛的应用空间。 

在功率器件芯片制造前，先根据芯片上器件的每一层布局、金属线布局、连接布局等，设计制作一个或多个版图，将该版图制作成光刻掩膜版，然后，再利用光刻工艺将该光刻掩膜版上的图形转移到晶片上。超结MOSFET的版图由有源区、终端区、栅极压焊点（gate pad）、栅总线（gate bus）和源极压焊（source pad）点等构成的。有源区由元胞并联形成，终端围绕在有源区的外围，栅极压焊点和源极压焊点分别与器件的栅极和源极相连。元胞和终端结构的设计对器件的性能有十分重要的影响，器件制造过程中的各项工艺条件及参数的对器件的性能也至关重要，除此之外，器件版图的布局，如源极压焊点（source pad）、栅极压焊点（gate pad）的位置，排列方式，与元胞栅极及源极的连接方式；栅总线（gate bus）的布局；元胞与终端的过渡处的版图设计；器件corner处版图的处理等都会对器件的参数、良率、可靠性产生巨大的影响。

对大电流器件来说，单个芯片的面积也比较大，通常超结MOSFET的栅极材料是采用多晶硅制作的，具有较大的栅极串联电阻，由于这些栅极串联电阻的存在，在提供的一定的栅极偏压下，如果该栅极偏压刚好达到元胞的理论上的开启电压，距离栅极压焊点（gate pad）近的元胞能够开启，而对距离栅极压焊点（gate pad）远的元胞来说，由于串联电阻的存在，距离栅极压焊点（gate pad）远的元胞处的电压低于理论上的开启电压，该处的元胞不能开启，这样会导致版图内有的区域有电流，有的区域无电流，导致电流分布不均匀。如果增加提供的栅极偏压来确保距离栅极压焊点（gate pad）较远的元胞开启，这样，就会使距离栅极压焊点（gate pad）近的元胞处的电压偏高，进而使该处的电流偏大。因而使超结MOSFET版图内各处的电流分布不均匀。如图1所示：提供一定的栅极偏压时距离栅极压焊点近的元胞区域肯定要比距离栅极压焊点远的区域先开启，导致距离栅极压焊点近的元胞区与距离栅极压焊点远的区域的电流分布不均匀，或者导致距离栅极压焊点远的区域开启不充分。

发明内容

本发明的目的是提供一种适用于高压大功率大电流的超结功率器件版图结构及制作方法，解决现有技术中的大电流即芯片面积较大的情况下，元胞开启状况不一致而导致的元胞电流分布不均匀的问题。

为解决上述技术问题，本发明的技术方案是：一种超结功率器件版图结构，包括有源区、终端区、栅极压焊点、源极压焊点和栅极总线，所述终端区位于有源区外围，所述栅极压焊点、源极压焊点位于有源区中间，所述栅极总线包括第一栅极总线、第二栅极总线和第三栅极总线，第一栅极总线位于有源区之中，第三栅极总线位于有源区和终端区之间，其特别之处在于：所述第二栅极总线位于栅极压焊点和有源区之间，第二栅极总线上均匀间隔设置有多个接触孔。

所述接触孔为方形。

上述一种超结功率器件版图结构的制作方法，具体包括以下步骤：

步骤一：在第一栅极总线、第二栅极总线和第三栅极总线上淀积一层介质层；

步骤二：在第一栅极总线、第二栅极总线和第三栅极总线上的介层上打孔，形成接触孔；

步骤三：在第一栅极总线、第二栅极总线和第三栅极总线的介质层上形成一层金属，通过接触孔使第一栅极总线和第二栅极总线的多晶硅材料与金属连接起来，然后所述金属再与栅极压焊点连接起来，进而器件的各个元胞的栅极与栅极压焊点连接起来。

与现有技术相比较，本发明具有以下有益效果：

本发明中第二栅极总线上设置有不连续的接触孔，使得多晶硅与金属接触不会那么充分，从而增加了第二总线上的栅极串联电阻，当给器件加栅极电压时，距离栅极压焊点近的区域的开启速度变慢，即更接近距离栅极压焊点远的区域的开启速度，从而使元胞区的电流分布更均匀；

本发明中第二栅极总线上设置有不连续的接触孔，与连续的接触孔相比，使得孔注入的面积减少了，从而孔注入的杂质的量也减少了，即注入到多晶硅上的与多晶硅自身杂质类型相反的杂质的浓度减少了，由此缓解了多晶硅电阻率不一致的情况，从而提高了器件的可靠性。

附图说明

图1为传统的超结功率器件版图结构示意图；

图2为使用本发明的方法形成的一种超结功率器件版图结构示意图；

图3为使用本发明的方法形成的另一种超结功率器件版图结构示意图。

其中：1.有源区；2.终端区；3.栅极压焊点；4.源极压焊点；5.第三栅极总线；6.接触孔；7.栅极；8.第一栅极总线；9. 第二栅极总线。

具体实施方式

下面结合具体实施方式对本发明进行详细的说明。

参见图2、图3，一种超结功率器件版图结构，包括有源区1、终端区2、栅极压焊点3、源极压焊点4和栅极总线，终端区2位于有源区1外围，栅极压焊点3、源极压焊点4位于有源区1中间，栅极总线包括第一栅极总线8、第二栅极总线9和第三栅极总线5，第一栅极总线8位于所述有源区1的中间，第二栅极总线9位于栅极压焊点3附近的栅极压焊点3和有源区1之间，第三栅极总线（5）位于有源区1和终端区2之间，第二栅极总线9上均匀间隔设置有多个接触孔6。

接触孔6不限定形状，可以是方形的，长方形的，圆形的等，本发明使用方形的接触孔6来举例说明。

上述一种超结功率器件版图结构的制作方法，具体包括以下步骤：

（1）在第一栅极总线8、第二栅极总线9和第三栅极总线5上淀积一层介质层；

（2）在第一栅极总线8、第二栅极总线9和第三栅极总线5上的介层上打孔，形成接触孔6；

（3）在第一栅极总线8、第二栅极总线9和第三栅极总线5上的介质层上形成一层金属，通过接触孔6使第一栅极总线8、第二栅极总线9和第三栅极总线5的多晶硅材料与金属连接起来，然后所述金属再与栅极压焊点3连接起来，进而器件的各个元胞的栅极7与栅极压焊点3连接起来。

本发明的原理为：本发明采用此种不连续的、间断性的打孔方法与传统的连续性的打孔方法相比，处于栅极压焊点（gate pad）3附近的第二栅极总线9处的多晶硅与金属接触不会那么充分，当给栅极压焊点（gate pad）3一定的偏置电压时，此处的第二栅极总线9也就不会很快将该偏置电压传导给该第二栅极总线9附近元胞，可以延缓此处元胞的开启，从而使位于距离栅极压焊点（gate pad）3较远距离的元胞与较近距离的元胞开启速度更接近，开启程度更接近，使远距离区域和近距离区域的电流分布更均匀。

在本发明中不连续的打孔方式使得孔注入的面积减少，从而孔注入的杂质的量也减少了，缓解了多晶硅电阻率不一致的情况，可以提高器件的可靠性。

Claims (3)

1.一种超结功率器件版图结构，包括有源区（1）、终端区（2）、栅极压焊点（3）、源极压焊点（4）和栅极总线，所述终端区（2）位于有源区（1）外围，所述栅极压焊点（3）、源极压焊点（4）位于有源区（1）中，所述栅极总线包括第一栅极总线（8）、第二栅极总线（9）和第三栅极总线（5），第一栅极总线（8）位于有源区（1）的中间，第三栅极总线（5）位于有源区（1）和终端区（2）之间，其特征在于：所述第二栅极总线（9）位于栅极压焊点（3）和有源区（1）之间，第二栅极总线（9）上均匀间隔设置有多个接触孔（6）。

2.根据权利要求1所述的一种超结功率器件版图结构，其特征在于：所述接触孔为方形。

3.根据权利要求1或2所述的一种超结功率器件版图结构的设计方法，其特征在于：具体包括以下步骤：

步骤一：在第一栅极总线（8）、第二栅极总线（9）和第三栅极总线（5）上淀积一层介质层；

步骤二：在第一栅极总线（8）、第二栅极总线（9）和第三栅极总线（5）上的介层上打孔，形成接触孔（6）；

步骤三：在第一栅极总线（8）、第二栅极总线（9）和第三栅极总线（5）的介质层上形成一层金属，通过接触孔（6）使第一栅极总线（8）和第二栅极总线（9）的多晶硅材料与金属连接起来，然后所述金属再与栅极压焊点（3）连接起来，进而器件的各个元胞的栅极（7）与栅极压焊点（3）连接起来。

Images