CN203910806U - 半导体器件 - Google Patents

Abstract

本实用新型提供一种半导体器件，其包括：衬底；位于所述衬底上的缓冲层；补偿区，其包括位于所述缓冲层上的p区和n区；以及位于所述补偿区上的晶体管单元，所述晶体管单元包括源区，本体区和栅极；其中所述p区和n区的至少一个包括缺陷半导体材料。

Description

半导体器件

技术领域

本实用新型涉及一种半导体器件,尤其涉及一种超结器件。 

背景技术

通过垂直延伸到半导体本体中的n和p区的补偿，超结晶体管减少比导通状态电阻。出于解释性目的，图1示出了一个典型的超结晶体管。 

如图1所示，所述器件具有半导体本体，其具有补偿区，该补偿区包括p区（p列）130和n区（n列）134。所述补偿区连接至MOS晶体管单元，其包括源极118，本体区138和控制栅极114。绝缘结构140将所述栅极114与所述本体区138，所述源极118，所述n区（n列）134以及金属化层110电隔离。所述绝缘结构140的一部分可用作栅极绝缘层。晶体管的漏极128连接至高掺杂的衬底124。缓冲层126位于所述衬底和所述补偿区之间。源极接触通过所述金属化层110电连接。漏极接触构建在器件的背侧并且被超结器件的金属化部128覆盖。 

所述单元的节距p典型的值为在10μm和20μm之间，Wp和Wn在大致2μm和8μm之间。在超结晶体管中，Wp和Wn可以具有相同或者不同的值。一条重要原则是，对于具有特定的每100V阻断电压的超结晶体管，大致需要10μm（+30%/-30%）的硅。对于具有600V额定阻断电压的超结晶体管，所述p列和n列的典型深度为大致30…80 μm。 

补偿装置，在超结晶体管阻断操作期间， n列中带正电荷的施主离子在p列中具有它们的带负电荷的受主离子中的镜像电荷。因此，在每个与所述超结晶体管的上表面平行的平面中，净电荷必须比两个单独电荷的绝对值小得多。与传统的功率晶体管不同，当构建阻断电压时，超结晶体管中的空间电荷区不但垂直地从本体区延伸进入漂移区而且横向地从n列和p列中间的垂直pn结延伸。 

当从两个相邻的n列开始的p列中的空间电荷区在p列的中心相遇（参见图1中的线“A”），即，Wp，且—大约在同时—来自相邻的p列的n列中的空间电荷区在n列的中心相遇（参见图1中的线“B”）, 即，Wn，其对超结晶体管的动态特性具有很大的影响。所述超结晶体管的大部分有源半导体容体被几乎突然变为（render）电绝缘半导体材料。仅缓冲区的相邻部分保持导电并且它们的掺杂电荷被逐渐提取以使得缓冲区变为绝缘体。 

该特性对于超结晶体管的低耗关断是有益的。 

然而，对于超结晶体管的体二极管的动态特性而言，其具有灾难性影响。 

在体二极管的正向操作期间，在本体（在此情况下为二极管的阳极发射极）和漏极（在此情况下为二极管的阴极发射极）之间的半导体容体被注满电子和空穴，其浓度比该半导体容体中的掺杂浓度高得多。当二极管由正向操作转到阻断操作时，该多余电荷必须被移除来使得二极管构建阻断电压。电荷的去除通过全部的pn结区域来完成，在该区域中，相应的p和n区分别具有对阳极（=本体）和阴极（=漏极）的阻性（欧姆行为）接触。在超结晶体管的情况中,所有p列和n列被导电连接至相对应的发射极，通过沿着所述列的折叠pn结生成空间电荷区来导致一个很高的提取率，从而产生非常高的反向恢复电流。 

所述超结器件端子两端的阻断电压保持为低直到所述p列和n列中的空间电荷区相遇。一条重要原则是，对于阻断100V，需要硅中10μm的空间电荷区。因此，对于例如，具有600V额定阻断电压的典型超结晶体管，所显现的空间电荷区可以在大约为40…100V(该电压比例如600V的阻断器件的大约400V范围内的典型操作电压低很多)时在所述列区域中相遇。在该示例中，p列和n列的深度可以在30μm 和 80μm之间，在此假定为40μm。 

然而，当在p列和n列间的空间电荷区相遇时，会立即出现为例如大约40μm宽的空间电荷区,其足够阻断典型的操作电压。 

因此，所述超结晶体管终端处的阻断电压会急速升高并且所述原本很高的反向恢复电流会以急速过渡几乎下降到零。 

这些急速过渡会对电路其它部分造成干扰并且可能导致其它电子装置的扰动，导致电路振荡和/或失灵，且最坏的情况是导致电路毁坏。 

提高体二极管整流换向的关键是减小峰值反向恢复电流。这可以通过在p列和n列的区域中引入寿命限制实现，其使得所述漂移区中存储较少的过剩电荷。在通过寿命限制产生的复合中心处，电子和空穴将复合，体二极管正向操作期间的过剩电荷浓度减小，因此反向恢复电流降低。寿命限制可以通过如下方式来进行： 

a)通过例如采用电子或其它非掺杂元素经由辐射来产生晶体缺陷。其缺点是，例如在包装和操作期间对温度和退火过程的敏感性，这能够导致所述超结晶体管的电气特性改变。不幸的是,由于辐射导致的晶体损坏作为复合和产生中心起作用，所述超结晶体管的泄漏电流也被提高。此外，在所述半导体材料和涂层电介质例如栅极氧化物或钝化层之间的边界层可能被破坏，这将导致可靠性或漂移问题。

b）通过经由重金属掺杂，例如经过已知从双极器件（如快速开关二极管或高频晶闸管）扩散金或铂，来引入复合中心。当金用作产生和复合中心时，由于在体二极管导通时间期间电子和空穴的复合，铂掺杂不会导致泄漏电流升高而仅会减小过剩电荷浓度。然而，因为存在污染生产工具和其它产品的风险并导致它们的电子特性发生改变，在半导体生产中，重金属是不需要的物质。 

一种包括利用上述方法来寿命限制而产生的复合中心的半导体材料能够被称为“缺陷半导体材料”。 

需要这样一种采用半导体工业中常用的工艺和材料的超结晶体管的改进的体二极管。 

发明内容

本实用新型的目的在于解决以上一个或多个问题。 

根据本实用新型的一个方面，提供一种半导体器件，其包括： 

衬底；

位于所述衬底上的缓冲层；

补偿区，其包括位于所述缓冲层上的p区和n区；以及

位于所述补偿区上的晶体管单元，所述晶体管单元包括源区，本体区和栅极；

其中所述p区和n区的至少一个包括缺陷半导体材料。

优选地，所述缓冲层具有为所述晶体管单元的所述缓冲层，所述补偿区和所述源区和本体区的总体厚度的至少25%的厚度。 

优选地，所述缓冲层具有为所述晶体管单元的所述缓冲层，所述补偿区和所述源区和本体区的总体厚度的至少30%的厚度。 

优选地，所述缓冲层具有为所述晶体管单元的所述缓冲层，所述补偿区和所述源区和本体区的总体厚度的至少1/3的厚度。 

优选地，所述缓冲层具有为所述晶体管单元的所述缓冲层，所述补偿区和所述源区和本体区的总体厚度的35% 和 45%之间的厚度。 

优选地，所述缓冲层具有比所述n区低的掺杂浓度。 

优选地，所述缓冲层具有朝向衬底增加的掺杂浓度。 

优选地，所述缓冲层包括所述衬底上的第一子层和第一子层上的第二子层，并且第二子层的掺杂高于第一子层的掺杂。 

优选地，所述缓冲层包括所述衬底上的第一部分和第一部分上的第二部分，第一部分具有朝向衬底增加的掺杂浓度。 

优选地，所述缺陷半导体材料包括金属元素。 

优选地，所述金属元素是铂，金或铜。 

优选地，所述半导体器件是超结器件。 

优选地，所述半导体器件中的金属元素的浓度在1·10¹⁶/cm3以下。 

优选地，所述半导体器件中的金属元素的浓度在1·10¹⁵/cm3以下。 

优选地，所述半导体器件中的金属元素的浓度在1·10¹⁴/cm3以下。 

附图说明

包括附图来提供对实施例的进一步理解，所述附图被结合到说明书中并构成说明书的一部分。附图用于解释实施例且附图及其相应描述用于解释实施例的原理。参考以下详细描述将更容易且更好地理解其它的实施例及其意在的优点。附图中的元素彼此之间并非按比例绘制。相同的附图标记代表对应的同样的部件。 

图1示出了典型超结晶体管的示意性截面图。 

图2示出了超结晶体管的体二极管的整流换向行为。 

图3A，图3B和图3C，示出了两个用于实现缓冲区和阻断操作中电场的可能的特性的可替换实施例。 

具体实施方式

在以下详细描述中，将参考附图，其构成说明书的一部分。说明书通过本实用新型得以实施的具体实施例来进行描述。因此，方向性术语，例如“顶部”，“底部”， “前”，“后”，“前面”，“后面”等用于表示所描述的附图的方向。由于实施例中的部件可以被放置在许多不同的方向，方向性术语仅出于示例性目的，而并非限制。应当理解的是在不脱离本实用新型的范围的情况下，可以使用其他实施例并可以进行结构或逻辑上的修改。因此，以下详细的描述并不采取限制意义，该实用新型的范围由所附的权利要求限定。 

应当理解的是以下各示例性实施例的特征除非特别说明外均可彼此结合。 

如说明书中所应用的，术语“耦合”和/或“电耦合”并非意指元件必须直接耦合在一起；“耦合”或“电耦合”的元件之间可以具有中间元件。 

如上所述，由于工艺的稳定性，在体二极管操作过程中用于减少超结晶体管中过剩电荷的优选方法为重金属扩散。然而，除了常见的复合中心,或者，可替换的，金，铂和铜也可以被用作复合中心。铜具有在半导体生产中已知的特定优势。铜被用作（上部）芯片金属化部，其具有承载高电流密度的能力。并且，铜在集成电路技术中被用作Al或AlSi导线中的掺杂剂以改善金属化部的电子迁移特性，由此使得金属化部具有较高的电流密度。 

因此，铜是一种公认的材料,并且用于检测生产中的工具或产品中铜交互污染的工具早已存在并使用。 

采用重金属掺杂（例如像铂、金或特别是铜掺杂中的至少一个）将在所述超结晶体管的体二极管正向操作期间减少存储的电荷量。但是寿命限制的引入仅能减小所述超结晶体管的整流换向期间的峰值反向恢复电流,其并不能在如图2所示的当电流接近为零时，显著改变电流的形状。 

在所述超结晶体管的半导体本体中重金属掺杂的最大体浓度可以在1·10¹⁶/cm3, 1·10¹⁵/cm3或1·10¹⁴/cm3以下，其中接近所述超结晶体管的上表面的半导体材料中的浓度可以超过缓冲层126中的浓度高达50倍。 

如图2所示，峰值反向恢复电流的水平为所采用的寿命限制的量的函数，恢复过程中的di/dt不会有较大的改变。 

另外一项任务是减小在整流换向期间的di/dt的绝对值。这意味着，在从所述补偿区去除过剩电荷后，必须仍有足够的过剩电荷用于馈送反向恢复电流并使得di/dt平缓。此过剩电荷的源为缓冲区。该缓冲区具有比所述n列低的掺杂，因此其在体二极管的正向操作期间也被注满。 

所述缓冲区中剩余的过剩电荷能够在以下两方面帮助改善开关特性。首先，因为仍有从缓冲区出来的电荷，di/dt不能太过陡峭,至少作为扩散电荷来因此产生（额外的）反向恢复电流。其次，当缓冲区中仍然存在移动电荷时，其阻止空间电荷区快速传播进入缓冲区,因此，阻断电压升高的斜率受到限制。 

位于过渡缓冲区/衬底处的该过剩电荷的一部分在所述n列和p列的区域中过剩电荷被去除期间已经被去除。为了防止在体二极管整流换向完成之前所述缓冲区被完全耗尽，所述缓冲区必须足够厚。根据一个实施例，所述缓冲区具有为沉积在具有高且基本均匀导电性的衬底（在此限定为epi层）之上半导体材料的总厚度的至少25%或30%的厚度。根据另一个实施例，所述缓冲区具有在所述epi层的总厚度的35%到45%之间的厚度。 

为了保护过剩电荷不被电场过快地提取，所述缓冲区应该具有能够防止电场直接到达所述衬底的掺杂水平。为了达到此目的，在静态阻断操作期间延伸进入所述缓冲区的空间电荷区应当仅穿透所述缓冲区厚度的25%到45%。 

该相对高的缓冲区掺杂帮助限制所述超结晶体管导通状态电阻的升高。值得注意的是，所需要的缓冲区掺杂仍然比所述n列的掺杂低。由于缓冲区中基本没有补偿，电场仍然很快下降。为了进一步提高所述超结晶体管的导通状态电阻，所述缓冲区的掺杂可以在静态阻断操作期间在所述空间电荷区部分之外朝向所述衬底被提高。 

图3A，图3B和图3C，示出了超结晶体管的两个非限制性示例的示意性截面图。其示出了多种用于实现补偿区和缓冲区的可能性。这些示例并非限制性的，其可以以任何方式结合成不同的方案。为简单起见, 仅一部分有源区，即，承载垂直负载电流的区域的截面被示出。而晶体管的其它部分，如边缘终止系统，划片区或者栅极连接等并未在图3A-3C中示出。所示出的器件具有半导体本体，其具有补偿区，所述补偿区包括p区（p列）130和n区（n列）134,其中所述补偿，即，在垂直方向上p列和n列之间的掺杂的差既可以是均匀的也可以是可变的。 

所述补偿区被连接至MOS晶体管单元，其包括源极118，本体区138和控制栅极114。在所给出的示例中，所述栅极被构建成位于所述半导体本体顶部的平面栅电极。然而，所述栅极也能够在所述半导体本体中刻蚀的沟槽中实现。 

绝缘结构140，例如氧化物，将所述栅极114与所述本体区138，所述源极118，所述n区（n列）134以及金属化层110电隔离。并且位于所述栅极114下方的所述绝缘结构140的一部分可用作栅极绝缘层。 

所述晶体管的漏极128连接至高度掺杂的衬底124。缓冲层126可以位于所述衬底和所述补偿区之间。所述缓冲层具有与所述衬底相同的导电类型。在垂直方向上所述缓冲层的掺杂可以变化。 

源极接触通过所述金属化层110电连接，所述金属化层在芯片的顶面构建公共源极焊盘。各个单元栅极114通过多晶硅连接以在顶面用金属化部构建公共栅极接触。并且因此具有相同或不同的金属化部的两个电极（一个用于源极，另一个用于栅极）被设置在器件顶面并且通过硅氧化物或硅氮化物钝化层或者二者彼此绝缘。所述漏极接触构建在所述器件的背侧并且被超结器件的金属化部128覆盖。 

如图3A-3C所示，提供两个用于实现缓冲区和阻断操作中电场的可能的特性的可替换实施例。所述补偿区中的电场被描绘为不变的，但其可以具有不同的形状（上升的，下降的，波浪的或者这些形状的一个或多个的组合）。并且，缓冲层中电场的减小可以与所示出的特性不同。 

例如，所述缓冲层中的掺杂水平可以改变。如图3A所示，所述缓冲区的掺杂可以在静态阻断操作期间在所述空间电荷区部分之外朝向所述衬底被提高。 

又例如，所述缓冲层中的掺杂水平可以被逐步改变。例如，所述缓冲层可以包括多个子层，例如，如图3B所示，如第一子层（缓冲层1）和第二子层（缓冲层2）,并且所述第二子层的掺杂高于所述第一子层的掺杂。 

尽管在此描述了特定的实施例，本领域普通技术人员能够理解在不脱离本实用新型的范围的情况下，多种可替换和/或等同的实施方式可以用来替换所示出并描述出的特定实施例。本申请旨在覆盖任何对此处讨论的特定实施例的调整或改变。因此，本实用新型旨在仅由权利要求及其等价物限制。 

Claims (15)

1.一种半导体器件，其特征在于包括：

衬底；

位于所述衬底上的缓冲层；

补偿区，其包括位于所述缓冲层上的p区和n区；以及

位于所述补偿区上的晶体管单元，所述晶体管单元包括源区，本体区和栅极；

其中所述p区和n区的至少一个包括缺陷半导体材料。

2.根据权利要求1所述的半导体器件, 其特征在于所述缓冲层具有为所述晶体管单元的所述缓冲层，所述补偿区和所述源区和本体区的总体厚度的至少25%的厚度。

3.根据权利要求1所述的半导体器件, 其特征在于所述缓冲层具有为所述晶体管单元的所述缓冲层，所述补偿区和所述源区和本体区的总体厚度的至少30%的厚度。

4.根据权利要求1所述的半导体器件, 其特征在于所述缓冲层具有为所述晶体管单元的所述缓冲层，所述补偿区和所述源区和本体区的总体厚度的至少1/3的厚度。

5.根据权利要求1所述的半导体器件, 其特征在于所述缓冲层具有为所述晶体管单元的所述缓冲层，所述补偿区和所述源区和本体区的总体厚度的35% 和 45%之间的厚度。

6.根据权利要求1所述的半导体器件, 其特征在于所述缓冲层具有比所述n区低的掺杂浓度。

7.根据权利要求1所述的半导体器件, 其特征在于所述缓冲层具有朝向衬底增加的掺杂浓度。

8.根据权利要求1所述的半导体器件, 其特征在于所述缓冲层包括所述衬底上的第一子层和第一子层上的第二子层，并且第二子层的掺杂高于第一子层的掺杂。

9.根据权利要求1所述的半导体器件, 其特征在于所述缓冲层包括所述衬底上的第一部分和第一部分上的第二部分，第一部分具有朝向衬底增加的掺杂浓度。

10.根据权利要求1所述的半导体器件, 其特征在于所述缺陷半导体材料包括金属元素。

11.根据权利要求10所述的半导体器件, 其特征在于所述金属元素是铂，金或铜。

12.根据权利要求1所述的半导体器件, 其特征在于所述半导体器件是超结器件。

13.根据权利要求11所述的半导体器件, 其特征在于所述半导体器件中的金属元素的浓度在1·10¹⁶/cm3以下。

14.根据权利要求11所述的半导体器件, 其特征在于所述半导体器件中的金属元素的浓度在1·10¹⁵/cm3以下。

15.根据权利要求11所述的半导体器件, 其特征在于所述半导体器件中的金属元素的浓度在1·10¹⁴/cm3以下。