CN108615754A - 光调制的场效应晶体管和集成电路 - Google Patents

光调制的场效应晶体管和集成电路 Download PDF

Info

Publication number
CN108615754A
CN108615754A CN201611128700.4A CN201611128700A CN108615754A CN 108615754 A CN108615754 A CN 108615754A CN 201611128700 A CN201611128700 A CN 201611128700A CN 108615754 A CN108615754 A CN 108615754A
Authority
CN
China
Prior art keywords
layer
effect transistor
field
light modulation
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611128700.4A
Other languages
English (en)
Other versions
CN108615754B (zh
Inventor
王敬
陈文捷
郭磊
梁仁荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201611128700.4A priority Critical patent/CN108615754B/zh
Publication of CN108615754A publication Critical patent/CN108615754A/zh
Application granted granted Critical
Publication of CN108615754B publication Critical patent/CN108615754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种光调制的场效应晶体管和集成电路，其中该光调制的场效应晶体管包括：半导体层；源区和漏区，所述源区设置在所述半导体层之中或所述半导体层之上，所述漏区设置在所述半导体层之中或所述半导体层之上；形成在所述半导体层之上的栅结构；形成在所述源区和/或漏区之中的发光结构，其中，所述发光结构用于产生光子以激发所述半导体层中的电子‑空穴对。本发明的光调制的场效应晶体管和集成电路，将发光结构设置源区和/或漏区之中，在不影响器件关态电流的前提下，利用光照极大地改善器件的导通电流。

Description

光调制的场效应晶体管和集成电路
技术领域
本发明属于半导体制造技术领域，具体涉及一种光调制的场效应晶体管和集成电路。
背景技术
氮化镓(GaN)宽禁带直接带隙材料具有高硬度、高热导率、高电子迁移率、稳定的化学性质、较小的介电常数和耐高温等优点，所以GaN在发光二极管、高频、高温、抗辐射、高压等电力电子器件中有着广泛的应用和巨大的前景。
迄今为止，基于GaN材料的异质结高电子迁移率晶体管(HEMT)已经有了广泛的应用和研究，但是，常开型的HEMT并不能满足低功耗的应用要求。所以，对常关型GaN材料的金属氧化物半导体场效应晶体管(MOSFET)的研究很有必要，并且也越来越受到重视。
对于GaN-MOSFET，其源漏注入采用的是Si离子(n型沟道)和Mg离子(p型沟道)。但对于GaN材料，注入离子激活需要很高的温度，尤其对于p型沟道的Mg离子，激活率不高，这就导致GaN-MOSFET的导通电流受到了一定的限制。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的一个目的在于提出一种具有结构简单、导通电流高的光调制的场效应晶体管。
根据本发明实施例的光调制的场效应晶体管，包括：半导体层；源区和漏区，所述源区设置在所述半导体层之中或所述半导体层之上，所述漏区设置在所述半导体层之中或所述半导体层之上；形成在所述半导体层之上的栅结构；形成在所述源区和/或漏区之中的发光结构，其中，所述发光结构用于产生光子以激发所述半导体层中的电子-空穴对。
在本发明的一个实施例中，所述发光结构包括第一发光单元，所述源区包括：第一重掺杂层，所述第一重掺杂层的上表面上开有第一凹槽；形成在所述第一重掺杂层之上的第一金属接触层；所述第一发光单元包括：形成在所述第一凹槽之中的第一发光层；形成在所述第一发光层之上的第一电极；其中，所述第一重掺杂层和所述第一发光单元之间设置有第一绝缘层。
在本发明的一个实施例中，所述第一金属接触层包括形成在所述第一凹槽之外第一金属接触单元和形成在所述第一凹槽内的第二金属接触单元；所述第一发光单元还包括设置在所述第二金属接触单元和所述第一发光层之间的第二重掺杂层，以及设置在所述第一电极和所述第一发光层之间的第三重掺杂层。
在本发明的一个实施例中，所述发光结构包括第二发光单元，所述漏区包括：第四重掺杂层，所述第四重掺杂层的上表面上开有第二凹槽；形成在所述第四重掺杂层之上的第二金属接触层；所述第二发光单元包括：形成在所述第二凹槽之中的第二发光层；形成在所述第二发光层之上的第二电极；其中，所述第四重掺杂层和所述第二发光单元设置有第二绝缘层。
在本发明的一个实施例中，所述第二金属接触层包括形成在所述第二凹槽之外第三金属接触单元和形成在所述第二凹槽内的第四金属接触单元；所述第二发光单元还包括形成在所述第四金属接触单元和所述第二发光层之间的第五重掺杂层，以及设置在所述第二电极和所述第二发光层之间的第六重掺杂层。
在本发明的一个实施例中，所述半导体层包括具有直接带隙结构的半导体材料。
在本发明的一个实施例中，所述半导体层包括具有直接带隙结构的半导体材料。
在本发明的一个实施例中，所述半导体材料包括氮化物半导体材料、砷化物半导体材料、氧化物半导体材料或锑化物半导体材料。
在本发明的一个实施例中，所述发光结构为发光二极管结构。
在本发明的一个实施例中，所述发光二极管结构包括发光层，所述发光层为量子阱或多量子阱结构。
在本发明的一个实施例中，所述发光层材料与所述半导体层的材料属于同一系列。
在本发明的一个实施例中，所述发光层的禁带宽度不小于所述半导体层的禁带宽度。
在本发明的一个实施例中，还包括：同步结构，用于控制所述场效应晶体管和所述发光结构同步开启。
在本发明的一个实施例中，多个所述场效应晶体管共用一个所述发光结构。
在本发明的一个实施例中，所述场效应晶体管包括MOSFET、MESFET、MISFET和JFET。
由上可知，根据本发明实施例的场效应晶体管至少具有如下优点：
相对于传统的独立GaN-MOSFET而言，本发明提出的光调制的场效应晶体管，将发光结构设置在半导体上，在不影响器件关态电流的前提下，利用光照极大地改善器件的导通电流。
本发明的另一个目的在于提出一种集成电路。
根据本发明实施例的集成电路，包括上述实施例所述的光调制的场效应晶体管。
由上可知，根据本发明实施例的集成电路至少具有如下优点：
相对于传统的独立GaN-MOSFET而言，本发明提出的集成电路，将发光结构设置在半导体上，在不影响器件关态电流的前提下，利用光照极大地改善器件的导通电流。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明一个实施例的光调制的场效应晶体管的结构示意图；
图2是本发明一个具体实施例的光调制的场效应晶体管的结构示意图；
图3是图2中A处的局部放大图；
图4是本发明另一个具体实施例的光调制的场效应晶体管的结构示意图；
图5是图4中B处的局部放大图；
图6是本发明一个实施例中发光结构光调制的场效应晶体管共享栅压的结构示意图；
图7是本发明一个实施例的发光二极管结构的结构示意图；
图8是本发明一个实施例中具体同步结构的光调制的场效应晶体管的结构示意图；。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本发明一方面提出一种光调制的场效应晶体管，如图1所示，包括：半导体层100；源区200和漏区300，源区200和漏区300可以如图1所示设置在半导体层100之中，还可以采用抬升结构设置在半导体层100之上，一方面，抬升的源极和漏极可以通过外延形成，获得更重的掺杂和更低的电阻率，降低源漏串联电阻和器件导通电阻，提升器件的开态性能；另一方面，通过外延形成的抬升的源极和漏极可以有效地控制其中掺杂元素的分布，利用调制器件的阈值电压；形成在半导体层100之上的栅结构400；形成在源区200或漏区300之中的发光结构500(图1仅是将发光结构500设置在源区之中的一种示例，本领域人员可以理解，也可将发光结构设置在漏区300之中，或同时将发光结构500设置在源区200和漏区300中)。其中，发光结构500用于产生光子以激发半导体层中的电子-空穴对。
本发明实施例的光调制的场效应晶体管，对于n沟道场效应晶体管，如图2所示，当器件导通时，栅压为正，发光结构500产生光子，光子在半导体层100中激发电子和空穴对，其中的电子流向沟道区，增加器件沟道区的有效载流子浓度，从而增加器件的开态电流，增强器件性能。半导体层100可以是形成在绝缘体上的半导体材料，也可以是Si上外延的化合物半导体材料，如GaN等，还可以是自支撑的化合物半导体材料，如GaN自支撑晶片衬底。栅结构400可以仅包括栅金属(此时为金属-半导体场效应晶体管(MESFET)结构)，或包括栅金属和栅介质(此时为金属-氧化物-半导体场效应晶体管(MOSFET)或金属-绝缘体-半导体场效应晶体管(MISFET)结构)，此外，栅结构400还可以是由p-n结形成的栅极(此时为结型场效应晶体管(JFET)结构)。
如图2和图3所示，以n沟道MOSFET为例，在本发明的一个实施例中，发光结构500包括第一发光单元。源区200包括第一重掺杂层210，第一重掺杂层210的上表面上开有第一凹槽(第一凹槽的形状可以为矩形槽、V型槽、L型槽(当源区200设置在场效应晶体管上端的边缘位置时，侧边敞开形成L型槽)或其它形状的凹槽，此处不对第一凹槽形状做限定，能在第一凹槽中设置第一发光单元即可)。在第一重掺杂层210之上设置有第一金属接触层220。其中，第一金属接触层220可以如图2所示设置在第一凹槽之外的四周或两端，也可以仅设置在第一凹槽之外的一端。第一发光单元包括形成在第一凹槽之中的第一发光层510；设置在第一发光层510之上的第一电极530。第一电极530还可以通过第三重掺杂层520引出。需要说明的是，本实施例以n沟道MOSFET为例，而这些结构通过相应地调整可以应用在n沟道MISFET、MESFET和JFET，以及p沟道MOSFET、MISFET、MESFET和JFET之中。
与发光结构500设置在源区200中类似，发光结构500还可以单独设置在漏区300中，或同时设置在源区200和漏区300中。与将发光结构500设置在源区200中类似，当发光结构500设置在漏区300中时，发光结构500包括第二发光单元。漏区300包括第四重掺杂层，第四重掺杂层的上表面上开有第二凹槽(第二凹槽的形状可以为矩形槽、V型槽、L型槽(当漏区300设置在场效应晶体管上端的边缘位置时，侧边敞开形成L型槽)或其它形状的凹槽，此处不对第二凹槽形状做限定，能在第二凹槽中设置第二发光单元即可)。在第四重掺杂层之上设置有第二金属接触层。其中，第二金属接触层可以设置在第二凹槽之外的两端，也可以仅设置在第二凹槽之外的一端。第二发光单元包括形成在第二凹槽之中的第二发光层；设置在第二发光层之上的第二电极。第二电极还可以通过第六重掺杂层引出。
本发明实施例的光调制的场效应晶体管，发光结构500通过附图2和图3所示的方式穿过源区200和/或漏区300，利用不透明金属的第一电极530和/或第二电极。这种结构的可共用源区200和/漏区300的重掺杂层，利用外延形成第一发光单元和/或第二发光单元，从而降低器件复杂度。
如图4和图5所示，以n沟道MOSFET为例，在本发明的另一个实施例中，第一金属接触层220包括形成在第一凹槽之外第一金属接触单元和形成在第一凹槽内的第二金属接触单元。第一发光单元还包括形成在第二金属接触单元和第一发光层之间的第二重掺杂层540，本实施例中，发光结构500共用源区200和/或漏区300的第一金属接触层220和/或第二金属接触层，可以利用键合工艺形成第一发光单元和/或第二发光单元，从而降低器件复杂度。需要说明的是，本实施例以n沟道MOSFET为例，而这些结构通过相应地调整可以应用在n沟道MISFET、MESFET和JFET，以及p沟道MOSFET、MISFET和MESFET之中。
与发光结构500设置在源区200中类似，发光结构500还可以单独设置在漏区300中，或同时设置在源区200和漏区300中。当发光结构500设置在漏区300中时，发光结构500包括第二发光单元。第二金属接触层包括形成在第二凹槽之外第三金属接触单元和形成在第二凹槽内的第四金属接触单元，第二发光单元还包括形成在所述第四金属接触单元和第二发光层之间的第五重掺杂层。
本发明实施例的光调制的场效应晶体管，对于n沟道MOSFET，如图2-图5所示，由于正栅压的吸引，电子将流向场效应晶体管的沟道，从而增强了沟道电流。由于正栅压的排斥和衬底偏置电压的吸引，空穴将流向衬底，从而不会对沟道电流产生影响。当器件关断时，发光结构500和场效应晶体管结构关断，发光结构500不会对关态泄漏电流产生影响。此外，通过将发光结构500设置在源区200和/或漏区300之中，使得发光结构500距离场效应晶体管的沟道区很近，可在离沟道区很近(包含沟道区)的半导体层中更有效地激发的电子空穴对，更有效地在沟道区中增加载流子浓度，改善性能。需要说明的是，本实施例以n沟道MOSFET为例，而这些结构通过相应地调整可以应用在n沟道MISFET、MESFET和JFET。
对于p沟道MOSFET，工作原理与n沟道MOSFET一致，只是此时栅压为负，当器件导通时，发光结构500产生光子，光子在半导体层100中激发电子和空穴对，其中的空穴流向沟道区，增加器件沟道区的有效载流子浓度，从而增加器件的开态电流，增强器件性能。。对一些化合物半导体材料，例如GaN、ZnO等，由于p沟道MOSFET的注入离子激活比n沟道MOSFET更难，造成常规情况下沟道中的有效载流子浓度低，采用光子激发电子-空穴对后，对有效载流子浓度提升的作用将非常显著，因此，采用本发明的结构对这类化合物半导体材料构成的p沟道MOSFET的沟道电流的增强效果将更加明显。需要说明的是，本实施例以p沟道MOSFET为例，而这些结构通过相应地调整可以应用在p沟道MISFET、MESFET和JFET之中。
为了简便表述，在下面的示例中，均以n沟道MOSFET为例，而这些结构通过相应地调整可以应用在n沟道MISFET、MESFET和JFET，以及p沟道MOSFET、MISFET、MESFET和JFET之中。
如图6所示，在本发明的一个实施例中，发光结构500与场效应晶体管共享相同的栅电压(发光结构500的设置方式可以如图2-图5中任一形式设在源区200和/或漏区300之上)。当器件导通时，发光结构500和场效应晶体管同步开启和关断，可以在增强光调制的场效应晶体管的沟道电流的前提下，简化器件和电路结构，减少工艺的复杂性，降低成本。
在本发明的一个实施例中，半导体层100包括具有直接带隙结构的半导体材料。直接带隙材料在光子的激发下可快速响应产生电子-空穴对，且其具有非常高内部量子效率，有利于增强光调制的作用，提升器件性能。
在本发明的一个实施例中，半导体层100材料包括氮化物半导体材料、砷化物半导体材料、氧化物半导体材料或锑化物半导体材料。其中，氮化物半导体材料包括GaN、AlGaN、InGaN、AlN、InN。砷化物半导体材料包括GaAs、AlGaAs、InGaAs、InAs。氧化物半导体材料包括Ga2O3、ZnO、InGaZnO。锑化物半导体材料包括GaSb、AlGaSb、InGaSb、InSb。这些材料都具有直接带隙的能带结构，可在光子的激发下快速响应产生电子-空穴对。
在本发明的一个实施例中，发光结构500为发光二极管结构。其中，发光二极管结构可以是如图7所示包括量子阱或多量子阱结构作为发光层的结构。
在本发明的一个实施例中，发光层材料与半导体层100的材料属于同一系列，即发光层材料为与半导体层100材料对应的氮化物、砷化物、氧化物或者磷化物。采用同一系列材料制成的发光层和半导体层100能简化发光结构的制作工艺，同时，利用调节发光层和半导体层100的禁带宽度，使得发光结构500发出的光子可被半导体层100有效吸收，从而有效增强场效应晶体管的沟道导通电流。
在本发明的一个实施例中，发光层的禁带宽度不小于半导体层100的禁带宽度。发光层的禁带宽度不小于半导体层100的禁带宽度时，则产生的光子具有足够的能量在半导体层100中激发电子空穴对，此时其内部量子效率高，在半导体层中产生的有效载流子多，沟道导通电流越大。当然，即便发光层的禁带宽度小于半导体层的禁带宽度，产生的光子也可以激发半导体层中的电子-空穴对，但其内部量子效率会比较低；反之，如果发光层的禁带宽度远大于半导体层的禁带宽度，虽然光子有足够的能量激发半导体层中的电子空穴对，然而其富余的能量会转换为热量，造成器件发热和能量浪费。因此，发光层的禁带宽度与半导体层的禁带宽度一致为最优。
在本发明的一个实施例中，还包括用于控制场效应晶体管和发光结构210同步开启的同步结构。如图8所示，在本实施例中，在发光结构500和场效应晶体管之间串联一个电阻，通过调制栅极电压，以确保发光结构500和场效应晶体管能够同步开启和关断。需要指出的是，同步结构不限于在发光结构500和场效应晶体管之间串联一个电阻，只要能使发光结构和场效应晶体管同步开启的电路或器件结构均可；同样，电阻也不限于串联在电源和发光结构之间，也可以串联在电源和场效应晶体管的栅极之间，串联这个电阻是为了调制场效应晶体管和发光结构之间的电压，使得发光结构和场效应晶体管均在合适的电压下工作即可。
在本发明的一个实施例中，场效应晶体管包括金属-氧化物-半导体场效应晶体管(MOSFET)、金属-半导体场效应晶体管(MESFET)、金属-绝缘体-半导体场效应晶体管(MISFET)和结型场效应晶体管(JFET)。这些晶体管均为栅控晶体管，其导通电流的大小受半导体层中有效载流子浓度的影响，在光子的作用下，可增加有效载流子浓度，增加导通电流。
在本发明的一个实施例中，场效应晶体管具有平面结构(单栅结构)、双栅结构、鳍形栅(FinFET)或环栅(Gate-all-around)结构，即栅结构为常规的平面型、双栅结构、鳍形栅结构或者环栅包围沟道的结构。这些结构均是栅控晶体管，其导通电流的大小受半导体层中有效载流子浓度的影响，在光子的作用下，可增加有效载流子浓度，增加导通电流。
相对于传统的独立MOSFET而言，本发明提出的光调制的场效应晶体管，将发光结构设置在源区和/或漏区之中，在不影响器件关态电流的前提下，利用光照极大地改善器件的导通电流。
本发明的实施例还公开了一种集成电路，包括上述实施例所述的光调制的场效应晶体管。通过光调制的场效应晶体管开态性能的提升，可有效改善集成电路的性能。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (14)

1.一种光调制的场效应晶体管，其特征在于，包括：
半导体层；
源区和漏区，所述源区设置在所述半导体层之中或所述半导体层之上，所述漏区设置在所述半导体层之中或所述半导体层之上；
形成在所述半导体层之上的栅结构；
形成在所述源区和/或漏区之中的发光结构，其中，所述发光结构用于产生光子以激发所述半导体层中的电子-空穴对。
2.如权利要求1所述的光调制的场效应晶体管，其特征在于，所述发光结构包括第一发光单元，所述源区包括：
第一重掺杂层，所述第一重掺杂层的上表面上开有第一凹槽；
形成在所述第一重掺杂层之上的第一金属接触层；
所述第一发光单元包括：
形成在所述第一凹槽之中的第一发光层；
形成在所述第一发光层之上的第一电极；
其中，所述第一重掺杂层和所述第一发光单元之间设置有第一绝缘层。
3.如权利要求2所述的光调制的场效应晶体管，其特征在于，所述第一金属接触层包括形成在所述第一凹槽之外第一金属接触单元和形成在所述第一凹槽内的第二金属接触单元；
所述第一发光单元还包括设置在所述第二金属接触单元和所述第一发光层之间的第二重掺杂层，以及设置在所述第一电极和所述第一发光层之间的第三重掺杂层。
4.如权利要求1所述的光调制的场效应晶体管，其特征在于，所述发光结构包括第二发光单元，所述漏区包括：
第四重掺杂层，所述第四重掺杂层的上表面上开有第二凹槽；
形成在所述第四重掺杂层之上的第二金属接触层；
所述第二发光单元包括：
形成在所述第二凹槽之上的第二发光层；
形成在所述第二发光层之上的第二电极；
其中，所述第四重掺杂层和所述第二发光单元设置有第二绝缘层。
5.如权利要求4所述的光调制的场效应晶体管，其特征在于，所述第二金属接触层包括形成在所述第二凹槽之外第三金属接触单元和形成在所述第二凹槽内的第四金属接触单元；
所述第二发光单元还包括设置在所述第四金属接触单元和所述第二发光层之间的第五重掺杂层，以及设置在所述第二电极和所述第二发光层之间的第六重掺杂层。
6.如权利要求1所述的光调制的场效应晶体管，其特征在于，所述半导体层包括具有直接带隙结构的半导体材料。
7.如权利要求6所述的光调制的场效应晶体管，其特征在于，所述半导体材料包括氮化物半导体材料、砷化物半导体材料、氧化物半导体材料或锑化物半导体材料。
8.如权利要求1所述的光调制的场效应晶体管，其特征在于，所述发光结构为发光二极管结构。
9.如权利要求8所述的光调制的场效应晶体管，其特征在于，所述发光二极管结构包括发光层，所述发光层为量子阱或多量子阱结构。
10.如权利要求9所述的光调制的场效应晶体管，其特征在于，所述发光层材料与所述半导体层的材料属于同一系列。
11.如权利要求9所述的光调制的场效应晶体管，其特征在于，所述发光层的禁带宽度不小于所述半导体层的禁带宽度。
12.如权利要求1所述的光调制的场效应晶体管，其特征在于，还包括：
同步结构，用于控制所述场效应晶体管和所述发光结构同步开启。
13.如权利要求1所述的光调制的场效应晶体管，其特征在于，所述场效应晶体管包括MOSFET、MESFET、MISFET和JFET。
14.一种集成电路，其特征在于，包括如权利要求1-13中任一项所述的光调制的场效应晶体管。
CN201611128700.4A 2016-12-09 2016-12-09 光调制的场效应晶体管和集成电路 Active CN108615754B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611128700.4A CN108615754B (zh) 2016-12-09 2016-12-09 光调制的场效应晶体管和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611128700.4A CN108615754B (zh) 2016-12-09 2016-12-09 光调制的场效应晶体管和集成电路

Publications (2)

Publication Number Publication Date
CN108615754A true CN108615754A (zh) 2018-10-02
CN108615754B CN108615754B (zh) 2020-05-12

Family

ID=63643487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611128700.4A Active CN108615754B (zh) 2016-12-09 2016-12-09 光调制的场效应晶体管和集成电路

Country Status (1)

Country Link
CN (1) CN108615754B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021169411A1 (zh) * 2020-02-25 2021-09-02 南京邮电大学 单片光电集成电路及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814527A (zh) * 2010-04-22 2010-08-25 复旦大学 一种使用光电子注入进行电导调制的功率器件与方法
US8084795B2 (en) * 2009-05-22 2011-12-27 James Nan Hsi Pan Resonant cavity complementary optoelectronic transistors
US8455856B1 (en) * 2010-04-09 2013-06-04 Stc.Unm Integration of LED driver circuit with LED
WO2016074642A1 (en) * 2014-11-14 2016-05-19 The Hong Kong University Of Science And Technology Transistors having on-chip integrared photon source or photonic-ohmic drain to faciliate de-trapping electrons trapped in deep traps of transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084795B2 (en) * 2009-05-22 2011-12-27 James Nan Hsi Pan Resonant cavity complementary optoelectronic transistors
US8455856B1 (en) * 2010-04-09 2013-06-04 Stc.Unm Integration of LED driver circuit with LED
CN101814527A (zh) * 2010-04-22 2010-08-25 复旦大学 一种使用光电子注入进行电导调制的功率器件与方法
WO2016074642A1 (en) * 2014-11-14 2016-05-19 The Hong Kong University Of Science And Technology Transistors having on-chip integrared photon source or photonic-ohmic drain to faciliate de-trapping electrons trapped in deep traps of transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021169411A1 (zh) * 2020-02-25 2021-09-02 南京邮电大学 单片光电集成电路及其形成方法

Also Published As

Publication number Publication date
CN108615754B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US8049223B2 (en) Semiconductor device with large blocking voltage
WO2021212268A1 (zh) 一种氮化镓器件及其驱动电路
Im et al. Heterojunction-free GaN nanochannel FinFETs with high performance
US9754937B1 (en) Hybrid structure with separate controls
Yu et al. Normally Off Vertical 3-D GaN Nanowire MOSFETs With Inverted ${p} $-GaN Channel
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
US20180315844A1 (en) Semiconductor device with iii-nitride channel region and silicon carbide drift region
JP2011029507A (ja) 半導体装置
CN108615757A (zh) 光调制的具有分离栅结构的场效应晶体管和集成电路
WO2022127165A1 (zh) P型栅hemt器件
Palacios et al. GaN 2.0: Power FinFETs, complementary gate drivers and low-cost vertical devices
CN108231818A (zh) 光子增强的场效应晶体管和集成电路
US9570597B2 (en) High electron mobility transistor
CN108615754A (zh) 光调制的场效应晶体管和集成电路
CN108231819A (zh) 大导通电流的晶体管和集成电路
US9450071B2 (en) Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices
CN108615765A (zh) 光调制的场效应晶体管和集成电路
CN108615760A (zh) 光调制的场效应晶体管和集成电路
CN108615755A (zh) 光子增强的晶体管和功率电子器件
CN108615800A (zh) 光子增强的场效应晶体管和集成电路
CN108231879A (zh) 光子增强的场效应晶体管和集成电路
CN108615761A (zh) 光子增强的场效应晶体管和集成电路
CN108615799B (zh) 光调制的半导体场效应晶体管和集成电路
CN108615762A (zh) 光调制的场效应晶体管和集成电路
CN109346515B (zh) 一种碳化硅绝缘栅双极型晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant