CN102468193A - 封装装置及电子设备 - Google Patents

封装装置及电子设备 Download PDF

Info

Publication number
CN102468193A
CN102468193A CN2011103582104A CN201110358210A CN102468193A CN 102468193 A CN102468193 A CN 102468193A CN 2011103582104 A CN2011103582104 A CN 2011103582104A CN 201110358210 A CN201110358210 A CN 201110358210A CN 102468193 A CN102468193 A CN 102468193A
Authority
CN
China
Prior art keywords
lead
wire
housing
packaging system
moulding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103582104A
Other languages
English (en)
Other versions
CN102468193B (zh
Inventor
理查德·A·杜尼帕斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/944,192 external-priority patent/US8946881B2/en
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN102468193A publication Critical patent/CN102468193A/zh
Application granted granted Critical
Publication of CN102468193B publication Critical patent/CN102468193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

本发明公开了一种封装装置及电子设备。封装装置包括一个或多个电路元件，诸如晶粒，所述晶粒附接至具有第一引线、第二引线、以及第三引线的引线框。电路元件的一部分和引线框封装在模塑的壳体中，从而使得第一引线从壳体的第一端露出，同时使得第二引线和第三引线从壳体的第二端露出。在一些构造中，封装装置不包括既电连接至第一引线又从模塑的壳体的第二端露出的第四引线。在其它构造中，在模塑的壳体中从第二引线延伸至第三引线的区域包含具有大致均一的导电率的绝缘材料。因此，封装装置在第一引线与第二引线和第三引线之间具有相对大的爬电距离和间隙距离。结果，封装装置能够在相对高的工作电压下工作而未经历电压击穿。描述了其他实施例。

Description

封装装置及电子设备
技术领域
本申请总体上涉及封装装置(packaged device)及用于制造这种装置的方法。更特别地，本申请涉及高压封装装置及用于制造所述高压封装装置的方法和使用所述高压封装装置的方法。
背景技术
包含一个或多个集成电路(IC)或者其它电子元件的封装件广泛地用在各种电子设备中。通常，装置(或者芯片)组成一个完整的或部分最小化的电子电路。装配工序中的一个接近终了的步骤形成了用于保护装置免受环境危害的封装件。
在已形成封装件之后，封装件(或者封装装置)经常用在不断增长的各种电子应用中，例如用在计算机装置、通信设备等中。根据应用的类型，封装件可能需要能够在相对高的工作电压下起作用而未遭受电压击穿。
发明内容
本申请涉及封装装置及用于制造所述封装装置的方法和使用所述封装装置的方法。通常，封装装置包括一个或多个电路元件，诸如晶粒(die，裸片)，所述晶粒附接至具有第一引线、第二引线、以及第三引线的引线框。电路元件的一部分和引线框封装在模塑的壳体中，从而使得第一引线从壳体的第一端露出，同时使得第二引线和第三引线(并且在一些应用中，是一根或多根额外的和/或单独的引线)从壳体的第二端露出。在一些构造中，封装装置不包括既电连接至第一引线又从模塑的壳体的第二端露出的第四引线。在其它构造中，在模塑的壳体中从第二引线延伸至第三引线的区域包含具有大致均一的导电率的绝缘材料。因此，封装装置在第一引线与第二引线和第三引线之间具有相对大的爬电(creepage)距离和间隙距离。结果，封装装置能够在相对高的工作电压下工作而未遭受电压击穿。
附图说明
根据图能更好地理解以下描述，图中：
图1A示出了三管脚(three-pin)高压封装装置的一些实施例的侧视图，其中将模塑的壳体示出为透明的；
图1B示出了封装装置的一些实施例的透视图；
图2A示出了与高压封装装置一起使用的引线框和晶粒的一些实施例的俯视图；
图2B示出了用于与高压封装装置一起使用的引线框的一些实施例的侧视图；
图3示出了在模塑的壳体中包含一凹槽的高压封装装置的一些实施例的透视图，所述凹槽使第一引线的一部分从壳体的侧面露出。
图4示出了高压封装装置的一些实施例的俯视图，所述高压封装装置没有电连接至第一引线的中央引线；
图5示出了高压封装装置的一些实施例的俯视图，其中所述装置包括未从模塑的壳体向外露出的中央引线；
图6示出了高压封装装置的一些实施例的俯视图，其中所述装置包括从模塑的壳体露出但与第一引线电隔离的中央引线；
图7示出了用于制造高压封装装置的方法的一些实施例；
图8A示出了现有技术D2PAK装置的透视图；
图8B示出了高压封装装置的一些实施例的透视图；
图9示出了现有技术引线框条带的俯视图；以及
图10示出了与高压封装装置一起使用的引线框条带的一些实施例的俯视图。
这些图示出了所描述的高压封装装置和用于制造这种装置的方法的特定方面。连同以下描述，这些图展示并解释了在此所描述的方法的原理、原理、以及所生产的结构。在图中，为了清晰起见，层和区域的厚度可能被放大。另外，还应理解的是，当一个层、部件、或者基板被称为在另一个层、部件、或者基板“之上”时，它能够直接位于其它层、部件、或者基板之上，或者还可能存在中间层。不同的图中的相同的参考标号代表相同的元件，且因此将不再重复对它们的描述。
具体实施方式
为了提供全面的理解，以下描述提供了特定细节。然而，本领域普通技术人员应理解的是，所描述的高压封装装置及制造和使用所述装置的相关方法能在不采用这些特定细节的情况下实施和使用。事实上，所述封装装置及相关方法能通过改变所示出的装置和方法而付诸实施，并能与通常用在工业中的任何其它设备和技术结合使用。例如，虽然以下描述聚焦在用于制造和使用D2PAK和DPAK装置中所使用的高压封装装置上，但是能将它改变成用于任何其它适当的装置，例如整流器、TVS、或者任何其它适当的其中能去除引线以提高相邻引线之间的绝缘电压的电装置。并且虽然所描述的装置被称为高压装置，但是应理解的是，它们能够在较低电压下工作。
如所提及的，本申请论述了能够在相对高的电压下起作用而未遭受由于电弧放电、感应、飞弧等所引起的电压击穿的封装装置。所述高压封装装置包括从模塑的壳体的第一端露出的第一引线以及从壳体的第二端露出的第二引线和第三引线。在一些构造中，所描述的封装装置不包括电耦接至第一引线且从壳体的第二端向外露出的第四引线。例如，虽然封装装置可能具有从壳体的第二端延伸的一根或多根额外的引线(除了第二引线和第三引线之外)，但是在这些实施方式中，额外的引线与第一引线电隔离。
由于没有既电耦接至第一引线又从壳体的第二端延伸的这种第四引线，因此所描述的封装装置在第一引线与任何其它封装件引线之间能具有相对长的电压爬电距离和电压间隙距离，允许所述装置在相对高的工作电压下起作用。术语电压爬电可以是指两个导电元件之间的绝缘材料的表面上的最短距离。同样，术语电压间隙可以是指穿过两个导电元件之间的空气的最短距离。
虽然所描述的高压封装装置能包括其它已知的元件，但是图1A示出了一些实施例，其中高压封装装置(或者封装装置)10包括电路元件(例如，晶粒15)和引线框20。并且图1B示出了其它实施例，其中封装装置10也包括第一引线25、第二引线30、第三引线35、以及具有第一端45和第二端50的模塑的壳体40。
关于电路元件(例如，晶粒15)，高压封装装置10能包括任何适当数量的电路元件。另外，电路元件能包括本领域已知的任何适当的电路元件。在这点上，适当的电路元件的一些实例包括一个或多个晶粒、半成品、电阻器、整流器、二极管、TVS、两端交流开关元件、三端双向可控硅开关元件、SCS、SCR、由两个以上的装置组成的三管脚电路、和/或任何其它适当的装置。事实上，在一些实施例中，电路元件包括晶粒。
当电路元件包括半导体晶粒15时，该晶粒可以由本领域已知的任何适当的半导体材料制成。在这点上，这种半导体材料的一些实例包括硅、砷化镓、碳化硅、氮化镓、锗、及其组合。
晶粒15能由任何适当数量和/或类型的集成电路(IC)装置组成。具体地，这种IC装置的一些实例能包括但不限于晶体管(例如，双极结晶体管(BJT)、金属氧化物半导体场效应晶体管(MOSFET)、隔离栅场效应晶体管(IGFET)、和/或任何其它类型的晶体管)、逻辑或者数字IC装置、线性调节器、声频功率放大器、LDO、驱动器IC、二极管(例如，稳压二极管、肖特基二极管、小信号二极管等等)、存储器(例如，RAM)、模拟电路、电源电路、处理器、保护装置(例如，TVS、变阻器等等)、和/或触发装置(例如，三端双向可控硅开关、两端交流开关元件、SCS、SCR等等)。在一些实施例中，所述装置包括一个或多个晶体管或者从MOSFET、BJT、两端交流开关元件、二极管、整流器、TVS、电阻器等等中选择的其它部件。
晶粒15上的装置能包括任何适当的特征，包括但不限于接合焊盘。例如，当晶粒包括BJT时，BJT能包括连接至它的集电极区、基极区、以及发射极区(未示出)的接合焊盘。另外，当晶粒包括MOSFET时，MOSFET能包括连接至它的漏极区、栅极区、以及源极区(未示出)的接合焊盘。如果晶粒包括无源电元件，诸如电阻器，在一些实例中，接合焊盘能连接至电阻器的任一端，而不需要考虑极化或者特化。
关于引线框20，它可以由任何适当的引线框材料制成，包括组合基板或者基于标准引线框的材料，例如铜、合金42、或者铜合金。由于基于标准引线框的材料可能比一些组合基板便宜，因此引线框的一些实施例包括标准引线框材料。
引线框20能具有任何本领域已知的特征。在一些实施例中，引线框可选地包括金属镀覆层(未示出)。在此类实施例中，金属镀覆层可包括NiPdAu、粘附子层、导电子层、防氧化层、和/或任何其它适当的金属镀覆。例如，引线框可包括含有粘附子层和可湿性子层/保护子层的镀覆。在其它实施例中，引线框可选地包括通过镀覆和/或其它方法而变得粗糙或者产生毛边的一个或多个表面，以增强模塑的复合物与晶粒附接(die-attach)环氧之间的锁定和/或增强引线与印刷电路板(PCB)之间的锁定。在另外其它实施例中，引线框可选地电镀或者以其它方式涂覆有可软焊的导电材料层，诸如锡、金、铅、银、和/或其它可软焊的材料。
引线框20还能包括本领域已知的任何元件。例如，引线框能包括任何适当数量的引线框部分。以非限定性的图示的方式，图2A和图2B示出了一些实施例，其中引线框20包括：第一引线框部分55，包括第一引线25和晶粒附接焊盘60；以及第二引线框部分65，包括第二引线30和第三引线35。虽然图2A示出了附接至额外的引线框材料的第一引线25、第二引线30和第三引线35，但是本领域普通技术人员将认识到能以任何适当的方式(例如通过冲压、切割、蚀刻等等)且在任何适当的位置(包括但不限于在虚线处)去除多余的材料。
第一引线25能具有任何允许它从模塑的壳体40的第一端45向外露出且另外作为用于封装件的引线的结构。在一个实例中，图2A(和图1B)示出了一些实施例，其中第一引线25(其也可被称为突起(tab)或者接合焊盘)大致在封装装置10的宽度W上延伸。在另一实例中，第一引线可选地包括安装孔和/或延伸的金属突起，以用于高功率耗散。
在再一实例中，第一引线25能电耦接至电路元件(例如，晶粒15)的任何适当的区。例如，当电路元件包括具有BJT或者MOSFET的晶粒时，第一引线能以任何本领域已知的方式(包括通过使用焊接和/或引线接合法)分别电耦接至晶粒的集电极区或者漏极区。类似地，当电路元件包括SCR或者三端双向可控硅开关元件时，第一引线能电连接至SCR或者三端双向可控硅开关元件的阳极区。而且，当电路元件包括一个或多个电阻器、整流器、二极管、晶体管、SCR、三端双向可控硅开关元件、和/或电路或网络中的其它电装置时，第一引线能电耦接至电路或者网络的适当节点。
第二引线30和第三引线35能具有任何允许它们在壳体40的第二端50处向外露出且另外允许它们作为引线的构造。在一种构造中，图2A示出了一些实施例，其中第二引线30和第三引线35包括细长的条带(strip)。在另一构造中，图1B示出了能弯曲第二引线30和第三引线35，以接触印刷电路板(PCB)或者其它适当的基板。
在再一构造中，第二引线30和第三引线35能电耦接至电路元件(例如，晶粒15)。例如，当电路元件包括具有BJT的晶粒时，第二引线和第三引线能各自电耦接至晶粒的不同区，从而使得一根引线耦接至基极区，而另一根引线耦接至发射极区。类似地，当电路元件包括具有MOSFET的晶粒时，第二引线和第三引线能各自电耦接，从而使得一根引线耦接至晶粒的栅极区，而另一根引线耦接至源极区。另外，当电路元件包括电阻器、TVS、或者其它适当的元件时，电路元件的一根引线能连接至第二引线30和第三引线35，并且另一根元件引线能连接至封装装置的第一引线25。另外，当电路元件包括SCR或者三端双向可控硅开关元件时，第二引线能电耦接至SCR的栅极区或者三端双向可控硅开关元件的栅极区，并且第三引线能电耦接至SCR或者三端双向可控硅开关元件的阴极区。另外，当电路元件包括一个或多个电阻器、整流器、二极管、晶体管、SCR、三端双向可控硅开关元件、和/或电路或者网络中的其它装置时，第二引线和第三引线能各自电耦接至电路或者网络的适当节点。
第二引线30和第三引线35能以本领域已知的任何方式(包括通过使用焊接和/或引线接合法)电耦接至电路元件(例如，晶粒15)。例如，图2A示出了一些实施例，其中第二引线30和第三引线35通过使用接合线70电耦接至晶粒15。
关于模塑的壳体40，它能构造成使得它包围电路元件(例如，晶粒15)，同时保持第一引线25、第二引线30、以及第三引线35的一部分向外露出。模塑的壳体能包括任何适当的封装材料，包括环氧模塑料、热固性树脂、热塑性材料、陶瓷制造材料、或者其组合。在一些实施例中，然而，模塑的壳体包括环氧模塑料。模塑的壳体40能以本领域已知的任何方式成型，包括通过传递模塑工艺、薄膜辅助模塑工艺、和/或压缩模塑工艺。
在其它实施例中，能改变封装装置10。图3示出了一些实施例，其中模塑的壳体40可选地限定凹槽部分75，所述凹槽部分允许将第一引线25的一部分插入到装置10中，从而使得第一引线25在装置10的侧面80上向外露出。在装置的侧面上露出的第一引线的量能改变成任何适当的量，并出于任何适当的原因。例如，能改变在封装装置的侧面上露出的第一引线的量，以增大和/或减小第一引线25与第二引线30和第三引线35之间的爬电距离而不需要明显改变装置的底座(footprint)。另外，可改变从装置的侧面露出的第一引线的量，以增大或者减小用于将封装装置耦接至PCB或者其它基板的焊料嵌条(solder fillet)的尺寸。类似地，能改变从封装装置的侧面露出的第一引线的量，以适应多个不同的加工工艺和工业标准(即，对于D2PAK装置的JEDEC标准)。例如，能改变从装置的侧缘露出的第一引线的量，以允许第一引线从装置的本体弯向PCB。
如上所述地，虽然封装装置10包括从模塑的壳体40的第一端45向外露出的第一引线25以及从壳体的第二端50露出的第二引线30和第三引线35，但是所述装置不包括电耦接至第一引线且从壳体的第二端向外露出的额外的(或者第四)引线。因此，封装装置能具有任何允许它不向外露出同时电耦接至相同的内部接线(connection)的两根引线的构造。
在这种构造的一个实例中，图4示出了一些实施例，其中封装装置10具有由第一引线25、第二引线30、以及第三引线35组成的三根引线。在这些实施例中，封装装置不包括任何布置在第二引线与第三引线之间的导电元件。即便如此，在一些实施例中，第二引线30和第三引线35可出于任何原因(包括允许封装装置处理更高的电流和/或满足任何其它适当的电需求)在内部连接至相同的点。在任何情况下，第二引线与第三引线之间的区域典型地填充有具有大致均一的导电水平的绝缘材料(例如，模塑)。因此，由于在第二引线与第三引线之间未设置任何引线或者其它导电材料，因此封装装置可具有相对长的电压爬电距离和电压间隙距离。
在封装装置10的一些实施例中，第二引线30与第三引线35之间的爬电和间隙使得，除了第一引线25与其它两根引线之间的高压之外，高压能存在于第二引线与第三引线之间。
在封装装置10的一种构造的另一实例中，图5示出了一些实施例，其中封装装置10包括电耦接至第一引线25的额外的引线或者中央引线85。图5示出了在这种实施例中，模塑的壳体40延伸(如由虚线部分90示出的)成完全封住中央引线85。如此，封装装置可包括中央引线，所述中央引线能用于在组装过程中保持装置，同时具有比装置包括电耦接至第一引线的向外露出的中央引线时所能具有的更大的电压爬电和/或间隙距离。
图6示出了一种构造的另一实例，在此封装装置10具有向外露出但未电耦接至第一引线25的中央引线85。在这些实施例中，装置10包括从第一引线25切断的或者通过其它方式与第一引线电隔离的中央引线85。如此，此装置能包括中央引线，同时仍确保第一引线与第二引线和第三引线之间的电压爬电或间隙距离在尺寸上足以允许封装装置在期望的工作电压下起作用。在这些实施例中，当保留中央引线但未连接至第一引线25时，中央引线能用于任何适当的目的，包括作为用于第四引线电路(例如，SCS(硅控开关)、PUT(可编程单结晶体管)、ESBC(发射极开关BJT/MOSFET级联))、或者可使用模塑的壳体来封装更复杂的功能元件或者装置的IC的连接点。
第一引线25与第二引线30或者第三引线35之间的电压爬电和/或间隙距离能够是任何允许封装装置10按照所预期地起作用的适当距离。在一些实施例中，装置上的最小电压爬电距离能在约2mm到约5mm的范围内变化。在其它实施例中，装置上的最小电压爬电距离能在约5mm到约8mm的范围内变化。在另外的其它实施例中，第一引线与第二引线或者第三引线之间的最小电压爬电距离能够是约6.3mm或者约6.35mm。在另外的其它实施例中，能出于多种因素改变最小电压爬电距离，包括工作电压、将使用封装装置的湿度、安全规程等等。
封装装置10能在任何适当的工作电压下起作用。在一些实施例中，封装装置能在从小于约0.1伏特到大于约2.5KV之间变化的一电压下工作。事实上，在一些实施例中，封装装置能在高达从约1.8KV、约2KV、约2.5KV、以及约2.8KV中选择的一电压下工作。在一些实施例中，封装装置还能在低至从约0.1V、约0.5KV、约1.8KV、以及约2KV中选择的一电压下工作。然而，在一些实施例中，其中将封装装置用在开关装置中，当电路元件(例如，晶粒15上的BJT)导电时，封装装置必须能够承受0.1V左右，并且当切断封装装置时，高达约2.5KV。然而，在另外的其它实施例中，封装装置能够在约1.8KV到约2.5KV之间工作。
在此所描述的封装装置10能以形成所述结构的任何方式来制造。图7示出了用于制造封装装置10的方法的一些实施例。虽然图7示出了一特定方法100，但是能以允许生产所描述的封装装置的任何适当的方式重新布置、增加、缩短、或者通过其它方式改变该方法。
图7中示出的方法100起始于方框105，在此能通过提供一个或多个电路元件(例如，晶粒15)而开始所述方法，所述电路元件通常具有接合焊盘。方框110示出了通过提供引线框20来继续所述方法。接下来，方框115示出了能通过任何适当的已知技术使电路元件(例如，晶粒15)和引线框彼此附接。一旦将电路元件(例如，晶粒15)附接至引线框20，方框120示出了当将电路元件的一部分和引线框封装在模塑的壳体40中时继续方法100。
最后，方框125示出了方法100不包括形成既电连接至第一引线又从模塑的壳体的第二端露出的第四引线。即便如此，在未示出的实施例中，封装装置的外部管脚可包括电耦接至相同的内部接线(例如，连接至大功率元件(诸如整流器)，并与第一引线隔离)的两根或更多根向外露出的引线(例如，第二引线30、第三引线35、和/或中央引线85)。在这些实施例中，在壳体内，可在内部缩短第二引线30、第三引线35、和/或中央引线85。
能以任何已知的方式执行由方框125描述的方法的部分，包括以下三个步骤。第一，不形成布置在第二引线30与第三引线35之间的引线。第二，完全封装电耦接至第一引线25且至少部分地布置在第二引线与第三引线之间的任何引线(例如，中央引线85)。以及第三，将第一引线与布置在第二引线与第三引线之间的任何其它引线(或者导电材料)隔离。
在此所描述的封装装置10呈现出几个特征。第一，所描述的封装装置比某些传统的D2PAK装置可具有更长的电压爬电和/或间隙距离。例如，不像图8A中的D2PAK装置130，所述装置包括电耦接至D2PAK的第一引线140且在D2PAK的第二引线145与第三引线150之间向外露出的短中央引线135，图8B中的封装装置10在它的第一引线25(或者连接至第一引线的任何可能引线)与它的第二引线30和第三引线35之间具有较长的电压爬电和间隙距离。
第二，不像图9中示出的现有技术引线框条带155，图10中示出的用在封装装置10的一些实施例中的引线框条带160在第二引线30与第三引线35之间不需要包括中央引线(如图9中的165所示)。因此，在此所描述的封装装置比一些传统的D2PAK和DPAK装置可具有更高的电压击穿点。例如，尽管一些现有技术D2PAK和TO-220装置上的最小引线间距可小到约1.52mm，但是如上所述地，在所描述的封装装置的一些实施例上的最小引线间距可更小。因此，当一些传统的D2PAK和TO-220封装件能够在高达800V左右下工作时，如上所述地，所描述的封装装置的一些实施例能够在更高的电压下工作。
作为边注，图8A中的中央引线135可用于多种原因。例如，中央引线135能可用于在装置130的组装过程中为第一引线140提供支撑。在另一实例中，当通过热糊(绝缘的)将装置130安装至散热片时，或者当使用者未将第一引线135焊接至PCB而是将它用螺栓旋紧至PCB时，中央引线135可提供与第一引线140的电连接。相反，由于所描述的封装装置的一些实施例不包括这种中央引线，因此这些实施例没有这些特征。
在此所描述的封装装置的第三特征在于，它们能够通过能用于生产传统的D2PAK和DPAK装置的基本相同的处理和封装件布置设备来制造。在此所描述的封装装置的第四特征在于，与传统的D2PAK和DPAK装置相似的底座。因此，所描述的封装装置能取代传统的D2PAK和DPAK装置用在PCB上而基本不需要改变PCB。在这点上，封装装置能包括改良的D2PAK或DPAK装置。
在此所描述的封装装置的第五特征在于，能自动进行它们的表面安装。第六特征在于，由于所描述的封装装置能在相对高的电压下工作，因此它们能用在一些某些传统的D2PAK和DPAK装置没有足够的电压击穿的高压应用中(诸如用在智能电表、智能断路器、风车、太阳能发电系统、电源、镇流器等等中)。
在一些实施例中，本申请设计一种用于形成封装装置的方法，包括：提供电路元件；提供包括三根引线的引线框；将电路元件附接至引线框；在电路元件的至少一部分和引线框周围形成模塑的壳体，从而使得第一引线从模塑的壳体的第一端露出，并且使得第二引线和第三引线从模塑的壳体的第二端露出，其中，第二端与第一端相对地布置，且未形成既电耦接至第一引线又从模塑的壳体的第二端露出的第四引线。在此方法中，电路元件可包括晶体管。在此方法中，晶体管包括MOSFET，并且其中，第一引线电耦接至MOSFET的漏电区，第二引线电耦接至MOSFET的栅极区，并且第三引线电连接至MOSFET的源极区。在此方法中，晶体管包括BJT，并且其中，第一引线电耦接至BJT的集电极区，第二引线电耦接至BJT的基极区，并且第三引线电耦接至BJT的发射极区。在此方法中，电路元件包括SCR或者三端双向可控硅开关元件，并且第一引线电耦接至SCR的阳极区或者三端双向可控硅开关元件的阳极区，第二引线电耦接至SCR的栅极区或者三端双向可控硅开关元件的栅极区，并且第三引线电耦接至SCR的阴极区或者三端双向可控硅开关元件的阴极区。在此方法中，电路元件包括从电路或者网络中的电阻器、整流器、二极管、晶体管、SCR、以及三端双向可控硅开关元件中选择的装置，并且其中，第一引线电耦接至电路或者网络的适当电节点，第二引线电耦接至电路或者网络的适当电节点，并且第三引线电耦接至电路或者网络的适当电节点。此方法进一步包括形成具有既电耦接至第一引线又布置在第二引线与第三引线之间的中央引线的引线框，以及封装中央引线，从而使它未从模塑的壳体的第二端露出。此方法进一步包括在第二引线与第三引线之间包括与第一引线电隔离的中央引线，以及使中央引线从模塑的壳体的第二端露出。此方法进一步包括在第二引线与第三引线之间放置模塑材料，从而使得从第二引线延伸至第三引线的区域在导电率上是基本均一的。
除了任何先前指出的修改以外，在不背离本描述的精神和范围的情况下，本领域技术人员可想出各种其它的变型和可替换的布置，并且所附权利要求旨在涵盖这些修改和布置。因此，虽然以上已结合目前被认为是最实用的且优选的方面特定地且详细地描述了该信息，但是对于本领域普通技术人员显而易见的是，在不背离在此所阐述的原理和构思的情况下，可做出各种修改，包括但不限于形式、功能、工作方式和用途。而且，如在此所使用的，所有方面中的这些实例和实施例都仅意在说明，而不应理解成以任何方式进行限定。

Claims (22)

1.一种封装装置，包括：
电路元件；
模塑的壳体，封装所述电路元件的至少一部分，其中，所述壳体包括第一端和第二端；
第一引线，从所述模塑的壳体的所述第一端露出；以及
第二引线和第三引线，从所述模塑的壳体的所述第二端露出，
其中，所述封装装置不包括既电连接至所述第一引线又从所述模塑的壳体的所述第二端露出的第四引线。
2.根据权利要求1所述的封装装置，其中，所述模塑的壳体限定一凹槽，所述凹槽使所述第一引线的一部分从所述模塑的壳体的侧面露出。
3.根据权利要求1所述的封装装置，进一步包括中央引线，所述中央引线电耦接至所述第一引线，并封装在所述模塑的壳体中，从而未从所述壳体露出。
4.根据权利要求1所述的封装装置，进一步包括中央引线，所述中央引线未电耦接至所述第一引线，并从所述模塑的壳体的所述第二端露出。
5.根据权利要求1所述的封装装置，其中，从所述第二引线延伸至所述第三引线的区域由非导电材料构成。
6.根据权利要求1所述的封装装置，其中，所述电路元件包括从晶体管、三端双向可控硅开关元件、两端交流开关元件、电阻器、二极管、SCR、SCS、以及整流器中选择的部件。
7.根据权利要求1所述的封装装置，其中，所述电路元件包括具有MOSFET的晶体管。
8.根据权利要求1所述的封装装置，其中，所述电路元件包括具有BJT的晶体管。
9.根据权利要求7所述的封装装置，其中，所述第一引线电耦接至所述MOSFET的漏极区，所述第二引线电耦接至所述MOSFET的栅极区，并且所述第三引线电耦接至所述MOSFET的源极区。
10.根据权利要求8所述的封装装置，其中，所述第一引线电耦接至所述BJT的集电极区，所述第二引线电耦接至所述BJT的基极区，并且所述第三引线电耦接至所述BJT的发射极区。
11.根据权利要求6所述的封装装置，其中，所述模塑的壳体包括一凹槽，所述凹槽使所述第一引线的一部分从所述模塑的壳体的侧面露出。
12.根据权利要求1所述的封装装置，其中，半导体装置在约1.8KV以上的电压下起作用而未经历电压击穿。
13.根据权利要求1所述的封装装置，其中，所述电路元件包括电装置或集成电路的网络。
14.一种封装装置，包括：
半导体晶粒，具有晶体管；
模塑的壳体，封装所述半导体晶粒的至少一部分，其中，所述壳体包括第一端和第二端；
第一引线，从所述模塑的壳体的所述第一端露出；以及
第二引线和第三引线，从所述模塑的壳体的所述第二端露出，
其中，在所述模塑的壳体中从所述第二引线延伸至所述第三引线的区域包含具有大致均一的导电率的绝缘材料。
15.根据权利要求14所述的封装装置，其中，所述模塑的壳体包括一凹槽，所述凹槽使所述第一引线的一部分从所述模塑的壳体的侧面露出。
16.根据权利要求14所述的封装装置，其中，所述半导体晶粒包括从MOSFET和BJT中选择的晶体管。
17.根据权利要求14所述的封装装置，其中，所述半导体装置在高达约2.5KV的电压下起作用而未经历电压击穿。
18.一种电子设备，包括：
电路板；以及
封装装置，连接至所述电路板，所述封装装置包括：
电路元件；
模塑的壳体，封装所述电路元件的至少一部分，其中，所述壳体包括第一端和第二端；
第一引线，从所述模塑的壳体的所述第一端露出；以及
第二引线和第三引线，从所述模塑的壳体的所述第二端露出，
其中，半导体装置不包括既电连接至所述第一引线又从所述模塑的壳体的所述第二端露出的第四引线。
19.根据权利要求18所述的电子设备，其中，在所述模塑的壳体中从所述第二引线延伸至所述第三引线的区域包含具有大致均一的导电率的绝缘材料。
20.根据权利要求18所述的电子设备，其中，所述模塑的壳体包括一凹槽，所述凹槽使所述第一引线的一部分从所述模塑的壳体的侧面露出。
21.根据权利要求18所述的电子设备，其中，所述电路元件包括具有从MOSFET和BJT中选择的晶体管的半导体晶粒。
22.根据权利要求18所述的电子设备，其中，所述封装装置在高达约2.5KV的电压下起作用而未经历电压击穿。
CN201110358210.4A 2010-11-11 2011-11-11 封装装置及电子设备 Active CN102468193B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/944,192 US8946881B2 (en) 2010-08-04 2010-11-11 High-voltage packaged device
US12/944,192 2010-11-11

Publications (2)

Publication Number Publication Date
CN102468193A true CN102468193A (zh) 2012-05-23
CN102468193B CN102468193B (zh) 2016-12-14

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527897A (zh) * 2016-06-22 2017-12-29 中航（重庆）微电子有限公司 一种混合型高压增强型器件结构及其封装件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297552B1 (en) * 1996-10-24 2001-10-02 International Rectifier Corp. Commonly housed diverse semiconductor die
CN101068005A (zh) * 2006-05-02 2007-11-07 捷敏服务公司 由多个金属层制成的半导体装置封装引线框架
CN101449372A (zh) * 2006-05-19 2009-06-03 飞兆半导体公司 具有折叠式散热片的倒装芯片模制无引线封装

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297552B1 (en) * 1996-10-24 2001-10-02 International Rectifier Corp. Commonly housed diverse semiconductor die
CN101068005A (zh) * 2006-05-02 2007-11-07 捷敏服务公司 由多个金属层制成的半导体装置封装引线框架
CN101449372A (zh) * 2006-05-19 2009-06-03 飞兆半导体公司 具有折叠式散热片的倒装芯片模制无引线封装

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527897A (zh) * 2016-06-22 2017-12-29 中航（重庆）微电子有限公司 一种混合型高压增强型器件结构及其封装件

Similar Documents

Publication Publication Date Title
US9142430B2 (en) High-voltage packaged device
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
CN100438016C (zh) 采用接地拱顶进行引线接合焊球阵列的方法
CN203882995U (zh) 半导体组件
US9041172B1 (en) Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
JP5943795B2 (ja) 半導体装置の製造方法
US9508633B2 (en) High performance power transistor having ultra-thin package
JP2010034350A (ja) 半導体装置
US9666557B2 (en) Small footprint semiconductor package
US9355946B2 (en) Converter having partially thinned leadframe with stacked chips and interposer, free of wires and clips
CN206806321U (zh) 一种无引线框架的半导体封装结构
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
TW200810069A (en) Dual side cooling integrated power device package and module and methods of manufacture
US9076891B2 (en) Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN112823416A (zh) 表面安装式热缓冲器
CN102468193A (zh) 封装装置及电子设备
CN102468193B (zh) 封装装置及电子设备
US11145578B2 (en) Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
JP2005051109A (ja) パワー半導体モジュール
CN112234032A (zh) 半导体封装体、半导体组件和制作半导体封装体的方法
KR20150048459A (ko) 전력 모듈 패키지
KR100626749B1 (ko) 전력 반도체 모듈 접합 구조
CN115483182A (zh) 一种封装结构
TWM655396U (zh) 用於晶片封裝的引線框架和晶片封裝結構裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant