JPS62142343A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS62142343A JPS62142343A JP28362485A JP28362485A JPS62142343A JP S62142343 A JPS62142343 A JP S62142343A JP 28362485 A JP28362485 A JP 28362485A JP 28362485 A JP28362485 A JP 28362485A JP S62142343 A JPS62142343 A JP S62142343A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- potential
- diode
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は出力電圧や出力電流などを制御する必要のある
応用機器に利用することのできる半導体集積回路装置に
関するものである。
応用機器に利用することのできる半導体集積回路装置に
関するものである。
従来の技術
近年、半導体集積回路をはじめとする半導体装置でモー
タやＬＥＤ・半導体レーザなどを繋動することが行なわ
れており、この半導体装置にはノくルス出力電圧又は出
力電流を調整して適当な値とするような機能が必要とさ
れる。この目的のために出力トランジスタを双ゲート電
界トランジスタとしたり又は２個の電界効果トランジス
タをカスケード接続とし、一方のゲート端子を出力調整
端子とすることが一般的に用いられている。
タやＬＥＤ・半導体レーザなどを繋動することが行なわ
れており、この半導体装置にはノくルス出力電圧又は出
力電流を調整して適当な値とするような機能が必要とさ
れる。この目的のために出力トランジスタを双ゲート電
界トランジスタとしたり又は２個の電界効果トランジス
タをカスケード接続とし、一方のゲート端子を出力調整
端子とすることが一般的に用いられている。
以下、図面を参照しながら、上述したような従来のカス
ケード接続電界効果トランジスタを出力トランジスタと
する半導体集積回路装置について説明する。
ケード接続電界効果トランジスタを出力トランジスタと
する半導体集積回路装置について説明する。
第５図は従来のカスケード接続電界効果トランジスタの
回路図を示すものである。第５図において、１はスイッ
チングトランジスタで、２は出力電流を制御するだめの
トランジスタである。３は負荷であり、４は電源電圧を
印加する端子、５はトランジスタ１をスイツチングする
だめの入力信号を受けるゲート端子、６は印加するバイ
アスによって出力電流を制御する端子である。
回路図を示すものである。第５図において、１はスイッ
チングトランジスタで、２は出力電流を制御するだめの
トランジスタである。３は負荷であり、４は電源電圧を
印加する端子、５はトランジスタ１をスイツチングする
だめの入力信号を受けるゲート端子、６は印加するバイ
アスによって出力電流を制御する端子である。
以上のように構成されたカスケード接続電界効果トラン
ジスタでは相互コンダクタンスが制御端子６に印加する
バイアス値により変化するのでゲート端子５に印加され
る入力信号が一定であっても出力電流を変化させること
ができる。すなわち制御端子電圧がトランジスタ２のし
きい電圧以下であれば出力電流は流れず、しきい電圧以
上に上げるほど出力パルス電流の振幅を犬きくすること
ができる。
ジスタでは相互コンダクタンスが制御端子６に印加する
バイアス値により変化するのでゲート端子５に印加され
る入力信号が一定であっても出力電流を変化させること
ができる。すなわち制御端子電圧がトランジスタ２のし
きい電圧以下であれば出力電流は流れず、しきい電圧以
上に上げるほど出力パルス電流の振幅を犬きくすること
ができる。
発明が解決しようとする問題点
しかしながら、上記のような構成では、単一のトランジ
スタの場合に比較して取り出し得る最大電流が約Ａに減
少するためそれぞれのゲート幅を約２倍に太きくしなけ
ればならない。このため単一トランジスタに比べて約４
倍の面積を必要とし、テップサイズの増大、製造歩留り
の低下といった欠点を有していた。
スタの場合に比較して取り出し得る最大電流が約Ａに減
少するためそれぞれのゲート幅を約２倍に太きくしなけ
ればならない。このため単一トランジスタに比べて約４
倍の面積を必要とし、テップサイズの増大、製造歩留り
の低下といった欠点を有していた。
本発明は上記欠点に鑑み、単一トランジスタの場合に比
べ僅かの面積増大で出力パルス電流振幅の制御を可能と
する半導体集積回路装置を提供するものである。
べ僅かの面積増大で出力パルス電流振幅の制御を可能と
する半導体集積回路装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために、本発明の半導体集積回路
装置は出力トランジスタのゲート端子にダイオードの一
方の電極を接続し、他方の電極よりバイアス電圧を印加
することから構成されている０ 作用 この構成によって、ダイオードのいわゆるクランプ作用
によってバイアス電圧より順方向立ち上り電圧以上にゲ
ート端子電位が上昇するのを防止し、よってバイアス電
圧によって出力電流が制御されることとなる。
装置は出力トランジスタのゲート端子にダイオードの一
方の電極を接続し、他方の電極よりバイアス電圧を印加
することから構成されている０ 作用 この構成によって、ダイオードのいわゆるクランプ作用
によってバイアス電圧より順方向立ち上り電圧以上にゲ
ート端子電位が上昇するのを防止し、よってバイアス電
圧によって出力電流が制御されることとなる。
実施例
以上本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の第１の実施例における半導体集積回路
装置の回路図を示すものである。第１図において、１は
ｎチャンネル砒化ガリウムショットキー障壁ゲート型電
界効果トランジスタ、３は負荷、４は電源端子、５は入
力端子、６は出力電流制御端子で以上は第６図の従来例
と同じ構成である。７は砒化ガリウムショットキー障壁
ダイオードで入力端子６に印加される入力信号の高レベ
ルをクランプする働きをする。
装置の回路図を示すものである。第１図において、１は
ｎチャンネル砒化ガリウムショットキー障壁ゲート型電
界効果トランジスタ、３は負荷、４は電源端子、５は入
力端子、６は出力電流制御端子で以上は第６図の従来例
と同じ構成である。７は砒化ガリウムショットキー障壁
ダイオードで入力端子６に印加される入力信号の高レベ
ルをクランプする働きをする。
以上のように構成された半導体集積回路装置について以
下その動作を説明する。まず入力端子５に高レベル電圧
ｖＨ，低レベル電圧ｖＬなるパルスが印加されたとする
。ショットキーダイオード７の順方向立ち上り電圧ｋ
ＶＦ 、電流制御端子６に印加する直流電圧をｖＰｌと
すると、入力端子５の電位がｖＰ１＋ｖＦ以上に上がろ
うとすると入力端子５よりダイオード７を通って電流が
流れるためこの電位はｖＰ、＋ｖＦに固定される。従っ
てスイッチングトランジスタ１のゲート端子に加えらレ
ルハルスハ高レベル電位ｖｐ＋ＶＦ、低レベル電位ｖ■
３となり、制御端子６の電位ｖｐ＋にょって高レベル電
位を任意に変えることができる。従って第２図に示すよ
うに負荷３を流れる電流パルスの高レベルｋｖｐ＋によ
って制御できる。
下その動作を説明する。まず入力端子５に高レベル電圧
ｖＨ，低レベル電圧ｖＬなるパルスが印加されたとする
。ショットキーダイオード７の順方向立ち上り電圧ｋ
ＶＦ 、電流制御端子６に印加する直流電圧をｖＰｌと
すると、入力端子５の電位がｖＰ１＋ｖＦ以上に上がろ
うとすると入力端子５よりダイオード７を通って電流が
流れるためこの電位はｖＰ、＋ｖＦに固定される。従っ
てスイッチングトランジスタ１のゲート端子に加えらレ
ルハルスハ高レベル電位ｖｐ＋ＶＦ、低レベル電位ｖ■
３となり、制御端子６の電位ｖｐ＋にょって高レベル電
位を任意に変えることができる。従って第２図に示すよ
うに負荷３を流れる電流パルスの高レベルｋｖｐ＋によ
って制御できる。
以下、本発明の第２の実施例について図面を参照しなが
ら説明する。
ら説明する。
第３図は本発明の第２の実施例における半導体集積回路
装置の回路を示すものである。第１図の構成と異なるの
はダイオード７が逆向きに入力端子５に接続されている
点である。
装置の回路を示すものである。第１図の構成と異なるの
はダイオード７が逆向きに入力端子５に接続されている
点である。
以上のように構成された半導体集積回路装置では制御端
子８に印加する直流電圧をｖＦ２とすると、入力端子５
の電位がｖＦ２−ｖＦ以下に下がろうとする時ダイオー
ド７のクランプ作用によりこの電位はｖＦ２−ｖＦに固
定される。従ってスイッチングトランジスタ１のゲート
端子には高レベル電位ｖＨ＋低レベル電位ｖＰ２ ’
Ｆが印加され、負荷３を流れるパルス電流のうち低レベ
ル電流が制御端子８の電位ｖＰ２によって制御されるこ
ととなる。
子８に印加する直流電圧をｖＦ２とすると、入力端子５
の電位がｖＦ２−ｖＦ以下に下がろうとする時ダイオー
ド７のクランプ作用によりこの電位はｖＦ２−ｖＦに固
定される。従ってスイッチングトランジスタ１のゲート
端子には高レベル電位ｖＨ＋低レベル電位ｖＰ２ ’
Ｆが印加され、負荷３を流れるパルス電流のうち低レベ
ル電流が制御端子８の電位ｖＰ２によって制御されるこ
ととなる。
次に本発明の第３の実施例について図面を参照しながら
説明する。
説明する。
第４図は本発明の第３の実施例における半導体集積回路
装置の回路図を示すものである。第４図の構成は第１図
と第３図を組合せたもので、２個のダイオード７と２個
の制御端子６．８を有している。
装置の回路図を示すものである。第４図の構成は第１図
と第３図を組合せたもので、２個のダイオード７と２個
の制御端子６．８を有している。
以上のように構成された半導体集積回路装置ではスイ・
ノテングトランジスタ１のゲート端子には高レベル電位
ｖ、、 −４−ｖＦ、低レベル電位ｖＰ２ ’Ｆのパ
ルスが印加されるので、負荷を流れるパルス電流は高レ
ベル、低レベルともそれぞれｖＰｌ、ｖＦ２により独立
に制御することができる。
ノテングトランジスタ１のゲート端子には高レベル電位
ｖ、、 −４−ｖＦ、低レベル電位ｖＰ２ ’Ｆのパ
ルスが印加されるので、負荷を流れるパルス電流は高レ
ベル、低レベルともそれぞれｖＰｌ、ｖＦ２により独立
に制御することができる。
以上のように、本実施例によればスイッチングトランジ
スタのゲート端子にダイオードを接続し、他力の電極に
直流電位を加えることにより、出力電流もしくは出力電
圧パルスのレベルを制御することができ、ダイオードの
接続方法によって高レベル、低レベル又は双方の制御が
可能である。またスイッチングトランジスタに比ベダイ
オードの面積は小さいもので済むためダイオードを付加
したことによる面積増大は僅かでありチップサイズを犬
きくすることなく制御機能を付加させることができる。
スタのゲート端子にダイオードを接続し、他力の電極に
直流電位を加えることにより、出力電流もしくは出力電
圧パルスのレベルを制御することができ、ダイオードの
接続方法によって高レベル、低レベル又は双方の制御が
可能である。またスイッチングトランジスタに比ベダイ
オードの面積は小さいもので済むためダイオードを付加
したことによる面積増大は僅かでありチップサイズを犬
きくすることなく制御機能を付加させることができる。
発明の効果
以上のように本発明は、’ｌ’Ｌ界効果トランジスタの
ゲート端子にダイオードの一方の端子を接続し、他方の
端子に直流電位を加えることにより、出力電流や出力電
圧を制御することができ、その実用的効果は大なるもの
がある。
ゲート端子にダイオードの一方の端子を接続し、他方の
端子に直流電位を加えることにより、出力電流や出力電
圧を制御することができ、その実用的効果は大なるもの
がある。
第１図は本発明の第１の実施例における半導体集積回路
装置の回路図、第２図は出力高レベル電流値と制御電圧
の関係を示す特性図、第３図は本発明の第２の実施例に
おける半導体集積回路装置の回路図、第４図は本発明の
第３の実施例における半導体集積回路装置の回路図、第
５図は従来の半導体集積回路装置の回路図である。 １．２・・・・・・砒化ガリウムショットキー障壁ゲー
ト型電界効果トランジスタ、３・・・・・・負荷、４・
・・・・・電源端子、５・・・・・・入力端子、６．８
・・・・・・電流制御端子、７・・・・・・砒化ガリウ
ムショットキー障壁ダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＼１
７′）ωト ′Ｊ） −Ｎ
装置の回路図、第２図は出力高レベル電流値と制御電圧
の関係を示す特性図、第３図は本発明の第２の実施例に
おける半導体集積回路装置の回路図、第４図は本発明の
第３の実施例における半導体集積回路装置の回路図、第
５図は従来の半導体集積回路装置の回路図である。 １．２・・・・・・砒化ガリウムショットキー障壁ゲー
ト型電界効果トランジスタ、３・・・・・・負荷、４・
・・・・・電源端子、５・・・・・・入力端子、６．８
・・・・・・電流制御端子、７・・・・・・砒化ガリウ
ムショットキー障壁ダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＼１
７′）ωト ′Ｊ） −Ｎ
Claims (2)
- （１）一方の電極の電位が固定されたダイオードの他方
の電極が電界効果トランジスタのゲート端子に接続され
たことを特徴とする半導体集積回路装置。 - （２）ダイオードが砒化ガリウムショットキーダイオー
ド、電界効果トランジスタが砒化ガリウムショットキー
障壁ゲート型電界効果トランジスタであることを特徴と
する特許請求の範囲第１項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28362485A JPS62142343A (ja) | 1985-12-17 | 1985-12-17 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28362485A JPS62142343A (ja) | 1985-12-17 | 1985-12-17 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62142343A true JPS62142343A (ja) | 1987-06-25 |
Family
ID=17667921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28362485A Pending JPS62142343A (ja) | 1985-12-17 | 1985-12-17 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62142343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0218897A (ja) * | 1988-07-06 | 1990-01-23 | Matsushita Electric Ind Co Ltd | 標識灯 |
| JP2015501079A (ja) * | 2011-10-07 | 2015-01-08 | トランスフォーム インコーポレーテッド | 信頼性が高められたハイパワー半導体電子部品 |
-
1985
- 1985-12-17 JP JP28362485A patent/JPS62142343A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0218897A (ja) * | 1988-07-06 | 1990-01-23 | Matsushita Electric Ind Co Ltd | 標識灯 |
| JP2015501079A (ja) * | 2011-10-07 | 2015-01-08 | トランスフォーム インコーポレーテッド | 信頼性が高められたハイパワー半導体電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4160934A (en) | Current control circuit for light emitting diode | |
| JPH05315852A (ja) | 電流制限回路および電流制限回路用定電圧源 | |
| US4065678A (en) | Clamped push-pull driver circuit with output feedback | |
| JPH0282714A (ja) | 低雑音出力バツフア回路 | |
| EP0435258A2 (en) | Multi-level selecting circuit | |
| JP2796833B2 (ja) | 出力段の電流を防止するフィードバックを有する高速論理回路 | |
| US5257175A (en) | Analog control of inductive flyback voltages in a full bridge circuit | |
| US3010031A (en) | Symmetrical back-clamped transistor switching sircuit | |
| US4743862A (en) | JFET current mirror and voltage level shifting apparatus | |
| JPH0228386A (ja) | 半導体集積回路 | |
| US5010256A (en) | Gate output driver using slew-rate control | |
| JPS60153205A (ja) | トーテムポールトランジスタ出力段回路 | |
| JPS62142343A (ja) | 半導体集積回路装置 | |
| US4737902A (en) | Inner potential generating circuit | |
| JPH06152341A (ja) | バッファリング回路 | |
| JPS61157115A (ja) | 「シユートスルー」電流抑制手段を具備したｃｍｏｓ | |
| US6600375B1 (en) | Floating source modulator for silicon carbide transistor amplifiers | |
| JPH07112133B2 (ja) | 線形増幅器 | |
| JPS6179321A (ja) | スイツチ装置 | |
| JPS61125224A (ja) | 半導体回路装置 | |
| JP3565884B2 (ja) | 差動増幅回路 | |
| JPH0349419A (ja) | スイッチ回路 | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| JP3146114B2 (ja) | 電流ドライバ及びこれを用いたクランプ回路 | |
| JPH11127037A (ja) | Ｃｍｏｓ演算増幅器 |