TW201322443A - 具有提昇之可靠性的高功率半導體電子元件 - Google Patents

具有提昇之可靠性的高功率半導體電子元件 Download PDF

Info

Publication number
TW201322443A
TW201322443A TW101136930A TW101136930A TW201322443A TW 201322443 A TW201322443 A TW 201322443A TW 101136930 A TW101136930 A TW 101136930A TW 101136930 A TW101136930 A TW 101136930A TW 201322443 A TW201322443 A TW 201322443A
Authority
TW
Taiwan
Prior art keywords
voltage
electronic component
source
mode transistor
transistor
Prior art date
Application number
TW101136930A
Other languages
English (en)
Other versions
TWI531060B (zh
Inventor
Rakesh K Lal
Robert Coffie
Yi-Feng Wu
Primit Parikh
Yuvaraj Dora
Umesh Mishra
Srabanti Chowdhury
Nicholas Fichtenbaum
Original Assignee
Transphorm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transphorm Inc filed Critical Transphorm Inc
Publication of TW201322443A publication Critical patent/TW201322443A/zh
Application granted granted Critical
Publication of TWI531060B publication Critical patent/TWI531060B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236—Combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Abstract

一種電子元件，包含空乏模式電晶體、增強模式電晶體與電阻器。空乏模式電晶體具有比增強模式電晶體高的崩潰電壓。電阻器的第一端點係電氣連接至增強模式電晶體的源極，且電阻器的第二端點與空乏模式電晶體的源極之每一者係電氣連接至增強模式電晶體的汲極。空乏模式電晶體的閘極可電氣連接至增強模式電晶體的源極。

Description

具有提昇之可靠性的高功率半導體電子元件
本發明相關於經設計以得到提昇的可靠性的半導體電子裝置。
在今日，在功率電子裝置應用中所使用的大多數電晶體，通常係以矽(Si)半導體材料來製造。常見的用於功率應用的電晶體裝置包含矽功率電晶體、矽功率金氧半場效電晶體(Power MOSFET)、以及矽絕緣閘極雙極性電晶體(IGBT)。儘管矽功率裝置不昂貴，矽功率裝置經受數種缺點，包含相對低的切換速度與高層級的電雜訊。在最近，已考量了碳化矽(SiC)功率裝置，由於碳化矽優越的性質。對於裝載大電流、支援高電壓、以及提供非常低的導通阻抗與快速的切換時間而言，III-N族半導體裝置(諸如氮化鎵(GaN)裝置)現在慢慢成為有吸引力的候選者。
大多數傳統的III-N族高電子移動性電晶體(HEMT)與相關的電晶體裝置為一般導通(normally on) (亦即具有負的臨限電壓)，此表示他們可在零閘極電壓時傳導電流。這些具有負臨限電壓的裝置被稱為空乏模式(D-mode)裝置。在功率電子裝置中，具有一般關閉裝置是較佳的(亦即具有正的臨限電壓的裝置)，一般關閉裝置在零閘極電壓時實質上不傳導電流，以藉由防止裝置意外導通而避免傷害裝置或其他電路元件。一般關閉裝置通常稱為增強模式(E-mode)裝置。
因此，已證明高電壓III-N族E-mode電晶體之可靠的製造與生產是非常困難的。對於單一高電壓E-mode電晶體的一種替代方案，為將高電壓D-mode電晶體與低電壓E-mode電晶體結合如第1圖之配置，以形成混合裝置，混合裝置的操作可如同單一高電壓E-mode電晶體般，且在許多情況下得到與單一高電壓E-mode電晶體(圖示於第2圖)相同或類似的輸出特性。第1圖的混合裝置包含高電壓D-mode電晶體23與低電壓E-mode電晶體22，此兩者可選地可被包裝於封裝10中，封裝包含源極引線11、閘極引線12、以及汲極引線13。低電壓E-mode電晶體22的源極電極31與高電壓D-mode電晶體23的閘極電極35兩者被電氣連接在一起，並可電氣連接至源極引線11。低電壓E-mode電晶體22的閘極電極32可被電氣連接至閘極引線12。高電壓D-mode電晶體23的汲極電極36可被電氣連接至汲極引線13。高電壓D-mode電晶體23的源極電極34被電氣連接至低電壓E-mode電晶體22的汲極電極33。
本文所使用的兩個或更多個接點或其他物件(諸如傳導層或元件)若被以材料連接，且材料足以導通為確保接點或其他物件的每一者的電位不論偏壓條件而實質上為相同(或約為相同)，則他們被稱為「電氣連接」。
第2圖的裝置包含單一高電壓E-mode電晶體21，單一高電壓E-mode電晶體21可被包裝在與第1圖的混合裝置相同或類似的封裝中。高電壓E-mode電晶體21的源極電極41可被連接至源極引線11，高電壓E-mode電晶體21的閘極電極42可被連接至閘極引線12，且高電壓E-mode電晶體21的汲極電極43可被連接至汲極引線13。第1圖中的裝置與第2圖中的裝置，在將0V施加至閘極引線12相對於源極引線11時，兩者皆能夠阻擋源極引線11與汲極引線13之間的高電壓，且在將充足的正電壓施加至閘極引線12相對於源極引線11時，兩者皆能夠將電流從汲極引線13至源極引線11。
儘管存在許多應用，其中能使用第1圖的混合裝置來替代第2圖的單一高電壓E-mode裝置，諸如第1圖的混合裝置之可接受的可靠性層級是難以獲得的。因此期望改進裝置設計，以獲得更高層級的可靠性。
在一種態樣中，說明一種電子元件。電子元件包含：增強模式電晶體，該增強模式電晶體具有第一崩潰電壓，該增強模式電晶體包含第一源極、第一閘極與第一汲極；空乏模式電晶體，該空乏模式電晶體具有比該第一崩 潰電壓大的第二崩潰電壓，該空乏模式電晶體包含第二源極、第二閘極與第二汲極；以及電阻器，該電阻器包含第一端點與第二端點。該第二端點與該第二源極係電氣連接至該第一汲極，且該第一端點係電氣連接至該第一源極。
該電子元件可可選地包含下列特徵之一或更多者。該第二閘極可電氣連接至該第一源極。該增強模式電晶體可為低電壓裝置，且該空乏模式電晶體可為高電壓裝置。該第二崩潰電壓可為該第一崩潰電壓的至少三倍。該增強模式電晶體或該空乏模式電晶體可為III-N族裝置。該增強模式電晶體可為以矽為基礎的電晶體，且該空乏模式電晶體可為III-N族電晶體。該增強模式電晶體可具有臨限電壓，其中該電阻器的電阻值可足夠小，以在該電子元件被偏壓為使該第一閘極相對於該第一源極的電壓小於該增強模式電晶體的該臨限電壓，且使該第二汲極相對於該第一源極的電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，減少該第一汲極相對於該第一源極的電壓(相較於缺少該電阻器的電子元件)。該增強模式電晶體具有臨限電壓；其中在該電子元件被偏壓為使該第一閘極相對於該第一源極的電壓小於該增強模式電晶體的該臨限電壓，且該第二汲極相對於該第一源極的電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，第一關閉狀態洩漏電流流動通過該空乏模式電晶體，且小於該第一關閉狀態洩漏電流的第二關閉狀態洩漏電流流動通過該增強模式電晶體；以及在第一溫度下，該電阻器的電阻值係小於該第一崩潰電壓除 以該第二關閉狀態洩漏電流與該第一關閉狀態洩漏電流之間的差異。該增強模式電晶體可具有臨限電壓；其中在該電子元件被偏壓為使該第一閘極相對於該第一源極的電壓小於該增強模式電晶體的該臨限電壓，且該第二汲極相對於該第一源極的電壓大於該第一崩潰電壓且小於該第二崩潰電壓，第一關閉狀態洩漏電流流動通過該空乏模式電晶體的該第二源極，且小於該第一關閉狀態洩漏電流的第二關閉狀態洩漏電流流動通過該增強模式電晶體的該第一汲極；以及在第一溫度下，該電阻器的電阻值係小於該第一崩潰電壓除以該第二關閉狀態洩漏電流與該第一關閉狀態洩漏電流之間的差異。該第一溫度可為25℃。該第一閘極相對於該第一源極的該電壓可為0V。該電子元件可額定為操作在第二溫度與第三溫度之間的溫度範圍內(且包含該第二溫度與該第三溫度)，該第二溫度係小於該第一溫度，且該第三溫度係大於該第一溫度，其中在該溫度範圍內的所有溫度下，該電阻器的該電阻值係小於該第一崩潰電壓除以該第二關閉狀態洩漏電流與該第一關閉狀態洩漏電流之間的該差異。該第二溫度可為-55℃且該第三溫度可為200℃。該增強模式電晶體可具有第一臨限電壓且該空乏模式電晶體可具有第二臨限電壓；其中在該電子元件被偏壓為使該第一閘極相對於該第一源極的電壓小於該增強模式電晶體的該臨限電壓，且該第二汲極相對於該第一源極的電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，關閉狀態洩漏電流流動通過該空乏模式電晶體的該第二源極； 以及在第一溫度下，該電阻器的電阻值係足夠大以防止該關閉狀態洩漏電流超過關鍵值。該第一溫度可為25℃。該第一閘極相對於該第一源極的該電壓可為0V。該關鍵值可為在該電子元件作業期間內，在該空乏模式電晶體中導致該第二臨限電壓擾動超過10V的關閉狀態洩漏電流值。該電子元件可額定為操作在第二溫度與第三溫度之間的溫度範圍內(且包含該第二溫度與該第三溫度)，該第二溫度係小於該第一溫度，且該第三溫度係大於該第一溫度，且該關鍵值為溫度函數，其中該電阻器的該電阻值係足夠大，以防止在該溫度範圍內的所有溫度下的該關閉狀態洩漏電流超過該關鍵值。該第二溫度可為-55℃且該第三溫度可為200℃。該增強模式電晶體可具有第一臨限電壓，且該空乏模式電晶體具有第二臨限電壓；其中該電阻器的電阻值被選擇為，在該電子元件被偏壓為使該第一閘極相對於該第一源極的電壓小於該第一臨限電壓且該第二汲極相對於該第一源極的電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，使在25℃的溫度下該第二閘極相對於該第二源極的電壓與該第二臨限電壓之間的差異為小於10V。該電子元件可額定為操作於第一溫度與第二溫度之間的溫度範圍中(包含該第一溫度與該第二溫度)，其中在該溫度範圍內的所有溫度下該第二閘極相對於該第二源極的該電壓與該第二臨限電壓之間的該差異係小於5V。該第一溫度可為-55℃，且該第二溫度可為200℃。該空乏模式電晶體的臨限電壓的絕對值可小於該第一崩潰電壓。該空乏模式電晶 體的該臨限電壓的該絕對值可為約10V或更大。該電阻器可具有在103歐姆與109歐姆之間的電阻值。該電子元件可進一步包含具有陽極與陰極的二極體，其中該陽極係電氣連接至該第一源極或該第二閘極，且該陰極係電氣連接至該第一汲極或該第二源極。該二極體與該空乏模式電晶體可整合為單一裝置。該單一裝置可為III-N族裝置。
在另一態樣中，說明一種電子元件。該電子元件包含增強模式電晶體，該增強模式電晶體具有第一臨限電壓與第一崩潰電壓，該增強模式電晶體包含第一源極、第一閘極與第一汲極；以及空乏模式電晶體，該空乏模式電晶體具有大於該第一崩潰電壓的第二崩潰電壓，該空乏模式電晶體具有第二臨限電壓，該空乏模式電晶體包含第二源極、第二閘極與第二汲極，該第二源極係電氣連接至該第一汲極。在第一溫度下，該增強模式電晶體在第一偏壓情況下的關閉狀態汲極電流係大於該空乏模式電晶體在第二偏壓情況下的關閉狀態源極電流；其中在該第一偏壓情況下，該第一閘極相對於該第一源極的第一電壓係小於該第一臨限電壓，且該第二汲極相對於該第一源極的第二電壓係大於該第一崩潰電壓並小於該第二崩潰電壓；以及在該第二偏壓情況下，該第二閘極相對於該第二源極的第三電壓係小於該第二臨限電壓，且該第二汲極相對於該第二閘極的第四電壓係等於該第二電壓。
該電子元件可可選地包含下列特徵之一或更多者。在該第一偏壓情況下，該第一電壓可小於或等於0V。 在該第二偏壓情況下，該第三電壓的絕對值係小於該第一崩潰電壓。該第一溫度可為25℃。該電子元件可額定為操作於在第二溫度與第三溫度之間的溫度範圍中(包含該第二溫度與該第三溫度)，其中該第二溫度係小於該第一溫度，且該第三溫度係大於該第二溫度，且在該溫度範圍內的所有溫度下的該增強模式電晶體在該第一偏壓情況下的該關閉狀態汲極電流係大於該空乏模式電晶體在該第二偏壓情況下的該關閉狀態源極電流。該第二溫度可為-55℃且該第三溫度可為200℃。該空乏模式電晶體在該第二偏壓情況下的該關閉狀態源極電流，可小於該增強模式電晶體在該第一偏壓情況下的該關閉狀態汲極電流的0.75倍。在第二溫度下，該增強模式電晶體在第三偏壓情況下的該關閉狀態汲極電流，係小於該空乏模式電晶體在該第二偏壓情況下的該關閉狀態源極電流，其中在該第三偏壓情況下，該第一電壓係小於該第一臨限電壓，且該第一汲極相對於該第一源極的第五電壓係小於該第一崩潰電壓。在該第三偏壓情況下，該第一電壓係小於或等於0V。該第二溫度可小於該第一溫度。該電子元件可進一步包含具有第一端點與第二端點的電流承載元件，其中該第一端點係電氣連接至該第一源極或該第二閘極，且該第二端點係電氣連接至該第一汲極或該第二源極。該電流承載元件可為電阻器或二極體。該電流承載元件可包含電阻器與二極體。該第二閘極可電氣連接至該第一源極。該增強模式電晶體可為低電壓裝置，且該空乏模式電晶體可為高電壓裝置。該 第二崩潰電壓可為該第一崩潰電壓的至少三倍。該增強模式電晶體或該空乏模式電晶體可為III-N族裝置。該增強模式電晶體可為以矽為基礎的電晶體，且該空乏模式電晶體可為III-N族電晶體。該空乏模式電晶體可為III-N族電晶體，該III-N族電晶體包含III-N族緩衝器結構、III-N族通道層與III-N族阻隔層，其中該緩衝器結構可摻雜鐵、鎂或碳。該III-N族緩衝器結構的第一層可為至少0.8微米厚並可被摻雜Fe與C，Fe濃度為至少8x1017 cm-3，且C濃度為至少8x1019 cm-3。
在另一態樣中，說明一種電子元件。該電子元件包含增強模式電晶體，該增強模式電晶體具有第一崩潰電壓與第一臨限電壓，該增強模式電晶體包含第一源極、第一閘極與第一汲極；空乏模式電晶體，該空乏模式電晶體具有大於該第一崩潰電壓的第二崩潰電壓，該空乏模式電晶體具有一第二臨限電壓，該空乏模式電晶體包含第二源極、第二閘極與第二汲極；以及電流承載元件，該電流承載元件包含第一端點與第二端點，該第二端點與該第二源極係電氣連接至該第一汲極，且該第一端點係電氣連接至該第一源極。該電流承載元件經配置以在該電子元件被偏壓為使該第一閘極相對於該第一源極的電壓小於該第一臨限電壓，且該第二汲極相對於該第一源極的電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，減少該第一汲極相對於該第一源極的電壓(相較於缺少該電流承載元件的電子元件)。
該電子元件可可選地包含下列特徵之一或更多者。該第一閘極相對於該第一源極的該電壓可為0V或更小。該電流承載元件可為二極體。該第一端點可為陽極，且該第二端點可為陰極。該第一端點可為陰極，且該第二端點可為陽極。該二極體的導通電壓或齊納崩潰電壓可小於該第一崩潰電壓。在第一溫度下，在該電子元件被偏壓為使該第一閘極相對於該第一源極的該電壓小於該第一臨限電壓，且該第二汲極相對於該第一源極的該電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，流動通過該二極體的電流可大於流動通過該增強模式電晶體的該第一汲極的關閉狀態電流。該第一溫度可於-55℃與200℃之間。該二極體可具有大於0V的導通電壓，且該空乏模式電晶體可具有小於0V的臨限電壓，其中該二極體的該導通電壓或齊納崩潰電壓係大於該空乏模式電晶體的該臨限電壓的絕對值。該二極體與該空乏模式電晶體可被整合入單一裝置。該二極體與該空乏模式電晶體之每一者可包含傳導性通道，其中該單一裝置包含通道區域，該通道區域共享於該二極體與該空乏模式電晶體的該等傳導性通道之間。該電子元件可進一步包含電阻器，該電阻器具有第一電阻器端點與第二電阻器端點，其中該第一電阻器端點係電氣連接至該第一源極或該第二閘極，且該第二電阻器端點係電氣連接至該第一汲極或該第二源極。該二極體的通道與該空乏模式電晶體的通道可為在第一半導體材料層中。該電子元件可進一步包含具有第一電阻器端點與第二電阻器端點 的電阻器，其中該第一電阻器端點係電氣連接至該第一源極或該第二閘極，且該第二電阻器端點係電氣連接至該第一汲極或該第二源極。該第二閘極係電氣連接至該第一源極。該增強模式電晶體可為低電壓裝置，且該空乏模式電晶體可為高電壓裝置。該增強模式電晶體或該空乏模式電晶體可為III-N族裝置。該增強模式電晶體可為以矽為基礎的電晶體，且該空乏模式電晶體可為III-N族電晶體。該電流承載元件可為電阻器。該電阻器可具有在103歐姆與109歐姆之間的電阻值。在第一溫度下，在該電子元件被偏壓為使該第一閘極相對於該第一源極的該電壓小於該第一臨限電壓，且該第二汲極相對於該第一源極的該電壓大於該第一崩潰電壓並小於該第二崩潰電壓時，流動通過該電阻器的電流可大於流動通過該增強模式電晶體的該汲極的關閉狀態電流。該第一溫度可在-55℃與200℃之間。該電流承載元件可包含額外電晶體，該額外電晶體具有源極、閘極與汲極，其中該額外電晶體的該閘極係電氣連接至該額外電晶體的該源極或該汲極。該額外電晶體可為增強模式電晶體。該電流承載元件可包含第一電阻器與額外電晶體，該第一電阻器具有第一端點與第二端點，該額外電晶體具有源極、閘極與汲極，其中該第一電阻器的該第一端點為該電流承載元件的該第一端點，且該額外電晶體的該汲極為該電流承載元件的該第二端點。該第一電阻器的該第二端點可電氣連接至該額外電晶體的該閘極。該電子元件可進一步包含具有第一端點與第二端點的第二電阻器， 其中該第二電阻器的該第一端點係電氣連接至該額外電晶體的該源極，且該第二電阻器的該第二端點係電氣連接至該額外電晶體的該閘極。該電流承載元件可包含第一電阻器與額外電晶體，該第一電阻器具有第一端點與第二端點，該額外電晶體具有源極、閘極與汲極，其中該第一電阻器的該第一端點為該電流承載元件的該第二端點，且該額外電晶體的該源極為該電流承載元件的該第一端點。該第一電阻器的該第二端點係電氣連接至該額外電晶體的該閘極。該電子元件可進一步包含具有第一端點與第二端點的第二電阻器，其中該第二電阻器的該第一端點係電氣連接至該額外電晶體的該汲極，且該第二電阻器的該第二端點係電氣連接至該額外電晶體的該閘極。
在另一態樣中，說明一種製造電子元件的方法。該方法包含以下步驟：將電流承載元件的第一端點連接至增強模式電晶體的第一源極，該增強模式電晶體具有第一崩潰電壓與第一臨限電壓，該增強模式電晶體包含該第一源極、第一閘極與第一汲極；以及將該電流承載元件的第二端點連接至該第一汲極與空乏模式電晶體的第二源極，該空乏模式電晶體具有大於該第一崩潰電壓的第二崩潰電壓，該空乏模式電晶體具有第二臨限電壓，該空乏模式電晶體包含該第二源極、第二閘極與第二汲極。該電流承載元件經配置以在該電子元件被偏壓為使該第一閘極相對於該第一源極的電壓小於該第一臨限電壓，且該第二汲極相對於該第一源極的電壓大於該第一崩潰電壓並小於該第二 崩潰電壓時，減少該第一汲極相對於該第一源極的電壓(相較於缺少該電流承載元件的電子元件)。
該方法可可選地包含下列特徵之一或更多者。該方法可進一步包含以下步驟：將該電子元件包裝入一封裝內，包含：將該第二汲極連接至封裝汲極端點；將該第一源極連接至封裝源極端點；以及將該第一閘極連接至一封裝閘極端點。該方法可進一步包含以下步驟：將該第二閘極連接至該第一源極。該電流承載元件可為二極體。在第一溫度下，在該電子元件被偏壓為使該第一閘極相對於該第一源極的該電壓小於該第一臨限電壓，且該第二汲極相對於該第一源極的該電壓大於該第一崩潰電壓並小於該第二崩潰電壓時，流動通過該二極體的電流係大於流動通過該增強模式電晶體的該第一汲極的關閉狀態電流。該增強模式電晶體可為以矽為基礎的電晶體，且該空乏模式電晶體可為III-N族電晶體。該電流承載元件可為電阻器。
本文所說明的裝置與方法可提昇高功率半導體電子裝置的可靠性。
10‧‧‧封裝
11‧‧‧源極引線
12‧‧‧閘極引線
13‧‧‧汲極引線
22‧‧‧低電壓增強模式電晶體
23‧‧‧高電壓空乏模式電晶體
31‧‧‧源極電極
32‧‧‧閘極電極
33‧‧‧汲極電極
34‧‧‧源極電極
35‧‧‧閘極電極
36‧‧‧汲極電極
21‧‧‧高電壓增強模式電晶體
41‧‧‧源極電極
42‧‧‧閘極電極
43‧‧‧汲極電極
16‧‧‧電流曲線
17‧‧‧線性外插
18‧‧‧電壓軸
19‧‧‧臨限電壓
15‧‧‧混合裝置
52‧‧‧增強模式電晶體
53‧‧‧空乏模式電晶體
61‧‧‧源極電極
62‧‧‧閘極電極
63‧‧‧汲極電極
64‧‧‧源極電極
65‧‧‧閘極電極
66‧‧‧汲極電極
5‧‧‧閘極
6‧‧‧源極
7‧‧‧汲極
100‧‧‧基板
101‧‧‧III-N通道層
102‧‧‧III-N阻隔層
103‧‧‧絕緣體層
109‧‧‧2DEG通道
120‧‧‧III-N緩衝結構
72‧‧‧增強模式電晶體
73‧‧‧空乏模式電晶體
74‧‧‧電阻器
75‧‧‧混合元件
84‧‧‧二極體
85‧‧‧混合元件
80‧‧‧閘極
81‧‧‧閘極
82‧‧‧閘極
83‧‧‧閘極
86‧‧‧場極板
87‧‧‧場極板
88‧‧‧場極板
89‧‧‧場極板
8‧‧‧虛線截面
9‧‧‧虛線截面
1‧‧‧裝置
2‧‧‧裝置
110‧‧‧存取區域
111‧‧‧閘極區域
112‧‧‧存取區域
76‧‧‧未被佈植離子之閘極區域
91‧‧‧增強模式電晶體
92‧‧‧電阻器
93‧‧‧電阻器
95‧‧‧混合元件
96‧‧‧空乏模式電晶體
97‧‧‧電阻器
98‧‧‧電阻器
99‧‧‧混合元件
1200-1210‧‧‧步驟
第1圖與第2圖為先前技術之電子元件的示意圖。
第3圖為電晶體中汲極-源極電流對閘極-源極電壓的代表圖，以及電晶體臨限電壓的外插。
第4A圖為混合電子元件的電路示意圖。
第4B圖為空乏模式電晶體的截面圖。
第5圖至第6圖為混合電子元件的電路示意圖。
第7圖為包含具有經整合蕭特基二極體之空乏模式電晶體的裝置的平面圖(俯視圖)。
第8圖為第7圖裝置沿著虛線8的截面圖。
第9圖為第7圖裝置沿著虛線9的截面圖。
第10圖與第11圖為混合電子元件的電路示意圖。
第12圖為製造電子元件之範例程序的流程圖。
在各圖示中，類似的元件符號指示類似的元件。
本文說明包含空乏模式電晶體與增強模式電晶體的混合增強模式電子元件。可為高電壓裝置的空乏模式電晶體，具有比可為低電壓裝置的增強模式電晶體要大的崩潰電壓。混合電子元件在被偏壓在關閉狀態時能阻擋的最大電壓，至少與空乏模式電晶體的最大阻擋或崩潰電壓一樣大。本文所說明的混合電子元件經配置而使可靠性及/或效能增進，相較於傳統的混合裝置。一些實施例包含與增強模式電晶體並聯連接的電阻器，同時其他實施例包含與增強模式電晶體並聯連接的二極體。在另外的實施例中，空乏模式電晶體經設計或配置為具有比增強模式電晶體為低的關閉狀態洩漏電流，如於下文進一步說明。
在本文中所使用的「混合增強模式電子裝置或元件」或單純的「混合裝置或元件」，為由空乏模式電晶體與增強模式電晶體所組成的電子裝置或元件，其中空乏模式電晶體能夠具有比增強模式電晶體高的操作電壓及/或崩潰電壓，且混合裝置或元件經配置以操作為類似於單一增 強模式電晶體，且崩潰電壓及/或操作電壓約如空乏模式電晶體一般高。換言之，混合增強模式裝置或元件包含至少三個具有下列性質的節點。在第一節點(源極節點)與第二節點(閘極節點)被保持在相同電壓時，混合增強模式裝置或元件可阻擋施加至第三節點(汲極節點)相對於源極節點之正的高電壓(亦即，高於增強模式電晶體能夠阻擋的最大電壓的電壓)。在閘極節點相對於源極節點被保持在足夠正的電壓時(亦即，大於增強模式電晶體的臨限電壓)，在將充足的正電壓施加至汲極節點(相對於源極節點)時，從源極節點傳輸電流至汲極節點(或從汲極節點傳輸電流至源極節點)。在增強模式電晶體為低電壓裝置且空乏模式電晶體為高電壓裝置時，混合元件可操作為類似於單一高電壓增強模式電晶體。空乏模式電晶體的崩潰電壓及/或最大操作電壓可為增強模式電晶體的至少兩倍、至少三倍、至少五倍、至少十倍、或至少二十倍。
在本文中所使用的「高電壓裝置」(諸如高電壓電晶體)，為對高電壓切換應用最佳化的電子裝置。換言之，在電晶體關閉時，電晶體能夠阻擋高電壓，諸如約300V或更高、約600V或更高、約1200V或更高、或約1700V或更高，且在電晶體導通時，電晶體具有對於使用電晶體的應用為足夠低的導通阻抗(RON)，亦即，在大量電流通過裝置時，電晶體所經歷的傳導損耗足夠低。高電壓裝置可至少能夠阻擋與使用高電壓裝置之電路中的高電壓供應或最大電壓相等的電壓。高電壓裝置可能夠阻擋300V、 600V、1200V、1700V、或其他應用所需的合適阻擋電壓。換言之，高電壓裝置可阻擋0V與至少Vmax之間的任何電壓，其中Vmax為電路或電源供應可供應的最大電壓。在一些實施例中，高電壓裝置可阻擋0V與至少2*Vmax之間的任何電壓。在本文中所使用的「低電壓裝置」，諸如低電壓電晶體，為能夠阻擋低電壓的電子裝置，諸如0V與Vlow之間的電壓(其中Vlow小於Vmax)，但無法阻擋高於Vlow的電壓。在一些實施例中，Vlow等於約|Vth|、大於|Vth|、約2*|Vth|、約3*|Vth|、或約在|Vth|與3*|Vth|之間，其中|Vth|為高電壓電晶體的臨限電壓的絕對值，高電壓電晶體諸如包含在混合元件(其中使用了低電壓電晶體)內的高電壓空乏模式電晶體。在其他實施例中，Vlow為約10V、約20V、約30V、約40V、或在約5V與50V之間，諸如在約10V與40V之間。在又其他的實施例中，Vlow小於約0.5*Vmax、小於約0.3*Vmax、小於約0.1*Vmax、小於約0.05*Vmax、或小於約0.02*Vmax。
在使用高電壓切換電晶體的典型功率切換應用中，電晶體在大部分時間內位於兩個狀態中之一者。在第一狀態中(通常稱為「導通狀態」)，閘極電極的電壓(相對於源極電極)高於電晶體臨限電壓，且大量的電流流動通過電晶體。在此狀態中，源極與汲極之間的電壓差異通常為低，通常不超過數伏特(諸如約0.1-5伏特)。在第二狀態中(通常稱為「關閉狀態」)，閘極電極的電壓(相對於源極電極)低於電晶體臨限電壓，且沒有大量的電流流 動通過電晶體(除了關閉狀態洩漏電流以外)。在此第二狀態中，源極與汲極之間的電壓可為約0V至電路高電壓供應值範圍內的任何電壓，在一些情況中可高至100V、300V、600V、1200V、1700V或更高，但可低於電晶體的崩潰電壓。在一些應用中，電路中的電感性元件使源極與汲極之間的電壓甚至高於電路高電壓供應。此外，在閘極被切換導通或關閉之後隨即的短時間內，電晶體位於上述兩個狀態之間的轉變模式(transition mode)中。在電晶體在關閉狀態中時，電晶體被稱為在源極與汲極之間「阻擋電壓」。在本文中使用的「阻擋電壓」，代表在將電壓施加於跨電晶體、裝置或元件之上時，電晶體、裝置或元件防止大量電流流動通過電晶體、裝置或元件的能力，大量電流諸如大於在一般導通狀態傳導期間內的平均操作電流的0.001倍。換言之，在電晶體、裝置或元件阻擋施加於電晶體、裝置或元件上之電壓的同時，通過電晶體、裝置或元件的總和電流將不會大於在一般導通狀態傳導期間內的平均操作電流的0.001倍。
在使用第1圖的混合增強模式裝置來替代如第2圖之傳統高電壓E-mode電晶體時，混合裝置如下述般操作。在混合裝置位於導通狀態中時，電流流動通過E-mode電晶體通道與D-mode電晶體通道兩者，且跨兩個電晶體之每一者的電壓可為小，通常為數個伏特或更小。在混合裝置位於關閉狀態中時，混合裝置所阻擋的電壓被分割於E-mode電晶體與D-mode電晶體之間。E-mode電晶體阻擋 約於|Vth,D|與|Vbr,E|之間的電壓，其中|Vth,D|為D-mode電晶體臨限電壓的絕對值，且|Vbr,E|為E-mode電晶體的崩潰電壓。跨混合裝置的剩餘電壓被由高電壓D-mode電晶體阻擋。
在混合裝置位於關閉狀態中時，跨E-mode電晶體的電壓部分取決於E-mode電晶體與D-mode電晶體中關閉狀態洩漏電流的層級。儘管理想的電晶體在被偏壓於關閉狀態中時不傳導電流，實際的電晶體可傳導小關閉狀態洩漏電流，通常比傳輸通過偏壓於導通狀態中時的電晶體的電流要小得多。電晶體的關閉狀態洩漏電流，為在電晶體阻擋某一電壓時流動通過電晶體汲極或源極的電流。在不存在閘極洩漏(gate leakage)及/或其他電荷陷阱(charge trapping)效應的情況下，關閉狀態源極洩漏與關閉狀態汲極洩漏實質上為相同，且實質上所有關閉狀態洩漏電流流動於電晶體汲極與源極之間。在存在閘極洩漏及/或其他電荷陷阱效應的情況下，儘管大部分的關閉狀態洩漏電流通常流動於汲極與源極之間，一些關閉狀態洩漏電流可流動於閘極與汲極之間或閘極與源極之間，而使通過源極與汲極的洩漏電流可不相同。然而，在許多情況中，源極與汲極洩漏電流不與彼此差異太大。例如，在E-mode電晶體22阻擋電壓時，E-mode電晶體22的關閉狀態汲極洩漏電流為流動通過E-mode電晶體22汲極33的電流，而E-mode電晶體22的關閉狀態源極洩漏電流為流動通過E-mode電晶體22源極31的電流。在D-mode電晶體23阻擋電壓時， D-mode電晶體23的關閉狀態汲極洩漏電流為流動通過D-mode電晶體23汲極36的電流，而D-mode電晶體23的關閉狀態源極洩漏電流為流動通過D-mode電晶體23源極64的電流。裝置的關閉狀態洩漏電流可取決於對裝置施加的閘極電壓、源極電壓與汲極電壓。
在第1圖的混合裝置中，通過混合裝置的關閉狀態洩漏電流(例如在混合裝置的端點11與13之間、通過混合裝置的端點11、或通過混合裝置的端點13)傳導通過E-mode電晶體22與D-mode電晶體23兩者。因為電晶體22的汲極連接至電晶體23的源極，電晶體22的關閉狀態汲極洩漏電流通常約與電晶體23的關閉狀態源極洩漏電流相同。若電晶體22與23之一者經配置為，使電晶體之該者在被以小於電晶體崩潰電壓的源極-汲極電壓獨立偏壓為關閉時，比另一電晶體傳導更多關閉狀態洩漏電流，則在另一電晶體上的偏壓調整，而使另一電晶體傳導約為相同的關閉狀態洩漏電流。
在傳統混合裝置中，諸如第1圖圖示的混合裝置，關閉狀態洩漏電流取決於D-mode電晶體23與E-mode電晶體22兩者，其中驅動較高關閉狀態洩漏電流的電晶體驅動總和關閉狀態洩漏電流。在許多情況中，D-mode電晶體可提供比E-mode裝置要高的通過混合裝置的關閉狀態洩漏電流。
例如，假定與E-mode電晶體隔離的D-mode電晶體在阻擋小於Vbr,D的電壓時傳導第一關閉狀態源極洩漏 電流，且與D-mode電晶體隔離的E-mode電晶體在阻擋小於Vbr,E的電壓時傳導第二關閉狀態汲極洩漏電流。在傳統混合裝置中，電晶體經配置為使第一源極洩漏電流(通過D-mode電晶體源極的洩漏電流)大於第二汲極洩漏電流(通過E-mode電晶體汲極的洩漏電流)。因此，在E-mode電晶體22與D-mode電晶體23被結合在混合裝置中時，D-mode電晶體23驅動混合裝置的關閉狀態洩漏電流。換言之，混合裝置的關閉狀態汲極洩漏電流約等於第一關閉狀態汲極洩漏電流。
在由D-mode電晶體23驅動混合裝置的關閉狀態汲極洩漏電流的情況下，在混合裝置關閉狀態作業期間內，E-mode電晶體22的汲極33處的電壓通常調整，而使E-mode電晶體的汲極-源極電壓為約等於Vbr,E。在此情況中，E-mode電晶體22被偏壓在崩潰處，且在混合裝置關閉狀態作業期間內流動通過E-mode電晶體22的汲極電流為約等於D-mode電晶體的關閉狀態源極電流。
在處於D-mode電晶體之臨限Vth,D處的D-mode電晶體中的關閉狀態源極洩漏電流，稍微大於(亦即僅些許大於)E-mode電晶體的關閉狀態汲極洩漏電流的情況下，進一步減少D-mode電晶體的閘極-源極電壓至Vth,D以下但維持為大於-Vbr,E，可造成E-mode電晶體的關閉狀態汲極洩漏電流與D-mode電晶體的關閉狀態源極洩漏電流相同。在這些情況中，在E-mode電晶體22的汲極33處的電壓調整，而使E-mode電晶體的汲極-源極電壓為於Vbr,E 與|Vth,D|之間，但通常較接近Vbr,E。E-mode電晶體的汲極-源極電壓與D-mode電晶體的源極-閘極電壓相同(或約為相同)，因為E-mode電晶體的源極32係電氣連接至D-mode電晶體的閘極35。
可使用電晶體閘極電壓(VGS)與通過電晶體的電流(IDS)之間的關係，來決定電晶體的臨限電壓。第3圖圖示E-mode電晶體閘極電壓VGS與汲極-源極電流IDS之間的範例圖表。相對於源極VDS的汲極電壓，被保持在實質上大於膝節電壓(knee voltage)但小於電晶體崩潰電壓的電壓，例如電晶體崩潰電壓的0.1倍、0.25倍或0.5倍。相對於源極VGS的閘極電壓隨後被從低於臨限掃描到高於臨限，且汲極電流IDS被相對於VGS來作圖，電流與電壓軸兩者皆為線性刻度。
如第3圖所示，由電流已上昇至相當高於次臨限電流值的曲線16部分對電壓軸的線性外插17，來決定臨限電壓。在電壓軸18上，線性外插17與電壓軸18相交的點19為電晶體的臨限電壓。對於D-mode電晶體而言，關係為類似的；然而，臨限電壓為小於零(在第3圖垂直軸的左側)。藉由將VGS驅動至負電壓，以將電晶體偏壓入關閉狀態中。
在裝置作業期間，若D-mode電晶體的閘極-源極電壓VGS,D降至低於D-mode電晶體臨限電壓Vth,D太多，或是在混合裝置關閉狀態作業期間E-mode電晶體被偏壓於E-mode電晶體的崩潰電壓Vbr,E，則混合裝置的可靠性 及/或效能可降級。特定而言，若以高電壓III-N族HEMT電晶體作為D-mode裝置，則對於在其中D-mode電晶體的閘極-源極電壓降至低於D-mode電晶體臨限電壓太多的混合設計而言，III-N族HEMT的臨限電壓在混合裝置作業期間可擾動。D-mode電晶體臨限電壓的大量擾動(諸如大於3V、大於5V、大於8V、或大於10V)，可造成裝置可靠性及/或效能之不可被接受的高度降級。在進一步低於Vth,D(亦即更負於Vth,D)的閘極-源極電壓處的D-mode電晶體的關閉狀態作業，可造成更高的臨限電壓擾動。再者，將E-mode電晶體操作在自身崩潰電壓Vbr,E處，可降低E-mode電晶體的可用生命期。
在本文中所使用的名詞III-氮族或III-N族材料、層、裝置、結構等等，代表由根據計量方程式ALxINyGazN的複合半導體材料所組成的材料、層、裝置或結構，其中x+y+z約為1。在III-氮族或III-N族裝置中(諸如電晶體或HEMT)，傳導性通道的部分或整體可被包含在III-N族材料層內。
第4A圖為可展現增進的可靠性及/或效能的混合裝置15的電路示意圖。混合裝置15包含D-mode電晶體53，D-mode電晶體53被形成(或配置)為不同於第1圖的D-mode電晶體23。混合裝置15經配置以在關閉狀態作業期間內防止源極64電壓(相對於D-mode電晶體53閘極65)上昇得太高於|Vth,D|，如下文所說明。
D-mode電晶體53與E-mode電晶體52可可選地 被包裝在封裝10中，封裝包含源極引線11、閘極引線12以及汲極引線13。D-mode電晶體53具有較大的崩潰電壓及/或操作電壓，例如至少三倍、至少六倍、至少十倍或至少二十倍，相較於E-mode電晶體52的崩潰電壓及/或操作電壓。D-mode電晶體53可為高電壓電晶體，且E-mode電晶體52可為低電壓電晶體。E-mode電晶體52的臨限電壓Vth,E大於0V，例如大於1V、大於1.5V或大於2V，且D-mode電晶體53的臨限電壓Vth,D小於0V，例如小於-2V、小於-8V、小於-15V、小於-20V或小於-24V。在一些情況中，具有較低(亦即更為負)的臨限電壓的D-mode電晶體能夠較輕易的被可靠地製造。E-mode電晶體52的崩潰電壓大於|Vth,D|。E-mode電晶體52的源極電極61與D-mode電晶體53的閘極電極65兩者被電氣連接在一起，且可被電氣連接至源極引線11。E-mode電晶體52的閘極電極62可被電氣連接至閘極引線12。D-mode電晶體53的汲極電極66可被電氣連接至汲極引線13。D-mode電晶體53的源極電極64被電氣連接至E-mode電晶體52的汲極電極63。
第4A圖的混合裝置15經配置為使E-mode電晶體52驅動混合裝置的關閉狀態汲極洩漏電流，例如至少在一個溫度下。例如，D-mode電晶體53可被摻雜，以展現小於第1圖D-mode電晶體23的關閉狀態源極洩漏電流。因此，取決於對E-mode電晶體52的選擇，D-mode電晶體(在不同的應用中)可傳導較E-mode電晶體52(亦在不 同的應用中)所傳導的汲極洩漏電流為小的關閉狀態源極洩漏電流，而使最後，由E-mode電晶體驅動混合裝置15的關閉狀態汲極洩漏電流，而非D-mode電晶體。
此E-mode電晶體與D-mode電晶體的洩漏電流之間的關係，可由考慮混合裝置15的兩個偏壓情況來表示。E-mode電晶體與D-mode電晶體可經配置為使得至少在一個溫度下(例如在室溫下(25℃))，在混合裝置被偏壓在第一偏壓情況時流動通過E-mode電晶體52(亦即通過E-mode電晶體52的汲極63)的關閉狀態洩漏電流，係大於在混合裝置被偏壓在第二偏壓情況時流動通過D-mode電晶體53(亦即通過D-mode電晶體的源極64)的關閉狀態洩漏電流。
在第一偏壓情況下，E-mode電晶體52之相對於源極61的閘極62電壓VGS,E係小於E-mode電晶體52的臨限電壓Vth,E，諸如低於Vth,E至少1V或至少2V，或在0V或低於0V，且D-mode電晶體53之相對於E-mode電晶體52源極61的汲極66電壓係大於Vbr,E且小於D-mode電晶體53的崩潰電壓Vbr,D。在第二偏壓情況下，D-mode電晶體53之相對於源極64的閘極65電壓VGS,D係小於或等於Vth,D，諸如低於Vth,D至少2V，或在Vth,D與-Vbr,E之間，且D-mode電晶體53之相對於閘極65的汲極66電壓，係等於相對於施加在第一偏壓情況下之E-mode電晶體52的源極61之D-mode電晶體53的汲極66電壓。換言之，至少在一個溫度下，在混合裝置15的傳統關閉狀態作業期 間內，流動通過E-mode電晶體52汲極與D-mode電晶體53源極兩者的關閉狀態電流，係大於在D-mode電晶體53被獨立操作於關閉狀態中時流動通過D-mode電晶體53源極的關閉狀態電流。
在上述對於E-mode電晶體52與D-mode電晶體53之關閉狀態電流的關係被滿足時，混合裝置15在關閉狀態中的功能如下。在施加至E-mode電晶體52閘極62(相對於源極61)的電壓小於E-mode電晶體52的臨限電壓Vth,E時(例如所施加的電壓為約0V或更小)，且施加至D-mode電晶體53的汲極66(相對於E-mode電晶體52的源極61)的電壓小於D-mode電晶體53的崩潰電壓時，混合裝置阻擋一電壓，且僅有一小關閉狀態洩漏電流傳輸通過D-mode電晶體與E-mode電晶體兩者。因為D-mode電晶體53與E-mode電晶體52為串聯連接，E-mode電晶體52汲極63的電壓(或均等地為D-mode電晶體53源極64的電壓)調整，而使傳輸通過E-mode電晶體52(亦即通過E-mode電晶體汲極63)的關閉狀態電流，與傳輸通過D-mode電晶體53(亦即通過D-mode電晶體源極64)的關閉狀態電流，為相同或約為相同。
因為E-mode電晶體52的關閉狀態電流通常不隨著汲極-源極電壓的變異大量改變(至少在第4A圖混合裝置15的典型變異範圍內)，D-mode電晶體53源極64的電壓(相對於閘極65)調整至約等於(或接近)|Vth,D|的一值，而使傳輸通過D-mode電晶體53的關閉狀態電流，將 大於在D-mode電晶體53被獨立偏壓於關閉狀態之情況下的典型關閉狀態電流。因為在混合裝置15的關閉狀態作業期間內D-mode電晶體53的閘極-源極電壓被維持為接近(或約為)Vth,D，混合裝置15可展現增進的可靠性及/或效能。
在一些實施例中，E-mode電晶體52與D-mode電晶體53之一者或兩者，為III-N族電晶體，諸如III-NHEMT、HFET、MESFET、JFET、MISFET、POLFET或CAVET。在其他實施例中，E-mode電晶體52與D-mode電晶體53之一者或兩者為以矽為基礎的電晶體，諸如矽功率MOSFET(亦即，裝置中的半導體材料主要由矽組成)。
在其他實施例中，E-mode電晶體為以矽為基礎的電晶體，且D-mode電晶體為III-N族電晶體。III-N族電晶體通常包含III-N通道層，諸如GaN，且III-N阻隔層具有比III-N通道層寬的能帶間隙(bandgap)，III-N通道層可為例如AlxGa1-xN(且0<x1)。在通道層中引發二維電子氣體(2DEG)通道，接近通道層與阻隔層之間的介面。源極與汲極電極接觸2DEG通道，且閘極電極調變在電晶體源極電極與汲極電極之間部分中的通道中的電荷。在III-氮或III-N族裝置中，傳導性通道可部分地或整體地被包含在III-N材料層內。
例如，第4A圖的D-mode電晶體53可為第4B圖所圖示的D-mode電晶體。第4B圖圖示包含基板100、III-N緩衝結構120、III-N通道層101、III-N阻隔層102、源極 6、閘極5與汲極7的III-N D-mode電晶體，基板100可例如由矽或碳化矽組成，III-N通道層101可例如被無意地摻雜或未摻雜GaN，III-N阻隔層102可例如為AlxGa1-xN(0<x1)。二維電子氣體(2DEG)通道109被引發在III-N通道層101中，由於通道層101與阻隔層102之間個別的組成性差異。III-N緩衝結構120包含一或更多個III-N層。裝置中的源極洩漏電流及/或汲極洩漏電流通常流動通過緩衝結構120。在基板100為浮接(亦即未連接至任何DC或AC電壓源)的情況下，緩衝結構120中的洩漏電流通常橫向流動，亦即沿著從源極至汲極的方向。在將基板100的電位保持固定的情況下，洩漏電流可額外地以垂直方向流動，例如從源極6或汲極7通過基板100。
可藉由調整緩衝結構120的參數，來將第4B圖的D-mode電晶體中的洩漏電流減少至足夠低的值，以用於第4A圖的混合元件中。例如，以至少1x1018 cm-3或至少5x1018 cm-3的濃度將緩衝結構中的層摻雜鐵(Fe)，可限制橫向洩漏電流。此外，將緩衝結構中的層摻雜碳(C)及/或鎂(Mg)，可限制垂直洩漏電流，亦可進一步減少裝置中的橫向洩漏電流。再者，提昇摻雜Fe、C及/或Mg之緩衝層的厚度，可進一步減少裝置中的洩漏電流。在一些實施例中，允許足夠低的洩漏的緩衝結構為至少2微米、至少3微米或至少5微米厚，且包含摻雜了Fe與C兩者之至少為0.8微米厚的III-N層，Fe濃度至少為8x1017 cm-3，且C濃度至少為8x1019 cm-3。為了進一步減少橫向洩漏電流， 可在緩衝結構中包含III-N層，此III-N層被摻雜碳且C濃度至少為8x1019 cm-3，且位於2DEG通道109下方，且與2DEG通道109的距離小於1.5微米、小於1.2微米或小於1微米。
在一些實施例中，E-mode電晶體52及/或D-mode電晶體53為氮面(nitrogen-face)或N面或N極(N-polar)III-N族裝置。氮面或N面或N極III-N族裝置可包含以N面或最遠離生長基板的[0 0 0 1bar]面來生長的III-N材料，或可包含在III-N材料的N面或[0 0 0 1bar]面上的源極、閘極或汲極電極。或者，E-mode電晶體52及/或D-mode電晶體53可為鎵面或III面或III極III-N族裝置。鎵面或III面或III極III-N族裝置可包含以III族面或最遠離生長基板的[0 0 0 1]面來生長的III-N材料，或可包含在III-N材料的III族面或[0 0 0 1]面上的源極、閘極或汲極電極。
對於各種的應用，第4A圖的混合裝置15被配置(或額定(rated))為操作在一溫度範圍內，例如-55℃至200℃或-40℃至175℃的範圍。然而，電晶體中的關閉狀態電流時常隨著溫度變化且通常隨著溫度提昇而提昇。在一些實施例中，如上文所指定的D-mode電晶體與E-mode電晶體關閉狀態電流之間的關係，持定於溫度範圍內的所有溫度下。例如，在一些實施例中，混合裝置所額定操作的溫度範圍相當窄或相對高，例如大於或等於室溫，在此情況中如上文所指定的第4A圖的D-mode電晶體與E-mode電晶體關閉狀態電流之間的關係，持定於溫度範圍內的所 有溫度。
在其他實施例中，關係至少在第一溫度下持定，但不在第二溫度下持定。例如，在第二溫度下，在第三偏壓情況下的E-mode電晶體52的關閉狀態汲極電流，可為小於在第一或第二偏壓情況下的D-mode電晶體53的關閉狀態源極電流，其中在第三偏壓情況下，VGS,E小於Vth,E(例如，VGS,E小於或等於0V)，且E-mode電晶體汲極電壓(相對於源極)VDS,E小於Vbr,E。換言之，在第二溫度下，在E-mode電晶體被獨立操作在關閉狀態中時(且VDS,E<Vbr,E)，在混合裝置15正常關閉狀態作業期間流動通過D-mode電晶體53源極的關閉狀態電流，大於流動通過E-mode電晶體52汲極的關閉狀態電流。在混合裝置15在第二溫度下被操作於關閉狀態中時，跨E-mode電晶體52的電壓VDS,E為約等於Vbr,E，使傳輸通過E-mode電晶體52汲極的關閉狀態電流為等於(或約等於)傳輸通過D-mode電晶體53源極的關閉狀態電流。第一溫度與第二溫度兩者可皆位於裝置經配置(或額定)為操作於其中的溫度範圍內。在一些情況中，第一溫度大於第二溫度，儘管在其他情況中第二溫度大於第一溫度。
例如，在以矽為基礎的電晶體中的關閉狀態洩漏電流，作為對溫度的函數而提昇的速率，通常高於以III-N族為基礎的電晶體。因此，在對E-mode電晶體52使用以矽為基礎的電晶體並對D-mode電晶體53使用III-N族電晶體時，第一溫度可大於第二溫度。或者，在對E-mode 電晶體52使用III-N族電晶體並對D-mode電晶體53使用以矽為基礎的電晶體時，第一溫度可小於第二溫度。或，若兩電晶體皆為III-N族電晶體，則第一溫度是大於或小於第二溫度，係取決於兩個電晶體之每一者的特定結構。
儘管在一些應用中，混合裝置15在關閉狀態中的正常作業在VDs,E約等於Vbr,E(或相當大於|Vth,D|)的溫度下可持續短的時間量，然而在此種溫度下的延長作業可導致不良的可靠性及/或效能，或可導致裝置失效。對混合裝置進行額外修改以防止E-mode電晶體汲極-源極電壓VDS,E超過|Vth,D|太多，可進一步增進混合裝置的可靠性及/或效能。此種修改的範例圖示於第5圖、第6圖、第10圖與第11圖中。
第5圖、第6圖、第10圖與第11圖個別的混合電子元件75、85、95與99之每一者包含D-mode電晶體73與E-mode電晶體72，D-mode電晶體73與E-mode電晶體72兩者可皆被包裝在封裝10中，封裝包含源極引線11、閘極引線12與汲極引線13。D-mode電晶體73具有較大的崩潰電壓Vbr,D及/或操作電壓，例如至少三倍或至少六倍的崩潰電壓及/或操作電壓(相較於E-mode電晶體72的崩潰電壓Vbr,E及/或操作電壓)。D-mode電晶體73可為高電壓電晶體，而E-mode電晶體72可為低電壓電晶體。E-mode電晶體72的臨限電壓Vth,E為大於0V，例如大於1V、大於1.5V或大於2V，而D-mode電晶體73的臨限電壓Vth,D為小於0V，例如小於-2V、小於-8V、小於-15V、 小於-20V或小於-24V。E-mode電晶體72的崩潰電壓為大於|Vth,D|。E-mode電晶體72的源極電極61與D-mode電晶體73的閘極電極65兩者被電氣連接在一起，且可被電氣連接至源極引線11。E-mode電晶體72的閘極電極62可被電氣連接至閘極引線12。D-mode電晶體73的汲極電極66可被電氣連接至汲極引線13。D-mode電晶體73的源極電極64被電氣連接至E-mode電晶體72的汲極電極63。
混合元件75、85、95與99之每一者，亦包含電流承載裝置或元件(在本文中稱為「電流承載元件」)，電流承載元件包含兩個端點，其中一個端點直接連接至E-mode電晶體72的源極61(換言之，連接至源極而沒有任何中間層、裝置或元件位於端點與源極之間)，且另一個端點直接連接至E-mode電晶體的汲極63。電流承載元件可例如為電阻器74(如第5圖)、二極體84(如第6圖)，或電晶體、電阻器及/或二極體的組合(如第10圖與第11圖)。電流承載元件作用為，在混合元件75、85、95或99被以VGS,E<Vth,E(例如VGS,E 0V)偏壓並正至少在一個溫度下阻擋在Vbr,E與Vbr,D之間的一電壓時，減少跨E-mode電晶體72的汲極-源極電壓VDS,E(且因此減少D-mode電晶體73的閘極-源極電壓絕對值|VGS,D|)。換言之，至少在一個溫度下，在混合元件75、85、95或99被偏壓在關閉狀態並阻擋在Vbr,E與Vbr,D之間的一電壓時，VDS,E被減少，相較於缺少電流承載元件但其他部分與混合元件75、85、95或99相同的混合元件。
參考第5圖，混合元件75在關閉狀態中操作如下述。通過D-mode電晶體73的總和關閉狀態源極電流為等於或約等於通過E-mode電晶體72汲極與通過電阻器74的關閉狀態電流總和，且因此E-mode電晶體72汲極63(相對於E-mode電晶體72源極61)的電壓VDS,E調整，以確保此條件被維持。通過電阻器的關閉狀態電流IR係由VDS,E/R給定，其中R為電阻器的電阻值。
在一些溫度下，在第一偏壓情況下的E-mode電晶體72的關閉狀態汲極電流，可大於在第二偏壓情況下的D-mode電晶體73的關閉狀態源極電流，儘管在其他溫度下，在第三偏壓情況下的E-mode電晶體72的關閉狀態汲極電流，可小於在第二偏壓情況下的D-mode電晶體73的關閉狀態源極電流。在第一偏壓情況下，E-mode電晶體72的閘極-源極電壓VGS,E為小於Vth,E，例如VGS,E可為0V或更小，且D-mode電晶體73汲極66的電壓(相對於E-mode電晶體72源極61)為大於Vbr,E且小於Vbr,D。換言之，在第一偏壓情況下，混合元件75被偏壓在關閉狀態中，並阻擋在Vbr,E與Vbr,D之間的一電壓。在第二偏壓情況下，D-mode電晶體73閘極65的電壓(相對於源極64)為小於或等於Vth,D，諸如至少低於Vth,D 2V或在Vth,D與-Vbr,E之間，且D-mode電晶體73汲極66的電壓(相對於閘極65)為等於D-mode電晶體73汲極66的電壓(相對於施加在第一偏壓情況下的E-mode電晶體72的源極61)。在第三偏壓情況下，VGS,E為小於Vth,E，例如VGS,E可為0V 或更小，而VDS,E為小於Vbr,E。
在混合元件75在一些溫度下的關閉狀態作業期間內(在該些溫度下，在第一偏壓情況下的E-mode電晶體72的關閉狀態源極電流，大於在第二偏壓情況下的D-mode電晶體73的關閉狀態汲極電流)，VDS,E接近(在一些情況中小於)|Vth,D|，且傳輸通過D-mode電晶體73源極的電流等於E-mode電晶體72關閉狀態汲極電流與IR的和。因此，在該些溫度下，在D-mode電晶體73被獨立偏壓於關閉狀態中時(VGS,D<Vth,D且VDS,D<Vbr,D)，傳輸通過D-mode電晶體73源極的關閉狀態電流可大於通常將傳輸通過D-mode電晶體73源極的關閉狀態電流。如此，在該些溫度下減少R值，提昇通過D-mode電晶體73源極的關閉狀態電流，且VDS,E僅些微下降(或實質上無下降)。因為VDS,E保持接近|Vth,D|，由在作業期間內大VDS,E值所造成之D-mode電晶體73的臨限電壓擾動被減輕。
然而，在一些情況中，在D-mode電晶體73的閘極-源極電壓VGS,D接近Vth,D時傳輸通過D-mode電晶體73源極的大電流，亦可在混合元件作業期間導致D-mode電晶體73中的大臨限電壓擾動(例如至少2V、至少3V、至少5V、至少8V或至少10V的臨限電壓擾動)。所可支撐而不導致太大的混合元件效能及/或可靠性降級的臨限電壓擾動實際值，可取決於使用混合元件於其中的特定應用。因此，可選擇具有足夠大電阻值的電阻器74，以防止通過D-mode電晶體73源極的關閉狀態洩漏電流超過一 值，該值導致過度大的臨限電壓擾動通過D-mode電晶體73。
於在一些溫度下的關閉狀態作業期間內(在該些溫度下，在第三偏壓情況下的E-mode電晶體72的關閉狀態汲極電流係小於在第二偏壓情況下的D-mode電晶體73的關閉狀態源極電流)，VDS,E的實際值至少部分由電阻器74的電阻值R決定，如下述。傳輸通過D-mode電晶體73源極的關閉狀態電流ID,off，等於傳輸通過E-mode電晶體72汲極的關閉狀態電流IE,off與IR的和，其中IR=VDS,E/R。在VDS,E小於Vbr,E時，E-mode電晶體72可具有的最大關閉狀態汲極電流IE,max，係等於在第三偏壓情況下的E-mode電晶體72的關閉狀態汲極電流。若IE,off>IE,max(發生在RVbr,E/(ID,off-IE,max)時)，則E-mode電晶體72將被偏壓在崩潰處，而使VDS,E=Vbr,E，以讓E-mode電晶體72承載電流IE,off。若R<Vbr,E/(ID,off-IE,max)或R<Vbr,E/(ID,off-IE,off)，則VDS,E係小於Vbr,E，此可增進混合元件75的可靠性。在一些情況中，可藉由進一步減少電阻值，從而進一步減少VDS,E與|VGS,D|，來進一步增進可靠性。
例如，可選擇電阻值而使在25℃或在所有操作溫度下，VGS,D與Vth,D之間的差異小於10V，諸如小於5V或3V。然而，減少VDS,E亦提昇D-mode電晶體73的閘極-源極電壓(亦即使閘極-源極電壓較不為負)，此導致ID,off提昇。如在一些溫度下的作業情況中(在該些溫度下，在第一偏壓情況下的E-mode電晶體72的關閉狀態汲極電流， 大於在第二偏壓情況下的D-mode電晶體73的關閉狀態源極電流)，傳輸通過D-mode電晶體73源極的大關閉狀態電流，亦可在混合元件作業期間內導致D-mode電晶體73中的大臨限電壓擾動(例如至少2V、至少3V、至少5V、至少8V或至少10V的臨限電壓擾動)，從而使可靠性降級。因此，可選擇具有足夠大電阻值的電阻器74，以防止通過D-mode電晶體73的關閉狀態源極洩漏電流超過一值，該值導致過度大的臨限電壓擾動通過D-mode電晶體73。電阻器74可例如具有在102歐姆與1010歐姆之間的電阻值，諸如在103歐姆與109歐姆之間，或在104歐姆與108歐姆之間。在一些實施例中，電阻器74的電阻值隨著溫度改變，例如隨著溫度提昇而提昇。
所有超出可通過E-mode電晶體72(VDS,E<Vbr,E)汲極來裝載之最大量的關閉狀態電流，流動通過電阻器74。在一些情況中，至少在一個溫度下，流動通過D-mode電晶體73源極的總和關閉狀態電流，要比可通過E-mode電晶體72(VDS,E<Vbr,E)汲極來裝載之最大量的關閉狀態電流大得多，例如至少大2倍、至少大5倍、至少大10倍、至少大50倍或至少大100倍。在此種溫度下，流動通過電阻器74的電流係大於流動通過E-mode電晶體72汲極的關閉狀態電流。
在一些實施例中，E-mode電晶體72與D-mode電晶體73之一者或兩者，為III-N族電晶體，諸如III-NHEMT、HFET、MESFET、JFET、MISFET、POLFET或 CAVET。在其他實施例中，E-mode電晶體72與D-mode電晶體73之一者或兩者，為以矽為基礎的電晶體，諸如矽功率MOSFET(亦即，裝置中的半導體材料主要由矽組成)。
在另外的實施例中，E-mode電晶體72為以矽為基礎的電晶體，且D-mode電晶體73為III-N族電晶體。E-mode電晶體72及/或D-mode電晶體73可為氮面或N面或N極III-N族裝置。氮面或N面或N極III-N族裝置可包含以N面或最遠離生長基板的[0 0 0 1bar]面來生長的III-N材料，或可包含在III-N材料的N面或[0 0 0 1bar]面上的源極、閘極或汲極電極。或者，E-mode電晶體52及/或D-mode電晶體53可為鎵面或III面或III極III-N族裝置。鎵面或III面或III極III-N族裝置可包含以III族面或最遠離生長基板的[0 0 0 1]面來生長的III-N材料，或可包含在III-N材料的III族面或[0 0 0 1]面上的源極、閘極或汲極電極。D-mode電晶體73的臨限電壓小於0V，諸如小於-3V、小於-5V、小於-10V、小於-15V或小於-20V。E-mode電晶體72的臨限電壓大於0V，諸如大於1V、大於1.5V或大於2V。
在一些實施例中，使在第一偏壓情況下的E-mode電晶體72的關閉狀態汲極洩漏電流大於在第二偏壓情況下的D-mode電晶體73的關閉狀態源極洩漏電流的溫度，係大於使在第三偏壓情況下的E-mode電晶體72的關閉狀態汲極電流小於在第二偏壓情況下的D-mode電晶體73的關閉狀態源極電流的溫度。例如，在E-mode電晶體72為 以矽為基礎的電晶體且D-mode電晶體73為III-N族電晶體時，III-N族電晶體可經配置以展現在室溫(25℃)下比以矽為基礎的電晶體低的關閉狀態源極電流，例如藉由調整作成III-N族電晶體(如圖示說明於第4B圖)的半導體材料的組成或材料參數。然而，在顯著低於或顯著高於室溫的溫度下，以矽為基礎的電晶體可展現比III-N族電晶體低的關閉狀態電流。混合裝置75通常經配置或額定為操作在一溫度範圍中，例如在-55℃與200℃之間(且包含-55℃與200℃)，諸如在-40℃與175℃之間(且包含-40℃與175℃)。因此，可選擇電阻器74的電阻值，以確保在關閉狀態中VDS,E<Vbr,E且ID,off小於在所有操作溫度下導致電壓擾動的關鍵值。此外，ID,off的關鍵值亦可取決於溫度，通常隨著溫度提昇而提昇。因此，混合元件可經配置以在較高溫度下允許較大的關閉狀態電流。
第6圖的混合電子元件85類似於第5圖的混合電子元件，除了在關閉狀態作業期間內用以減少VDS,E的電流乘載元件為二極體84以外，二極體84例如為蕭特基二極體(Schottky diode)或齊納二極體(Zener diode)。在混合元件85中，二極體84的陽極係連接至E-mode電晶體72的源極61，且二極體84的陰極係連接至E-mode電晶體72的汲極63。在二極體84為蕭特基二極體的情況下，在混合元件85被偏壓在關閉狀態中時，蕭特基二極體被反向偏壓，且因此二極體反向飽和電流流動通過二極體84。因為蕭特基反向飽和電流係相依於溫度，流動通過蕭特基二 極體的電流量隨著混合元件85的操作溫度而改變。在一些情況中，此可為有利的，因為E-mode電晶體72與D-mode電晶體73中的相關洩漏電流亦隨溫度改變，且因此二極體84所需承載的最佳電流量亦隨溫度改變。因此，在一些應用中，混合元件85可被設計為使二極體電流的溫度相依性，接近地符合達成高可靠性的最佳溫度相依性。在其他應用中，可使用與電阻器(諸如第5圖中的電阻器74)並聯連接的二極體84來做為電流承載元件，以確保電流承載元件的溫度相依性接近地符合達成高可靠性的最佳溫度相依性。
在使用齊納二極體(或者一系列的齊納二極體)作為二極體84的情況下，齊納二極體的導通電壓(或齊納二極體系列全體結合的導通電壓)VON可小於Vbr,E。包含齊納二極體84，確保VDS,E(且因此確保|VGS,D|)不超過二極體的導通電壓(亦即在使用複數齊納二極體情況下的齊納電壓)VON。因此，若使用了具有小於Vbr,E的導通電壓的二極體，則在作業期間E-mode電晶體72的源極-汲極電壓被保持為低於Vbr,E，此可增進裝置可靠性。然而，若齊納二極體的導通電壓太小，例如小於或相當小於|Vth,D|，則通過D-mode電晶體73的關閉狀態電流可為過高，從而使裝置可靠性降級。
在一些實施例中，例如在流動通過D-mode電晶體73源極的總和關閉狀態電流比可通過E-mode電晶體72(VDS,E<Vbr,E)汲極來承載的最大關閉狀態電流大得多的 應用中，可使用經配置為在混合元件85關閉時被順向偏壓的二極體。在此情況中，二極體的陽極係連接至E-mode電晶體72的汲極63，且二極體的陰極係連接至E-mode電晶體72的源極61。在此，二極體的順向導通電壓係小於Vbr,E。然而，若二極體的導通電壓太小，例如小於或相當小於|Vth,D|，則通過D-mode電晶體73的關閉狀態電流可為過高，從而使裝置可靠性降級。
在順向偏壓二極體的情況中，如上文所說明，所有超出E-mode電晶體72(VDS,E<Vbr,E)汲極所能承載之最大量的關閉狀態電流流動通過二極體。在一些情況中，至少在一個溫度下，流動通過D-mode電晶體73(亦即通過D-mode電晶體源極64)的總和關閉狀態電流，係比E-mode電晶體72(亦即，通過E-mode電晶體(VDS,E<Vbr,E)汲極63)所能承載之最大關閉狀態電流要大得多，例如至少大2倍、至少大3倍或至少大10倍。在此種溫度下，流動通過二極體84的電流大於流動通過E-mode電晶體72的關閉狀態汲極電流。
在使用蕭特基二極體作為二極體84時，如上文所說明，蕭特基二極體84可為離散裝置，或者蕭特基二極體84可被整合入D-mode電晶體73內，如圖示說明於第7圖至第9圖(僅為示例目的)。第7圖圖示說明裝置1的平面圖(俯視圖)，裝置1包含具有經整合蕭特基二極體的D-mode III-N族電晶體，而第8圖與第9圖圖示沿著第7圖中的虛線8與9所分別看來的截面圖。參考第8圖與第 9圖，裝置1包含形成在基板100上的III-N通道層101與III-N阻隔層102。III-N阻隔層102具有比III-N通道層101寬的能帶間隙(bandgap)，兩層之間的組成性差異，造成二維電子氣體(2DEG)通道109被引發在通道層101中，分別鄰接於通道層101與阻隔層102之間的介面。電極6、7接觸2DEG通道109，並分別作為D-mode電晶體的源極與汲極。層103為絕緣體層，絕緣體層可例如由SiN、AlN、SiOx或這些材料及/或其他氧化物與氮化物的組合所組成。層103作為下覆半導體材料的表面保護層，以及區域20中的閘極絕緣體(見第8圖)。
參考第7圖，在裝置閘極區域111中，裝置1包含區域76至78，在區域76至78中半導體材料被呈現為p型或半絕緣，例如藉由經由離子佈植來摻雜。在經摻雜區域76至78之間的閘極區域111中的裝置部分(亦即未被佈植離子之閘極區域111的部份)，以及存取區域110與112，全部包含2DEG通道109並作為D-mode電晶體的通道。因此，D-mode電晶體電流在經離子佈植區域76至78之間從源極6流動至汲極7(或從汲極7流動至源極6)。
如第7圖與第8圖所示，電極5被形成在閘極區域中的2DEG通道之上。每一電極5包含閘極(第7圖中的80至83)與場極板(field plate)(第7圖中的86至89)。所有電極5被電氣連接，例如在裝置外圍2的外側。或者，電極5可為延伸為跨整體閘極區域111的單一電極(未圖示)。如第7圖與第9圖所示，電極5亦至少部分位於經佈 植區域76至78上，且部分的電極5直接接觸經佈植區域76至78。因此，在裝置1中形成了蕭特基二極體，且電極5(亦作為D-mode電晶體的閘極)作為陽極，而電極6(亦作為D-mode電晶體的源極)作為陰極。流動通過二極體的電流，從陽極流動至陰極(或從陰極流動至陽極)，通過源極存取區域110中的2DEG部分。因此，源極存取區域110中的2DEG通道109部分，作為蕭特基二極體與D-mode電晶體兩者中的電流通道(或通道的至少一部分)。換言之，裝置1的蕭特基二極體與D-mode電晶體共享一共同通道。
參考第6圖，二極體84的陽極電氣連接至D-mode電晶體73的閘極65(因為閘極65連接至E-mode電晶體72的源極61)，而二極體84的陰極電氣連接至D-mode電晶體73的源極64(因為源極64連接至E-mode電晶體72的汲極63)。因此，即使第7圖至第9圖之裝置1中的二極體係與D-mode電晶體整合，在裝置1作為第6圖中的D-mode電晶體73與二極體84時，所整合的二極體被等效地配置如第6圖所示。在一些實施例中，在第6圖之混合元件85中，二極體84與D-mode電晶體73被整合入單一裝置1(如第7圖至第9圖)，且混合元件進一步包含與E-mode電晶體72並聯連接的電阻器(如第5圖)。
在一些實施例中，第6圖之二極體84係與D-mode電晶體73整合，類似於第7圖至第9圖所圖示的裝置1，但二極體84與D-mode電晶體73不共享共用通道。在此 情況中，儘管二極體84與D-mode電晶體73仍被形成為在同一半導體晶片上鄰接於彼此，二極體的陽極被形成為鄰接於(且電氣連接至)D-mode電晶體的閘極，而二極體的陰極被形成為鄰接於(且電氣連接至)D-mode電晶體的源極。二極體與D-mode電晶體的通道兩者皆於相同材料層中，並可鄰接於彼此；然而，沒有二極體通道部分與D-mode電晶體通道的任何部分共享。
第10圖與第11圖圖示混合電子元件95與99，混合電子元件95與99採用包含電晶體與電阻器組合的電流承載元件。參考第10圖，電流承載元件包含增強模式電晶體91，且可選地包含電阻器92與93。增強模式電晶體91的源極(作為電流承載元件的兩個端點之一者)連接至E-mode電晶體72的源極61。電阻器93的第一端點(作為電流承載元件的兩個端點之另一者)連接至E-mode電晶體72的汲極63。電阻器93的相對端點連接至電阻器92的第一端點與增強模式電晶體91的閘極。電阻器92的第二端點連接至增強模式電晶體91的汲極。可選擇電阻器92與93的相對電阻值以及尺寸、體形及/或增強模式電晶體91的臨限電壓，以最佳化所產生的在關閉狀態作業期間跨E-mode電晶體72的汲極-源極電壓。電阻器92與93分割E-mode電晶體72汲極63與增強模式電晶體91汲極之間的電壓，以供應電壓至增強模式電晶體91的閘極。因此，他們的相對電阻值被選擇，以供應適合的操作閘極電壓給增強模式電晶體91。適合用於增強模式電晶體91作業的 閘極電壓特定值，取決於增強模式電晶體91的特定設計。
在未包含電阻器93的情況中(未圖示)，增強模式電晶體91閘極與電阻器92第一端點被連接，以形成電流承載元件之連接至E-mode電晶體72汲極63的端點。在未包含電阻器92的情況中(未圖示)，增強模式電晶體91的閘極與汲極被連接在一起。在電阻器92與93兩者皆未被包含(未圖示)的情況中，增強模式電晶體91的閘極與汲極被連接在一起以形成電流承載元件的端點，此端點被連接至E-mode電晶體72的汲極63。
參考第11圖，電流承載元件包含空乏模式電晶體96，且可選地包含電阻器97與98。空乏模式電晶體96的汲極(作為電流承載元件的兩個端點之一者)連接至E-mode電晶體72的汲極63。電阻器97的第一端點(作為電流承載元件的兩個端點之另一者)連接至E-mode電晶體72的源極61。電阻器97的相對端點連接至電阻器98第一端點與空乏模式電晶體96閘極。電阻器98的第二端點連接至空乏模式電晶體96的源極。可選擇電阻器97與98的相對電阻值，以及尺寸、體形及/或空乏模式電晶體96臨限電壓，以最佳化在關閉狀態作業期間所產生的跨E-mode電晶體72的汲極-源極電壓。
在未包含電阻器97的情況中(未圖示)，空乏模式電晶體96的閘極與電阻器98的第一端點被連接，以形成電流承載元件的端點，此端點連接至E-mode電晶體72的源極61。在未包含電阻器98的情況中(未圖示)，空乏 模式電晶體96的閘極與源極被連接在一起。在電阻器97與98兩者皆未被包含的情況中(未圖示)，增強模式電晶體91的閘極與源極被連接在一起，以形成電流承載元件的端點，此端點連接至E-mode電晶體72的源極61。
第12圖為用以生產電子元件(例如上文所說明的混合裝置之一者)的範例程序1200的流程圖。
電流承載裝置的第一端點電氣連接至增強模式電晶體的第一源極(步驟1202)。電流承載裝置可為例如電阻器或二極體(例如第5圖與第6圖所圖示)。增強模式電晶體具有第一崩潰電壓與第一臨限電壓。增強模式電晶體包含第一源極、第一閘極與第一汲極。
電流承載元件的第二端點連接至空乏模式電晶體的第一汲極與第二源極(步驟1204)。空乏模式電晶體具有大於第一崩潰電壓的第二崩潰電壓。空乏模式電晶體具有第二臨限電壓。空乏模式電晶體包含第二源極、第二閘極與第二汲極。增強模式電晶體可為以矽為基礎的電晶體，且空乏模式電晶體可為III-N族電晶體。
電流承載元件經配置以在電子元件被偏壓為使第一閘極相對於第一源極的電壓小於第一臨限電壓，且使第二汲極相對於第一源極的電壓大於第一崩潰電壓且小於第二崩潰電壓時，減少第一汲極相對於第一源極的電壓(相較於缺少電流承載元件的電子元件)。例如，可在電流承載元件為電阻器或二極體或電阻器與二極體之組合(例如第10圖與第11圖所圖示)時，達成此電壓減少。
通常，空乏模式電晶體的第二閘極連接至增強模式電晶體的第一源極(步驟1206)。第二閘極可替代地連接至一或更多個其他耦合至增強模式電晶體第一源極的電流承載裝置。
包含增強模式電晶體與空乏模式電晶體的電子元件可可選地被包裝入封裝中。將元件包裝入封裝中，可包含將第二汲極連接至封裝汲極端點、將第一源極連接至封裝源極端點、以及將第一閘極連接至封裝閘極端點。
已說明了數種實施例。但是，將可瞭解到可進行各種修改而不脫離本文所說明之技術與裝置的精神與範圍。例如，可將各種雙端點電流承載元件並聯連接，以形成單一雙端點電流承載元件，對於此單一雙端點電流承載元件，傳輸通過單一雙端點電流承載元件之電流的溫度相依性在操作溫度整體範圍內是最佳的。或者，在D-mode電晶體汲極處的關閉狀態電流可大於在源極處的關閉狀態電流，例如在存在可量測到的DC及/或AC閘極電流量的情況下。在此種情況下，通過D-mode電晶體的總和關閉狀態電流可被視為關閉狀態汲極電流。因此，其他實施例係位於下列申請專利範圍的範圍內。
10‧‧‧封裝
11‧‧‧源極引線
12‧‧‧閘極引線
13‧‧‧汲極引線
15‧‧‧混合裝置
52‧‧‧增強模式電晶體
53‧‧‧空乏模式電晶體
61‧‧‧源極電極
62‧‧‧閘極電極
63‧‧‧汲極電極
64‧‧‧源極電極
65‧‧‧閘極電極
66‧‧‧汲極電極

Claims (85)

  1. 一種電子元件，該電子元件包含：一增強模式電晶體，該增強模式電晶體具有一第一崩潰電壓，該增強模式電晶體包含一第一源極、一第一閘極與一第一汲極；一空乏模式電晶體，該空乏模式電晶體具有比該第一崩潰電壓大的一第二崩潰電壓，該空乏模式電晶體包含一第二源極、一第二閘極與一第二汲極；以及一電阻器，該電阻器包含一第一端點與一第二端點；其中該第二端點與該第二源極係電氣連接至該第一汲極，且該第一端點係電氣連接至該第一源極。
  2. 如請求項1所述之電子元件，其中該第二閘極係電氣連接至該第一源極。
  3. 如請求項1所述之電子元件，其中該增強模式電晶體為一低電壓裝置，且該空乏模式電晶體為一高電壓裝置。
  4. 如請求項1所述之電子元件，其中該第二崩潰電壓為該第一崩潰電壓的至少三倍。
  5. 如請求項1所述之電子元件，其中該增強模式電晶體或該空乏模式電晶體為一III-N族裝置。
  6. 如請求項1所述之電子元件，其中該增強模式電晶體為一以矽為基礎的電晶體，且該空乏模式電晶體為一III-N族電晶體。
  7. 如請求項1所述之電子元件，該增強模式電晶體具有一臨限電壓，其中該電阻器的一電阻值係足夠小，以在該電子元件被偏壓為使該第一閘極相對於該第一源極的一電壓小於該增強模式電晶體的該臨限電壓，且使該第二汲極相對於該第一源極的一電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，減少該第一汲極相對於該第一源極的一電壓(相較於缺少該電阻器的一電子元件)。
  8. 如請求項1所述之電子元件，該增強模式電晶體具有一臨限電壓；其中在該電子元件被偏壓為使該第一閘極相對於該第一源極的一電壓小於該增強模式電晶體的該臨限電壓，且該第二汲極相對於該第一源極的一電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，一第一關閉狀態洩漏電流流動通過該空乏模式電晶體，且小於該第一關閉狀態洩漏電流的一第二關閉狀態洩漏電流流動通過該增強模式電晶體；以及 在一第一溫度下，該電阻器的一電阻值係小於該第一崩潰電壓除以該第二關閉狀態洩漏電流與該第一關閉狀態洩漏電流之間的一差異。
  9. 如請求項1所述之電子元件，該增強模式電晶體具有一臨限電壓；其中在該電子元件被偏壓為使該第一閘極相對於該第一源極的一電壓小於該增強模式電晶體的該臨限電壓，且該第二汲極相對於該第一源極的一電壓大於該第一崩潰電壓且小於該第二崩潰電壓，一第一關閉狀態洩漏電流流動通過該空乏模式電晶體的該第二源極，且小於該第一關閉狀態洩漏電流的一第二關閉狀態洩漏電流流動通過該增強模式電晶體的該第一汲極；以及在一第一溫度下，該電阻器的一電阻值係小於該第一崩潰電壓除以該第二關閉狀態洩漏電流與該第一關閉狀態洩漏電流之間的一差異。
  10. 如請求項9所述之電子元件，其中該第一溫度為25℃。
  11. 如請求項10所述之電子元件，其中該第一閘極相對於該第一源極的該電壓為0V。
  12. 如請求項9所述之電子元件，該電子元件額定為操作在一第二溫度與一第三溫度之間的一溫度範圍內(且包含 該第二溫度與該第三溫度)，該第二溫度係小於該第一溫度，且該第三溫度係大於該第一溫度，其中在該溫度範圍內的所有溫度下，該電阻器的該電阻值係小於該第一崩潰電壓除以該第二關閉狀態洩漏電流與該第一關閉狀態洩漏電流之間的該差異。
  13. 如請求項12所述之電子元件，其中該第二溫度為-55℃且該第三溫度為200℃。
  14. 如請求項1所述之電子元件，該增強模式電晶體具有一第一臨限電壓且該空乏模式電晶體具有一第二臨限電壓；其中在該電子元件被偏壓為使該第一閘極相對於該第一源極的一電壓小於該增強模式電晶體的該臨限電壓，且該第二汲極相對於該第一源極的一電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，一關閉狀態洩漏電流流動通過該空乏模式電晶體的該第二源極；以及在一第一溫度下，該電阻器的一電阻值係足夠大以防止該關閉狀態洩漏電流超過一關鍵值。
  15. 如請求項14所述之電子元件，其中該第一溫度為25℃。
  16. 如請求項15所述之電子元件，其中該第一閘極相對於該第一源極的該電壓為0V。
  17. 如請求項14所述之電子元件，其中該關鍵值為在該電子元件作業期間內，在該空乏模式電晶體中導致該第二臨限電壓擾動超過10V的一關閉狀態洩漏電流值。
  18. 如請求項17所述之電子元件，其中該電子元件額定為操作在一第二溫度與一第三溫度之間的一溫度範圍內(且包含該第二溫度與該第三溫度)，該第二溫度係小於該第一溫度，且該第三溫度係大於該第一溫度，且該關鍵值為一溫度函數，其中該電阻器的該電阻值係足夠大，以防止在該溫度範圍內的所有溫度下的該關閉狀態洩漏電流超過該關鍵值。
  19. 如請求項18所述之電子元件，其中該第二溫度為-55℃且該第三溫度為200℃。
  20. 如請求項1所述之電子元件，該增強模式電晶體具有一第一臨限電壓，且該空乏模式電晶體具有一第二臨限電壓；其中該電阻器的一電阻值被選擇為，在該電子元件被偏壓為使該第一閘極相對於該第一源極的一電壓小於該第一臨限電壓且該第二汲極相對於該第一源極的一電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，使在 25℃的一溫度下該第二閘極相對於該第二源極的一電壓與該第二臨限電壓之間的一差異為小於10V。
  21. 如請求項20所述之電子元件，該電子元件額定為操作於一第一溫度與一第二溫度之間的一溫度範圍中(包含該第一溫度與該第二溫度)，其中在該溫度範圍內的所有溫度下該第二閘極相對於該第二源極的該電壓與該第二臨限電壓之間的該差異係小於5V。
  22. 如請求項21所述之電子元件，其中該第一溫度為-55℃，且該第二溫度為200℃。
  23. 如請求項1所述之電子元件，其中該空乏模式電晶體的一臨限電壓的一絕對值係小於該第一崩潰電壓。
  24. 如請求項23所述之電子元件，其中該空乏模式電晶體的該臨限電壓的該絕對值為約10V或更大。
  25. 如請求項1所述之電子元件，其中該電阻器具有在103歐姆與109歐姆之間的一電阻值。
  26. 如請求項1所述之電子元件，該電子元件進一步包含具有一陽極與一陰極的一二極體，其中該陽極係電氣連接 至該第一源極或該第二閘極，且該陰極係電氣連接至該第一汲極或該第二源極。
  27. 如請求項26所述之電子元件，其中該二極體與該空乏模式電晶體係整合為一單一裝置。
  28. 如請求項27所述之電子元件，其中該單一裝置為一III-N族裝置。
  29. 一種電子元件，該電子元件包含：一增強模式電晶體，該增強模式電晶體具有一第一臨限電壓與一第一崩潰電壓，該增強模式電晶體包含一第一源極、一第一閘極與一第一汲極；以及一空乏模式電晶體，該空乏模式電晶體具有大於該第一崩潰電壓的一第二崩潰電壓，該空乏模式電晶體具有一第二臨限電壓，該空乏模式電晶體包含一第二源極、一第二閘極與一第二汲極，該第二源極係電氣連接至該第一汲極；其中在一第一溫度下，該增強模式電晶體在一第一偏壓情況下的一關閉狀態汲極電流係大於該空乏模式電晶體在一第二偏壓情況下的一關閉狀態源極電流；其中在該第一偏壓情況下，該第一閘極相對於該第一源極的一第一電壓係小於該第一臨限電壓，且該第二汲極相 對於該第一源極的一第二電壓係大於該第一崩潰電壓並小於該第二崩潰電壓；以及在該第二偏壓情況下，該第二閘極相對於該第二源極的一第三電壓係小於該第二臨限電壓，且該第二汲極相對於該第二閘極的一第四電壓係等於該第二電壓。
  30. 如請求項29所述之電子元件，其中在該第一偏壓情況下，該第一電壓係小於或等於0V。
  31. 如請求項30所述之電子元件，其中在該第二偏壓情況下，該第三電壓的一絕對值係小於該第一崩潰電壓。
  32. 如請求項29所述之電子元件，其中該第一溫度為25℃。
  33. 如請求項29所述之電子元件，該電子元件係額定為操作於在一第二溫度與一第三溫度之間的一溫度範圍中(包含該第二溫度與該第三溫度)，其中該第二溫度係小於該第一溫度，且該第三溫度係大於該第二溫度，且在該溫度範圍內的所有溫度下的該增強模式電晶體在該第一偏壓情況下的該關閉狀態汲極電流係大於該空乏模式電晶體在該第二偏壓情況下的該關閉狀態源極電流。
  34. 如請求項33所述之電子元件，其中該第二溫度為-55℃且該第三溫度為200℃。
  35. 如請求項29所述之電子元件，其中該空乏模式電晶體在該第二偏壓情況下的該關閉狀態源極電流，係小於該增強模式電晶體在該第一偏壓情況下的該關閉狀態汲極電流的0.75倍。
  36. 如請求項29所述之電子元件，其中在一第二溫度下，該增強模式電晶體在一第三偏壓情況下的該關閉狀態汲極電流，係小於該空乏模式電晶體在該第二偏壓情況下的該關閉狀態源極電流，其中在該第三偏壓情況下，該第一電壓係小於該第一臨限電壓，且該第一汲極相對於該第一源極的一第五電壓係小於該第一崩潰電壓。
  37. 如請求項36所述之電子元件，其中在該第三偏壓情況下，該第一電壓係小於或等於0V。
  38. 如請求項36所述之電子元件，其中該第二溫度係小於該第一溫度。
  39. 如請求項36所述之電子元件，該電子元件進一步包含具有一第一端點與一第二端點的一電流承載元件，其中 該第一端點係電氣連接至該第一源極或該第二閘極，且該第二端點係電氣連接至該第一汲極或該第二源極。
  40. 如請求項39所述之電子元件，其中該電流承載元件為一電阻器或一二極體。
  41. 如請求項39所述之電子元件，其中該電流承載元件包含一電阻器與一二極體。
  42. 如請求項29所述之電子元件，其中該第二閘極係電氣連接至該第一源極。
  43. 如請求項29所述之電子元件，其中該增強模式電晶體為一低電壓裝置，且該空乏模式電晶體為一高電壓裝置。
  44. 如請求項29所述之電子元件，其中該第二崩潰電壓為該第一崩潰電壓的至少三倍。
  45. 如請求項29所述之電子元件，其中該增強模式電晶體或該空乏模式電晶體為一III-N族裝置。
  46. 如請求項29所述之電子元件，其中該增強模式電晶體為一以矽為基礎的電晶體，且該空乏模式電晶體為一III-N族電晶體。
  47. 如請求項29所述之電子元件，該空乏模式電晶體為一III-N族電晶體，該III-N族電晶體包含一III-N族緩衝器結構、一III-N族通道層與一III-N族阻隔層，其中該緩衝器結構係摻雜鐵、鎂或碳。
  48. 如請求項47所述之電子元件，其中該III-N族緩衝器結構的一第一層為至少0.8微米厚並被摻雜Fe與C，Fe濃度為至少8x1017 cm-3，且C濃度為至少8x1019 cm-3。
  49. 一種電子元件，該電子元件包含：一增強模式電晶體，該增強模式電晶體具有一第一崩潰電壓與一第一臨限電壓，該增強模式電晶體包含一第一源極、一第一閘極與一第一汲極；一空乏模式電晶體，該空乏模式電晶體具有大於該第一崩潰電壓的一第二崩潰電壓，該空乏模式電晶體具有一第二臨限電壓，該空乏模式電晶體包含一第二源極、一第二閘極與一第二汲極；以及一電流承載元件，該電流承載元件包含一第一端點與一第二端點，該第二端點與該第二源極係電氣連接至該 第一汲極，且該第一端點係電氣連接至該第一源極；其中該電流承載元件經配置以在該電子元件被偏壓為使該第一閘極相對於該第一源極的一電壓小於該第一臨限電壓，且該第二汲極相對於該第一源極的一電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，減少該第一汲極相對於該第一源極的一電壓(相較於缺少該電流承載元件的一電子元件)。
  50. 如請求項49所述之電子元件，其中該第一閘極相對於該第一源極的該電壓為0V或更小。
  51. 如請求項49所述之電子元件，其中該電流承載元件為一二極體。
  52. 如請求項51所述之電子元件，其中該第一端點為一陽極，且該第二端點為一陰極。
  53. 如請求項51所述之電子元件，其中該第一端點為一陰極，且該第二端點為一陽極。
  54. 如請求項51所述之電子元件，其中該二極體的一導通電壓或一齊納崩潰電壓係小於該第一崩潰電壓。
  55. 如請求項51所述之電子元件，其中在一第一溫度下，在該電子元件被偏壓為使該第一閘極相對於該第一源極的該電壓小於該第一臨限電壓，且該第二汲極相對於該第一源極的該電壓大於該第一崩潰電壓且小於該第二崩潰電壓時，流動通過該二極體的一電流係大於流動通過該增強模式電晶體的該第一汲極的一關閉狀態電流。
  56. 如請求項55所述之電子元件，其中該第一溫度係於-55℃與200℃之間。
  57. 如請求項51所述之電子元件，該二極體具有大於0V的一導通電壓，且該空乏模式電晶體具有小於0V的一臨限電壓，其中該二極體的該導通電壓或一齊納崩潰電壓係大於該空乏模式電晶體的該臨限電壓的一絕對值。
  58. 如請求項51所述之電子元件，其中該二極體與該空乏模式電晶體被整合入一單一裝置。
  59. 如請求項58所述之電子元件，該二極體與該空乏模式電晶體之每一者包含一傳導性通道，其中該單一裝置包含一通道區域，該通道區域共享於該二極體與該空乏模式電晶體的該等傳導性通道之間。
  60. 如請求項58所述之電子元件，該電子元件進一步包含一電阻器，該電阻器具有一第一電阻器端點與一第二電阻器端點，其中該第一電阻器端點係電氣連接至該第一源極或該第二閘極，且該第二電阻器端點係電氣連接至該第一汲極或該第二源極。
  61. 如請求項51所述之電子元件，其中該二極體的一通道與該空乏模式電晶體的一通道為在一第一半導體材料層中。
  62. 如請求項51所述之電子元件，該電子元件進一步包含具有一第一電阻器端點與一第二電阻器端點的一電阻器，其中該第一電阻器端點係電氣連接至該第一源極或該第二閘極，且該第二電阻器端點係電氣連接至該第一汲極或該第二源極。
  63. 如請求項49所述之電子元件，其中該第二閘極係電氣連接至該第一源極。
  64. 如請求項49所述之電子元件，其中該增強模式電晶體為一低電壓裝置，且該空乏模式電晶體為一高電壓裝置。
  65. 如請求項49所述之電子元件，其中該增強模式電晶體或該空乏模式電晶體為一III-N族裝置。
  66. 如請求項49所述之電子元件，其中該增強模式電晶體為一以矽為基礎的電晶體，且該空乏模式電晶體為一III-N族電晶體。
  67. 如請求項49所述之電子元件，其中該電流承載元件為一電阻器。
  68. 如請求項67所述之電子元件，其中該電阻器具有在103歐姆與109歐姆之間的一電阻值。
  69. 如請求項67所述之電子元件，其中在一第一溫度下，在該電子元件被偏壓為使該第一閘極相對於該第一源極的該電壓小於該第一臨限電壓，且該第二汲極相對於該第一源極的該電壓大於該第一崩潰電壓並小於該第二崩潰電壓時，流動通過該電阻器的一電流係大於流動通過該增強模式電晶體的該汲極的一關閉狀態電流。
  70. 如請求項69所述之電子元件，其中該第一溫度為在-55℃與200℃之間。
  71. 如請求項49所述之電子元件，其中該電流承載元件包含一額外電晶體，該額外電晶體具有一源極、一閘極與一汲極，其中該額外電晶體的該閘極係電氣連接至該額外電晶體的該源極或該汲極。
  72. 如請求項71所述之電子元件，其中該額外電晶體為一增強模式電晶體。
  73. 如請求項49所述之電子元件，其中該電流承載元件包含一第一電阻器與一額外電晶體，該第一電阻器具有一第一端點與一第二端點，該額外電晶體具有一源極、一閘極與一汲極，其中該第一電阻器的該第一端點為該電流承載元件的該第一端點，且該額外電晶體的該汲極為該電流承載元件的該第二端點。
  74. 如請求項73所述之電子元件，其中該第一電阻器的該第二端點係電氣連接至該額外電晶體的該閘極。
  75. 如請求項74所述之電子元件，該電子元件進一步包含具有一第一端點與一第二端點的一第二電阻器，其中該第二電阻器的該第一端點係電氣連接至該額外電晶體的該源極，且該第二電阻器的該第二端點係電氣連接至該額外電晶體的該閘極。
  76. 如請求項49所述之電子元件，其中該電流承載元件包含一第一電阻器與一額外電晶體，該第一電阻器具有一第一端點與一第二端點，該額外電晶體具有一源極、一閘極與一汲極，其中該第一電阻器的該第一端點為該電流承載元件的該第二端點，且該額外電晶體的該源極為該電流承載元件的該第一端點。
  77. 如請求項76所述之電子元件，其中該第一電阻器的該第二端點係電氣連接至該額外電晶體的該閘極。
  78. 如請求項77所述之電子元件，該電子元件進一步包含具有一第一端點與一第二端點的一第二電阻器，其中該第二電阻器的該第一端點係電氣連接至該額外電晶體的該汲極，且該第二電阻器的該第二端點係電氣連接至該額外電晶體的該閘極。
  79. 一種製造一電子元件的方法，該方法包含以下步驟：將一電流承載元件的一第一端點連接至一增強模式電晶體的一第一源極，該增強模式電晶體具有一第一崩潰電壓與一第一臨限電壓，該增強模式電晶體包含該第一源極、一第一閘極與一第一汲極；以及將該電流承載元件的一第二端點連接至該第一汲極與一空乏模式電晶體的一第二源極，該空乏模式電晶體具有大於該第一崩潰電壓的一第二崩潰電壓，該空乏模 式電晶體具有一第二臨限電壓，該空乏模式電晶體包含該第二源極、一第二閘極與一第二汲極；其中該電流承載元件經配置以在該電子元件被偏壓為使該第一閘極相對於該第一源極的一電壓小於該第一臨限電壓，且該第二汲極相對於該第一源極的一電壓大於該第一崩潰電壓並小於該第二崩潰電壓時，減少該第一汲極相對於該第一源極的一電壓(相較於缺少該電流承載元件的一電子元件)。
  80. 如請求項79所述之方法，該方法進一步包含以下步驟：將該電子元件包裝入一封裝內，包含：將該第二汲極連接至一封裝汲極端點；將該第一源極連接至一封裝源極端點；以及將該第一閘極連接至一封裝閘極端點。
  81. 如請求項79所述之方法，該方法進一步包含以下步驟：將該第二閘極連接至該第一源極。
  82. 如請求項79所述之方法，其中該電流承載元件為一二極體。
  83. 如請求項82所述之方法，其中在一第一溫度下，在該電子元件被偏壓為使該第一閘極相對於該第一源極的該電壓小於該第一臨限電壓，且該第二汲極相對於該第一源極的該電壓大於該第一崩潰電壓並小於該第二崩 潰電壓時，流動通過該二極體的一電流係大於流動通過該增強模式電晶體的該第一汲極的一關閉狀態電流。
  84. 如請求項79所述之方法，其中該增強模式電晶體為一以矽為基礎的電晶體，且該空乏模式電晶體為一III-N族電晶體。
  85. 如請求項79所述之方法，其中該電流承載元件為一電阻器。
TW101136930A 2011-10-07 2012-10-05 具有提昇之可靠性的高功率半導體電子元件 TWI531060B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/269,367 US8598937B2 (en) 2011-10-07 2011-10-07 High power semiconductor electronic components with increased reliability

Publications (2)

Publication Number Publication Date
TW201322443A true TW201322443A (zh) 2013-06-01
TWI531060B TWI531060B (zh) 2016-04-21

Family

ID=48041703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136930A TWI531060B (zh) 2011-10-07 2012-10-05 具有提昇之可靠性的高功率半導體電子元件

Country Status (6)

Country Link
US (3) US8598937B2 (zh)
EP (1) EP2764538B1 (zh)
JP (1) JP6097298B2 (zh)
CN (1) CN103918069B (zh)
TW (1) TWI531060B (zh)
WO (1) WO2013052833A2 (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9142659B2 (en) 2011-03-04 2015-09-22 Transphorm Inc. Electrode configurations for semiconductor devices
US9147760B2 (en) 2010-12-15 2015-09-29 Transphorm Inc. Transistors with isolation regions
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9171836B2 (en) 2011-10-07 2015-10-27 Transphorm Inc. Method of forming electronic components with increased reliability
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9224671B2 (en) 2011-02-02 2015-12-29 Transphorm Inc. III-N device structures and methods
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US9496137B2 (en) 2009-12-10 2016-11-15 Transphorm Inc. Methods of forming reverse side engineered III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
TWI652791B (zh) 2015-03-27 2019-03-01 力智電子股份有限公司 半導體裝置
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4807352B2 (ja) * 2007-12-25 2011-11-02 三菱電機株式会社 温度検出システム
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP6048026B2 (ja) * 2012-09-20 2016-12-21 富士通株式会社 電源回路及び電源装置
JP6113542B2 (ja) * 2013-03-21 2017-04-12 株式会社東芝 半導体装置
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
JP6201422B2 (ja) * 2013-05-22 2017-09-27 富士電機株式会社 半導体装置
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
US9768160B2 (en) 2013-08-09 2017-09-19 Infineon Technologies Austria Ag Semiconductor device, electronic circuit and method for switching high voltages
JP6255997B2 (ja) * 2013-12-27 2018-01-10 富士通株式会社 半導体装置
DE102014203851B4 (de) * 2014-03-03 2021-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung
US9543940B2 (en) * 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9960234B2 (en) 2014-10-07 2018-05-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
GB2534544A (en) * 2014-12-12 2016-08-03 Reinhausen Maschf Scheubeck Hybrid device
US10177061B2 (en) * 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
US20160248422A1 (en) * 2015-02-24 2016-08-25 Infineon Technologies Austria Ag Switching circuit, semiconductor switching arrangement and method
US9735095B2 (en) 2015-07-24 2017-08-15 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9620443B2 (en) 2015-07-24 2017-04-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9653387B2 (en) 2015-07-24 2017-05-16 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9905500B2 (en) 2015-07-24 2018-02-27 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9837399B2 (en) 2015-07-24 2017-12-05 Semiconductor Components Industries, Llc Cascode configured semiconductor component and method
US9882020B2 (en) 2015-07-24 2018-01-30 Semiconductor Components Industries, Llc Cascode configured semiconductor component
US10388539B2 (en) 2015-07-24 2019-08-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9818677B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component having group III nitride semiconductor device mounted on substrate and interconnected to lead frame
US9917184B2 (en) 2015-07-24 2018-03-13 Semiconductor Components Industries, Llc Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
US9818674B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US10128174B2 (en) 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9754931B2 (en) 2015-07-24 2017-09-05 Semiconductor Components Industries, Llc Circuit and an integrated circuit including a transistor and another component coupled thereto
US9799646B2 (en) 2015-07-24 2017-10-24 Semiconductor Components Industries, Llc Cascode configured semiconductor component
US9780019B2 (en) 2015-07-24 2017-10-03 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9748941B2 (en) 2015-10-27 2017-08-29 Electronics And Telecommunications Research Institute Power semiconductor module and method for stabilizing thereof
KR101851620B1 (ko) * 2015-10-27 2018-04-26 한국전자통신연구원 전력 반도체 모듈 및 그것의 안정화 방법
CN107527897A (zh) * 2016-06-22 2017-12-29 中航（重庆）微电子有限公司 一种混合型高压增强型器件结构及其封装件
US9871510B1 (en) 2016-08-24 2018-01-16 Power Integrations, Inc. Clamp for a hybrid switch
US10224426B2 (en) 2016-12-02 2019-03-05 Vishay-Siliconix High-electron-mobility transistor devices
US10381473B2 (en) 2016-12-02 2019-08-13 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
CN107093628B (zh) * 2017-04-07 2019-12-06 电子科技大学 一种极化掺杂增强型hemt器件
US9954461B1 (en) 2017-06-12 2018-04-24 Power Integrations, Inc. Multiple stage gate drive for cascode current sensing
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US10693288B2 (en) 2018-06-26 2020-06-23 Vishay SIliconix, LLC Protection circuits with negative gate swing capability
CN110661417B (zh) * 2018-06-29 2021-07-27 中国科学院微电子研究所 一种电压传输电路及相关电路结构
US10833063B2 (en) 2018-07-25 2020-11-10 Vishay SIliconix, LLC High electron mobility transistor ESD protection structures
US11139290B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN110140200B (zh) * 2018-11-06 2020-08-25 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
KR102036603B1 (ko) * 2019-01-02 2019-10-25 조두희 투명디스플레이 장치의 어드레서블 led를 위한 전류 루프 인터페이스 구현방법 및 그 투명디스플레이 장치
US11810971B2 (en) 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
CN112289859B (zh) * 2019-07-23 2022-02-11 珠海格力电器股份有限公司 GaN功率半导体器件及其制造方法
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
US11621331B2 (en) 2020-09-10 2023-04-04 Semiconductor Components Industries, Llc Electronic device including a charge storage component
US11411077B2 (en) 2020-09-10 2022-08-09 Semiconductor Components Industries, Llc Electronic device including doped regions and a trench between the doped regions
TWI765731B (zh) * 2021-06-02 2022-05-21 新唐科技股份有限公司 半導體裝置
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (246)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300091A (en) * 1980-07-11 1981-11-10 Rca Corporation Current regulating circuitry
JPS5949020A (ja) 1982-09-13 1984-03-21 Toshiba Corp 論理回路
US4645562A (en) 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
JPS62142343A (ja) * 1985-12-17 1987-06-25 Matsushita Electronics Corp 半導体集積回路装置
US4728826A (en) 1986-03-19 1988-03-01 Siemens Aktiengesellschaft MOSFET switch with inductive load
US4821093A (en) 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
JPH07120807B2 (ja) 1986-12-20 1995-12-20 富士通株式会社 定電流半導体装置
US5051618A (en) * 1988-06-20 1991-09-24 Idesco Oy High voltage system using enhancement and depletion field effect transistors
US5073723A (en) * 1990-08-10 1991-12-17 Xerox Corporation Space charge current limited shunt in a cascode circuit for hvtft devices
US5329147A (en) 1993-01-04 1994-07-12 Xerox Corporation High voltage integrated flyback circuit in 2 μm CMOS
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5550404A (en) 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
US5740192A (en) 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
US5646069A (en) 1995-06-07 1997-07-08 Hughes Aircraft Company Fabrication process for Alx In1-x As/Gay In1-y As power HFET ohmic contacts
US5618384A (en) 1995-12-27 1997-04-08 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist
JP3677350B2 (ja) 1996-06-10 2005-07-27 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
US6008684A (en) 1996-10-23 1999-12-28 Industrial Technology Research Institute CMOS output buffer with CMOS-controlled lateral SCR devices
US5714393A (en) 1996-12-09 1998-02-03 Motorola, Inc. Diode-connected semiconductor device and method of manufacture
US5909103A (en) * 1997-07-24 1999-06-01 Siliconix Incorporated Safety switch for lithium ion battery
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
JP4282778B2 (ja) 1997-08-05 2009-06-24 株式会社半導体エネルギー研究所 半導体装置
JP3222847B2 (ja) 1997-11-14 2001-10-29 松下電工株式会社 双方向形半導体装置
JP3129264B2 (ja) 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
JP2000012950A (ja) 1998-04-23 2000-01-14 Matsushita Electron Corp 半導体レ―ザ装置
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
DE19902520B4 (de) * 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
JP2000058871A (ja) 1999-07-02 2000-02-25 Citizen Watch Co Ltd 電子機器の集積回路
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP3751791B2 (ja) 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP5130641B2 (ja) 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7892974B2 (en) 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6580101B2 (en) 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US6624452B2 (en) 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US6727531B1 (en) 2000-08-07 2004-04-27 Advanced Technology Materials, Inc. Indium gallium nitride channel high electron mobility transistors, and method of making the same
US7053413B2 (en) 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
TW466768B (en) 2000-12-30 2001-12-01 Nat Science Council An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6946901B2 (en) 2001-05-22 2005-09-20 The Regents Of The University Of California Low-power high-performance integrated circuit and related methods
JP3834589B2 (ja) 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
CN1557024B (zh) 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP4177048B2 (ja) 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP2003244943A (ja) 2002-02-13 2003-08-29 Honda Motor Co Ltd 電源装置の昇圧装置
US7919791B2 (en) 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
KR100497890B1 (ko) 2002-08-19 2005-06-29 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US6914273B2 (en) 2002-08-26 2005-07-05 University Of Florida Research Foundation, Inc. GaN-type enhancement MOSFET using hetero structure
US7199640B2 (en) 2002-10-29 2007-04-03 Dxp B.V. Bi-directional double NMOS switch
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7169634B2 (en) 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
US20060118811A1 (en) 2003-02-04 2006-06-08 Shen Zheng Bi-directional power switch
JP2004260114A (ja) 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7658709B2 (en) 2003-04-09 2010-02-09 Medtronic, Inc. Shape memory alloy actuators
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
CA2427039C (en) 2003-04-29 2013-08-13 Kinectrics Inc. High speed bi-directional solid state switch
US7078743B2 (en) 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
EP1665358B1 (en) 2003-09-09 2020-07-01 The Regents of The University of California Fabrication of single or multiple gate field plates
US6930517B2 (en) 2003-09-26 2005-08-16 Semiconductor Components Industries, L.L.C. Differential transistor and method therefor
WO2005062745A2 (en) 2003-10-10 2005-07-14 The Regents Of The University Of California GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS
US7268375B2 (en) 2003-10-27 2007-09-11 Sensor Electronic Technology, Inc. Inverted nitride-based semiconductor structure
US6867078B1 (en) 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US7488992B2 (en) 2003-12-04 2009-02-10 Lockheed Martin Corporation Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050133816A1 (en) 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7901994B2 (en) 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US8174048B2 (en) 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7550781B2 (en) 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7084475B2 (en) 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7332795B2 (en) 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
JP4810072B2 (ja) 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
WO2006001369A1 (ja) 2004-06-24 2006-01-05 Nec Corporation 半導体装置
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP4744109B2 (ja) 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP2006033723A (ja) 2004-07-21 2006-02-02 Sharp Corp 電力制御用光結合素子およびこの電力制御用光結合素子を用いた電子機器
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7180762B2 (en) * 2004-08-23 2007-02-20 International Rectifier Corporation Cascoded rectifier
JP2006114886A (ja) 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
US20060076677A1 (en) 2004-10-12 2006-04-13 International Business Machines Corporation Resist sidewall spacer for C4 BLM undercut control
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7109552B2 (en) 2004-11-01 2006-09-19 Silicon-Based Technology, Corp. Self-aligned trench DMOS transistor structure and its manufacturing methods
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
JP4637553B2 (ja) 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7161194B2 (en) 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7834380B2 (en) 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
US9640649B2 (en) 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7429534B2 (en) 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
US7253454B2 (en) 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7321132B2 (en) 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
US7439557B2 (en) 2005-03-29 2008-10-21 Coldwatt, Inc. Semiconductor device having a lateral channel and contacts on opposing surfaces thereof
JP4912604B2 (ja) 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
US20060226442A1 (en) 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
JP4756557B2 (ja) 2005-04-22 2011-08-24 ルネサスエレクトロニクス株式会社 半導体装置
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7326971B2 (en) 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
US7364988B2 (en) 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices
JP4645313B2 (ja) * 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
US7408399B2 (en) 2005-06-27 2008-08-05 International Rectifier Corporation Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
WO2007006001A2 (en) 2005-07-06 2007-01-11 International Rectifier Corporation Iii-nitride enhancement mode devices
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
KR100610639B1 (ko) 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP4997621B2 (ja) 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
EP2312635B1 (en) 2005-09-07 2020-04-01 Cree, Inc. Transistors with fluorine treatment
US7948011B2 (en) 2005-09-16 2011-05-24 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US7482788B2 (en) 2005-10-12 2009-01-27 System General Corp. Buck converter for both full load and light load operations
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US8114717B2 (en) 2005-11-15 2012-02-14 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP2007149794A (ja) 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007150074A (ja) 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
JP2007157829A (ja) 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
TW200723624A (en) 2005-12-05 2007-06-16 Univ Nat Chiao Tung Process of producing group III nitride based reflectors
KR100661602B1 (ko) 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP2007165446A (ja) 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
WO2007077666A1 (ja) 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5065595B2 (ja) 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP2007215331A (ja) 2006-02-10 2007-08-23 Hitachi Ltd 昇圧回路
US7566918B2 (en) 2006-02-23 2009-07-28 Cree, Inc. Nitride based transistors for millimeter wave operation
JP2007242853A (ja) 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
EP2677544B1 (en) 2006-03-16 2015-04-22 Fujitsu Limited Compound Semiconductor Device and Manufacturing Method of the Same
TW200742076A (en) 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
DE112007000667T5 (de) 2006-03-20 2009-01-29 International Rectifier Corp., El Segundo Vereinigter Gate-Kaskoden-Transistor
US7459390B2 (en) 2006-03-20 2008-12-02 Texas Instruments Incorporated Method for forming ultra thin low leakage multi gate devices
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US7745851B2 (en) 2006-04-13 2010-06-29 Cree, Inc. Polytype hetero-interface high electron mobility device and method of making
US7629627B2 (en) 2006-04-18 2009-12-08 University Of Massachusetts Field effect transistor with independently biased gates
JP5065616B2 (ja) 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
EP1883141B1 (de) 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
TW200830550A (en) 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
WO2008035403A1 (en) 2006-09-20 2008-03-27 Fujitsu Limited Field-effect transistor
TWI325636B (en) * 2006-09-22 2010-06-01 Richtek Technology Corp Transistor with start-up control element
KR100782430B1 (ko) 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
JP4282708B2 (ja) 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US20080111144A1 (en) 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
EP2087507A4 (en) 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
JP5332168B2 (ja) 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5211468B2 (ja) 2006-11-24 2013-06-12 日産自動車株式会社 半導体装置の製造方法
US8476125B2 (en) 2006-12-15 2013-07-02 University Of South Carolina Fabrication technique for high frequency, high power group III nitride electronic devices
JP5114947B2 (ja) 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP2008199771A (ja) 2007-02-13 2008-08-28 Fujitsu Ten Ltd 昇圧回路制御装置、及び昇圧回路
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
JP2008235952A (ja) * 2007-03-16 2008-10-02 Furukawa Electric Co Ltd:The デプレッション型スイッチング素子の駆動回路
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
US20090085065A1 (en) 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
US7935985B2 (en) 2007-03-29 2011-05-03 The Regents Of The University Of Califonia N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
JP5292716B2 (ja) 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
FR2914500B1 (fr) 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
JP5379787B2 (ja) 2007-04-24 2013-12-25 インゲニウム ファーマシューティカルズ ジーエムビーエイチ プロテインキナーゼの阻害剤
US9647103B2 (en) 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
JP2008288289A (ja) 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
CN101312207B (zh) 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
TWI512831B (zh) 2007-06-01 2015-12-11 Univ California 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
JP2008306130A (ja) 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
WO2008153130A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 窒化物半導体発光素子及び窒化物半導体の製造方法
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
CN101359686B (zh) 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
JP4775859B2 (ja) 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US7875537B2 (en) 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP4584293B2 (ja) 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
EP2887402B1 (en) 2007-09-12 2019-06-12 Transphorm Inc. III-nitride bidirectional switches
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US20090075455A1 (en) 2007-09-14 2009-03-19 Umesh Mishra Growing N-polar III-nitride Structures
US20090072269A1 (en) 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2009081379A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
EP2055766A1 (en) 2007-10-29 2009-05-06 Inbev S.A. Process for bittering a fermented beverage with hops
JP5589278B2 (ja) 2007-11-21 2014-09-17 三菱化学株式会社 窒化物半導体の結晶成長方法および窒化物半導体発光素子
CN101897029B (zh) 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
JP5100413B2 (ja) 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
WO2009113612A1 (ja) 2008-03-12 2009-09-17 日本電気株式会社 半導体装置
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
TWI371163B (en) 2008-09-12 2012-08-21 Glacialtech Inc Unidirectional mosfet and applications thereof
US9112009B2 (en) 2008-09-16 2015-08-18 International Rectifier Corporation III-nitride device with back-gate and field plate for improving transconductance
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010087076A (ja) 2008-09-30 2010-04-15 Oki Electric Ind Co Ltd 半導体装置
US8084783B2 (en) * 2008-11-10 2011-12-27 International Rectifier Corporation GaN-based device cascoded with an integrated FET/Schottky diode device
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
US7943445B2 (en) * 2009-02-19 2011-05-17 International Business Machines Corporation Asymmetric junction field effect transistor
JP2010219117A (ja) 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
JP5670427B2 (ja) 2009-04-08 2015-02-18 エフィシエント パワー コンヴァーション コーポレーション ＧａＮバッファ層におけるドーパント拡散変調
US8254073B1 (en) * 2009-05-06 2012-08-28 Supertex, Inc. High voltage transmit/receive switch and method therefor
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
WO2011027523A1 (ja) 2009-09-03 2011-03-10 パナソニック株式会社 半導体装置およびその製造方法
KR101204613B1 (ko) * 2009-09-25 2012-11-23 삼성전기주식회사 반도체 소자 및 그 제조 방법
CN102668091A (zh) 2009-11-19 2012-09-12 飞思卡尔半导体公司 横向功率晶体管器件及其制造方法
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
KR101046055B1 (ko) 2010-03-26 2011-07-01 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8223458B2 (en) 2010-04-08 2012-07-17 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head having an asymmetrical shape and systems thereof
US8772832B2 (en) 2010-06-04 2014-07-08 Hrl Laboratories, Llc GaN HEMTs with a back gate connected to the source
US8558584B2 (en) * 2010-11-30 2013-10-15 Infineon Technologies Ag System and method for bootstrapping a switch driver
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5775321B2 (ja) 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
KR20120120829A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP5075264B1 (ja) 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US20130328061A1 (en) 2012-06-07 2013-12-12 Hrl Laboratories, Llc. Normally-off gallium nitride transistor with insulating gate and method of making the same
US20160248422A1 (en) * 2015-02-24 2016-08-25 Infineon Technologies Austria Ag Switching circuit, semiconductor switching arrangement and method

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199217B2 (en) 2009-12-10 2019-02-05 Transphorm Inc. Methods of forming reverse side engineered III-nitride devices
US9496137B2 (en) 2009-12-10 2016-11-15 Transphorm Inc. Methods of forming reverse side engineered III-nitride devices
US9147760B2 (en) 2010-12-15 2015-09-29 Transphorm Inc. Transistors with isolation regions
US9437707B2 (en) 2010-12-15 2016-09-06 Transphorm Inc. Transistors with isolation regions
US9224671B2 (en) 2011-02-02 2015-12-29 Transphorm Inc. III-N device structures and methods
US9142659B2 (en) 2011-03-04 2015-09-22 Transphorm Inc. Electrode configurations for semiconductor devices
US9171836B2 (en) 2011-10-07 2015-10-27 Transphorm Inc. Method of forming electronic components with increased reliability
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9490324B2 (en) 2012-04-09 2016-11-08 Transphorm Inc. N-polar III-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9634100B2 (en) 2012-06-27 2017-04-25 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9171910B2 (en) 2012-07-16 2015-10-27 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9443849B2 (en) 2012-07-16 2016-09-13 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9520491B2 (en) 2013-02-15 2016-12-13 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9590060B2 (en) 2013-03-13 2017-03-07 Transphorm Inc. Enhancement-mode III-nitride devices
US10535763B2 (en) 2013-03-13 2020-01-14 Transphorm Inc. Enhancement-mode III-nitride devices
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US10043898B2 (en) 2013-03-13 2018-08-07 Transphorm Inc. Enhancement-mode III-nitride devices
US9865719B2 (en) 2013-03-15 2018-01-09 Transphorm Inc. Carbon doping semiconductor devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US10043896B2 (en) 2013-07-19 2018-08-07 Transphorm Inc. III-Nitride transistor including a III-N depleting layer
US9842922B2 (en) 2013-07-19 2017-12-12 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US9935190B2 (en) 2014-07-21 2018-04-03 Transphorm Inc. Forming enhancement mode III-nitride devices
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
TWI652791B (zh) 2015-03-27 2019-03-01 力智電子股份有限公司 半導體裝置
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US10629681B2 (en) 2016-05-31 2020-04-21 Transphorm Technology, Inc. III-nitride devices including a graded depleting layer
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
US11121216B2 (en) 2016-05-31 2021-09-14 Transphorm Technology, Inc. III-nitride devices including a graded depleting layer

Also Published As

Publication number Publication date
EP2764538A4 (en) 2015-05-27
TWI531060B (zh) 2016-04-21
US20130088280A1 (en) 2013-04-11
US8860495B2 (en) 2014-10-14
US8598937B2 (en) 2013-12-03
CN103918069A (zh) 2014-07-09
JP2015501079A (ja) 2015-01-08
WO2013052833A3 (en) 2013-06-06
CN103918069B (zh) 2017-03-15
EP2764538B1 (en) 2017-06-07
US20140094010A1 (en) 2014-04-03
EP2764538A2 (en) 2014-08-13
US9171836B2 (en) 2015-10-27
US20140377930A1 (en) 2014-12-25
WO2013052833A2 (en) 2013-04-11
JP6097298B2 (ja) 2017-03-15

Similar Documents

Publication Publication Date Title
TWI531060B (zh) 具有提昇之可靠性的高功率半導體電子元件
US9443849B2 (en) Semiconductor electronic components with integrated current limiters
JP5492238B2 (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
US9559093B2 (en) Method of forming a semiconductor device having a GaNFET, an overvoltage clamping component, and a voltage dropping component
USRE45989E1 (en) Semiconductor device and method for driving the same
US20120292635A1 (en) Composite semiconductor device
US20090072269A1 (en) Gallium nitride diodes and integrated components
US10505032B2 (en) Semiconductor device with III-nitride channel region and silicon carbide drift region
US20140098585A1 (en) Rectifying circuit and semiconductor device
JP5526174B2 (ja) ターンオン防止付き複合半導体デバイス
US9196686B2 (en) Diode circuit and DC to DC converter
US20160248422A1 (en) Switching circuit, semiconductor switching arrangement and method
US20140021934A1 (en) Devices and components for power conversion circuits
WO2013153937A1 (ja) 半導体ダイオード装置
US20150263103A1 (en) Semiconductor device
JP2012195348A (ja) 半導体素子およびその駆動方法