TWI470795B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI470795B
TWI470795B TW101126751A TW101126751A TWI470795B TW I470795 B TWI470795 B TW I470795B TW 101126751 A TW101126751 A TW 101126751A TW 101126751 A TW101126751 A TW 101126751A TW I470795 B TWI470795 B TW I470795B
Authority
TW
Taiwan
Prior art keywords
layer
high resistance
low resistance
semiconductor device
region
Prior art date
Application number
TW101126751A
Other languages
English (en)
Other versions
TW201324772A (zh
Inventor
Masato Nishimori
Toshihide Kikkawa
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201324772A publication Critical patent/TW201324772A/zh
Application granted granted Critical
Publication of TWI470795B publication Critical patent/TWI470795B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

半導體裝置及半導體裝置之製造方法
本發明在此討論之實施例係關於一種半導體裝置及半導體裝置之製造方法。
如氮化鎵(GaN)、氮化鋁(AlN)及氮化銦(InN)之氮化物半導體以及包含混合有如GaN、AlN及InN晶體之材料等，係具有寬頻帶間隙(band gap)並用於高功率電子裝置、短波長光發射裝置等。對於高功率電子裝置而言，正在研發關於場效電晶體(FET)的技術，尤其是高電子移動率電晶體(high-electron mobility transistor,HEMT)。包含氮化物半導體之HEMT致能(enable)大電流、高電壓、低導通狀態電阻的操作，因而用於高功率、高效率放大器、高功率切換裝置等等。
由GaN等所製成之HEMT是以這樣的方式形成，即在半導體等的基板上形成緩衝層，通過金屬有機氣相磊晶(MOVPE)等在該緩衝層上磊晶成長(epitaxially grown)i-GaN等之電子遷移層(electron travel layer)。詳言之，如第1圖所示，緩衝層921、電子遷移層923(923a表示二維電子氣 (two dimensional electron gas))、間隔層924、電子供應層925、及蓋層926係依序形成在基板910上且閘極電極931、源極電極932及汲極電極933係形成在蓋層926上。由於緩衝層921具有低電阻、通過緩衝層921的電流，因而包含如第1圖所示組態之HEMT會有漏電流增加的問題。
因此，正在研究包含如第2A圖所示之高電阻層922配置於緩衝層921上之組態的HEMT。詳言之，緩衝層921、高電阻層922、電子遷移層923、間隔層924、電子供應層925、及蓋層926是依序排列在基板910上且閘極電極931、源極電極932、汲極電極933是配置在蓋層926上。於包含如第2A圖所示組態之HEMT中，具有高電阻的高電阻層922可透過摻雜有過渡金屬(如鐵)的GaN使絕緣性增加。
然而，用於摻雜的包含過渡金屬(如鐵)之氣體殘留在用於形成高電阻層922的MOVPE系統的成長爐(growth furnace)中，因而過渡金屬(如鐵)便進入了在高電阻層922形成之後接著形成的電子遷移層923。詳言之，鐵進入電子遷移層923以形成如第2B圖所示之在高電阻層922和電子遷移層923中鐵分佈的高-鐵濃度區。電子遷移層923是由i-GaN等所製成。過渡金屬(如鐵)進入電子遷移層923使電子遷移層923中電子的移動率減少，導致導通狀態電阻(on-resistance)的增加。可採用增加電子遷移層923的厚度來減少電子遷移層923的導通狀態電阻。然而，電子遷移層923厚度的增加會導致漏電流的增加。
日本特開第2002-359256號係一個相關技術的範例。
因此，本發明之實施例之一態樣中的一目的是提供一種半導體裝置，其由氮化物半導體所製成並可減少導通狀態電阻而不導致漏電流增加。
根據實施例之一態樣，半導體裝置包含配置在基板上的緩衝層、配置在該緩衝層上的高電阻層，該高電阻層摻雜有用於實現高電阻之過渡金屬、配置於該高電阻層的一部分中或該高電阻層上的低電阻區，該低電阻區摻雜有用以實現低電阻之雜質元素、配置於該高電阻層上包含該低電阻區的電子遷移層、配置於該電子遷移層上的電子供應層、配置於該電子供應層上的閘極電極、以及配置於該電子供應層上的源極電極和汲極電極。
10、910‧‧‧基板
21、921‧‧‧緩衝層
22、922‧‧‧高電阻層
23、923‧‧‧電子遷移層
23a、923a‧‧‧二維電子氣
24、924‧‧‧間隔層
25、925‧‧‧電子供應層
26、926‧‧‧蓋層
31、441、931‧‧‧閘極電極
32、442、932‧‧‧源極電極
33、933、443‧‧‧汲極電極
122‧‧‧低電阻區
410‧‧‧半導體晶片
420‧‧‧導線架
421‧‧‧閘級引線
422‧‧‧源極引線
423‧‧‧汲極引線
430‧‧‧附著黏著劑
431、432、433‧‧‧結合線
440‧‧‧成形樹脂
460‧‧‧電源供應系統
461‧‧‧主要電路
462‧‧‧次要電路
463‧‧‧變壓器
464‧‧‧電流電源供應
465‧‧‧橋式整流電路
466、467、468‧‧‧切換元件
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
S102至S110‧‧‧步驟
第1圖係為習知半導體裝置之圖式；第2A及2B圖係為另一習知半導體裝置之圖式；第3圖為根據第一實施例之半導體裝置之製造方法；第4A至4C圖為根據第一實施例之半導體裝置之製造方法的步驟圖式；第5A及5B圖為根據第一實施例之半導體裝置之結構圖；第6A至6C圖為說明根據第一實施例之半導體裝置的性質之圖表；第7A至7C圖為根據第二實施例之半導體裝置之製造方法的步驟圖式； 第8A及8B圖為根據第二實施例之該半導體裝置之製造方法的步驟圖式；第9圖為說明根據第二實施例之半導體裝置的性質之圖表；第10圖為根據第二實施例之半導體裝置的修改之結構圖；第11A至11C圖為根據第三實施例之半導體裝置之製造方法的步驟圖式；第12圖為根據第三實施例之該半導體裝置之製造方法的步驟圖式；第13圖為根據第三實施例之半導體裝置的修改之結構圖；第14圖為根據第四實施例之離散封裝半導體裝置之圖式；第15圖係為根據第四實施例之電源供應系統之電路圖；以及第16圖為根據第四實施例之高頻放大器之結構圖。
以下係說明實施例。相同的構件係標示相同的元件符號且將無詳細描述。
第一實施例
以下參閱第3和第4A至4C圖描述根據第一實施例之半導體裝置之製造方法。於此實施例中，該方法使用含有用於磊晶成長半導體層的兩個成長爐之MOVPE系統。
首先，如步驟102(S102)所示，提供一由SiC等所製成的基板10在成長爐之其中一成長爐中。於此實施例中，基板10係由SiC所製成並可由如GaN之半導體或如藍寶石(sapphire)之絕緣體所製成。
接著，如步驟104(S104)所示，於此成長爐中，形成緩衝層21和高電阻層22。詳言之，如第4A圖所示，緩衝層21和高電阻層22係藉由MOVPE依序形成在基板10上。緩衝層21和高電阻層22係在基板10被加熱的狀態且壓力減少時形成。
緩衝層21係由含有AlN的材料所製成，並以在此成長爐中提供三甲基鋁(TMAl)氣體和氨(NH3 )氣體的方式形成。緩衝層21也被稱為氮化鋁成核(AlN nucleation)層。
高電阻層22具有200nm的厚度並由摻雜有鐵的GaN所製成。高電阻層22係以這樣的方式形成，即在此成長爐中，提供用於摻雜GaN與鐵以作為雜質元素之三甲基鎵(TMGa)氣體、NH3 氣體及氯化亞鐵(FeCl2 )氣體。氯化亞鐵氣體係由鐵與氫氯酸反應所產生。控制氯化亞鐵氣體的進給率(feed rate)以致於GaN摻雜有給定濃度的鐵。這使得高電阻層22得以形成在緩衝層21上並使得摻雜有濃度1×1018 cm-3 的鐵。於此實施例中，高電阻層22摻雜有濃度1×1017 cm-3 或更多以作為雜質元素的鐵，以便具有所需的電阻。使用來摻雜高電阻層22之雜質元素的例子除了鐵之外，還有如鈦、釩、鉻、錳、鈷、鎳和銅之過渡金屬。
接著，如步驟106(S106)所示，將含有高電阻層22之 基板10取出此成長爐，然後放到另一成長爐。
接著，如步驟108(S108)所示，於該另一成長爐中，形成電子遷移層23(在此，23a表示二維電子氣)、間隔層24、電子供應層25以及蓋層26。詳言之，如第4B圖所示，電子遷移層23、間隔層24、電子供應層25以及蓋層26係依序形成於高電阻層22上。電子遷移層23、間隔層24、電子供應層25以及蓋層26係於基板10被加熱的狀態而於減少的壓力下形成。
電子遷移層23具有約100nm的厚度並由i-GaN所製成。電子遷移層23係以提供TMGa氣體和NH3 氣體於該另一成長爐中之方式來形成。
間隔層24具有約3nm的厚度並由i-Al0.25 Ga0.75 N所製成。以提供TMAl氣體、TMGa及NH3 氣體於該另一成長爐之方式形成間隔層24。
電子供應層25具有約20nm的厚度並由n-Al0.25 Ga0.75 N所製成。電子供應層25係以提供用於摻雜Al0.25 Ga0.75 N與矽之TMAl氣體、TMGa氣體、NH3 氣體、及矽烷(SiH4 )於該另一成長爐中之方式來形成。這使得電子供應層25得以形成，而作為雜質元素的矽之濃度在電子供應層25為2×1018 cm-3 。
蓋層26具有約5nm的厚度並由n-GaN所製成。蓋層26係以提供用於摻雜GaN與矽作為雜質元素之TMGa氣體、NH3 氣體、SiH4 氣體於該另一個成長爐之方式來形成。這使得蓋層26得以形成，而在蓋層26中的矽之濃度為2× 1018 cm-3 。
接著，如步驟110(S110)所示，在蓋層26上形成電極。詳言之，如第4C圖所示，閘極電極31、源極電極32以及汲極電極33係形成在蓋層26上。以下描述形成這些電極的過程。光阻塗布於蓋層26，利用曝光系統進行曝光，接著顯影，因而形成含有對應至將來形成閘極電極31、源極電極32、汲極電極33區域的開口之阻層圖案(resist pattern)(未圖示)。之後，藉由真空蒸鍍等在阻層圖案上形成金屬膜，接著浸入於有機溶劑中，藉此將配置於阻層圖案上金屬膜之部分與阻層圖案一起移除。這使得閘極電極31、源極電極32和汲極電極33得以形成。
第5A圖係根據此實施例說明半導體裝置以及第5B圖說明其鐵濃度的分佈。於此實施例中，在高電阻層22形成之後，利用與用於形成高電阻層22之成長爐不同之另一成長爐來形成電子遷移層23(在此，23a表示二維電子氣)等。該另一成長爐並不用來形成摻雜鐵或其他等之任何層或膜。因此，係無含有鐵的氣體存在於該另一成長爐中，而因此，鐵難以進入電子遷移層23。此致能了低導通狀態電阻而不導致漏電流增加。
參閱第6A至6C圖進一步詳細描述。於第6A至6C圖中，曲線6A表示對應根據此實施例的半導體裝置之HEMT的性質，曲線6B表示未含有高電阻層之HEMT的性質，而曲線6C表示各含有如第2A圖所示之高電阻層之HEMT的性質。
第6A圖說明各個由i-GaN所製成之電子遷移層的厚度與導通狀態電阻(Ron)之間的關係。當電子遷移層係薄時，由曲線6A所表示之對應根據此實施例的半導體裝置之HEMT，較由曲線6C所表示之含有該高電阻層之HEMT具有較低的導通狀態電阻，並接近於由曲線6B所表示之未含有高電阻層之HEMT的導通狀態電阻。
第6B圖說明各個由i-GaN所製成之電子遷移層的厚度與關閉電流(Ioff)之間的關係。關閉電流也可稱為漏電流。當電子遷移層係薄時，由曲線6A所表示之對應根據此實施例的半導體裝置之HEMT，較由曲線6B所表示之未包含高電阻層之HEMT具有較低的漏電流，且與由曲線6C所表示之包含該高電阻層之HEMT的漏電流實質上相同。
第6C圖說明各個由i-GaN所製成之電子遷移層的厚度與閾值電壓(Vth)之間的關係。當電子遷移層係薄時，由曲線6A所示之對應根據此實施例的半導體裝置之HEMT，較由曲線6B所示之未包含高電阻層之HEMT具有較高的閾值電壓，並與由曲線6C所示之包含該高電阻層之HEMT的閾值電壓實質上相同。閾值電壓的增加使得容易達到正常關閉模式(normally off mode)。因此，因為電子遷移層23的厚度減少，根據此實施例之半導體裝置可正常關閉。
於形成高電阻層22之後的步驟中，藉由在電子遷移層23形成過程中對電子遷移層23加熱，可將鐵或其他等擴散於電子遷移層中。然而，相較於因為含鐵氣體留在成長爐中用來形成高電阻層22而鐵進入電子遷移層23的情 形，在此情形下，鐵或其他等在電子遷移層23擴散的程度較低。
如上所述，對應根據此實施例之半導體裝置的HEMT與那些含有如第1圖所示之組態的HEMT以及如第2A圖所示之組態的HEMT具有相似的優點，亦即，在形成電子遷移層之情形中有低導通狀態電阻、小漏電流、及高閾值電壓之優點。
第二實施例
以下參閱第7A至7C、8A及8B圖描述根據第二實施例之半導體裝置之製造方法。
首先，如第7A圖所示，藉由MOVPE將緩衝層21和高電阻層22依序形成在基板10上。緩衝層21和高電阻層22係在基板10被加熱的狀態且處於減壓時形成。於此實施例中，基板10係由SiC所製成並可由例如GaN的半導體或如藍寶石的絕緣體所製成。
緩衝層21係由含有AlN的材料所製成。緩衝層21係以將TMAl氣體和NH3 氣體提供至MOVPE系統的成長爐之方式形成。
例如，高電阻層22具有200nm的厚度並由摻雜有鐵的GaN所製成。高電阻層22係以將用於摻雜GaN和鐵作為雜質元素之TMGa氣體、NH3 氣體和FeCl2 氣體提供至成長爐之方式形成。這使得高電阻層22得以形成在緩衝層21上且高電阻層22摻雜有濃度為1×1018 cm-3 的鐵。於此實施例中，高電阻層22摻雜有作為雜質元素之濃度為1×1017 cm-3 或更高的鐵，以便具有所需的電阻。用於摻雜高電阻層22之雜質元素的例子除了鐵之外，還包含例如鈦、釩、鉻、錳、鈷、鎳和銅之過渡金屬。
接著，如第7B圖所示，於高電阻層22之表面部分形成對準標記(alignment mark)111。詳言之，於將基板10移出MOVPE系統之後，光阻塗布於高電阻層22、利用曝光系統曝光、接著顯影，藉此形成包含有對應於形成對準標記111區域的開口之阻層圖案(未圖示)。之後，利用含氯的氣體對阻層圖案執行乾蝕刻，以移除未覆蓋該阻層圖案之高電阻層22的部分，藉此形成對準標記111。形成對準標記111之乾蝕刻條件包含200W的射頻功率和30W的偏壓電源。
接著，如第7C圖所示，於高電阻層22的給定區域中形成各低電阻區122。詳言之，光阻塗布於高電阻層22、利用曝光系統曝光、接著顯影，藉此形成含有對應於用於形成低電阻區122區域的開口之阻層圖案(未圖示)。之後，將作為雜質元素的矽或其他等離子植入未覆蓋有該阻層圖案的高電阻層22的區域，藉此形成低電阻區122。於此操作中，以1×1013 cm-2 劑量將矽離子植入，以使矽的濃度於各低電阻區122中為2×1018 cm-3 。亦即，低電阻區122係以在高電阻層22之用於形成低電阻區122之區域摻雜矽之方式來形成，以致於在各低電阻區122之矽的濃度是高於在高電阻層22中作為雜質元素之鐵的濃度。低電阻區122並非直接位於形成閘極電極31的區域之下，但各低電阻區 122直接位於形成源極電極32或汲極電極33的區域之下。因此，利用對準標記111實施對準以形成這樣的阻層圖案，以使各低電阻區122係形成在對應於給定區域的其中一者中。於上述說明中，矽(植入的雜質元素)用於形成低電阻區122。然而，除了矽之外，例如鍺(Ge)或氧的雜質元素可用來形成低電阻區122。
接著，如第8A圖所示，藉由MOVPE在含有低電阻區122之高電阻層22上依序形成電子遷移層23(在此，23a表示二維電子氣)、間隔層24、電子供應層25、及蓋層26。於這樣的操作中，如第一實施例所述，這些層最好在不同於用於形成高電阻層22的成長爐之MOVPE系統的成長爐中形成。
電子遷移層23具有大約100nm的厚度並由i-GaN所製成。電子遷移層23係以提供TMGa氣體和NH3 氣體至此成長爐之方式來形成。
間隔層24具有約3nm的厚度並由i-Al0.25 Ga0.75 N所製成。間隔層24係以提供TMAl氣體、TMGa氣體、及NH3 氣體至此成長爐之方式來形成。
電子供應層25具有約20nm的厚度並由n-Al0.25 Ga0.75 N所製成。電子供應層25係以提供用於摻雜作為雜質元素的Al0.25 Ga0.75 N與Si之TMAl氣體、TMGa氣體、NH3 氣體、及SiH4 氣體至此成長爐之方式來形成。這使得電子供應層25得以形成而電子供應層25中矽的濃度為2×1018 cm-3 。
蓋層26具有約5nm的厚度並由n-GaN所製成。蓋層 26係以提供摻雜作為雜質元素的GaN與矽之TMGa氣體、NH3 氣體、和SiH4 氣體至成長爐中之方式形成。這使得蓋層26得以形成而於蓋層26中矽的濃度為2×1018 cm-3 。
接著，如第8B圖所示，於蓋層26上形成閘極電極31、源極電極32、和汲極電極33。以下敘述形成這些電極的過程。光阻塗布於蓋層26、利用曝光系統曝光、接著顯影，藉此形成包含對應於形成閘極電極31、源極電極32和汲極電極33區域的開口之阻層圖案(未圖示)。於此操作中，利用對準標記111a實施對準來形成此阻層圖案，以使閘極電極31非直接位於低電阻區122之其中一者上方，但源極電極32和汲極電極33的每一者直接位於對應於低電阻區122之其中一者上方。之後，藉由真空蒸鍍或其他等將金屬膜形成於阻層圖案上，接著浸入有機溶劑或其他等中，藉此將配置於阻層圖案上之金屬膜的部分與阻層圖案一起移除。這使得閘極電極31、源極電極32、和汲極電極33得以形成。如上所述，源極電極32和汲極電極33的每一者直接形成對應於低電阻區122之其中一者上方，且閘極電極31直接形成在低電阻區122以外的區域上方，亦即，高電阻層22接觸電子遷移層23之區域。電子遷移層23、間隔層24、電子供應層25及蓋層26係依序排列在配置於高電阻層22表面部分的對準標記111之上。由於對準標記111a形成在蓋層26的表面部分，則在各層中保留有和對準標記111相同的形狀。
根據此實施例之半導體裝置係為一種HEMT並可如上 所述般的製造。於此實施例中，二維電子氣(2DEG)23a形成於電子遷移層23中，且2DEG 23a的電子分佈在源極電極32和汲極電極33下方可直接增加。因此，如第9圖所示之各電子遷移層的厚度與導通狀態電阻(Ron)之間的關係，由曲線9A所表示且對應根據此實施例的半導體裝置之HEMT的導通狀態電阻，相較於由曲線6A至6C所示之HEMT具有較低的導通狀態電阻。由曲線9A所表示的HEMT與對應於根據第一實施例的半導體裝置具有實質上相同的漏電流(Ioff)和閾值電壓(Vth)。因此，於形成薄的電子遷移層之情形中，對應於根據此實施例的半導體裝置之HEMT具有優點：低導通狀態電阻、低漏電流、和高閾值電壓。因為電子遷移層23具有較小的厚度，根據此實施例之半導體裝置可呈現正常關閉。於此實施例中，如上所述，低電阻區122係形成於高電阻層22中。然而，可將高電阻層22置換為低電阻層且高電阻區域可形成於該低電阻層中。
於根據此實施例之半導體裝置中，閘極電極可具有凹陷結構(recess structure)。詳言之，如第10圖所示，藉由蝕刻或其他等部分移除蓋層26和電子供應層25，藉此形成開口。閘極電極131係形成於該開口中。形成閘極電極131以具有如上所述之凹陷結構；因此，2DEG 23a的電子分佈在閘極電極131之下可直接減少且閾值電壓可成為正的。如此允許容易地實現一正常關閉的HEMT。
第三實施例
以下參閱第11A至11C圖和第12圖描述根據第三實施例之半導體裝置之製造方法。
首先，如第11A圖所示，藉由MOVPE在基板10上依序形成緩衝層21和高電阻層。
緩衝層21係由含AlN的材料所製成。緩衝層21係以提供TMAl氣體和NH3 氣體至MOVPE的成長爐之方式來形成。
高電阻層22具有200nm的厚度並由摻雜有鐵的GaN所製成。高電阻層22係以提供用於摻雜作為雜質元素的GaN與鐵之TMGa氣體、NH3 氣體、及FeCl2 氣體至成長爐之方式來形成。這使得高電阻層22得以形成在緩衝層21上而高電阻層22摻雜有濃度1×1018 cm-3 的鐵。
接著，如第11B圖所示，於高電阻層22上形成低電阻層223。低電阻層223具有約100nm的厚度並由n-GaN所製成。低電阻層223係以提供用於摻雜作為雜質元素的GaN與矽之TMGa氣體、NH3 氣體、及SiH4 氣體至成長爐之方式來形成。這使得低電阻層223得以形成而於低電阻層223中矽的濃度為2×1018 cm-3 。在低電阻層223中，作為雜質元素的矽的濃度較佳地高於在高電阻層22中作為雜質元素的鐵的濃度。用於摻雜低電阻層223的雜質元素的例子除了矽之外，還包括鍺和氧。於此應用中，於一些情況中，低電阻層223可作為低電阻區。
接著，如第11C圖所示，藉由MOVPE將電子遷移層23、間隔層24、電子供應層25、和蓋層26依序形成在低 電阻層223上。在此，23a表示二維電子氣。
電子遷移層23具有約100nm的厚度並由i-GaN所組成。電子遷移層23係提供TMGa氣體和NH3 氣體至成長爐之方式來形成。
間隔層24具有約3nm的厚度並由i-Al0.25 Ga0.75 N所組成。間隔層24係以提供TMAl氣體、TMGa氣體和NH3 氣體至成長爐之方式來形成。
電子供應層25具有約20nm的厚度並由n-Al0.25 Ga0.75 N所組成。電子供應層25係以提供用於摻雜作為雜質元素的Al0.25 Ga0.75 N與矽之TMAl氣體、TMGa氣體、NH3 氣體、及SiH4 氣體至另一成長爐之方式來形成。這使得電子供應層25得以形成而在電子供應層25中矽的濃度為2×1018 cm-3 。
蓋層26具有約5nm的厚度並由n-GaN所製成。蓋層26係以提供用於摻雜作為雜質元素的GaN與矽之TMGa氣體、NH3 氣體、及SiH4 氣體至成長爐之方式來形成。這使得蓋層26得以形成而蓋層26中矽的濃度為2×1018 cm-3 。
接著，如第12圖所示，在蓋層26上形成閘極電極31、源極電極32和汲極電極33。以下描述形成這些電極的過程。光阻塗布於蓋層26、利用曝光系統曝光、接著顯影，藉此形成含有對應用於形成閘極電極31、源極電極32及汲極電極33區域的開口之阻層圖案(未圖示)。之後，藉由真空蒸鍍或其他等將金屬膜形成在阻層圖案上，接著浸入有機溶劑或其他等，藉此將配置於阻層圖案上之金屬膜的部分與阻層圖案一起移除。這使得閘極電極31、源極電極 32、和汲極電極33得以形成。
根據此實施例之半導體裝置係為一種HEMT並可如上述般的製造。於此實施例中，低電阻層223係形成於高電阻層22上。因此，即使在鐵從高電阻層22擴散之情形，可抑制導通狀態電阻的增加。因為電子遷移層23具有減少的厚度，根據此實施例之半導體裝可呈現正常關閉。
於根據此實施例之半導體裝置中，閘極電極可具有凹陷結構。詳言之，如第13圖所示，藉由蝕刻或其他部分移除蓋層26和電子供應層25，藉此形成開口。閘極電極131形成於該開口中。形成閘極電極131以具有如上所述之凹陷結構；因此，2DEG 23a的電子分佈在閘極電極131之下可直接減少，而閾值電壓可為正的。如此允許容易地實現一正常關閉的HEMT。
第四實施例
以下描述第四實施例。此實施例提供一種半導體裝置、電源供應系統及高頻放大器。
根據此實施例之半導體裝置係為由根據第一至第三實施例之其中任一者之離散封裝半導體裝置所獲得。參閱第14圖描述如上述之離散封裝的該半導體裝置。第14圖概略繪示該離散封裝的半導體裝置的內部。第14圖所示之電極排列係不同於第一至第三實施例中的電極排列。
首先，藉由晶圓切割(dicing)或其他等切割於第一至第三實施例中任一者所製造的半導體裝置，藉此準備好包含由GaN基之半導體材料所製成的HEMT之半導體晶片 410。利用如銲錫之晶粒附著黏著劑430將半導體晶片410固定在導線架420上。
接著，利用結合線431將閘極電極441連接至閘極引線421，利用結合線432將源極電極442連接至源極引線422，並利用結合線433將汲極電極443連接至汲極引線423。結合線431、432和433係由如鋁之金屬材料所製成。 於此實施例中，閘極電極441為閘極電極墊並連接至如第一至第三實施例之任一者所述之閘極電極31。同樣地，源極電極442為源極電極墊並連接至如第一至第三實施例之任一者所述之源極電極32，且汲極電極443為汲極電極墊並連接至如第一至第三實施例之任一者所述之汲極電極33。
接著，利用成形樹脂(molding resin)440藉由轉移成形過程實施樹脂密封。這使得包含由GaN基之半導體材料所製成的離散封裝HEMT之半導體裝置得以被製造。
根據此實施例之電源供應系統和高頻放大器係包括根據第一至第三實施例之任一者的半導體裝置。
以下參閱第15圖描述根據此實施例的電源供應系統。根據此實施例之電源供應系統460包含高壓主要電路461、低壓次要電路462、及置於主要電路461和次要電路462間之變壓器463。主要電路461包含交流電流電源供應464、所謂的橋式整流電路465、複數個切換元件466(如第15圖中所示為四個)、及單一切換元件467。次要電路462包含複數個切換元件468(於第15圖中所示為三個)。於第 15圖所示之範例中，主要電路461之切換元件466和467係對應至根據第一至第三實施例之任一者的半導體裝置。主要電路461之切換元件466和467較佳為正常關閉型半導體裝置。使用於次要電路462之切換元件468使用一般由矽所製成的金屬-絕緣體-半導體場效電晶體(MISFET)。
以下參閱第16圖描述根據此實施例之高頻放大器。根據此實施例之高頻放大器470可應用於，例如，行動電話的基地台。根據此實施例之高頻放大器470包含數位預失真電路471、混合器472、功率放大器473、和定向耦合器474。所述數位預失真電路471補償輸入訊號的非線性失真。所述混合器472以交流電流訊號來混合補償非線性失真的輸入訊號。所述功率放大器473放大混合有該交流電流訊號之輸入訊號。參閱第16圖，功率放大器473包含根據第一至第三實施例之任一者的半導體裝置。所述定向耦合器474監視該輸入訊號和輸出訊號。於第16圖所示之電路圖中，切換係允許透過混合器472將輸出訊號混合交流電流訊號並傳輸至數位預失真電路471。
雖然以上已詳細描述實施例，惟本揭露並不限於特定的實施例。可於所附加的申請專利範圍之範疇中作各種修改和變化。
10‧‧‧基板
21‧‧‧緩衝層
22‧‧‧高電阻層
23‧‧‧電子遷移層
23a‧‧‧二維電子氣
24‧‧‧間隔層
25‧‧‧電子供應層
26‧‧‧蓋層
31‧‧‧閘極電極
32‧‧‧源極電極
33‧‧‧汲極電極

Claims (18)

  1. 一種半導體裝置，係包括：緩衝層，係配置於基板上；高電阻層，係配置於該緩衝層上，該高電阻層摻雜有用以實現高電阻之過渡金屬；一低電阻區，係配置於該高電阻層的上部中或於該高電阻層上，該低電阻區摻雜有用以實現低電阻之雜質元素；電子遷移層，係配置於含有該低電阻區的該高電阻層上；電子供應層，係配置於該電子遷移層上；閘極電極，係配置於該電子供應層上；以及源極電極和汲極電極，係配置於該電子供應層上。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，多個低電阻區係配置於該高電阻層的一部分中或該高電阻層上，該源極電極和該汲極電極之每一者係配置於與該多個低電阻區之相對應者上，且該閘極電極係配置於該多個低電阻區以外的區域上。
  3. 如申請專利範圍第1項所述之半導體裝置，其中，該閘極電極具有凹陷結構，該凹陷結構係形成為部分不具有該電子供應層。
  4. 如申請專利範圍第1項所述之半導體裝置，其中，該高電阻層、該低電阻區、該電子遷移層、及該電子供應層係由氮化物半導體材料所製成。
  5. 如申請專利範圍第1項所述之半導體裝置，其中，該高電阻層係由摻雜有過渡金屬的氮化鎵所製成，該過渡金屬係選自由鐵、鈦、釩、鉻、錳、鈷、鎳和銅所組成群組中之任一者。
  6. 如申請專利範圍第1項所述之半導體裝置，其中，用於實現低電阻之該雜質元素係選自由矽、鍺和氧所組成群組中之任一者。
  7. 一種半導體裝置，係包括：緩衝層，係配置於基板上；高電阻層，係配置於該緩衝層上，該高電阻層摻雜有用以實現高電阻之過渡金屬；低電阻區，係配置於該高電阻層的一部分中或於該高電阻層上，該低電阻區摻雜有用以實現低電阻之雜質元素；電子遷移層，係配置於含有該低電阻區的該高電阻層上；電子供應層，係配置於該電子遷移層上；閘極電極，係配置於該電子供應層上；以及源極電極和汲極電極，係配置於該電子供應層上；其中，於各低電阻區中用於實現低電阻之該雜質元素的濃度係高於該高電阻層中之該過渡金屬的濃度。
  8. 如申請專利範圍第1項所述之半導體裝置，其中，該電子遷移層係由氮化鎵所製成。
  9. 如申請專利範圍第1項所述之半導體裝置，其中，該電子供應層係由n型氮化鋁鎵所製成。
  10. 如申請專利範圍第1項所述之半導體裝置，復包括配置於該電子遷移層與該電子供應層之間的間隔層，其中，該間隔層係由氮化鋁鎵所製成。
  11. 如申請專利範圍第1項所述之半導體裝置，復包括配置於該電子供應層上之蓋層，其中，該蓋層係由n型氮化鎵所製成。
  12. 如申請專利範圍第1項所述之半導體裝置，其中，該緩衝層係由含氮化鋁的材料所製成。
  13. 一種半導體裝置之製造方法，係包括：於基板上形成緩衝層並於該緩衝層上形成高電阻層，該高電阻層摻雜有過渡金屬；於該高電阻層的上部中或該高電阻層上形成低電阻區，該低電阻區摻雜有用於實現低電阻的雜質元素；於含有該低電阻區的區域上形成電子遷移層並在該電子遷移層上形成電子供應層；以及於該電子供應層上形成閘極電極、源極電極和汲極電極。
  14. 如申請專利範圍第13項所述之方法，其中，該低電阻區係藉由以用於實現低電阻的該雜質元素摻雜於部分的高電阻層來形成，該源極電極和該汲極電極的每一者係形成在該低電阻區之相對應者上，且該閘極電極係形成在該低電阻區以外的區域上。
  15. 一種半導體裝置之製造方法，係包括：於基板上形成緩衝層並於該緩衝層上形成高電阻層，該高電阻層摻雜有過渡金屬；於該高電阻層的一部分中或該高電阻層上形成低電阻區，該低電阻區摻雜有用於實現低電阻的雜質元素；於含有該低電阻區的區域上形成電子遷移層並在該電子遷移層上形成電子供應層；以及於該電子供應層上形成閘極電極、源極電極和汲極電極；其中，該低電阻區係藉由以用於實現低電阻的該雜質元素摻雜於部分的高電阻層來形成，該源極電極和該汲極電極的每一者係形成在該低電阻區之相對應者上，且該閘極電極係形成在該低電阻區以外的區域上；在該高電阻層形成之後，於該高電阻層中形成對準標記，其中，該低電阻區係以參考該對準標記而將包含對應於該低電阻區的孔洞之阻層圖案形成在該高電阻層的表面上之方式來形成，且於該阻層圖案形成之後，該高電阻層摻雜有用於實現低電阻之該雜質元素，且該閘極電極、該源極電極和該汲極電極係以參考該對準標記將包含對應於該閘極電極、該源極電極和該汲極電極的孔洞之阻層圖案形成在該電子供應層上之方式形成，且於該阻層圖案上形成金屬膜並接著 移除該金屬膜。
  16. 一種半導體裝置之製造方法，係包括：於基板上形成緩衝層並於該緩衝層上形成高電阻層，該高電阻層摻雜有過渡金屬；於該高電阻層的一部分中或該高電阻層上形成低電阻區，該低電阻區摻雜有用於實現低電阻的雜質元素；於含有該低電阻區的區域上形成電子遷移層並在該電子遷移層上形成電子供應層；以及於該電子供應層上形成閘極電極、源極電極和汲極電極；其中，於各低電阻區中用於實現低電阻之該雜質元素的濃度係高於該高電阻層中該過渡金屬的濃度。
  17. 如申請專利範圍第13項所述之方法，其中，用於實現低電阻之該雜質元素係選自由矽、鍺及氧所組成群組中的任一者。
  18. 一種半導體裝置之製造方法，係包括：在磊晶成長設備中，於基板上形成緩衝層並於該緩衝層上形成高電阻層，該高電阻層摻雜有過渡金屬；將包含該高電阻層的該基板自該磊晶成長設備移出，以將包含該高電阻層的該基板提供於另一磊晶成長設備；於該另一磊晶成長設備中，依序於該高電阻層上形成電子遷移層和電子供應層；以及 於該電子供應層上形成閘極電極、源極電極和汲極電極。
TW101126751A 2011-08-01 2012-07-25 半導體裝置及半導體裝置之製造方法 TWI470795B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011168781A JP5751074B2 (ja) 2011-08-01 2011-08-01 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201324772A TW201324772A (zh) 2013-06-16
TWI470795B true TWI470795B (zh) 2015-01-21

Family

ID=47614351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126751A TWI470795B (zh) 2011-08-01 2012-07-25 半導體裝置及半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US8633494B2 (zh)
JP (1) JP5751074B2 (zh)
CN (1) CN102916045B (zh)
TW (1) TWI470795B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
CN103337520B (zh) * 2013-07-16 2017-02-08 苏州捷芯威半导体有限公司 双跨导半导体开关器件及其制造方法
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6305137B2 (ja) * 2014-03-18 2018-04-04 住友化学株式会社 窒化物半導体積層物および半導体装置
JP6515633B2 (ja) * 2015-03-27 2019-05-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6735078B2 (ja) * 2015-09-30 2020-08-05 サンケン電気株式会社 半導体基体及び半導体装置
US10332854B2 (en) * 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
JP6623684B2 (ja) * 2015-10-29 2019-12-25 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6623691B2 (ja) * 2015-10-30 2019-12-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6712190B2 (ja) * 2016-06-20 2020-06-17 株式会社アドバンテスト エピ基板
CN106206894A (zh) * 2016-07-19 2016-12-07 厦门乾照光电股份有限公司 一种具有高阻值GaN电流阻挡层的发光二极管及其制作方法
JP6659488B2 (ja) * 2016-07-22 2020-03-04 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
TWI736600B (zh) 2017-03-31 2021-08-21 聯穎光電股份有限公司 高電子遷移率電晶體
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
CN109346407A (zh) * 2018-09-21 2019-02-15 张海涛 氮化镓hemt的制造方法
JP7084371B2 (ja) * 2019-11-13 2022-06-14 株式会社サイオクス 半導体装置、および、構造体の製造方法
KR20210131793A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030136986A1 (en) * 2001-12-07 2003-07-24 Elmasry Nadia A. Transition metal doped ferromagnetic III-V nitride material films and methods of fabricating the same
US20050059197A1 (en) * 2003-09-11 2005-03-17 Fujitsu Limited Semiconductor device and method for manufacturing the same
US20080197359A1 (en) * 2007-02-20 2008-08-21 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
TW200933887A (en) * 2007-10-31 2009-08-01 Toshiba Kk Semiconductor device
TW200950080A (en) * 2008-03-19 2009-12-01 Sumitomo Chemical Co Semiconductor device and method for manufacturing semiconductor device
WO2010074275A1 (ja) * 2008-12-26 2010-07-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US7368368B2 (en) * 2004-08-18 2008-05-06 Cree, Inc. Multi-chamber MOCVD growth apparatus for high performance/high throughput
JP5087818B2 (ja) * 2005-03-25 2012-12-05 日亜化学工業株式会社 電界効果トランジスタ
US7902571B2 (en) * 2005-08-04 2011-03-08 Hitachi Cable, Ltd. III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
US7498645B2 (en) * 2006-10-04 2009-03-03 Iii-N Technology, Inc. Extreme ultraviolet (EUV) detectors based upon aluminum nitride (ALN) wide bandgap semiconductors
JP2008303136A (ja) * 2007-05-08 2008-12-18 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
JP2010232297A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
JPWO2011118098A1 (ja) * 2010-03-26 2013-07-04 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030136986A1 (en) * 2001-12-07 2003-07-24 Elmasry Nadia A. Transition metal doped ferromagnetic III-V nitride material films and methods of fabricating the same
US20050059197A1 (en) * 2003-09-11 2005-03-17 Fujitsu Limited Semiconductor device and method for manufacturing the same
US20080197359A1 (en) * 2007-02-20 2008-08-21 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
TW200933887A (en) * 2007-10-31 2009-08-01 Toshiba Kk Semiconductor device
TW200950080A (en) * 2008-03-19 2009-12-01 Sumitomo Chemical Co Semiconductor device and method for manufacturing semiconductor device
WO2010074275A1 (ja) * 2008-12-26 2010-07-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置

Also Published As

Publication number Publication date
US20130032818A1 (en) 2013-02-07
JP5751074B2 (ja) 2015-07-22
TW201324772A (zh) 2013-06-16
CN102916045A (zh) 2013-02-06
US8633494B2 (en) 2014-01-21
CN102916045B (zh) 2016-03-23
JP2013033829A (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
TWI470795B (zh) 半導體裝置及半導體裝置之製造方法
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP6054621B2 (ja) 化合物半導体装置及びその製造方法
US9620616B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
JP5895666B2 (ja) 化合物半導体装置及びその製造方法
TWI476914B (zh) 半導體裝置及半導體裝置之製造方法
KR101465889B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TW201513342A (zh) 半導體裝置及其製造方法
JP2013206976A (ja) 化合物半導体装置及びその製造方法
JP2015070064A (ja) 半導体装置及び半導体装置の製造方法
US10964805B2 (en) Compound semiconductor device
US9899492B2 (en) Compound semiconductor device and method for manufacturing the same
JP7009952B2 (ja) 半導体装置及び半導体装置の製造方法
US20130083570A1 (en) Semiconductor device and method of manufacturing the same
JP6090361B2 (ja) 半導体基板、半導体装置、半導体基板の製造方法及び半導体装置の製造方法
JP2016143824A (ja) 化合物半導体エピタキシャル基板及び化合物半導体装置
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法