TW201611268A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201611268A
TW201611268A TW104105142A TW104105142A TW201611268A TW 201611268 A TW201611268 A TW 201611268A TW 104105142 A TW104105142 A TW 104105142A TW 104105142 A TW104105142 A TW 104105142A TW 201611268 A TW201611268 A TW 201611268A
Authority
TW
Taiwan
Prior art keywords
layer
insulating film
semiconductor layer
semiconductor
semiconductor device
Prior art date
Application number
TW104105142A
Other languages
English (en)
Inventor
Chisato Furukawa
Masaaki Ogawa
Takako Motai
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201611268A publication Critical patent/TW201611268A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本發明之實施形態提供一種可提高可靠性之半導體裝置。 根據實施形態，提供一種包含第1半導體層、第2半導體層、第1絕緣膜、第1電極、及第2絕緣膜之半導體裝置。上述第1半導體層包含化合物半導體。上述第2半導體層設置於上述第1半導體層上，包含化合物半導體。上述第1絕緣膜設置於上述第2半導體層上。上述第2絕緣膜覆蓋上述第1電極之至少一部分。上述第2絕緣膜覆蓋上述第1電極之至少一部分，且氫濃度具有高於上述第1絕緣膜中之氫濃度之濃度。

Description

半導體裝置 [相關申請案]
本申請案享有以日本專利申請案2014-186895號(申請日：2014年9月12日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
本發明之實施形態係關於一種半導體裝置。
氮化鎵系半導體等化合物半導體與矽相比具有寬頻隙。此種化合物半導體用於電晶體等半導體裝置。當對電晶體施加電壓時，有時會產生導通電阻等特性之經時變化。因此，存在如下情形，即能夠獲得所需特性之壽命有限，可靠性低。於這種半導體裝置中，希望提高可靠性。
本發明之實施形態提供一種可提高可靠性之半導體裝置。
根據本發明之實施形態，提供一種半導體裝置，包含第1半導體層、第2半導體層、第1絕緣膜、第1電極、及第2絕緣膜。上述第1半導體層包含化合物半導體。上述第2半導體層設置於上述第1半導體層上，包含化合物半導體。上述第1絕緣膜設置於上述第2半導體層上。上述第2絕緣膜覆蓋上述第1電極之至少一部分，氫濃度具有高於上述第1絕緣膜中之氫濃度之濃度。
11‧‧‧第1半導體層
11g‧‧‧二維電子氣
12‧‧‧第2半導體層
14‧‧‧基板
15‧‧‧緩衝層
21‧‧‧閘極電極(第1電極)
22‧‧‧源極電極(第2電極)
23‧‧‧汲極電極(第3電極)
40‧‧‧閘極絕緣膜(第1絕緣膜)
40a‧‧‧第1層
40b‧‧‧第2層
41‧‧‧層間絕緣膜(第2絕緣膜)
42‧‧‧絕緣膜(第3絕緣膜)
51‧‧‧配線
52‧‧‧配線
101‧‧‧半導體裝置
102‧‧‧半導體裝置
CH‧‧‧氫濃度
DL‧‧‧檢測極限
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
圖1(a)及圖1(b)係例示第1實施形態之半導體裝置之模式圖。
圖2(a)~圖2(d)係例示第1實施形態之半導體裝置之製造方法之模式圖。
圖3(a)及圖3(b)係例示第2實施形態之半導體裝置之模式圖。
圖4(a)~圖4(d)係例示第2實施形態之半導體裝置之製造方法之模式圖。
以下，一面參照圖式一面對各實施形態進行說明。
再者，圖式係模式性或概念性之圖式，各部分之厚度與寬度之關係、及部分間之大小比率等未必與實際情況相同。又，即便於表示相同部分之情形時，亦存在根據圖式不同而將相互之尺寸或比率不同地進行表示之情形。
再者，於本說明書及各圖中，對與於已說明之圖中敍述之要素相同之要素標註相同的符號並適當地省略詳細說明。
於本說明書中，為了便於說明，使用「上」及「下」。所謂「設置於上方」不僅包含「設置於上方之要素」直接接觸於「設置於下方之要素」之情形，還包含於兩個要素之間介置有其他要素之情形。
(第1實施形態)
圖1(a)及圖1(b)係例示第1實施形態之半導體裝置之模式圖。
圖1(a)係半導體裝置101之模式剖視圖。半導體裝置101例如為以氮化物半導體為材料之高電子遷移率電晶體(High Electron Mobility Transistor：HEMT)。
如圖1(a)所示，半導體裝置101具有第1半導體層11、第2半導體層12、第1絕緣膜(以下稱為閘極絕緣膜40)、第1電極(以下稱為閘極電極21)、第2電極(以下稱為源極電極22)及第3電極(以下稱為汲極電極23)。而且，半導體裝置101具有基板14、緩衝層15、配線51、配線 52、第2絕緣膜(以下稱為層間絕緣膜41)及第3絕緣膜(以下稱為絕緣膜42)。
圖1(a)中，將自第1半導體層11朝向第2半導體層12之方向設為Z軸方向。將相對於Z軸方向垂直之1個方向設為X軸方向。將相對於Z軸方向及X軸方向垂直之方向設為Y軸方向。
作為基板14之材料，使用矽、鍺、SiC(碳化矽)、金剛石、藍寶石、BN(氮化硼)或GaN(氮化鎵)等。
緩衝層15設置於基板14上。緩衝層15具有複數個氮化鋁層(AlN層)、複數個包含AlxGa1-xN之層(AlGaN層)、及複數個GaN層。這些各層於基板14與緩衝層15之積層方向上按照AlN層-AlGaN層-GaN層之順序重複積層。於此情形時，緩衝層15具有AlN-AlGaN-GaN之結晶構造週期性地重複之構造(超晶格構造)。但是，並不限於此，緩衝層15還可包含Al之組成比於積層方向上階段性地變化之複數個AlGaN層。緩衝層15亦可為使Al之組成比自AlN朝向GaN連續地變化之1層(所謂傾斜層)。再者，緩衝層15可視需要而設置，亦可省略。
第1半導體層11設置於緩衝層15上。第1半導體層11為通道層，包含Alx1Ga1-x1N(0≦x1<1)。
第2半導體層12設置於第1半導體層11上。第2半導體層12為阻障層，包含Alx2Ga1-x2N(x1<x2<1)。第2半導體層12與第1半導體層11形成異質接面。第2半導體層12之厚度(沿著Z軸方向之長度)為大於等於20奈米(nm)且小於等於40nm。
於第1半導體層11與第2半導體層12之接合界面上，於第1半導體層11產生應變。因此，藉由壓電效應而於第1半導體層11之接合界面附近形成有二維電子氣。
源極電極22及汲極電極23分別設置於第2半導體層12上，與第2半導體層12電連接。源極電極22位於與汲極電極23於X軸方向上隔開 之位置。源極電極22及汲極電極23之寬度分別為大於等於3微米(μm)且小於等於8μm。
作為源極電極22及汲極電極23之材料，可使用鋁(Al)、鈦(Ti)、鎳(Ni)、金(Au)、鎢(W)、鉬(Mo)及鉭(Ta)等。
閘極電極21設置於源極電極22與汲極電極23之間。閘極電極21之寬度(例如沿著X軸方向之長度)為大於等於1.0微米(μm)且小於等於3.0μm。閘極電極21與源極電極22之間之距離為大於等於1μm且小於等於3μm。閘極電極21與汲極電極23之間之距離為大於等於5μm且小於等於20μm。作為閘極電極21之材料，可使用鋁(Al)、鈦(Ti)、鎳(Ni)及金(Au)等。
閘極絕緣膜40設置於第2半導體層12上，且於該閘極絕緣膜40上設置有閘極電極21。亦即，閘極絕緣膜40設置於第2半導體層12與閘極電極21之間。閘極絕緣膜40之厚度為大於等於5nm且小於等於50nm。作為閘極絕緣膜40之材料，使用氮化矽(SiN)、氧化矽(SiO2)、氧化鋁(Al2O3)、氧化鈦(TiO2)、氧化鉭(Ta2O5)、氧化鉿(HfO2)、或者氧化鋯(ZrO2)等。閘極絕緣膜40含有1層(第1層40a)。
層間絕緣膜41覆蓋閘極電極21之至少一部分及閘極絕緣膜40之一部分。層間絕緣膜41與閘極電極21之一部分及閘極絕緣膜40之一部分接觸。層間絕緣膜41之一部分位於閘極電極21與源極電極22之間、及閘極電極21與汲極電極23之間。
使用SiN作為層間絕緣膜41之材料。層間絕緣膜41中之氫濃度為1×1018~1×1023atoms/cm3。
配線51設置於源極電極22上，且與源極電極22電連接。配線52設置於汲極電極23上，且與汲極電極23電連接。
絕緣膜42設置於配線51、配線52及層間絕緣膜41上。使用SiN或SiO2作為絕緣膜42之材料。
圖1(b)係例示半導體裝置101中之氫濃度之分佈之曲線圖。圖1(b)例示閘極絕緣膜40、層間絕緣膜41及絕緣膜42中之氫濃度。圖1(b)之縱軸表示沿著Z軸方向之位置。圖1(b)之橫軸表示氫濃度CH。
如圖1(b)所示，閘極絕緣膜40中之氫濃度低於層間絕緣膜41中之氫濃度。
柵極絕緣膜40不含氫。於此，所謂「不含氫」係指小於等於相對於具有一般之柵極絕緣膜厚度之膜(層)的SIMS(Secondary Ion Mass Spectrometry，次級離子質譜法)之檢測極限DL之濃度。一般之閘極絕緣膜之厚度(沿著Z軸方向之長度)為大於等於5奈米(nm)且小於等於50nm。藉由SIMS分析之範圍之直徑為大於等於10μm且小於等於100μm。閘極絕緣膜40中之氫濃度例如小於等於1×1015atoms/cm3。
進而，閘極絕緣膜40中之N-H鍵之密度低於層間絕緣膜41中之N-H鍵之密度。再者，N-H鍵之密度係使用FTIR(Fourier Transform Infrared Spectroscopy，傅里葉變換紅外光譜)測定。
接下來，說明半導體裝置101之製造方法。
圖2(a)~圖2(d)係例示第1實施形態之半導體裝置之製造方法之模式圖。
如圖2(a)所示，首先，於基板14(Si基板)之(111)面上形成緩衝層15。其次，依序形成第1半導體層11及第2半導體層12。上述層係使用MOCVD(Metal Organic Chemical Vapor Deposition，金屬有機氣相沈積)法形成於磊晶膜上。
於此，氮化鎵系之第1半導體層11及第2半導體層12於剛結晶成長後就擷取氫。
其後，如圖2(b)所示，於第2半導體層12上形成閘極絕緣膜40。閘極絕緣膜40之形成方法為如下上述。首先，於第2半導體層12上使用旋塗法塗佈液相化學物質。作為液相化學物質，可使用含矽化合物 (例如氮化矽(SiNx)、氮氧化矽(SiON)、氫氧化矽、或聚矽氮烷等)。其次，於氮氣環境或真空中進行熱處理。由此，形成閘極絕緣膜40。再者，第1半導體層11及第2半導體層12中包含之氫藉由該熱處理而自半導體層脫離。
其後，如圖2(c)所示，於閘極絕緣膜40上形成成為閘極電極21之TiN膜，使用微影法及蝕刻對TiN膜進行加工而形成閘極電極21。於形成TiN膜時可使用PVD(Physical Vapor Deposition，物理氣相沈積)法。於蝕刻時可使用RIE(Reactive Ion Etching，反應性離子蝕刻)法。
其次，以覆蓋閘極絕緣膜40及閘極電極21之方式積層成為層間絕緣膜41之SiN膜。於形成SiN膜時，可使用電漿CVD(Chemical Vapor Deposition，化學氣相沈積)法。於利用電漿CVD法形成SiN膜時，使用SiH4氣體、NH3氣體及N2氣體。
於形成上述SiN膜時，晶圓暴露於包含氫之電漿中。因此，於使用電漿CVD法形成之SiN膜中，與閘極絕緣膜40相比含有大量之氫。再者，亦考慮經由層間絕緣膜41而於閘極絕緣膜40中混入氫。然而，相對於閘極絕緣膜40之厚度，設置於閘極絕緣膜40上之閘極電極21之寬度寬。因此，於閘極電極21下，閘極絕緣膜40中不易混入氫。
其後，如圖2(d)所示，形成源極電極22及汲極電極23。於形成源極電極22及汲極電極23時，首先，根據設置電極之位置而於SiN膜設置開口，利用濺鍍法形成金屬膜(例如，Ti膜及Al膜)。其後，藉由微影法及蝕刻對上述金屬膜進行加工而形成源極電極22及汲極電極23。
其後，使用濺鍍、微影法及蝕刻而形成配線51及52等。於配線51及52上使用電漿CVD法形成成為絕緣膜42之SiO2膜，從而完成半導體裝置101。
第2半導體層12之Al之組成比高於第1半導體層11之Al之組成比。因此，第1半導體層11之晶格常數與第2半導體層12之晶格常數不同。 由此產生應變，且藉由壓電效應而於第1半導體層11中之與第2半導體層12之界面附近形成有二維電子氣11g。
於半導體裝置101中，藉由控制施加於閘極電極21之電壓而使閘極電極21下之二維電子氣11g之濃度增減。由此，控制於源極電極22與汲極電極23之間流動之電流。半導體裝置101為常導通元件。於實施形態中，半導體裝置亦可為常斷開。
根據本案發明者之研究可知，於被施加高電壓之半導體裝置中，若閘極絕緣膜中包含之氫(尤其是N-H鍵)較多，則半導體裝置之可靠性容易劣化。尤其是，於閘極絕緣膜中包含之氫較多之情形時，該氫容易被擷取至半導體層(第1半導體層11與第2半導體層12)之界面、或半導體層之內部。例如認為若氫被擷取至半導體層，則會誘發半導體層之缺陷而使第1半導體層11之界面之能階變化。其結果，第1半導體層11中之載子(二維電子氣)之密度或遷移率變化。例如，藉由二維電子之遷移率變化而使電晶體之閾值變動。又，存在二維電子氣之密度變低而導通電阻增大之情形。於使用半導體裝置時，若大量氫被擷取至半導體層，則會產生導通電阻或閾值之經時變化，從而無法獲得所需特性。認為於閘極絕緣膜中包含大量氫之半導體裝置中，獲得所需特性之期間(壽命)較短。再者，半導體裝置之壽命例如藉由高溫試驗(High Temperature baking test：HTB)進行評價。
相對於此，於實施形態之半導體裝置101之閘極絕緣膜40中，閘極絕緣膜40中之氫濃度低於層間絕緣膜41中之氫濃度。例如，閘極絕緣膜40不含氫。因此，第1半導體層11及第2半導體層12不易自閘極絕緣膜40擷取氫。因此，於第1半導體層11及第2半導體層12中，不易產生因氫導致之缺陷。於產生二維電子氣之界面上，不易產生因缺陷導致之能階變化。由此，於以二維電子氣作為通道之半導體裝置中，不易產生載子之密度或遷移率之變化。因此，可使導通電阻、導通電 流、或閾值等特性之變動變小，從而可提高可靠性。
(第2實施形態)
圖3(a)及圖3(b)係例示第2實施形態之半導體裝置之模式圖。
圖3(a)係半導體裝置102之模式剖視圖。
半導體裝置102於閘極絕緣膜40方面與第1實施形態之半導體裝置101不同。關於其他構成，對於與對半導體裝置101進行說明之構成相同之構成標註相同之符號並省略說明。
半導體裝置102之閘極絕緣膜40之厚度可設為與半導體裝置101中之閘極絕緣膜40之厚度相同。
於本實施形態中，閘極絕緣膜40具有積層構造。閘極絕緣膜40具有第1層40a、及第2層40b。
使用SiN作為第1層40a之材料。第1層40a之厚度大於等於1原子層，例如為大於等於1nm且小於等於10nm。
第2層40b設置於第1層40a上。使用SiN作為第2層40b之材料。用於第2層40b之SiN膜較用於第1層40a之SiN膜更緻密。亦即，第2層40b之密度高於第1層40a之密度。第2層40b之厚度設為自閘極絕緣膜40之厚度之設計值減去第1層40a之厚度所得的值。
圖3(b)係例示半導體裝置102中之氫濃度之分佈之曲線圖。圖3(b)例示第1層40a、第2層40b、層間絕緣膜41及絕緣膜42中之氫濃度。圖3(b)之縱軸表示沿著Z軸方向之位置。圖3(b)之橫軸表示氫濃度CH。
如圖3(b)所示，第1層40a中之氫濃度小於等於SIMS之檢測極限。亦即，閘極絕緣膜40中之與第2半導體層12接觸之部分實質上不含氫。
第2層40b中之氫濃度高於第1層40a中之氫濃度。亦即，閘極絕緣膜40中之氫濃度沿著Z軸方向(自第1半導體層11朝向第2半導體層12之方向)增加。
又，第2層40b中之N-H鍵之密度高於第1層40a中之N-H鍵之密度。
再者，第1層40a亦可不與第2層40b明確地分離。
第1層40a中之氫濃度或N-H鍵之密度可沿著Z軸方向不均勻，亦可沿著Z軸方向連續地變化。第2層40b中之氫濃度或N-H鍵之密度可沿著Z軸方向不均勻，亦可沿著Z軸方向連續地變化。
其次，說明半導體裝置102之製造方法。
圖4(a)~圖4(d)係例示第2實施形態之半導體裝置之製造方法之模式圖。
如圖4(a)所示，於基板14上依序形成緩衝層15、第1半導體層11及第2半導體層12。該等層之形成與第1實施形態相同。
其後，如圖4(b)所示，使用旋塗法於第2半導體層12上塗佈含矽化合物，於氮氣環境或真空中進行加熱而形成第1層40a。於本實施形態中，將所塗佈之含矽化合物之滴加量設為最小限度。由此，使第1層40a之厚度極薄。
其後，如圖4(c)所示，於第1層40a上形成第2層40b。於形成第2層40b時可使用電漿CVD法。
然後，如圖4(d)所示，形成閘極電極21、源極電極22、汲極電極23、層間絕緣膜41、絕緣膜42、及配線51、52。上述元件之形成與第1實施形態相同。
於本實施形態中，與第2半導體層12接觸之第1層40a中之氫濃度低於第2層40b中之氫濃度。第1層40a實質上不含氫。因此，第1半導體層11及第2半導體層12不易自第1層40a擷取氫。因此，於第1半導體層11及第2半導體層12中，不易產生因氫導致之缺陷。於產生二維電子氣之界面上，不易產生因缺陷導致之能階變化。由此，於以二維電子氣作為通道之半導體裝置中，不易產生載子之密度或遷移率之變 化。因此，可使導通電阻、導通電流、或閾值等特性之變動小，從而可提高可靠性。
進而，於本實施形態中，用於第2層40b之SiN膜較用於第1層40a之SiN膜更緻密。因此，與用於第1層40a之SiN膜相比，電流不易於用於第2層40b之SiN膜中流動。藉由將電流不易流動之第2層40b積層於第1層40a，可抑制於閘極絕緣膜40整體流動之洩漏電流(柵漏)。藉由抑制洩漏電流，可抑制半導體裝置102之消耗電力。又，若於閘極絕緣膜40流動之洩漏電流較大，則存在如下情形，即於閘極絕緣膜中產生缺陷，且經由該缺陷而流動更大之洩漏電流，最終產生絕緣破壞。相對於此，本實施形態中，藉由抑制洩漏電流，可抑制於閘極絕緣膜40中產生缺陷，從而可抑制絕緣破壞之產生。
又，本實施形態中，將第1層40a之厚度減薄為大於等於1nm且小於等於10nm(例如1原子層)。即便於此情形時，第2半導體層12亦與不含氫之第1層40a接觸。因此，不易將氫擷取至第2半導體層12。而且，藉由使第1層40a變薄，可相對性地增厚第2層40b之厚度。由此，可於閘極絕緣膜40整體中使電流不易流動之部分增多，從而能夠進一步抑制洩漏電流。
再者，本案說明書中，所謂化合物半導體例如係含有III-V族(GaAs、GaN、InP等)、II-VI族(CdTe、ZnSe、CdS等)、IV-IV族(SiC、SiGe等)所包含之大於等於兩種之元素之半導體的總稱。
再者，本案說明書中，所謂「氮化物半導體」係指如下半導體，即其包含BxInyAlzGa1-x-y-zN(0≦x≦1、0≦y≦1、0≦z≦1、0≦x+y+z≦1)之III-V族化合物半導體，進而亦包含混晶，該混晶除含有N(氮)以外還含有磷(P)或砷(As)等作為V族元素。又進而設為如下，即進而包含為了控制導電型等各種物性而添加之各種元素者、及進而包含並非有意包含之各種元素者亦包含於「氮化物半導體」中。再者，「氮 化物半導體」係化合物半導體之一例。
再者，本案說明書中，「垂直」不僅係嚴格意義上之垂直，例如包含製造步驟中之偏差等，只要實質上垂直即可。
以上，一面參照具體例一面對本發明之實施形態進行了說明。但是，本發明之實施形態並不限定於上述具體例。例如，關於第1半導體層、第2半導體層、第1絕緣膜、第1~第3電極等各要素之具體構成，只要本領域技術人員藉由自眾所周知之範圍適當地選擇而可同樣地實施本發明且能獲得同樣之效果，則包含於本發明之範圍內。
又，於技術上可行範圍內組合各具體例之任大於等於兩個之要素而成者，只要包含本發明之主旨則包含於本發明之範圍內。
再者，本領域技術人員基於作為本發明之實施形態而說明之上述半導體裝置來適當地變更設計而實施之所有半導體裝置，只要包含本發明之主旨則亦屬於本發明之範圍。
再者，於本發明之思想範疇內，若係本領域技術人員，則可想到各種變化例及修正例，應當明白該等變化例及修正例亦屬於本發明之範圍。
對本發明之若干實施形態進行了說明，但該等實施形態係作為例子而提示者，並未意圖限定發明之範圍。上述新穎之實施形態能以其他各種形態與施，於不脫離發明主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨內，並且包含於請求項中記載之發明及其均等之範圍內。
11‧‧‧第1半導體層
11g‧‧‧二維電子氣
12‧‧‧第2半導體層
14‧‧‧基板
15‧‧‧緩衝層
21‧‧‧閘極電極(第1電極)
22‧‧‧源極電極(第2電極)
23‧‧‧汲極電極(第3電極)
40‧‧‧閘極絕緣膜(第1絕緣膜)
40a‧‧‧第1層
41‧‧‧層間絕緣膜(第2絕緣膜)
42‧‧‧絕緣膜(第3絕緣膜)
51‧‧‧配線
52‧‧‧配線
101‧‧‧半導體裝置
CH‧‧‧氫濃度
DL‧‧‧檢測極限
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向

Claims (9)

  1. 一種半導體裝置，其包括：第1半導體層，其包含化合物半導體；第2半導體層，其設置於上述第1半導體層上，且包含化合物半導體；第1絕緣膜，其設置於上述第2半導體層上；第1電極，其設置於上述第1絕緣膜上；及第2絕緣膜，其覆蓋上述第1電極之至少一部分，且氫濃度具有高於上述第1絕緣膜中之氫濃度之濃度。
  2. 如請求項1之半導體裝置，其中上述第1絕緣膜不含氫。
  3. 如請求項1之半導體裝置，其中上述第1絕緣膜中之N-H鍵之密度低於上述第2絕緣膜中之N-H鍵之密度。
  4. 如請求項1至3中任一項之半導體裝置，其中上述第1絕緣膜進而包含第1層、及設置於上述第1層上之第2層，且上述第1層中之氫濃度低於上述第2層中之氫濃度。
  5. 如請求項4之半導體裝置，其中上述第1層中之N-H鍵之密度低於上述第2層中之N-H鍵之密度。
  6. 如請求項4之半導體裝置，其中上述第1層之厚度大於等於1原子層。
  7. 如請求項1至3中任一項之半導體裝置，其中上述第1絕緣膜至少包含矽及氮。
  8. 如請求項1至3中任一項之半導體裝置，其中上述第1絕緣膜中之氫濃度沿著自上述第1半導體層朝向上述第2半導體層之第1方向增加。
  9. 如請求項1至3中任一項之半導體裝置，其中上述第1半導體層包 含Alx1Ga1-x1N(0≦x1<1)，且上述第2半導體層包含Alx2Ga1-x2N(x1<x2<1)。
TW104105142A 2014-09-12 2015-02-13 半導體裝置 TW201611268A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014186895A JP2016062910A (ja) 2014-09-12 2014-09-12 半導体装置

Publications (1)

Publication Number Publication Date
TW201611268A true TW201611268A (zh) 2016-03-16

Family

ID=55455581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105142A TW201611268A (zh) 2014-09-12 2015-02-13 半導體裝置

Country Status (3)

Country Link
US (1) US20160079371A1 (zh)
JP (1) JP2016062910A (zh)
TW (1) TW201611268A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230712A (zh) * 2016-03-25 2017-10-03 北京大学 氧化锆栅介质晶体管的制备方法
JP6966784B2 (ja) 2016-03-26 2021-11-17 学校法人 川崎学園 老化を反映するミトコンドリアバイオマーカー
JP6618944B2 (ja) * 2017-03-10 2019-12-11 株式会社東芝 半導体装置及び電気装置
JP7167694B2 (ja) * 2018-12-20 2022-11-09 富士通株式会社 化合物半導体装置の製造方法
KR20210108508A (ko) * 2020-02-24 2021-09-03 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 장치 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994073B2 (en) * 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices

Also Published As

Publication number Publication date
US20160079371A1 (en) 2016-03-17
JP2016062910A (ja) 2016-04-25

Similar Documents

Publication Publication Date Title
US9620599B2 (en) GaN-based semiconductor transistor
CN108604597B (zh) 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US10868134B2 (en) Method of making transistor having metal diffusion barrier
US9847401B2 (en) Semiconductor device and method of forming the same
CN102365763B (zh) GaN缓冲层中的掺杂剂扩散调制
US8247796B2 (en) Semiconductor device
US10038064B2 (en) Nitride semiconductor device
US10084052B2 (en) Semiconductor device and method for manufacturing the same
JP4968747B2 (ja) Ｉｉｉ−ｖ族化合物半導体素子
JP6591169B2 (ja) 半導体装置及びその製造方法
KR20160057343A (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
US10256332B1 (en) High hole mobility transistor
TW201611268A (zh) 半導體裝置
TW201810654A (zh) 半導體結構、hemt結構及其形成方法
TW201431084A (zh) ＧａＮ半導體裝置及其形成方法
JP2018157177A (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
JP2015106627A (ja) 半導体積層基板
JP7308593B2 (ja) 窒化物半導体装置
US10381471B2 (en) Semiconductor device and manufacturing method
US10535744B2 (en) Semiconductor device, power supply circuit, and computer
CN110875381B (zh) 一种半导体器件及其制造方法
US8969882B1 (en) Transistor having an ohmic contact by screen layer and method of making the same
WO2024045019A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024040465A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024060110A1 (en) Nitride-based semiconductor device and method for manufacturing thereof