JP2012190852A - Ｉｉｉ族窒化物半導体電子デバイス、エピタキシャル基板、及びｉｉｉ族窒化物半導体電子デバイスを作製する方法 - Google Patents

Abstract

【課題】チャネル層及びバリア層のＡｌ組成差を増大させてトランジスタ特性を改善可能な構造を有するIII族窒化物半導体電子デバイスを提供する。
【解決手段】第１の半導体層１３は、歪みを含む。第１の半導体層１３の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（１３）は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数ｄ０（１３）とＡｌ_ＸＧａ_１−ＸＮの格子定数ｄ（２１）との間の中間値を有する。歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（１３）と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数ｄ０（１５）との差△１は、格子定数ｄ０（１５）と格子定数ｄ０（１３）との差△２より小さくなる。差分（△２−△１）に応じて、歪んだＡｌ_ＹＧａ_１−ＹＮ上に成長可能な歪んだＡｌ_ＺＧａ_１−ＺＮのＡｌ組成を増加でき、Ａｌ_ＹＧａ_１−ＹＮとＡｌ_ＺＧａ_１−ＺＮのＡｌ組成差を０．５以上にできる。
【選択図】図１

Description

本発明は、III族窒化物半導体電子デバイス、エピタキシャル基板、及びIII族窒化物半導体電子デバイスを作製する方法に関する。

非特許文献１には、ＡｌＧａＮチャネル層を有する高電子移動度トランジスタが記載されている。このＡｌＧａＮチャネル層はＧａＮテンプレート上に成長される。ＡｌＧａＮチャネル層の厚さ及びＡｌ組成は、それぞれ、１．０μｍ及び０．２である。ＡｌＧａＮバリア層の厚さ及びＡｌ組成は、それぞれ、２０ｎｍ及び０．４である。

非特許文献２には、ＡｌＧａＮチャネル層を有する高電子移動度トランジスタが記載されている。このＡｌＧａＮチャネル層はＡｌＮテンプレート上に成長される。ＡｌＧａＮチャネル層のＡｌ組成は、０．１６及び０．３８である。ＡｌＧａＮバリア層のＡｌ組成は、０．３９及び０．５３である。

非特許文献３は、ＡｌＧａＮバッファ層を有する高電子移動度トランジスタが記載されている。このバッファ層は、サファイアを用いたＡｌＮテンプレート上に成長される。ＡｌＧａＮバッファ層の厚さ及びＡｌ組成は、それぞれ、６００ｎｍ及び０．２９である。ＡｌＧａＮバリア層の厚さ及びＡｌ組成は、それぞれ、２５ｎｍ及び０．４９である。

非特許文献４は、ＡｌＮ基板上に成長されたＡｌＧａＮを含むＵＶ−ＬＥＤを開示する。

非特許文献５は、サファイア基板上のＧａＮ上にＡｌＧａＮを成長することで作製したＡｌＧａＮ／ＧａＮ ＨＥＭＴのデバイス・エピに関する特性を記述している。例えば、ＴＡＢＬＥ．１に示すように、ＡｌＧａＮ層のＡｌ組成、つまりチャネル層とバリア層のＡｌ組成差が０．３４のとき、トランジスタ特性の重要な特性であるＩＤ−ｍａｘが最大となり、それ以上のＡｌ組成差の場合、ＩＤ−ｍａｘは低下する。また、シート抵抗（ρｓｈ）（２次元電子ガスの抵抗）に関しては、Ａｌ組成差が０．４２で最小となっており、それよりもＡｌ組成差が大きくなると、逆に大きくなる。

Takuma Nanjo, Misaichi Takeuchi1, Muneyoshi Suita, Yuji Abe, Toshiyuki Oishi, Yasunori Tokuda, and Yoshinobu Aoyagi1, "First Operation of AlGaN Channel High Electron Mobility Transistors," Applied Physics Express 1 (2008) 011101 Takuma Nanjo, Misaichi Takeuchi, Muneyoshi Suita, Toshiyuki Oishi, Yuji Abe, Yasunori Tokuda, and Yoshinobu Aoyagi, "Remarkable breakdown voltage enhancement in AlGaN channel high electron mobility transistors," APPLIED PHYSICS LETTERS 92, (2008), 263502 Shin Hashimoto, Katsushi Akita1, Tatsuya Tanabe1, Hideaki Nakahata1, Kenichiro Takeda, and Hiroshi Amano, "Study of two-dimensional electron gas in AlGaN channel HEMTs with high crystalline qualityShin," Phys. Status Solidi C 7, No. 7-8, 1938-1940 (2010) J.R. Grandusky, J. A. Smart, M. C. Mendrick, L. J. Schowalter, K. X. Chen, E. F. Schubert, "Pseudomorphic growth of thick n-type AlxGa1-xN layers on low-defect-density bulk AlN substrates for UV LED applications," Journal of Crystal Growth 311 (2009) pp.2864-2866 S. Arulkumaran, T. Egawa, H. Ishikawa and T. Jimbo, "Characterization of different-Al-content AlxGa1-xN/GaN heterostructures and high-electron-mobility transistors on sapphire", J. Vac. Sci. Technol. B 21(2), Mar/Apr 2003 888-894

非特許文献１における高電子移動度トランジスタでは、ＡｌＧａＮチャネル層及びＡｌＧａＮバリア層はＧａＮテンプレート上に成長されており、そのＡｌ組成は、それぞれ、０．２及び０．４である。非特許文献２における高電子移動度トランジスタでは、ＡｌＧａＮチャネル層及びＡｌＧａＮバリア層はＡｌＮテンプレート上に成長されており、そのＡｌ組成は、０．１６及び０．３８、並びに、０．３９及び０．５３である。非特許文献３における高電子移動度トランジスタでは、ＡｌＧａＮバッファ層及びＡｌＧａＮバリア層はＡｌＮテンプレート上に成長されており、そのＡｌ組成は、それぞれ、０．２９及び０．４９である。これらの高電子移動度トランジスタにおいて、ＡｌＧａＮバッファ層及びＡｌＧａＮバリア層のＡｌ組成差は、０．１４から０．２２である。

ＡｌＧａＮ／ＧａＮの高電子移動度トランジスタでは、チャネル層及びバリア層のアルミニウム組成差は０．２〜０．４程度であり、ＡｌＧａＮ／ＡｌＧａＮの高電子移動度トランジスタでも、チャネル層及びバリア層のアルミニウム組成差は０．２〜０．３程度となっている。
ＡｌＧａＮ／ＧａＮの高電子移動度トランジスタでは、チャネル層及びバリア層のアルミニウム組成差は０．２〜０．４程度のものが多くなっている。この理由は、非特許文献５の、特に例えば、ＴＡＢＬＥ．１に示すように、Ａｌ組成差が０．４程度よりも大きい場合、トランジスタ特性の重要な特性であるＩＤ−ｍａｘが、Ａｌ組成を更に上げることで低下したり、あるいは、シート抵抗（ρｓｈ）（２次元電子ガスの抵抗）が、Ａｌ組成を更に上げることで、逆に大きくなったりするためである。このように、０．２〜０．４程度よりも大きなアルミニウム組成差では、期待に反して、高電子移動度トランジスタの特性が、低下することが知られている。

本発明は、このような事情を鑑みて為されたものであり、チャネル層及びバリア層のアルミニウム組成差を増大させてトランジスタ特性を改善可能な構造を有するIII族窒化物半導体電子デバイスを提供することを目的とし、また、このIII族窒化物半導体電子デバイスのためのエピタキシャル基板を提供することを目的とし、さらにこのIII族窒化物半導体電子デバイスを作製する方法を提供することを目的とする。

本発明に係るIII族窒化物半導体電子デバイスは、（ａ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、（ｂ）前記第１の半導体層の上に設けられ、第２のIII族窒化物半導体材料からなる第２の半導体層と、（ｃ）前記第２の半導体層の上に設けられたゲート電極とを備える。前記第１の半導体層は前記第２の半導体層にヘテロ接合を成し、前記第２の半導体層のバンドギャップは、前記第１の半導体層のバンドギャップより大きく、前記第１の半導体層は歪みを内包し、前記第１のIII族窒化物半導体材料はＡｌを含むＩＩＩ族窒化物半導体材料、例えばＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦０．５、Ｙ＜Ｘ）からなり、前記第２のIII族窒化物半導体材料はＡｌを含むＩＩＩ族窒化物半導体材料、例えばＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ＜１、Ｙ＜Ｚ≦Ｘ）からなり、前記第１の半導体層のアルミニウム組成と前記第２の半導体層のアルミニウム組成との差は、０．５以上である。

このIII族窒化物半導体電子デバイスによれば、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮは歪みを内包する。このとき、第１の半導体層は、下地のＡｌ_ＸＧａ_１−ＸＮに対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮの格子定数（例えばａ軸方向の格子定数）と異なる。一方、第１の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数（例えばａ軸方向の格子定数）と異なる。つまり、III族窒化物半導体電子デバイスにおいて、第１の半導体層の実際の格子定数は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数とＡｌ_ＸＧａ_１−ＸＮの格子定数との間の中間値を有する。

第１の半導体層のＡｌ_ＹＧａ_１−ＹＮにおける実際の格子定数が上記の中間値を有するので、第１の半導体層におけるＡｌ_ＹＧａ_１−ＹＮの実際の格子定数と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数との差△１は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数との差△２より小さくなる。これ故に、差分（△２−△１）に応じて、歪んだＡｌ_ＹＧａ_１−ＹＮ上に成長可能な歪んだＡｌ_ＺＧａ_１−ＺＮのＡｌ組成を増加可能になる。これによって、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮのアルミニウム組成と第２の半導体層のＡｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差を０．５以上にすることが可能になる。

また、本発明に係るIII族窒化物半導体電子デバイスは、（ａ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、（ｂ）前記第１の半導体層の上に設けられ、第２のIII族窒化物半導体材料からなる第２の半導体層と、（ｃ）前記第２の半導体層の上に設けられたゲート電極とを備える。前記第１の半導体層は前記第２の半導体層にヘテロ接合を成し、前記第２の半導体層のバンドギャップは、前記第１の半導体層のバンドギャップより大きく、前記第１の半導体層は歪みを内包すると共に、前記半導体表面のＡｌ_ＸＧａ_１−ＸＮの上において格子緩和しており、前記第１のIII族窒化物半導体材料はＡｌを含むＩＩＩ族窒化物半導体材料、例えばＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦０．５、Ｙ＜Ｘ）からなり、前記第２のIII族窒化物半導体材料はＡｌを含むＩＩＩ族窒化物半導体材料、例えばＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ＜１、Ｙ＜Ｚ≦Ｘ）からなり、前記第１の半導体層のアルミニウム組成と前記第２の半導体層のアルミニウム組成との差は、０．５以上である。

このIII族窒化物半導体電子デバイスによれば、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮはＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。したがって、第１の半導体層は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数（例えばａ軸方向の格子定数）と異なる。また、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮは歪みを内包するので、完全に格子緩和しておらず、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、無歪みの第１のIII族窒化物半導体材料に固有の格子定数（例えばａ軸方向の格子定数）と異なる。つまり、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数は、これらの格子定数の間の中間値を有する。

第１の半導体層のＡｌ_ＹＧａ_１−ＹＮにおける実際の格子定数が上記の中間値を有するので、第１の半導体層におけるＡｌ_ＹＧａ_１−ＹＮの実際の格子定数と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数との差△１は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数との差△２より小さくなる。これ故に、差分（△２−△１）に応じて、歪んだＡｌ_ＹＧａ_１−ＹＮ上に成長可能な歪んだＡｌ_ＺＧａ_１−ＺＮのＡｌ組成を増加可能になる。これによって、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮのアルミニウム組成と第２の半導体層のＡｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差を０．５以上にすることが可能になる。

高電子移動度トランジスタのヘテロ接合の二次元電子ガス濃度は、自発分極とピエゾ分極に関連する。この自発分極は、チャネル層及びバリア層のアルミニウム組成の差に関連しており、組成差が大きいとき自発分極に起因する二次元電子ガス濃度を高くできる。したがって、上記のIII族窒化物半導体電子デバイスにおいて、第１の半導体層と第２の半導体層とのヘテロ接合における二次元電子ガス濃度を高めることができる。一方で、第１の半導体層と第２の半導体層とのヘテロ接合における歪みが従来のものよりも小さいため、従来よりも高いＡｌ組成差でも、良好なトランジスタ特性等が得られる。

本発明に係るIII族窒化物半導体電子デバイスは、前記第１及び第２の半導体層を搭載する支持基体を更に備えることができる。前記支持基体は前記半導体表面を有し、前記支持基体は前記Ａｌ_ＸＧａ_１−ＸＮから構成された基板とすることができる。このIII族窒化物半導体電子デバイスによれば、Ａｌ_ＸＧａ_１−ＸＮ支持基体上にIII族窒化物半導体電子デバイスのための半導体積層を設けることができる。

本発明に係るIII族窒化物半導体電子デバイスは、前記第１及び第２の半導体層を搭載する支持基体を更に備えることができる。前記支持基体は、前記半導体表面を提供するIII族窒化物層と、前記Ａｌ_ＸＧａ_１−ＸＮと異なる材料からなる支持体とを含み、前記III族窒化物層は前記支持体の上に搭載されることができる。このIII族窒化物半導体電子デバイスによれば、Ａｌ_ＸＧａ_１−ＸＮテンプレート上にIII族窒化物半導体電子デバイスのための半導体積層を設けることができる。

本発明は、III族窒化物半導体電子デバイスのためのエピタキシャル基板に係る。エピタキシャル基板は、（ａ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、（ｂ）前記第１の半導体層の上に設けられ、第２のIII族窒化物半導体材料からなる第２の半導体層と、（ｃ）前記第１及び第２の半導体層を搭載する基板とを備える。前記第２の半導体層は、前記第１の半導体層のバンドギャップより大きいバンドギャップを有し、前記第１の半導体層は前記第２の半導体層にヘテロ接合を成し、前記第１の半導体層は歪みを内包し、前記第１のIII族窒化物半導体材料はＡｌを含むＩＩＩ族窒化物半導体材料、例えばＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦０．５、Ｙ＜Ｘ）からなり、前記第２のIII族窒化物半導体材料はＡｌを含むＩＩＩ族窒化物半導体材料、例えばＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ＜１、Ｙ＜Ｚ≦Ｘ）からなり、前記第１の半導体層のアルミニウム組成と前記第２の半導体層のアルミニウム組成との差は、０．５以上である。

このエピタキシャル基板は、基板上に設けられた半導体積層を備え、その半導体積層は、上記の第１及び第２の半導体層を含む。半導体積層は、ゲート電極を搭載可能なように設けられた主面を有する。この半導体積層において、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮは歪みを内包する。このとき、第１の半導体層は、下地のＡｌ_ＸＧａ_１−ＸＮに対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第１の半導体層の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮの格子定数（例えばａ軸方向の格子定数）と異なる。一方、第１の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第１の半導体層の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数（例えばａ軸方向の格子定数）は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数（例えばａ軸方向の格子定数）と異なる。つまり、III族窒化物半導体電子デバイスにおいて、第１の半導体層の実際の格子定数は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数とＡｌ_ＸＧａ_１−ＸＮの格子定数との間の中間値を有する。

第１の半導体層の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数が上記の中間値を有するので、第１の半導体層におけるＡｌ_ＹＧａ_１−ＹＮの歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数との差△１は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数との差△２より小さくなる。これ故に、差分（△２−△１）に応じて、歪んだＡｌ_ＹＧａ_１−ＹＮ上に成長可能な歪んだＡｌ_ＺＧａ_１−ＺＮのＡｌ組成を増加可能になる。これによって、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮのアルミニウム組成と第２の半導体層のＡｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差を０．５以上にすることが可能になる。

本発明は、III族窒化物半導体電子デバイスのためのエピタキシャル基板に係る。エピタキシャル基板は、（ａ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、（ｂ）前記第１の半導体層の上に設けられ、第２のIII族窒化物半導体材料からなる第２の半導体層と、（ｃ）前記第１及び第２の半導体層を搭載する基板とを備える。前記第２の半導体層は、前記第１の半導体層のバンドギャップより大きいバンドギャップを有し、前記第１の半導体層は前記第２の半導体層にヘテロ接合を成し、前記第１の半導体層は歪みを内包すると共に、前記半導体表面のＡｌ_ＸＧａ_１−ＸＮの上において格子緩和しており、前記第１のIII族窒化物半導体材料はＡｌを含むＩＩＩ族窒化物半導体材料、例えばＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦０．５、Ｙ＜Ｘ）からなり、前記第２のIII族窒化物半導体材料はＡｌを含むＩＩＩ族窒化物半導体材料、例えばＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ＜１、Ｙ＜Ｚ≦Ｘ）からなり、前記第１の半導体層のアルミニウム組成と前記第２の半導体層のアルミニウム組成との差は、０．５以上である。

このエピタキシャル基板は、基板上に設けられた半導体積層を備え、その半導体積層は、上記の第１及び第２の半導体層を含む。半導体積層は、ゲート電極を搭載可能なように設けられた主面を有する。この半導体積層において、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮはＡｌ_ＸＧａ_１−ＸＮ上において格子緩和している。したがって、第１の半導体層は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第１の半導体層の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数（例えばａ軸方向の格子定数）と異なる。また、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮは歪みを内包するので、III族窒化物半導体電子デバイスにおける第１の半導体層の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数（例えばａ軸方向の格子定数）は、完全に格子緩和しておらず、また無歪みの第１のIII族窒化物半導体材料に固有の格子定数（例えばａ軸方向の格子定数）とも異なる。つまり、III族窒化物半導体電子デバイスにおける第１の半導体層の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数は、これらの格子定数の間の中間値を有する。

第１の半導体層の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数が上記の中間値を有するので、第１の半導体層の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数との差△１は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数との差△２より小さくなる。これ故に、差分（△２−△１）に応じて、歪んだＡｌ_ＹＧａ_１−ＹＮ上に成長可能な歪んだＡｌ_ＺＧａ_１−ＺＮのＡｌ組成を増加可能になる。これによって、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮのアルミニウム組成と第２の半導体層のＡｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差を０．５以上にすることが可能になる。

本発明は、III族窒化物半導体電子デバイスを作製する方法に係る。この作製方法は、（ａ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に、Ａｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦０．５、Ｙ＜Ｘ）からなる第１の半導体層を成長する工程と、（ｂ）Ａｌ_ＺＧａ_１−ＺＮ（０＜Ｚ＜１、Ｙ＜Ｚ≦Ｘ）からなる第２の半導体層を前記第１の半導体層の上に成長する工程と、（ｃ）前記第２の半導体層を成長した後にゲート電極を形成する工程とを備える。前記第１の半導体層は前記第２の半導体層にヘテロ接合を成し、前記第１の半導体層は歪みを内包し、前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成と前記Ａｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差は、０．５以上である。

上記の製造方法によれば、歪みを内包する第１の半導体層を成長する。したがって、第１の半導体層は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数（例えばａ軸方向の格子定数）と異なる。また、第１の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、無歪みの第１のIII族窒化物半導体材料に固有の格子定数（例えばａ軸方向の格子定数）と異なる。つまり、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。

この第１の半導体層上に、第２の半導体層を成長する。第１の半導体層の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数が上記の中間値を有するので、第１の半導体層の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数との差△１は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数との差△２より小さくなる。これ故に、差分（△２−△１）に応じて、歪んだＡｌ_ＹＧａ_１−ＹＮ上に成長可能な歪んだＡｌ_ＺＧａ_１−ＺＮのＡｌ組成を増加可能になる。これによって、第１の半導体層のＡｌ_ＹＧａ_１−ＹＮのアルミニウム組成と第２の半導体層のＡｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差を０．５以上にすることが可能になる。

本発明に係る上記の形態では、前記第２の半導体層は前記第１の半導体層の上にコヒーレントに設けられていることができる。この発明によれば、第２の半導体層は第１の半導体層の上にコヒーレントに設けられるので、第２の半導体層は緩和していない。第２の半導体層の格子定数（例えばａ軸方向の格子定数）は第１の半導体層の格子定数（例えばａ軸方向の格子定数）に実質的に等しい。上記のヘテロ接合に転位が導入されない。

本発明に係る上記の形態では、前記第１の半導体層は格子緩和率Ｒで緩和しており、前記格子緩和率Ｒは（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定される。前記格子緩和率Ｒは０．９より小さいことが好ましい。また、前記格子緩和率Ｒは０．８より小さいことが好ましい。さらに、前記格子緩和率Ｒはゼロより大きいことが好ましい。
なお、ここで、ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）は無歪みの場合のＡｌ_ＹＧａ_１−ＹＮのａ軸の格子定数であり、ｄ０（Ａｌ_ＸＧａ_１−ＸＮ）は無歪みの場合のＡｌ_ＸＧａ_１−ＸＮのａ軸の格子定数である。
ｄ（Ａｌ_ＹＧａ_１−ＹＮ）は、実際の歪み等を有している場合のＡｌ_ＹＧａ_１−ＹＮの格子定数である。なお、ｄ（Ａｌ_ＸＧａ_１−ＸＮ）は実際のＡｌ_ＸＧａ_１−ＸＮのａ軸の格子定数であるが、通常、これは、下地の層に用いているため、ｄ０（Ａｌ_ＸＧａ_１−ＸＮ）とほぼ同じ値となる。

本発明に係る上記の形態では、前記Ａｌ_ＸＧａ_１−ＸＮはＡｌＮであることが好適である。この発明は、低転位のＡｌＮを支持基体として用いることができる。例えばＡｌＮの貫通転位密度は、１×１０^８cm^-2以下であることができる。

本発明に係る上記の形態では、前記Ａｌ_ＸＧａ_１−ＸＮの前記半導体表面はｃ面を有することが好ましい。この発明は、第１の半導体層において、内部歪みの解放にｃ面方向のスベリを利用する。ｃ面をスベリ面とする場合、格子不整合に基づく欠陥は、第１の半導体層の表面の方向には伝播しない。したがって、第１の半導体層と第２の半導体層とのヘテロ接合は、内部歪みの一部解放による欠陥の影響を直接に受けない。

本発明に係る上記の形態では、第１の半導体層と第２の半導体層のＡｌ組成差が０．５以上であるので、前記第１の半導体層の前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成は０．５以下であることが好適である。

本発明に係る上記の形態では、前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成と前記Ａｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差は、０．６以上であることが好ましい。この発明は、チャネル層とバリア層とのＡｌ組成を大きくするので、ヘテロ界面における二次元電子ガスの濃度と、それによる電子デバイスの特性を更に高めることができる。

以上説明したように、本発明によれば、チャネル層及びバリア層のアルミニウム組成差を増大させてトランジスタ特性を改善可能な構造を有するIII族窒化物半導体電子デバイスが提供される。また、本発明によれば、III族窒化物半導体電子デバイスのためのエピタキシャル基板が提供される。さらに、本発明によれば、III族窒化物半導体電子デバイスを作製する方法が提供される。

図１は、本実施の形態に係るIII族窒化物半導体電子デバイス及びエピタキシャル基板を概略的に示す図面である。 図２は、第１の半導体層、第２の半導体層及び支持基体の格子定数の関係を示す図面である。 図３は、実験において作成したエピタキシャル基板の逆格子マッピング像の一例を示す。 図４は、実施例における実験の結果の一覧を示す図面である。 図５は、バリア層のアルミニウム組成とＨＥＭＴ特性Ｉｄ−ｍａｘとの関係を示す図面である。 図６は、ＡｌＧａＮチャネル層の格子緩和率とＩｄ−ｍａｘ特性の極大値との関係を示す図面である。 図７は、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法における主要な工程フローを示す図面である。

引き続いて、添付図面を参照しながら、III族窒化物半導体電子デバイス、エピタキシャル基板、並びにエピタキシャル基板及びIII族窒化物半導体電子デバイスを作製する方法に係る本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施の形態に係るIII族窒化物半導体電子デバイス及びエピタキシャル基板を概略的に示す図面である。III族窒化物半導体電子デバイス１１は、第１の半導体層１３と、第２の半導体層１５と、ゲート電極１７とを備える。半導体積層１９は第１の半導体層１３及び第２の半導体層１５を含む。第２の半導体層１５は第１の半導体層１３上に設けられる。ゲート電極１７は第２の半導体層１５の上に設けられている。第２の半導体層１５は歪みを内包し、第１の半導体層１３は第２の半導体層１５にヘテロ接合２７ａを成す。また、第１の半導体層１３は歪みを内包する。第２の半導体層１５は、第１の半導体層１３のバンドギャップＥ１３より大きいバンドギャップＥ１５を有する。

第１の半導体層１３は、第１のIII族窒化物半導体材料からなる。第１のIII族窒化物半導体材料は、Alを含むＩＩＩ族窒化物半導体層、例えば、Ａｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦０．５、Ｙ＜Ｘ）からなり、例えば三元ＡｌＧａＮであることができる。第１の半導体層１３は、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面２１ａ上に設けられる。第２の半導体層１５は第２のIII族窒化物半導体材料からなる。第２のIII族窒化物半導体材料はAlを含むＩＩＩ族窒化物半導体層、例えば、Ａｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｙ＜Ｚ≦Ｘ）からなり、例えば三元ＡｌＧａＮ、二元ＡｌＮであることができる。Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成とＡｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差は、０．５以上である。

このIII族窒化物半導体電子デバイス１１によれば、第１の半導体層１３は、下地のＡｌ_ＸＧａ_１−ＸＮに対して格子整合しておらず、III族窒化物半導体電子デバイス１１における第１の半導体層１３のＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（１３）（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮの格子定数ｄ（２１）（例えばａ軸方向の格子定数）と異なる。一方、第１の半導体層１３は歪みを内包するので、III族窒化物半導体電子デバイスにおける歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（１３）は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数ｄ０（１３）（例えばａ軸方向の格子定数）と異なる。つまり、III族窒化物半導体電子１１デバイスにおいて、第１の半導体層１３の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（１３）は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数ｄ０（１３）とＡｌ_ＸＧａ_１−ＸＮの格子定数ｄ（２１）との間の中間値を有する。

第１の半導体層１３の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（１３）が上記の中間値を有するので、歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（１３）と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数ｄ０（１５）との差△１は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数ｄ０（１３）と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数ｄ０（１５）との差△２より小さくなる。これ故に、差分（△２−△１）に応じて、歪んだＡｌ_ＹＧａ_１−ＹＮ上に成長可能な歪んだＡｌ_ＺＧａ_１−ＺＮのアルミニウム組成を増加可能になる。これによって、第１の半導体層１３のＡｌ_ＹＧａ_１−ＹＮのアルミニウム組成と第２の半導体層１５のＡｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差を０．５以上にまで大きくすることが可能になる。

また、III族窒化物半導体電子デバイス１１では、第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。第１の半導体層１３の格子緩和率は、一般的には、後ほど説明から理解されるように、ゼロより大きく、１より小さい値をとることができる。（なお、格子緩和率がゼロの場合とは緩和していない状態であり、１の場合とは完全緩和した状態であり、歪みを内包していない状態である。）

III族窒化物半導体電子デバイス１１は、以下のように場合に、ヘテロ接合を構成する２つの半導体層１３、１５におけるアルミニウム組成差を増大させてトランジスタ特性を改善可能である。半導体積層１９内の電流経路からゲート電極１７を隔てる半導体層１５を厚くできる：第１の半導体層１３は歪みを内包する；第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮ上において格子緩和している。

第２の半導体層１５は第１の半導体層１３上にコヒーレントに設けられている。第２の半導体層１５は第１の半導体層１３上にコヒーレントに設けられるので、第２の半導体層１５は実質的に緩和していない。第２の半導体層１５の格子定数ｄ（１５）（例えばａ軸方向の格子定数）は第１の半導体層１３の格子定数ｄ（１３）（例えばａ軸方向の格子定数）に実質的に等しい。第１の半導体層１３は第２の半導体層１５とヘテロ接合２７ａを成しており、ヘテロ接合２７ａに転位が導入されない。

III族窒化物半導体電子デバイス１１は、第１及び第２の半導体層１３、１５を搭載する支持基体２１を更に備えることができる。支持基体２１は半導体表面２１ａを有し、半導体表面２１ａは座標系ＳのＸ軸方向及びＹ軸方向に延在する。第１及び第２の半導体層１３、１５は、支持基体２１の半導体表面２１ａの法線方向（Ｚ軸方向）に配置されている。本実施例では、第１の半導体層１３は、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮに接合２７ｂを成す。支持基体２１は、図１の（ｃ）部に示されるように、Ａｌ_ＸＧａ_１−ＸＮからなる基板からなることができる。Ａｌ_ＸＧａ_１−ＸＮ支持基体上に、III族窒化物半導体電子デバイス１１のための半導体積層１９を設けることができる。或いは、図１の（ｄ）部に示されるように、支持基体２１は、半導体表面２１ａを提供するIII族窒化物層３１ａと、Ａｌ_ＸＧａ_１−ＸＮと異なる材料からなる支持体３１ｂとを含むことができる。III族窒化物層３１ａは支持体３１ｂの上に搭載される。Ａｌ_ＸＧａ_１−ＸＮテンプレート上に、III族窒化物半導体電子デバイス１１のための半導体積層１９を設けることができる。III族窒化物層３１ａはＡｌ_ＸＧａ_１−ＸＮからなる。支持体３１ｂとして、例えばサファイア基板、ＳｉＣ基板、Ｓｉ基板等を用いることができる。

必要な場合には、支持基体２１と第１及び第２の半導体層１３、１５との間に、III族窒化物半導体からなるバッファ層を設けることができ、このバッファ層は、Ａｌ_ＸＧａ_１−ＸＮからなることが好ましい。このバッファ層は、半導体積層１９内に設けることができる。

III族窒化物半導体電子デバイス１１のチャネル層及びバリア層は、それぞれ、第１の半導体層１３及び第２の半導体層１５を含む。第１の半導体層１３は第２の半導体層１５とヘテロ接合２７ａを形成する。ヘテロ接合２７ａには二次元電子ガス２９が生成される。この二次元電子ガス２９は、ゲート電極１７からの電界によって制御される。また、ソース電極２３及びドレイン電極２５に電圧が印加されるとき、二次元電子ガス２９によるチャネルに電流がドレイン電極２５からソース電極２３に流れる。ソース電極２３及びドレイン電極２５はチャネル層に電気的に接続され、ソース電極２３及びドレイン電極２５は半導体積層１９にオーミック接触Ｊ１、Ｊ２を成す。また、ゲート電極１７は半導体積層１９にショットキ接合ＪＳを成す。

図１の（ａ）部に示されるように、ゲート電極１７、ソース電極２３及びドレイン電極２５は、半導体積層１９の主面１９ａ上において所定方向（座標系ＳのＸ軸の方向）に延在しており、ソース電極２３、ゲート電極１７及びドレイン電極２５は上記の所定方向に直交する方向（座標系ＳのＹ軸の方向）に半導体積層１９の主面１９ａに配置されている。

図１の（ｅ）部を参照すると、エピタキシャル基板ＥＰが示されている。エピタキシャル基板ＥＰは、エピタキシャル積層体２０及び基板２２を含む。エピタキシャル積層体２０は基板２２の主面２２ａ上に設けられる。エピタキシャ積層体２０は、半導体層１３、１５を含む半導体積層１９と実質的に同じ構造を提供できる複数のIII族窒化物半導体層を含む。基板２２は、支持基体２１と実質的に同じ構造及び材料からなる。典型的な実施例では、エピタキシャル基板ＥＰのエピタキシャ積層体２０は、チャネル層のための第１の半導体層１４（第１の半導体層１３に対応する）、及びバリア層のための第２の半導体層１６（第１の半導体層１５に対応する）を備える。なお、必要な場合には、エピタキシャ積層体２０は半導体層１４、１６に加えてバッファ層１８を含むことができる。

以下のように場合に、III族窒化物半導体電子デバイス１１のためのエピタキシャル基板ＥＰに、ヘテロ接合を構成する２つの半導体層におけるアルミニウム組成差を増大させてトランジスタ特性を改善可能である高Ａｌ組成差の半導体層１６を提供できる：第１の半導体層１４は、歪みを内包する；第１の半導体層１４は、歪みを内包すると共に、半導体表面２２ａのＡｌ_ＸＧａ_１−ＸＮに対して格子緩和している。

実用的に重要な実施例では、Ａｌ_ＸＧａ_１−ＸＮがＡｌＮであることが好適である。このとき、低転位のＡｌＮを支持基体として用いることができる。例えばＡｌＮの貫通転位密度は１×１０^８ｃｍ^−２以下であることができる。

図２を参照しながら、第１の半導体層１３、第２の半導体層１５及び支持基体２１の格子定数の関係を説明する。図２の（ａ）部は、III族窒化物半導体電子デバイス１１のためのエピタキシャル構造ＥＳ１を示す。エピタキシャル構造ＥＳ１においては、第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。第２の半導体層１５は第１の半導体層１３上にコヒーレントに設けられている。

図２の（ｂ）部は、III族窒化物半導体電子デバイス１１とは別のIII族窒化物半導体電子デバイスのためのエピタキシャル構造ＥＳＣを示す。エピタキシャル構造ＥＳＣは、チャネル層のための第３の半導体層３３（第１の半導体層１３に関連づけられる）及びバリア層のための第４の半導体層３５（第１の半導体層１５に関連づけられる）を備える。第３の半導体層３３はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、歪みを内包することなく半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮ上において完全に格子緩和している。第２の半導体層３５はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、また第１の半導体層３３上にコヒーレントに設けられている。

図２の（ａ）部及び（ｂ）部において、横軸はＧａＮからＡｌＮに向かうＡｌ組成の増加と伴って変化する六方晶系III族窒化物の格子定数を示す。縦軸は、図１の（ａ）部に示された座標系ＳのＺ軸を示す。横軸には、Ａｌ_ＸＧａ_１−ＸＮに固有の格子定数ｄ０（Ｘ）、Ａｌ_ＹＧａ_１−ＹＮに固有の格子定数ｄ０（Ｙ）、及びＡｌ_ＺＧａ_１−ＺＮに固有の格子定数ｄ０（Ｚ）が示されている。固有の格子定数は、それぞれの材料に歪みがないことを意味する。図２の（ａ）部及び（ｂ）部を参照すると、固有の格子定数ｄ０（Ｘ）、ｄ０（Ｙ）及びｄ０（Ｚ）を表す一点鎖線が縦軸に沿って描かれている。

図２の（ａ）部を参照すると、第１の半導体層１３の格子定数ｄ（１３）は、固有の格子定数ｄ０（Ｙ）と固有の格子定数ｄ０（Ｘ）及びｄ０（Ｚ）との間の値を有する。これは、第１の半導体層１３がＡｌ_ＸＧａ_１−ＸＮに格子整合せず、且つ完全に格子緩和もしていない、いわゆる中間緩和の状態を有することを示す。第２の半導体層１５は、第１の半導体層１３上にコヒーレントに設けられ、矢印ＳＴ１で示されるように歪みを内包し、また格子定数ｄ（１５）は、第１の半導体層１３の格子定数ｄ（１３）に等しい。

図２の（ｂ）部を参照すると、半導体積層３９は第３の半導体層３３及び第４の半導体層３５を含む。第３の半導体層３３の格子定数ｄ（３３）は、固有の格子定数ｄ０（Ｙ）に等しい値を有する。これは、第３の半導体層３３がＡｌ_ＸＧａ_１−ＸＮに格子整合せず、且つ完全に格子緩和していることを示す。第４の半導体層３５は、第３の半導体層３３上にコヒーレントに設けられ、矢印ＳＴ２で示されるように大きな歪みを内包し、また格子定数ｄ（３５）は、第１の半導体層３３の格子定数ｄ（３３）に等しい。

半導体積層１９では、歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（１３）と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数ｄ０（Ｚ）との差△１は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数ｄ０（Ｙ）と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数ｄ０（Ｚ）との差△２より小さくなる。これ故に、差分（△２−△１）に応じて、歪んだＡｌ_ＹＧａ_１−ＹＮ上に成長可能な歪んだＡｌ_ＺＧａ_１−ＺＮのＡｌ組成を増加可能になる。これによって、第１の半導体層１３のＡｌ_ＹＧａ_１−ＹＮのアルミニウム組成と第２の半導体層１５のＡｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差を０．５以上又は０．５より大きくすることが可能になる。

高電子移動度トランジスタ１１のヘテロ接合２７ａの二次元電子ガス２９の濃度は、自発分極とピエゾ分極に関連する。この自発分極は、チャネル層及びバリア層のアルミニウム組成の差に関連しており、組成差が大きいとき自発分極に起因する二次元電子ガス濃度を高くできる。したがって、III族窒化物半導体電子デバイス１１において、第１の半導体層１３と第２の半導体層１５とのヘテロ接合２７ａにおける二次元電子ガス濃度を大きくできる。一方で、第１の半導体層と第２の半導体層とのヘテロ接合における歪みが従来のものよりも小さいため、従来よりも高いＡｌ組成差でも、良好なトランジスタ特性等が得られる。

一方、半導体積層３９では、第４の半導体層３５が第３の半導体層３３にコヒーレントに成長されると共に、第３の半導体層３３のＡｌ_ＹＧａ_１−ＹＮがＡｌ_ＸＧａ_１−ＸＮに対して完全に緩和している。これ故に、Ａｌ_ＹＧａ_１−ＹＮの格子定数ｄ（３３）はｄ０（Ｙ）に等しく、Ａｌ_ＺＧａ_１−ＺＮの格子定数ｄ（３５）もｄ０（Ｙ）に等しい。したがって、完全緩和したＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（３３）と無歪みのＡｌ_ＺＧａ_１−ＺＮの格子定数ｄ０（Ｚ）との差△３は、格子定数ｄ０（Ｙ）と格子定数ｄ０（Ｚ）との差△４に等しくなる。

第４の半導体層３５は矢印ＳＴ２で示されるように大きな歪みを内包する一方、第２の半導体層１５は矢印ＳＴ１で示されるように小さい歪みを内包する。したがって、第２の半導体層１５及び第４の半導体層３５は共にＡｌ_ＺＧａ_１−ＺＮからなるけれども、第１の半導体層１３上にコヒーレントに成長される第２の半導体層１５における可能なＡｌ組成上限は、上記の歪みの違いに起因して、第３の半導体層３３上にコヒーレントに成長される第４の半導体層３５における可能なＡｌ組成上限より大きくなる。

なお、図２の（ａ）部に示された第１の半導体層１３の緩和の程度は一例であり、本実施の形態は、図２の（ａ）部に示された特定の例示に限定されない。

Ａｌ_ＸＧａ_１−ＸＮの半導体表面はｃ面を有することが好ましい。このとき、第１の半導体層１３において、内部歪みの解放にｃ面方向のスベリを利用する。ｃ面スベリ面は、第１の半導体層１３の表面１３ａには到達しない。したがって、第１の半導体層１３と第２の半導体層１５とのヘテロ接合は、内部歪みの解放による欠陥の影響を直接に受けない。また、ヘテロ接合２７ａは、ｃ面に平行な面に沿って延在し、また接合２７ｂは、ｃ面に平行な面に沿って延在する。

第１の半導体層１３がＡｌ_ＹＧａ_１−ＹＮからなるとき、第１の半導体層１３の格子緩和率Ｒは例えば（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定される。格子緩和率Ｒは０．９に等しい又はより小さいことが好ましい。この実施例では格子緩和率Ｒが０．９以下であれば、第１の半導体層と第２の半導体層の組成差を有意に大きくすることが可能である。また、格子緩和率Ｒはゼロより大きく０．８に等しい又はより小さいことが好ましい。この実施例では格子緩和率Ｒが０．８以下であれば、第１の半導体層と第２の半導体層の組成差を更に有意に大きくすることが可能である。さらに、格子緩和率Ｒは０．６に等しい又はより小さいことが好ましい。この実施例では格子緩和率Ｒが０．８以下であれば、第１の半導体層と第２の半導体層の組成差を更に有意に大きくすることが可能である。ここで、ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）は無歪みのＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ０（Ａｌ_ＸＧａ_１−ＸＮ）は無歪みのＡｌ_ＸＧａ_１−ＸＮの格子定数を示す、また、ｄ（Ａｌ_ＹＧａ_１−ＹＮ）は、当該III族窒化物半導体電子デバイス１１におけるＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ（Ａｌ_ＸＧａ_１−ＸＮ）は当該III族窒化物半導体電子デバイス１１における格子定数を示す。

第１の半導体層１３のＡｌ_ＹＧａ_１−ＹＮのアルミニウム組成は０．５以下であることが好適である。第１の半導体層１３（チャネル層）と第２の半導体層１５（バリア層）の組成差が０．５以上であるので、第１の半導体層１３（チャネル層）のアルミニウム組成は０．５以下となる。

Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成とＡｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差は、０．６以上又はより大きいことが好ましい。チャネル層とバリア層とからなるヘテロ接合２７ａのアルミニウム組成を大きくするので、ヘテロ界面２７ａにおける二次元電子ガスの濃度を高めることができる。アルミニウム組成の増大により、ヘテロ界面２７ａにおける二次元電子ガスの濃度をより高くできる。

チャネル層の格子緩和率の調整によって、バリア層とチャネル層の組成差を大きくできることを説明する。発明者らの実験では、例えばＡｌＧａＮからなるチャネル層の格子緩和率を変化させる。つまり、完全に緩和した状態(１００％緩和)ではなく、例えば９０％以下（例えば８０％緩和以下、８０％緩和以下や６０％緩和以下）という中間緩和の状態をチャネル層に作り込むことによって、ＡｌＧａＮチャネル層上に成長される、ＡｌＧａＮバリア層にかかる歪みを従来の場合よりも小さくすることにより、ＡｌＧａＮチャネル層とＡｌＧａＮバリア層とのアルミニウム組成の差を従来のものよりも増大できる。

引き続き、格子緩和率を調整可能であることを示す実験について説明する。それらの実験の結果として、より大きなバリア層とチャネル層の組成差を形成することが可能となり、その結果、より優れたトランジスタ特性（Ｉｄ−ｍａｘ等）を得ることができている。

引き続き説明される実験において、チャネル層のためのIII族窒化物半導体としてアルミニウム組成０．２０のＡｌＧａＮを用いる。本実施の形態は、このような例示に限定されることはない。また、以下の実験においては、バリア層のために厚さ１５ｎｍのIII族窒化物半導体層を成長している。あまりにも薄すぎるバリア層の場合、電流コラプスが大きくなってしまったり、電極等の作製プロセスの際の酸化膜等の影響が大きくなる、あるいは、バリア層の膜厚にばらつきが生じた場合のトランジスタ特性のばらつきが大きくなる等の問題が生じるため、ある程度の厚みが実用上不可欠である。

（実験１−１）
ＡｌＧａＮ／ＡｌＧａＮ（Ａｌ組成０．２０）のＨＥＭＴにおいて、ＡｌＧａＮチャネル層が１００％の格子緩和率で緩和しているエピタキシャル基板。
（０００１）面のサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１１００度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１００ｎｍのＡｌＮ膜を摂氏１１００度の温度で成長する。ＡｌＮ膜上に、厚さ３μｍのＡｌＧａＮチャネル膜（Ａｌ組成＝０．２０）を摂氏１０５０度の温度で成長する。ＡｌＧａＮ膜上に、ＡｌＧａＮ又はＡｌＮバリア膜を摂氏１０５０度の温度で成長する。ＡｌＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＡｌＧａＮチャネル膜が下地のＡｌＮに対して１００％の格子緩和率で緩和していることを示す。Ａｌ組成０．５０、０．６０、０．７０、０．８０、１．０のＡｌＧａＮ、ＡｌＮのバリア膜を成長して、チャネル層とバリア層の組成差が０．３０、０．４０、０．５０、０．６０、０．８０であるヘテロ接合におけるＡｌＧａＮ膜、ＡｌＮ膜の臨界膜厚を調べる。上記のような成膜及び測定から、バリア層のＡｌ組成と、ヘテロ接合トランジスタの特性との関係を得ることができる。

（実験１−２）
ＡｌＧａＮ／ＡｌＧａＮ（Ａｌ組成０．２０）のＨＥＭＴにおいて、ＡｌＧａＮチャネル層が９０％の格子緩和率で緩和しているエピタキシャル基板。
実験１−１と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１２００度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１０００ｎｍのＡｌＮ膜を摂氏１２００度の温度で成長する。ＡｌＮ膜上に、厚さ１μｍのＡｌＧａＮチャネル膜（Ａｌ組成＝０．２０）を摂氏１０５０度の温度で成長する。このＡｌＧａＮ膜上に、ＡｌＧａＮ又はＡｌＮバリア膜を摂氏１０５０度の温度で成長する。ＡｌＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＡｌＧａＮチャネル膜が下地のＡｌＮに対して９０％の格子緩和率で緩和していることを示す。Ａｌ組成０．５０、０．６０、０．７０、０．８０、１．０のＡｌＧａＮ、ＡｌＮバリア膜を成長して、チャネル層とバリア層の組成差が０．３０、０．４０、０．５０、０．６０、０．８０であるヘテロ接合におけるＡｌＧａＮ膜、ＡｌＮ膜の臨界膜厚を調べる。上記のような成膜及び測定から、バリア層のＡｌ組成と、ヘテロ接合トランジスタの特性との関係を得ることができる。

（実験１−３）
ＡｌＧａＮ／ＡｌＧａＮ（Ａｌ組成０．２０）のＨＥＭＴにおいて、ＡｌＧａＮチャネル層が８０％の格子緩和率で緩和しているエピタキシャル基板。
実験１−１と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１２５０度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１５００ｎｍのＡｌＮ膜を摂氏１２５０度の温度で成長する。ＡｌＮ膜上に、厚さ１μｍのＡｌＧａＮチャネル膜（Ａｌ組成＝０．２０）を摂氏１０５０度の温度で成長する。このＡｌＧａＮ膜上に、ＡｌＧａＮ又はＡｌＮバリア膜を摂氏１０５０度の温度で成長する。ＡｌＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＡｌＧａＮチャネル膜が下地のＡｌＮに対して８０％の格子緩和率で緩和していることを示す。Ａｌ組成０．５０、０．６０、０．７０、０．８０、１．０のＡｌＧａＮ、ＡｌＮのバリア膜を成長して、チャネル層とバリア層の組成差が０．３０、０．４０、０．５０、０．６０、０．８０であるヘテロ接合におけるＡｌＧａＮ膜、ＡｌＮ膜の臨界膜厚を調べる。上記のような成膜及び測定から、バリア層のＡｌ組成と、ヘテロ接合トランジスタの特性との関係を得ることができる。

（実験１−４）
ＡｌＧａＮ／ＡｌＧａＮ（Ａｌ組成０．２０）のＨＥＭＴにおいて、ＡｌＧａＮチャネル層が６０％の格子緩和率で緩和しているエピタキシャル基板。
実験１−１と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１２５０度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１５００ｎｍのＡｌＮ膜を摂氏１２５０度の温度で成長する。ＡｌＮ膜上に、厚さ１００ｎｍのＡｌＧａＮバッファ膜（Ａｌ組成＝０．５０）を摂氏１０５０度の温度で成長する。このバッファ層膜上に、厚さ０．３μｍのＡｌＧａＮチャネル膜（Ａｌ組成＝０．２０）を摂氏１０５０度の温度で成長する。このＡｌＧａＮ膜上に、ＡｌＧａＮ又はＡｌＮバリア膜を摂氏１０５０度の温度で成長する。ＡｌＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＡｌＧａＮチャネル膜が下地のＡｌＮに対して６０％の格子緩和率で緩和していることを示す。Ａｌ組成０．５０、０．６０、０．７０、０．８０、１．０のＡｌＧａＮ、ＡｌＮのバリア膜を成長して、チャネル層とバリア層の組成差が０．３０、０．４０、０．５０、０．６０、０．８０であるヘテロ接合におけるＡｌＧａＮ膜、ＡｌＮ膜の臨界膜厚を調べる。上記のような成膜及び測定から、バリア層のＡｌ組成と、ヘテロ接合トランジスタの特性との関係を得ることができる。

これらの実験及びその結果は例示であり、ここに示されていない実験の結果と共に、チャネル層の格子緩和率は、チャネル層のＧａＮの膜厚、成長温度等、チャネル層のＡｌＧａＮの膜厚、組成、成長温度等だけでなく、下地ＡｌＮの成長温度や膜厚等によっても制御できる。上記の実験では、ＡｌＮテンプレートを用いたけれども、バルクＡｌＮ基板を用いた実験は、サファイア基板上に厚さ１．０μｍ厚のＡｌＮ膜を厚積みしたエピタキシャル基板における結果とほぼ同様のＡｌＧａＮエピタキシャル層（格子緩和率８０％のＡｌＧａＮ層）が得られる。なお、実験例では、サファイア基板を用いているが、ＳｉＣ基板、Ｓｉ基板等の異種基板の使用でも同様の結果である。

発明者らの実験によれば、格子緩和は下地半導体層とチャネル半導体層との関係において、下地半導体層としてＡｌＮ層を用い、チャネル層としてＡｌＧａＮを用いるとき、以下の事項が示される。
（１）下地半導体層とチャネル半導体層とのＡｌ組成の差が大きい程、大きく緩和しやすい。
（２）チャネル層の膜厚が厚いほど、大きく緩和しやすい。
（３）下地半導体層の膜厚が薄い程、その上に成長されるチャネル層は薄い膜厚で緩和する。
（４）下地半導体層の結晶品質が良好でないとき、その上に成長されるチャネル層は薄い膜厚で緩和する。高品質な下地半導体層上に成長されるチャネル層は、１００％未満の中途の格子緩和を得やすい。
なお、十分な厚みのＡｌＮ層は、その下地となるサファイア基板に対してほぼ完全に緩和している。また、ＡｌＮ基板はＡｌＮに固有の格子定数を有するという点で、完全に緩和している。

図３は、実験において作成したエピタキシャル基板の逆格子マッピング像の一例を示す。ＡｌＮに対してその上のＡｌＧａＮが完全にコヒーレントに(この場合には、つまりＡｌＧａＮのａ軸格子定数がＡｌＮのａ軸格子定数と同じ値)に成長したとき、成長されたＡｌＧａＮの信号のピークは、縦軸と平行に引かれた破線上にある。

ＡｌＮに対してその上のＡｌＧａＮが完全に（ここでは、チャネル層のａ軸格子定数が無歪のＡｌＧａＮのａ軸格子定数と同じ値）緩和して成長したとき、成長されたＡｌＧａＮの信号のピークは、縦軸に対して傾斜して引かれた実線上にある。成長されたＡｌＧａＮの信号のピークが実線と破線の間に位置するとき、中間緩和のＡｌＧａＮが得られている。格子緩和率がゼロであるとは、ＡｌＧａＮが下地に対してコヒーレントに成長されていることを示す。格子緩和率が１００％（又は１）であるとき、完全に緩和されて、格子定数差に起因する歪み無しであることを示す。中間の格子緩和率は、完全に緩和した場合のａ軸の格子定数と、完全にコヒーレントな場合のａ軸の格子定数の比を使って百分率で表す。なお、図３に示されたＡｌＧａＮは、ほぼ８０％緩和に相当する。

図４は上記の実験の結果の一覧を示す。図４から理解されるように、ＡｌＧａＮチャネル層の格子緩和率が１００％より小さい９０％、８０％、６０％に小さいとき、バリア層とチャネル層とのアルミニウム組成差が大きくなる。このアルミニウム組成差が大きくなることは、ＡｌＧａＮチャネル層の格子定数がＡｌＮの格子定数に近づき、歪みも大きくなることを意味する。アルミニウム組成差の増大に伴って２次元電子ガスの濃度（Ｎｓ）が大きくなり、またＨＥＭＴデバイスにおけるＩｄ−ｍａｘも向上される。また、Ｉｄ−ｍａｘの測定はトランジスタ構造（ＨＥＭＴ構造）を作製した後、カーブトレーサーを用いて測定した。

図５は、バリア層のアルミニウム組成とＨＥＭＴ特性Ｉｄ−ｍａｘとの関係を示す。格子緩和率が１００％より小さい９０％、８０％、６０％に小さくなっていくとき、Ｉｄ−ｍａｘ特性の可能な極大値が大きくなっていく。１００％緩和のＨＥＭＴ構造ではＩｄ−ｍａｘ特性の極大値が３０４ｍＡ／ｍｍである。この値を越える極大値は、９０％以下の格子緩和率において可能になり、格子緩和率９０％において３２４ｍＡ／ｍｍである。さらに、緩和が小さくなればなるほど、Ｉｄ−ｍａｘ特性の極大値がさらに大きくなっていることが分かる。

図６は、ＡｌＧａＮチャネル層の格子緩和率とＩｄ−ｍａｘ特性の極大値との関係を示す。格子緩和率が１００％未満６０％以上の範囲で、格子緩和率の低減に伴って、２次元電子ガス濃度（Ｎｓ）の極大値及びＩｄ−ｍａｘ特性の極大値が共に上昇しており、これはＨＥＭＴ特性の改善を意味する。

次いで、トランジスタ特性が格子緩和率の低減に伴って向上することを説明する。トランジスタ特性は、２次元電子ガスの移動度が高いほど、２次元電子ガス濃度が高いほど、良好な特性が得られる。２次元電子ガス濃度は、自発分極と、ピエゾ分極から構成される。自発分極はバリア層とチャネル層のアルミニウム組成差に依存しており、ピエゾ分極はバリア層とチャネル層の歪みに依存している。これらのうち、ピエゾ分極は歪み（つまり、格子定数差）が大きくなるに従って大きくなる。しかしながら、逆に歪みが大きくなりすぎてしまうと、バリア層が格子緩和を起こし、ピエゾ分極は逆に大幅に低下する。また、移動度に関しても、バリア層が格子緩和を起こすと欠陥等の導入により急激に低下する。ゆえに、いかにしてバリア層の格子緩和を抑制しつつ、チャネル層に対する、バリア層のＡｌ組成を高くできるか（両者のＡｌ組成差を大きく出来るか）がトランジスタ特性の向上に重要である。従来、チャネル層の格子緩和は、ほぼ１００％のもの（歪みのほとんどかかっていない状態のチャネル層）を利用していた。その場合、その格子定数は、そのチャネル層のＡｌ組成に応じた、固有の格子定数を有することとなる。一方、本願のようにチャネル層の格子緩和を９０％や、８０％、それ以下にすれば、チャネル層に歪みを与えることができ、その結果、チャネル層の格子定数は、本来のＡｌ組成に応じた固有の格子定数よりも小さい格子定数を得ることが可能となる。その結果、従来のものと比較して、バリア層を成長した際に生じるバリア層への歪みが小さくなるため、バリア層の格子緩和が起こりにくくなり、より高いＡｌ組成差のバリア層が作製可能となり、より優れたトランジスタ特性が実現可能となる。上記の説明により、トランジスタ特性が格子緩和率の低減に伴って向上することが理解できる。

図７は、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法における主要な工程フロー１００を示す図面である。III族窒化物半導体電子デバイスの一例である高電子移動度トランジスタを以下のように工程フロー１００に従って作製する。工程Ｓ１０１では、基板を準備する。この基板は、サファイア基板と、このサファイア基板上に作製されたＡｌＮテンプレートとを含む。工程Ｓ１０２では、この基板上に、チャネル層及びバリア層を成長して、ＨＥＭＴ構造のためのエピタキシャル基板を作製する。ここで、工程Ｓ１０３では、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面上に、Ａｌ_ＸＧａ_１−ＸＮと異なるIII族窒化物半導体材料からなりチャネル層のための第１の半導体層を成長する。次いで、工程Ｓ１０４では、バリア層のための第２の半導体層を第１の半導体層上に成長する。チャネル層のための第１の半導体層は歪みを内包し、一例を説明するとき、このエピタキシャル基板はＡｌＧａＮ／ＡｌＧａＮ系のＨＥＭＴ構造を含み、このＨＥＭＴ構造は、例えばＡｌ組成０．２及び格子緩和８０％のＡｌＧａＮチャネル層とＡｌ組成０．５７のＡｌＧａＮバリア層からなる。

工程Ｓ１０５では、このエピタキシャル基板上に電極を形成して、ＨＥＭＴデバイスを作製する。具体的には、工程Ｓ１０６では、エピタキシャル基板上に、ソース／ドレイン電極（例えばＺｒ／Ａｌ電極）を形成する。工程Ｓ１０７では、チャネル層を成長した後に、ゲート電極（例えばＮｉ／Ａｕ）を形成する。
必要な場合には、エピタキシャル基板上に素子分離領域を形成することができ、エピタキシャル基板上のトランジスタは、素子分離のためのメサ構造を有し、このメサ構造は誘導結合プラズマ法を用いたエッチングにより加工される。なお、ソース／ドレイン電極の作製時に、エピタキシャル基板の表面にリセスを形成し、ソース／ドレイン電極を作製するエリアにおいて深さ方向に一部又は全部のバリア層を取り除いて、オーミック接触がとりやすくなるようにしている。ＨＥＭＴデバイスのゲート長は１μｍであり、ゲート−ドレイン間距離は５μmであり、ソース−ドレイン間の距離１μmである。

本発明は、本実施の形態に開示された特定の構成に限定されるものではない。

以上説明したように、本実施の形態によれば、チャネル層に対するバリア層のアルミニウム組成差を増大させてトランジスタ特性を改善可能な構造を有するIII族窒化物半導体電子デバイスが提供される。また、本実施の形態によれば、III族窒化物半導体電子デバイスのためのエピタキシャル基板が提供される。さらに、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法が提供される。

１１…III族窒化物半導体電子デバイス、１３…第１の半導体層、１４…第１の半導体層、１５…第２の半導体層、１６…第２の半導体層、１７…ゲート電極、１９…半導体積層、２０…エピタキシャ積層体、２１ａ…半導体表面、２１…支持基体、２２…基板、２２…半導体積層、２２ａ…半導体表面、２７ａ…ヘテロ接合、２３…ソース電極、２５…ドレイン電極、２９…二次元電子ガス、３１ａ…III族窒化物層、３１ｂ…支持体、Ｊ１、Ｊ２…オーミック接触、ＪＳ…ショットキ接合、ＥＰ…エピタキシャル基板。

Claims (24)

1. III族窒化物半導体電子デバイスであって、
   Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、
   前記第１の半導体層の上に設けられ、第２のIII族窒化物半導体材料からなる第２の半導体層と、
   前記第２の半導体層の上に設けられたゲート電極と、
   を備え、
   前記第１の半導体層は前記第２の半導体層にヘテロ接合を成し、
   前記第２の半導体層のバンドギャップは、前記第１の半導体層のバンドギャップより大きく、
   前記第１の半導体層は歪みを内包し、
   前記第１のIII族窒化物半導体材料はAlを含み、
   前記第２のIII族窒化物半導体材料はAlを含み、
   前記第1の半導体層のアルミニウム組成と前記第２の半導体層のアルミニウム組成との差は、０．５以上である、III族窒化物半導体電子デバイス。
2. III族窒化物半導体電子デバイスであって、
   Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、
   前記第１の半導体層の上に設けられ、第２のIII族窒化物半導体材料からなる第２の半導体層と、
   前記第２の半導体層の上に設けられたゲート電極と、
   を備え、
   前記第１の半導体層は前記第２の半導体層にヘテロ接合を成し、
   前記第２の半導体層のバンドギャップは、前記第１の半導体層のバンドギャップより大きく、
   前記第１の半導体層は歪みを内包すると共に、前記半導体表面のＡｌ_ＸＧａ_１−ＸＮの上において格子緩和しており、
   前記第１のIII族窒化物半導体材料はAlを含み、
   前記第２のIII族窒化物半導体材料はAlを含み、
   前記第1の半導体層のアルミニウム組成と前記第２の半導体層のアルミニウム組成との差は、０．５以上である、III族窒化物半導体電子デバイス。
3. 前記第１のIII族窒化物半導体材料はＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦０．５、Ｙ＜Ｘ）からなる、請求項１又は請求項２に記載されたIII族窒化物半導体電子デバイス。
4. 前記第２のIII族窒化物半導体材料はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｙ＜Ｚ≦Ｘ）からなる、請求項１〜請求項３のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
5. 前記第２の半導体層は前記第１の半導体層の上にコヒーレントに設けられている、請求項１〜請求項４のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
6. 前記第１の半導体層は格子緩和率Ｒで緩和しており、
   前記格子緩和率Ｒは（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定され、ここで、前記ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）は無歪みのＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ０（Ａｌ_ＸＧａ_１−ＸＮ）は無歪みのＡｌ_ＸＧａ_１−ＸＮの格子定数を示し、前記ｄ（Ａｌ_ＹＧａ_１−ＹＮ）は、当該III族窒化物半導体電子デバイスにおけるＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ（Ａｌ_ＸＧａ_１−ＸＮ）は当該III族窒化物半導体電子デバイスにおける格子定数を示し、
   前記格子緩和率Ｒはゼロより大きく、０．９以下である、請求項１〜請求項５のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
7. 前記第１の半導体層は格子緩和率Ｒで緩和しており、
   前記格子緩和率Ｒは（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定され、ここで、前記ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）は無歪みのＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ０（Ａｌ_ＸＧａ_１−ＸＮ）は無歪みのＡｌ_ＸＧａ_１−ＸＮの格子定数を示し、前記ｄ（Ａｌ_ＹＧａ_１−ＹＮ）は、当該III族窒化物半導体電子デバイスにおけるＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ（Ａｌ_ＸＧａ_１−ＸＮ）は当該III族窒化物半導体電子デバイスにおける格子定数を示し、
   前記格子緩和率Ｒはゼロより大きく、０．８以下である、請求項１〜請求項６のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
8. 前記第１及び第２の半導体層を搭載する支持基体を更に備え、
   前記支持基体は前記半導体表面を有し、
   前記支持基体は前記Ａｌ_ＸＧａ_１−ＸＮから構成された基板からなる、請求項１〜請求項７のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
9. 前記第１及び第２の半導体層を搭載する支持基体を更に備え、
   前記支持基体は、前記半導体表面を提供するIII族窒化物層と、前記Ａｌ_ＸＧａ_１−ＸＮと異なる材料からなる支持体とを含み、
   前記III族窒化物層は前記支持体の上に搭載される、請求項１〜請求項７のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
10. 前記Ａｌ_ＸＧａ_１−ＸＮはＡｌＮである、請求項１〜請求項９のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
11. 前記Ａｌ_ＸＧａ_１−ＸＮの前記半導体表面はｃ面を有する、請求項１〜請求項１０のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
12. 前記第１の半導体層のアルミニウム組成は０．５以下である、請求項１〜請求項１１のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
13. 前記第１の半導体層のアルミニウム組成と前記第２の半導体層のアルミニウム組成との差は、０．６以上である、請求項１〜請求項１２のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
14. III族窒化物半導体電子デバイスのためのエピタキシャル基板であって、
    Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、
    前記第１の半導体層の上に設けられ、第２のIII族窒化物半導体材料からなる第２の半導体層と、
    前記第１及び第２の半導体層を搭載する基板と、
    を備え、
    前記第２の半導体層は、前記第１の半導体層のバンドギャップより大きいバンドギャップを有し、
    前記第１の半導体層は前記第２の半導体層にヘテロ接合を成し、
    前記第１の半導体層は歪みを内包し、
    前記第１のIII族窒化物半導体材料はAlを含み、
    前記第２のIII族窒化物半導体材料はAlを含み、
    前記第1の半導体層のアルミニウム組成と前記第２の半導体層のアルミニウム組成との差は、０．５以上である、エピタキシャル基板。
15. III族窒化物半導体電子デバイスのためのエピタキシャル基板であって、
    Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、
    前記第１の半導体層の上に設けられ、第２のIII族窒化物半導体材料からなる第２の半導体層と、
    前記第１及び第２の半導体層を搭載する基板と、
    を備え、
    前記第２の半導体層は、前記第１の半導体層のバンドギャップより大きいバンドギャップを有し、
    前記第１の半導体層は前記第２の半導体層にヘテロ接合を成し、
    前記第１の半導体層は歪みを内包すると共に、前記半導体表面のＡｌ_ＸＧａ_１−ＸＮの上において格子緩和しており、
    前記第１のIII族窒化物半導体材料はAlを含み、
    前記第２のIII族窒化物半導体材料はAlを含み、
    前記第1の半導体層のアルミニウム組成と前記第２の半導体層のアルミニウム組成との差は、０．５以上である、エピタキシャル基板。
16. 前記第１のIII族窒化物半導体材料はＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦０．５、Ｙ＜Ｘ）からなる、請求項１４又は請求項１５に記載されたIII族窒化物半導体電子デバイス。
17. 前記第２のIII族窒化物半導体材料はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｙ＜Ｚ≦Ｘ）からなる、請求項１４〜請求項１６のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
18. 前記第２の半導体層は前記第１の半導体層の上にコヒーレントに設けられている、請求項１４〜請求項１７のいずれか一項に記載されたエピタキシャル基板。
19. 前記第１の半導体層は格子緩和率Ｒで緩和しており、
    前記格子緩和率Ｒは（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定され、
    前記格子緩和率Ｒはゼロより大きく、０．９以下である、請求項１４〜請求項１８のいずれか一項に記載されたエピタキシャル基板。
20. 前記基板は前記半導体表面を有し、
    前記基板は前記Ａｌ_ＸＧａ_１−ＸＮから構成された基板からなる、請求項１４〜請求項１９のいずれか一項に記載されたエピタキシャル基板。
21. 前記基板は、前記半導体表面を提供するIII族窒化物層と、前記Ａｌ_ＸＧａ_１−ＸＮと異なる材料からなる支持体とを含み、
    前記III族窒化物層は前記支持体の上に搭載される、請求項１４〜請求項１９のいずれか一項に記載されたエピタキシャル基板。
22. 前記Ａｌ_ＸＧａ_１−ＸＮはＡｌＮである、請求項１４〜請求項２１のいずれか一項に記載されたエピタキシャル基板。
23. 前記Ａｌ_ＸＧａ_１−ＸＮの前記半導体表面はｃ面を有する、請求項１４〜請求項２２のいずれか一項に記載されたエピタキシャル基板。
24. III族窒化物半導体電子デバイスを作製する方法であって、
    Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に、Ａｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦０．５、Ｙ＜Ｘ）からなる第１の半導体層を成長する工程と、
    Ａｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｙ＜Ｚ≦Ｘ）からなる第２の半導体層を前記第１の半導体層の上に成長する工程と、
    前記第２の半導体層を成長した後にゲート電極を形成する工程と、
    を備え、
    前記第１の半導体層は前記第２の半導体層にヘテロ接合を成し、
    前記第１の半導体層は歪みを内包し、
    前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成と前記Ａｌ_ＺＧａ_１−ＺＮのアルミニウム組成との差は、０．５以上である、III族窒化物半導体電子デバイスを作製する方法。