CN111653478B - 一种制作增强型氮化镓功率器件的方法 - Google Patents

一种制作增强型氮化镓功率器件的方法 Download PDF

Info

Publication number
CN111653478B
CN111653478B CN202010175224.1A CN202010175224A CN111653478B CN 111653478 B CN111653478 B CN 111653478B CN 202010175224 A CN202010175224 A CN 202010175224A CN 111653478 B CN111653478 B CN 111653478B
Authority
CN
China
Prior art keywords
layer
layered
etching
nanometer material
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010175224.1A
Other languages
English (en)
Other versions
CN111653478A (zh
Inventor
梁玉玉
蔡文必
刘成
叶念慈
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Sanan Semiconductor Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202010175224.1A priority Critical patent/CN111653478B/zh
Publication of CN111653478A publication Critical patent/CN111653478A/zh
Application granted granted Critical
Publication of CN111653478B publication Critical patent/CN111653478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种制作增强型氮化镓功率器件的方法,是在半导体基底的势垒层上形成一层层状纳米材料层,蚀刻层状纳米材料层于预设栅极位置形成第一窗口,沉积p型氮化物层,然后剥离所述层状纳米材料层,余下所述第一窗口之内的p型氮化物层形成p型栅极层。所述层状纳米材料层是六方氮化硼薄膜或类石墨烯二维纳米材料。本发明采用层状纳米材料层制作一种增强型氮化镓功率器件,避免因p型氮化物层蚀刻造成的势垒层界面损伤,提升器件电性特性。

Description

一种制作增强型氮化镓功率器件的方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种制作增强型氮化镓功率器件的方法。
背景技术
氮化镓材料具有大禁带宽度、高临界击穿电场、高热导率等特点,在宽带通信、电力电子等领域应用前景广阔。特别地,氮化镓基高电子迁移率场效应晶体管(HEMT)是一种基于氮化物异质结构的新型电子器件。该器件具有高频、大功率的优异特性,广泛应用于无线通信基站、电力电子器件等信息收发、能量转换等领域。
目前增强型GaN器件最常见的制程方式主要是p型氮化物栅结构,即在势垒层上外延形成p型氮化物层,然后将闸极区域以外的p型氮化物以干法蚀刻的方式去除掉,利用p型氮化物抬高能带,耗尽栅下二维电子气,实现增强型。这种方法的难点在于:p型氮化物层干法蚀刻所用蚀刻剂通常对势垒层材料(常见为AlGaN)同样具有腐蚀作用,因此蚀刻精准度要求极高,既要保持p型氮化物层蚀刻完全及均匀性,又要保证其下一层的完整性,势垒层表面不被损坏;蚀刻不净及过蚀刻均会导致器件特性不佳,如较大的导通电阻或者阈值偏负等问题。
发明内容
本发明的目的在于克服现有技术存在的不足,提供一种制作增强型氮化镓功率器件的方法。
为了实现以上目的,本发明的技术方案为:
一种制作增强型氮化镓功率器件的方法,包括以下步骤:
1)提供一半导体基底,所述半导体基底包括沟道层和势垒层;
2)于所述势垒层上形成一层层状纳米材料层,所述层状纳米材料层是六方氮化硼薄膜或类石墨烯二维纳米材料;
3)蚀刻所述层状纳米材料层,于预设栅极位置形成第一窗口;
4)沉积p型氮化物层;
5)剥离所述层状纳米材料层,余下所述第一窗口之内的p型氮化物层形成p型栅极层。
可选的,所述层状纳米材料层的厚度为1-20nm。
可选的,步骤2)中,将所述半导体基底置于等离子体化学气相沉积设备腔体中的生长区域,抽真空后通入惰性气体,控制惰性气体的气压为0.5-1.5Torr;使半导体基底升温至300-700℃,通入硼氮反应源,设置功率为20-100W,反应时间10-60分钟,形成所述六方氮化硼薄膜。
可选的,步骤3)中,于所述六方氮化硼薄膜上形成于预设栅极位置具有第二窗口的光刻胶,采用等离子体蚀刻所述六方氮化硼薄膜,功率为6-10kW,偏置电压为0-500V,时间为10-100s,然后去除光刻胶,形成所述第一窗口。
可选的,所述p型氮化物层的材料是p-GaN、p-AlGaN、p-InGaN或p-InAlGaN。
可选的,所述p型氮化物层的厚度为50-100nm。
可选的,所述p-GaN的制备方法为采用MOCVD工艺,升温至900-1000℃,通入N源和Ga源,同时掺杂Mg元素,掺杂浓度为3×1019-8×1019cm-3,反应时间5-10min,然后在N2气氛下炉温降低至500-700℃保温10-30min,于20-40min内炉温降至130-180℃。
可选的,所述半导体基底还包括衬底、成核层和缓冲层,且所述衬底、成核层、缓冲层、沟道层和势垒层按序排列,其中所述沟道层是GaN,所述势垒层是AlGaN。
可选的,步骤5)中,采用机械剥离法或化学剥离法剥离所述层状纳米材料及位于所述层状纳米材料之上的p型氮化物层;其中所述机械剥离法包括胶带剥离法、等离子体刻蚀法、球磨法和流体剥离法,所述化学剥离法包括液相超声法、化学功能化法和离子插入剥离法。
可选的,还包括以下步骤:
6)制作源极金属和漏极金属;
7)沉积介质层,通过离子注入或台面蚀刻形成隔离;
8)蚀刻介质层于所述p型栅极层上方开口,制作栅极金属;
9)蚀刻介质层于所述源极金属和漏极金属上方开口。
本发明的有益效果为:
1)本发明采用层状纳米材料层制作一种增强型氮化镓功率器件,避免因p型氮化物层蚀刻造成的势垒层界面损伤,提升器件电性特性;
2)无需对p型氮化物层蚀刻精准度控制,降低了制程难度,提高制程效率和良率;
3)所采用的层状纳米材料层具有优良的化学稳定性和热稳定性,可以耐受后续p型氮化物层沉积的高温;
4)层状纳米材料层的剥离方法多种多样,尤其其分子层与层之间主要为范德华力,分子力结合弱易于断裂分开,在外力的作用下沿原子层之间水平滑移而分离,可采用胶带剥离等简单易于实施的方法剥离干净,不会残留对后续工艺产生影响。
附图说明
图1为本发明一实施例制作增强型氮化镓功率器件的方法的工艺流程图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系,在本领域技术人员应能理解是指构件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所揭露的范围。此外,图中所示的元件及结构的个数,均仅为示例,并不以此对数目进行限制,实际可依照设计需求进行调整。
参考图1的1A,提供一半导体基底,所述半导体基底包括按序排列的Si衬底1、成核层2、GaN缓冲层3、GaN沟道层4和AlGaN势垒层5,其具体材料和外延工艺参考已有技术,此外,也可根据实际需求添加其他已知功能层。
参考1B,将清洗后的半导体基底放入等离子体化学气相沉积设备腔体中的生长区域,抽真空到10-3Torr,通入惰性气体,基底升温到300-700℃,控制惰性气体的气压0.5-1.5Torr。当温度升高到生长温度时,通入硼氮反应源,开等离子体电源,功率在20-100W之间,使硼氮反应源离化裂解,这些活性基团在等离子体的作用下发生反应,在边缘连接,在基底表面,按照成核-长大的方式,在AlGaN势垒层5表面生成六方氮化硼薄膜6,反应时间控制在10-60分钟。反应完成后,关闭等离子体功率,降温,当温度降到室温后取出样品。六方氮化硼薄膜6的厚度为1-20nm。六方氮化硼(h-BN)是一种层状六方晶格纳米材料,在每一原子层内,N原子和B原子交替组成无限延伸的六边形网格,B原子和N原子以sp2杂化共价键连接;层与层之间沿C轴方向按照ABAB…方式排列,主要为范德华力作用,分子力结合弱易于断裂分开。六方氮化硼可耐2000℃高温。
参考1C,蚀刻六方氮化硼薄膜6,于预设栅极位置形成第一窗口a。具体,在六方氮化硼薄膜6上形成具有第二窗口的光刻胶(图未视);图形化的光刻胶定义栅极位置,以所述光刻胶为掩膜,利用等离子体刻蚀六方氮化硼薄膜6,Ar或He等离子体化的功率为6-10kW,偏置电压为0-500V,等离子体刻蚀的时间为10-100s。刻蚀完成后去胶,六方氮化硼薄膜6图形化形成。
参考1D,沉积p-GaN层7。p-GaN层7的生长采用MOCVD方式,温度升至900-1000℃,通入NH3和TGM气体,同时掺杂Mg元素,浓度在5×1019cm-3,时间控制在5-10min;在N2气氛下炉温降低至600℃,加热20min,激活Mg导电性,炉温降至150℃,时间在30min,完成降温作业。得到的p-GaN层7厚度在50-100nm。p-GaN材料沉积于第一窗口a的AlGaN势垒层5表面以及六方氮化硼薄膜6表面。
参考1E和1F,在上述结构表面粘附一层胶带8,利用胶带的黏附性对抗六方氮化硼层与层之间的范德华力,撕开胶带8时六方氮化硼的层状结构很容易在机械外力的作用下沿原子层之间水平滑移而分离,从而将六方氮化硼薄膜6及其上的p-GaN层7剥离掉,余下第一窗口a之内的p-GaN层7形成p型栅极层71。
参考1G,采用光刻工艺定义源、漏极金属区域,金属沉积形成欧姆电极并完成回火于AlGaN势垒层5表面制作源极金属9和漏极金属10。
参考1H,沉积具有钝化作用的介质层11,通过离子注入或台面蚀刻形成隔离。
参考1I,采用光刻工艺定义栅极区域,蚀刻介质层11于所述p型栅极层71上方开口并于开口制作与p型栅极层71接触的栅极金属12。
参考1J,采用光刻工艺定义源漏极区域,蚀刻介质层11对源漏极金属区域进行开孔,完成基本器件结构。
此外,p-GaN层还可以是p-AlGaN、p-InGaN或p-InAlGaN等其他材料形成的p型氮化物层。六方氮化硼薄膜还可以是类石墨烯二维纳米材料等其他层状纳米材料形成的层状纳米材料层。层状纳米材料层的剥离方法还可以是等离子体刻蚀法、球磨法和流体剥离法等机械剥离法,以及液相超声法、化学功能化法和离子插入剥离法等化学剥离法。
上述实施例仅用来进一步说明本发明的一种制作增强型氮化镓功率器件的方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。

Claims (10)

1.一种制作增强型氮化镓功率器件的方法,其特征在于包括以下步骤:
1)提供一半导体基底,所述半导体基底包括沟道层和势垒层;
2)于所述势垒层上形成一层层状纳米材料层,所述层状纳米材料层是六方氮化硼薄膜或类石墨烯二维纳米材料;
3)蚀刻所述层状纳米材料层,于预设栅极位置形成第一窗口;
4)沉积p型氮化物层;
5)剥离所述层状纳米材料层,余下所述第一窗口之内的p型氮化物层形成p型栅极层。
2.根据权利要求1所述的方法,其特征在于:所述层状纳米材料层的厚度为1-20nm。
3.根据权利要求1所述的方法,其特征在于:步骤2)中,将所述半导体基底置于等离子体化学气相沉积设备腔体中的生长区域,抽真空后通入惰性气体,控制惰性气体的气压为0.5-1.5Torr;使半导体基底升温至300-700℃,通入硼氮反应源,设置功率为20-100W,反应时间10-60分钟,形成所述六方氮化硼薄膜。
4.根据权利要求1所述的方法,其特征在于:步骤3)中,于所述六方氮化硼薄膜上形成于预设栅极位置具有第二窗口的光刻胶,采用等离子体蚀刻所述六方氮化硼薄膜,功率为6-10kW,偏置电压为0-500V,时间为10-100s,然后去除光刻胶,形成所述第一窗口。
5.根据权利要求1所述的方法,其特征在于:所述p型氮化物层的材料是p-GaN、p-AlGaN、p-InGaN或p-InAlGaN。
6.根据权利要求1所述的方法,其特征在于:所述p型氮化物层的厚度为50-100nm。
7.根据权利要求5所述的方法,其特征在于:所述p-GaN的制备方法为采用MOCVD工艺,升温至900-1000℃,通入N源和Ga源,同时掺杂Mg元素,掺杂浓度为3×1019-8×1019cm-3,反应时间5-10min,然后在N2气氛下炉温降低至500-700℃保温10-30min,于20-40min内炉温降至130-180℃。
8.根据权利要求1或5所述的方法,其特征在于:所述半导体基底还包括衬底、成核层和缓冲层,且所述衬底、成核层、缓冲层、沟道层和势垒层按序排列,其中所述沟道层是GaN,所述势垒层是AlGaN。
9.根据权利要求1所述的方法,其特征在于:步骤5)中,采用机械剥离法或化学剥离法剥离所述层状纳米材料及位于所述层状纳米材料之上的p型氮化物层;其中所述机械剥离法包括胶带剥离法、等离子体刻蚀法、球磨法和流体剥离法,所述化学剥离法包括液相超声法、化学功能化法和离子插入剥离法。
10.根据权利要求1所述的方法,其特征在于还包括以下步骤:
6)制作源极金属和漏极金属;
7)沉积介质层,通过离子注入或台面蚀刻形成隔离;
8)蚀刻介质层于所述p型栅极层上方开口,制作栅极金属;
9)蚀刻介质层于所述源极金属和漏极金属上方开口。
CN202010175224.1A 2020-03-13 2020-03-13 一种制作增强型氮化镓功率器件的方法 Active CN111653478B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010175224.1A CN111653478B (zh) 2020-03-13 2020-03-13 一种制作增强型氮化镓功率器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010175224.1A CN111653478B (zh) 2020-03-13 2020-03-13 一种制作增强型氮化镓功率器件的方法

Publications (2)

Publication Number Publication Date
CN111653478A CN111653478A (zh) 2020-09-11
CN111653478B true CN111653478B (zh) 2022-06-28

Family

ID=72343417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010175224.1A Active CN111653478B (zh) 2020-03-13 2020-03-13 一种制作增强型氮化镓功率器件的方法

Country Status (1)

Country Link
CN (1) CN111653478B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304689A (zh) * 2015-11-12 2016-02-03 中国科学院上海微系统与信息技术研究所 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN106229261A (zh) * 2016-09-12 2016-12-14 中山德华芯片技术有限公司 一种采用外延牺牲层工艺制作GaAs‑HEMT器件T型栅的方法
WO2018032601A1 (zh) * 2016-08-19 2018-02-22 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
CN108305834A (zh) * 2018-01-11 2018-07-20 北京华碳科技有限责任公司 一种增强型氮化镓场效应器件的制备方法
CN110071036A (zh) * 2019-02-28 2019-07-30 华灿光电(苏州)有限公司 GaN基高电子迁移率晶体管外延片及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101946005B1 (ko) * 2012-01-26 2019-02-08 삼성전자주식회사 그래핀 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304689A (zh) * 2015-11-12 2016-02-03 中国科学院上海微系统与信息技术研究所 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
WO2018032601A1 (zh) * 2016-08-19 2018-02-22 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
CN106229261A (zh) * 2016-09-12 2016-12-14 中山德华芯片技术有限公司 一种采用外延牺牲层工艺制作GaAs‑HEMT器件T型栅的方法
CN108305834A (zh) * 2018-01-11 2018-07-20 北京华碳科技有限责任公司 一种增强型氮化镓场效应器件的制备方法
CN110071036A (zh) * 2019-02-28 2019-07-30 华灿光电(苏州)有限公司 GaN基高电子迁移率晶体管外延片及其制备方法

Also Published As

Publication number Publication date
CN111653478A (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
CN104871319B (zh) 半导体结构以及凹槽形成蚀刻技术
CN105931999B (zh) 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
US6080648A (en) Method of fabricating semiconductor device
CN108365008B (zh) 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
Chung et al. GaN-on-Si technology, a new approach for advanced devices in energy and communications
CN102629624A (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN104952938A (zh) 一种氮化镓异质结mis栅控功率二极管及其制造方法
CN107924939A (zh) 具有间隔层的半导体结构
CN103003929A (zh) 化合物半导体装置及其制造方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
JP2004165387A (ja) GaN系電界効果トランジスタ
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
WO2022127512A1 (zh) 高电子迁移率晶体管、制备方法、功率放大/开关器
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
CN111653478B (zh) 一种制作增强型氮化镓功率器件的方法
CN110504316B (zh) 具有分割子器件的GaN高电子迁移率晶体管及制造方法
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN114582861A (zh) 一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件
CN115706046A (zh) 半导体晶圆的复合结构、半导体晶圆及其制法和应用
CN113594037A (zh) GaN MISHEMT器件及其制作方法
CN111463273A (zh) 一种基于氮化镓异质结外延的长关型hemt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230406

Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province

Patentee after: Hunan San'an Semiconductor Co.,Ltd.

Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000

Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd.

TR01 Transfer of patent right