以下、本発明の実施の形態について添付図面を参照しつつ説明する。なお、各実施の形態において共通する構成要素には同一の符号を付して説明を省略する。(第1の実施形態)本実施形態は、図1(a)に示されるように、電力変換装置の電力変換回路を構成するスイッチング素子として、パワーFET10を用い、このパワーFET10の保護素子として、GaN系ショットキーダイオード20を用いたものである。具体的には、パワーFET10のソース・ドレイン間に、GaN系ショットキーダイオード20が接続されている。
ここで、パワーFET10は、Si系MOSFETであってもよいし、GaN系MISFET(Metal Insulator Semiconductor FET)又はGaN系MESFET(Metal Semiconductor FET)であってもよい。また、GaN系ショットキーダイオード20は、図1(b)に示されるように横型の構造をなしている。即ち、例えば絶縁性又は半絶縁性のサファイア基板21上に、GaNバッファ層22を介して、III-V族窒化物半導体層であるアンドープのGaN層23が形成され、このGaN層23上に、GaN層23よりもバンドギャップの広いIII-V族窒化物半導体層であるアンドープのAlGaN層24が形成されている。また、GaN層23とAlGaN層24とのヘテロ接合部に接続して、n型GaN層26がGaN層23上に形成されている。そして、GaN層23とAlGaN層24とのヘテロ接合面近傍には、2次元電子ガスが発生している。また、n型GaN層26上にオーミック接触して、カソード電極27が形成されている。また、AlGaN層24上にショットキー接触して、アノード電極28が形成されている。
次に、図1(b)のGaN系ショットキーダイオード20の製造方法の一例について、図2(a)〜(d)を用いて説明する。先ず、サファイア基板21上に、例えば超真空成長装置を用いたガスソースMBE(Molecular Beam Epitaxy;分子線エピタキシャル成長)法により、成長温度640℃で一連の結晶成長を行う。
即ち、原料ガスとして分圧6.65×10-5PaのGa(ガリウム)とラジカル化した分圧4.0×10-4PaのN(窒素)を用い、GaNバッファ層22を厚さ5nmに成長させる。連続して、例えば分圧1.33×10-4PaのGaと分圧6.65×10-4PaのNH3 (アンモニア)を用い、アンドープのGaN層23を厚さ3000nmに成長させる。更に連続して、例えば分圧6.65×10-5PaのGaと分圧2.66×10-5PaのAlと分圧6.65×10-4PaのNH3 を用い、アンドープのAlGaN層24を厚さ30nmに成長させる。こうして、GaN層23とAlGaN層24とのヘテロ接合構造を有する第1の中間体を形成する(図2(a)参照)。
なお、この一連の結晶成長の際に、ガスソースMBE法の代わりに、MOCVD(Metal Organic Chemical Vapor Deposition ;有機金属化学気相成長)法やハライド気相成長法等を用いてもよい。次いで、この第1の中間体を超真空成長装置から一旦取り出した後、例えばプラズマCVD(Chemical Vapor Deposition ;化学的気相成長)装置を用いて、AlGaN層24上に、SiO2膜を形成する。なお、このSiO2膜の代わりに、SiNX 膜やAlN膜を形成してもよい。続いて、例えばBHFを用いたウエットエッチング法又はCF4を用いたドライエッチング法により、SiO2膜を選択的にエッチング除去して、所定の形状のSiO2パターン25を形成する。
続いて、例えばメタン系ガスを用いたECR(Electron Cyclotron Resonance;電子サイクロトロン共鳴)プラズマエッチング法又はRIBE(Reactive Ion Beam Etching;反応性イオンビームエッチング)法により、SiO2パターン25をマスクとして、AlGaN層24及びGaN層23の一部を順に選択的にエッチング除去する。こうして、GaN層23表面を露出させた第2の中間体を形成する(図2(b)参照)。
次いで、この第2の中間体を再び超真空成長装置内に装填した後、SiO2パターン25をマスクとし、例えば分圧6.65×10-5PaのGaと分圧6.65×10-4PaのNH3と分圧1.33×10-6PaのドーパントとしてのSiを用いて、5×1019cm-3程度の高濃度にSiを添加したn型GaN層26を、露出するGaN層23上に選択的に成長させる。こうして、AlGaN層24に隣接するn型GaN層26をGaN層23上に選択成長させた第3の中間体を形成する(図2(c)参照)。
次いで、この第3の中間体を超真空成長装置から取り出した後、SiO2パターン25を除去する。続いて、第3の中間体の全面に、SiO2膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術を用いて選択的にエッチング除去して、n型GaN層26を露出させるコンタクトホールを開口する。そして、例えばArプラズマを用いたスパッタ蒸着法により、TaSi及びAuを順に蒸着する。こうして、n型GaN層26にオーミック接触するTaSi/Au積層構造のカソード電極27を形成する。
同様にして、SiO2膜を選択的にエッチング除去し、AlGaN層24を露出させるコンタクトホールを開口した後、Ti、WSi及びAuを順に蒸着する。こうして、AlGaN層24にショットキー接触するTi/WSi/Au積層構造のアノード電極28を形成する(図2(d)参照)。このような一連の工程を経て、図1(b)に示すGaN系ショットキーダイオード20を作製する。
因みに、本発明者らが上記の製造方法に従って図1(b)に示すようなGaN系ショットキーダイオードを試作して、その特性を測定したところ、次のような結果が得られた。即ち、GaN系ショットキーダイオードの耐圧は600Vを超えた。また、オン抵抗は24mΩcm2 以下になり、順方向電圧は0.3V付近から立ち上がった。また、電流は最大100Aまで流すことができた。
次に、図1(a)、(b)に示したスイッチング素子としてのパワーFET10及びその保護素子としてのGaN系ショットキーダイオード20を用いた電力変換回路を有する電力変換装置について説明する。電力変換装置の電力変換回路としては、一般にインバータ回路又はコンバータ回路が用いられる。そして、電力変換回路として実際に使用されるインバータ回路又はコンバータ回路は、その制御機能への種々の要求から極めて多用な回路構成をとる。そこで、ここでは、図3を用いてインバータ回路を有する電力変換装置の一例を示し、図4(a)〜(d)を用いてコンバータ回路を有する電力変換装置の数例を示す。
図3に示されるように、電力変換装置30は、周波数50Hz又は60Hz、電圧100Vの交流電源31と、この交流電源31から供給される交流を直流に整流する整流回路32と、この整流回路32からの直流を周波数1k〜24kHzの交流に変換するDC−ACインバータ回路33とを有し、このDC−ACインバータ回路33からの交流が負荷Mに供給される。そして、このDC−ACインバータ回路33を構成するスイッチング素子として、パワーFET10が用いられ、その保護素子として、GaN系ショットキーダイオード20が用いられている。
図4(a)〜(d)に示されるように、電力変換装置は、(a)Buck回路(降圧形)、(b)Boost回路(昇圧形)、(c)Boost−Buck回路(昇降圧形)、(d)Cuk回路(昇降圧形)とそれぞれ呼ばれるDC−DCコンバータ回路34a〜34dを有している。そして、各DC−DCコンバータ回路34a〜34dを構成するスイッチング素子として、パワーFET10が用いられ、その保護素子として、GaN系ショットキーダイオード20が用いられている。
以上のように本実施形態では、電力変換装置の電力変換回路であるDC−ACインバータ回路33又はDC−DCコンバータ回路34a〜34dにおけるパワーFET10(スイッチング素子)の保護素子としてGaN系ショットキーダイオード20が用いられ、このGaN系ショットキーダイオード20のオン電圧が0.3V程度であることから、パワーFET10は少なくとも1V以下の低オン電圧動作が容易に可能になる。このため、損失を低下させて、高いインバータ効率又はコンバータ効率を達成することが可能になり、電力変換装置の高効率化を実現することができる。
また、動作瞬時の突入電流又はサージ電圧が印加する場合であっても、GaN系ショットキーダイオード20が耐圧600V以上の保護素子として機能することから、パワーFET10が発熱によって破壊されることを防止することが可能になる。このため、パワーFET10の安定動作を保証し、電力変換装置の信頼性を高めることができる。
なお、本実施形態におけるGaN系ショットキーダイオード20は、AlGaN層24とゲート電極28aとの間、又はAlGaN層24とアノード電極28bとの間に、例えばSiO2又はSiN等からなる厚さ10〜24nmの極薄い絶縁膜を設けることが好ましい。この場合、高耐圧下で大電流動作を行う場合であっても、リーク電流の増大を抑制することができる。
(第2の実施形態)本実施形態は、第1の実施形態におけるGaN系ショットキーダイオード20の代わりに、図5に示される横型のGaN系ショットキーダイオード40を用いたものである。このGaN系ショットキーダイオード40では、例えば絶縁性又は半絶縁性のサファイア基板41上に、厚さ50nmのGaNバッファ層42を介して、厚さ2000nm、5×1019cm-3程度の高不純物濃度のn+ 型GaN層43が積層されている。n+ 型GaN層43上には、表面の一部が凸部形状に突出しているn型GaN層44が形成されている。n型GaN層44の不純物濃度は、2×1017cm-3程度の低濃度であり、その平坦部の厚さは500nm、凸部の幅及び高さはそれぞれ2000nm及び2000nmである。なお、n型GaN層44の不純物濃度は2×1017cm-3程度に限定する必要はなく、好ましくは2×1017cm-3以下であればよい。
また、n型GaN層44の平坦部の表面及び凸部の側面は、n型GaN層44よりもバンドギャップエネルギーの大きい厚さ30nmのアンドープのAl0.2Ga0.8N層46によって被覆されている。ここで、n型GaN層44とAl0.2Ga0.8N層46との接触部はヘテロ接合をなすため、そのヘテロ接合面近傍には、図中に破線で模式的に表した2次元電子ガスが発生する。
また、n型GaN層44の凸部の上面にショットキー接触して、第1のアノード電極としてのTi(チタン)電極48が形成されている。Ti電極48とn型GaN層44との接触面には、0.3eVのショットキーバリアが生じる。なお、第1のアノード電極をなす材質は、Tiに限定されない。例えばW(タングステン)やAg(銀)等、n型GaN層8に対して0.8eVより低いショットキーバリアを生じる金属であればよい。
また、Ti電極48及びAl0 .2Ga0.8N層46の上に、第2のアノード電極としてのPt(白金)電極49が形成されている。このPt電極49は、Ti電極48に電気的に接続していると共に、n型GaN層44の凸部の側面にAl0.2Ga0.8N層46を介してショットキー接触している。従って、ここでは、Pt電極49はn型GaN層44に直接にはショットキー接触していない。しかし、Pt電極49がn型GaN層44に直接にショットキー接触した場合には、その接触面に1.0eVのショットキーバリアが生じる。なお、第2のアノード電極をなす材質は、Ptに限定されない。例えばNi(ニッケル)やPd(パラジウム)やAu(金)等、n型GaN層44に対して0.8eVより高いショットキーバリアを生じる金属であればよい。
そして、n型GaN層44の凸部の上面にショットキー接触しているTi電極48と、n型GaN層44の凸部の側面にAl0.2Ga0.8N層46を介してショットキー接触しているPt電極49とから、複合アノード電極50が構成されている。また、Pt電極49、Al0.2Ga0.8N層46及びn型GaN層44の各側面、並びにn+ 型GaN層43の表面は、SiO2 膜51によって被覆されている。SiO2 膜51に形成された開口部を介して、n+ 型GaN層43上にオーミック接触するTa−Si層からなるカソード電極52が形成されている。
次に、図5のGaN系ショットキーダイオード40の電流−電圧特性について説明する。複合アノード電極50とカソード電極52との間に順方向バイアスを印加したところ、0.1〜0.3Vのオン電圧で、順方向電流が急激に増大する良好な立ち上りが観測された。この良好な立ち上り特性が得られた理由は、次のように考えられる。
ショットキー接触したTi電極とn型GaN層との間に順方向バイアスを印加した場合の立ち上りに必要なオン電圧は、一般に0.3〜0.5V程度である。また、ショットキー接触したPt電極とn型GaN層との間に順方向バイアスを印加した場合の立ち上りに必要なオン電圧は、一般に1.0〜1.5V程度である。
GaN系ショットキーダイオード40において、その順方向の立ち上りの最初の段階では、複合アノード電極50のうちのTi電極48がアノード電極として主要に機能する。このため、オン電圧は、1.0〜1.5V程度よりも0.3〜0.5V程度に近い値となる。更に、n型GaN層44とAl0.2Ga0.8N層46とのヘテロ接合面近傍には2次元電子ガスが発生しており、この2次元電子ガスがキャリアとなって順方向電流の増大に寄与する。従って、オン電圧は0.3〜0.5V程度よりも更に小さくなり、0.1〜0.3Vという良好な立ち上り特性が得られる。そして、順方向バイアスが1.0〜1.5V程度以上になった段階で、Ti電極48及びPt電極49の双方がアノード電極として機能するようになる。
また、複合アノード電極50とカソード電極52との間に逆方向バイアスを印加したところ、約500Vという大きな耐圧が観測された。この良好な耐圧特性が得られた理由は、次のように考えられる。ショットキー接触したTi電極とn型GaN層との間に逆方向バイアスを印加した場合には、一般に−10Vで10-6〜10-5A程度の逆方向リーク電流が発生する。また、ショットキー接触したPt電極とn型GaN層との間に逆方向バイアスを印加した場合には、上記の場合よりも逆方向リーク電流は遙に小さく、約500Vの耐圧が得られる。
GaN系ショットキーダイオード40に逆方向バイアスを印加すると、Ti電極48とショットキー接触しているn型GaN層44の凸部の上面に空乏層が広がり、Pt電極49とAl0.2Ga0.8N層46を介してショットキー接触しているn型GaN層44の凸部の側面にも空乏層が広がる。逆方向バイアスが−10Vより小さい段階では、GaN層44の凸部の側面に形成される空乏層を通り抜ける逆方向リーク電流は殆どないが、n型GaN層44の凸部の上面に形成される空乏層を通り抜ける逆方向リーク電流は逆方向バイアスの増大につれて徐々に増大する。しかし、これら凸部の上面及び側面に形成される2つの空乏層の広がりの程度を比較すると、Ti電極48とのショットキー接触による空乏層が広がりよりも、Pt電極49とのショットキー接触による空乏層の広がりの方が大きくなる。そして、Pt電極49とn型GaN層44の凸部の側面との間には、n型GaN層44よりもバンドギャップエネルギーが大きなAl0.2Ga0.8N層46が介在しているため、空乏層が広がり方は更に大きくなる。
その結果、逆方向バイアスが増大し、−10V程度に達した段階で、GaN層44の凸部の両側面から広がる空乏層が接触し、ピンチオフ状態となる。このため、n型GaN層44の凸部の上面の空乏層を通り抜ける逆方向リーク電流は阻止される。そして、これ以上に逆方向バイアスが増大する段階では、複合アノード電極50のうちのPt電極49のみがアノード電極として機能する。従って、500V程度という良好な耐圧特性が得られる。
次に、図5のGaN系ショットキーダイオード40の製造方法の一例について、図6(a)〜(e)及び図7(a)〜(d)を用いて説明する。先ず、サファイア基板41上に、例えば超真空成長装置を用いたガスソースMBE法により、成長温度640℃において一連の結晶成長を行う。即ち、原料ガスとして分圧6.65×10-5PaのGaとラジカル化した分圧4.0×10-4PaのNを用い、GaNバッファ層42を厚さ50nmに成長させる。連続して、例えば分圧1.33×10-4PaのGaと分圧6.65×10-4PaのNH3 と分圧1.33×10-6PaのドーパントとしてのSiを用いて、5×1019cm-3程度の高不純物濃度のn+ 型GaN層43を厚さ2000nmに成長させる。
更に連続して、例えば分圧1.33×10-4PaのGaと分圧6×10-4PaのNH3 と分圧2×10-7PaのドーパントとしてのSiを用いて、2×1017cm-3程度の低不純物濃度のn型GaN層44を厚さ2500nmに成長させる。こうして、サファイア基板41上に、GaNバッファ層42、n+ 型GaN層43及びn型GaN層44が順に積層された第1の中間体を形成する(図6(a)参照)。
次いで、この第1の中間体を超真空成長装置から一旦取り出した後、例えばプラズマCVD法により、n型GaN層44上にSiO2 膜を形成する。なお、このSiO2 膜の代わりに、例えばSiNX 膜やAlN膜を形成してもよい。続いて、例えばBHFを用いたウエットエッチング法又はCF4 を用いたドライエッチング法により、SiO2 膜をパターニングし、例えば幅2μmをもつSiO2パターン45を形成する(図6(b)参照)。
次いで、例えばメタン系ガスを用いたECRプラズマエッチング法又はRIBE法により、SiO2 パターン45をマスクとして、n型GaN層44をn型GaN層選択的にエッチング除去し、n型GaN層44の表面の一部が突出した高さ2000nmの凸部を形成する。こうして、GaN層44の表面の一部が凸部形状に突出している第2の中間体を形成する(図6(c)参照)。
次いで、この第2の中間体を再び超真空成長装置内に装填する。そして、SiO2 パターン45をマスクとし、例えば分圧6.65×10-5PaのGaと分圧2.66×10-5PaのAlと分圧6.65×10-4PaのNH3 を原料ガスとして、厚さ30nmのアンドープのAl0.2Ga0.8N層46をn型GaN層44上に選択成長させる。こうして、n型GaN層44の平坦部の表面及び凸部の側面がAl0.2Ga0.8N層46によって被覆された第3の中間体を形成する(図6(d)参照)。
次いで、この第3の中間体を超真空成長装置から取り出した後、SiO2 パターン45を除去する。続いて、第3の中間体の全面にSiO2 膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術を用いてパターニングして、n型GaN層44の凸部の上面及びその周辺のAl0.2Ga0.8N層46の一部表面を被覆するSiO2 パターン47を形成する(図6(e)参照)。
次いで、例えばメタン系ガスを用いたECRプラズマエッチング法又はRIBE法により、SiO2 パターン47をマスクとして、Al0.2Ga0.8N層46及びn型GaN層44を選択的にエッチング除去し、n+ 型GaN層43の表面を露出させる(図7(a)参照)。次いで、SiO2 パターン45を除去する。続いて、リフトオフ法により、n型GaN層44の凸部の上面にショットキー接触する第1のアノード電極としてのTi電極48を形成する。具体的には、フォトリソグラフィ技術を用いて、n型GaN層44の凸部の上面、並びにAl0.2Ga0.8N層46及びn+ 型GaN層43の各表面を全面的に被覆するレジスト膜(図示せず)を塗布した後、n型GaN層44の凸部の上面が露出する開口部を形成するパターニングを行う。続いて、蒸着法により、Ti膜をレジスト膜上及び開口部内に堆積する。その後、レジスト膜上のTi膜をレジスト膜と共に除去する。こうして、n型GaN層44の凸部の上面上にTi膜を残存させ、Ti電極48を形成する(図7(b)参照)。
次いで、図7(b)に示す工程と同様に、リフトオフ法により、Ti電極48上及びAl0.2Ga0.8N層46上に、Pt層を選択的に形成する。こうして、Ti電極48に電気的に接続すると共に、n型GaN層44の凸部の側面にAl0.2Ga0.8N層46を介してショットキー接触する第2のアノード電極としてのPt電極49を形成する。そして、これらのTi電極48とPt電極49とから複合アノード電極50を構成する(図7(c)参照)。
次いで、Pt電極49の表面及び側面、Al0.2Ga0.8N層46及びn型GaN層44の各側面、並びにn+ 型GaN層43の表面を全面的に被覆するSiO2 膜51を形成する。その後、フォトリソグラフィ技術とエッチング技術を用いて、SiO2 膜51を選択的にエッチング除去し、Pt電極49の表面を露出させると共に、n+ 型GaN層43の表面の一部を露出させる。続いて、リフトオフ法により、表面の一部が露出したn+ 型GaN層43上に、Ta−Si層を選択的に形成する。こうして、n+ 型GaN層43上にオーミック接触するTa−Si層からなるカソード電極52を形成する(図7(d)参照)。
このような一連の工程を経て、図5に示すGaN系ショットキーダイオード40を作製する。次に、図5のGaN系ショットキーダイオード40の製造方法の他の例について、図8(a)〜(d)を用いて説明する。先ず、図6(a)に示す工程と略同様にして、サファイア基板41上にGaNバッファ層42及びn+ 型GaN層43を順に積層した後、n+ 型GaN層43上に、図6(a)のn型GaN層44と同じ成膜条件で、n型GaN層44aを厚さ500nmに積層する。(図8(a)参照)。
次いで、例えばプラズマCVD法により、n型GaN層44a上にSiO2 膜53を形成する。なお、このSiO2 膜53の代わりに、SiNX 膜やAlN膜を形成してもよい。続いて、例えばBHFを用いたウエットエッチング法又はCF4 を用いたドライエッチング法により、SiO2 膜53を選択的にエッチングして、幅2μmの開口部を形成する(図8(b)参照)。
次いで、SiO2 膜53をマスクとして、開口部内のn型GaN層44a上に、n型GaN層44aと同じ成膜条件で、厚さ2000nmのn型GaN層44bを選択成長させる。こうして、n型GaN層44aとその上のn型GaN層44bとから、表面の一部が高さ2000nmの凸部形状に突出しているn型GaN層44を形成する(図8(c)参照)。
次いで、図6(d)〜(e)及び図7(a)〜(d)に示す諸工程と同様の諸工程を経て、図5に示すGaN系ショットキーダイオード40を作製する(図8(d)参照)。以上のように実施形態では、GaN系ショットキーダイオード40が、n型GaN層44の凸部の上面にショットキー接触するTi電極48とその凸部の側面にショットキー接触するPt電極49とからなる複合アノード電極50を有することにより、低いオン電圧と高い耐圧とを同時に実現できる。
更に、n型GaN層44の凸部の側面とPt電極49との間にバンドギャップエネルギーの大きなアンドープのAl0.2Ga0.8N層46を有するため、n型GaN層44とAl0.2Ga0.8N層46とのヘテロ接合面近傍に発生する2次元電子ガスが順方向電流の増大に寄与して、良好な立ち上り特性を更に向上できる。また、Pt電極49とのショットキー接触による空乏層の広がり方が更に大きくなり、良好な耐圧特性を更に向上できる。
従って、このGaN系ショットキーダイオード40を、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、損失を低下させ、高いインバータ効率又はコンバータ効率を達成することが可能になり、電力変換装置の高効率化を実現できる。また、動作瞬時の突入電流又はサージ電圧が印加する場合であっても、GaN系ショットキーダイオード40が高耐圧の保護素子として機能するため、パワーFET10の安定動作を保証して、電力変換装置の信頼性を高めることができる。
なお、本実施形態のGaN系ショットキーダイオード40では、n型GaN層44の凸部の幅は2000nmとなっているが、この値はGaN系ショットキーダイオード40に要求される特性によって変化する。即ち、n型GaN層44の凸部の幅は、順方向電流を増大させるためには広い方が好ましい。他方、可能な限り小さい逆方向バイアスでGaN層44の凸部の両側面から広がる空乏層をピンチオフ状態にしてn型GaN層44の凸部の上面の空乏層を通り抜ける逆方向リーク電流を阻止するためには狭い方が好ましい。従って、実際の場合には、トレードオフの関係になる2つの特性上の要求を勘案して、n型GaN層44の凸部の幅が決定される。以上のことは、後述する第4、第6、第8、第10及び第12の実施形態における保護素子としてのGaN系ショットキーダイオードについても同様である。
(第3の実施形態)本実施形態は、第2の実施形態におけるGaN系ショットキーダイオード40の代わりに、図9に示される横型のGaN系ショットキーダイオード40Aを用いたものである。このGaN系ショットキーダイオード40Aでは、n型GaN層44の表面の2箇所に凸部が形成されている。図5のGaN系ショットキーダイオード40と比較すると、n型GaN層44の凸部の数が1個から2個に増加している。そして、n型GaN層44の平坦部の表面及び2つの凸部の側面の上に、Al0.2Ga0.8N層46が形成されている。また、n型GaN層44の2つの凸部の上面上に、Ti電極48がそれぞれ形成されている。更に、これら2つのTi電極48上及びAl0.2Ga0.8N層46上に、Pt電極49が形成されている。
従って、複合アノード電極50とカソード電極52との間に順方向バイアスを印加した際には、電流経路となるn型GaN層44aの凸部の数が増えた分だけ、第2の実施形態の場合よりも順方向電流が増大する。なお、図9のGaN系ショットキーダイオード40Aの製造方法は、第2の実施形態におけるGaN系ショットキーダイオード40の場合と基本的に同様であるため、その説明は省略する。
以上のように実施形態では、GaN系ショットキーダイオード40Aが、第2の実施形態におけるGaN系ショットキーダイオード40と同様の基本構造を有し、同様の特性を実現できることに加え、更にn型GaN層44の凸部の数が増加した分だけ順方向電流を増大させることができる。従って、このGaN系ショットキーダイオード40Aを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第2の実施形態の場合と同様又はそれ以上の効果を奏することができる。
なお、本実施形態のGaN系ショットキーダイオード40Aにおいては、n型GaN層44の凸部の幅を第2の実施形態の場合よりも狭くして、より小さな逆方向バイアスでn型GaN層44の凸部の上面に形成される空乏層を通り抜ける逆方向リーク電流を阻止し、耐圧特性を向上することが可能になる。即ち、n型GaN層44の凸部の数を増加することと凸部の幅を狭くすることを組み合わせて、第2の実施形態において述べたトレードオフの関係になる2つの特性上の要求を両立することが可能になる。従って、n型GaN層44の凸部の数は、2つに限定される必要はなく、3つ以上であってもよい。以上のことは、後述する第5、第7、第9、第11及び第13の実施形態における保護素子としてのGaN系ショットキーダイオードについても同様である。
(第4の実施形態)本実施形態は、第2の実施形態におけるGaN系ショットキーダイオード40の代わりに、図10に示される横型のGaN系ショットキーダイオード40Bを用いたものである。このGaN系ショットキーダイオード40Bでは、図5のGaN系ショットキーダイオード40におけるAl0.2Ga0.8N層46の代わりに、厚さ50nmのアンドープのGaN層54が設けられている。即ち、n型GaN層44の凸部の側面とPt電極49との間に、GaN層54が介在している。従って、複合アノード電極50とカソード電極52との間に逆方向バイアスを印加する際には、n型GaN層44の凸部の側面に形成される空乏層の広がり方が、GaN層54の存在によってより大きくなる。
なお、図10のGaN系ショットキーダイオード40Bの製造方法は、Al0.2Ga0.8N層46を形成する代わりにGaN層54を形成する点を除けば、第2の実施形態におけるGaN系ショットキーダイオード40の場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード40Bが、第2の実施形態におけるGaN系ショットキーダイオード40と同様の基本構造を有し、同様の特性を実現できることに加え、更にn型GaN層44の凸部の側面とPt電極49との間にアンドープのGaN層54を有するため、Pt電極49とのショットキー接触による空乏層の広がり方が更に大きくなり、良好な耐圧特性を更に向上できる。従って、このGaN系ショットキーダイオード40Bを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第2の実施形態の場合と同様又はそれ以上の効果を奏することができる。
(第5の実施形態)本実施形態は、第2の実施形態におけるGaN系ショットキーダイオード40の代わりに、図11に示される横型のGaN系ショットキーダイオード40Cを用いたものである。このGaN系ショットキーダイオード40Cでは、第3の実施形態におけるGaN系ショットキーダイオード40Aと同様に、n型GaN層44の表面の2箇所に凸部が形成されている。また、第4の実施形態におけるGaN系ショットキーダイオード40Bと同様に、n型GaN層44の凸部の側面とPt電極49との間にGaN層54が形成されている。即ち、GaN系ショットキーダイオード40Cは、図9及び図10のGaN系ショットキーダイオード40A、40Bを組み合わせた構成となっている。
なお、図11のGaN系ショットキーダイオード40Cの製造方法は、第3及び第4の実施形態におけるGaN系ショットキーダイオード40A、40Bの場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード40Cが、第3及び第4の実施形態におけるGaN系ショットキーダイオード40A、40Bを組み合わせた構成となっているため、これらGaN系ショットキーダイオード40A、40Bと同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード40Cを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第3又は第4の実施形態の場合と同様又はそれ以上の効果を奏することができる。
(第6の実施形態)本実施形態は、第2の実施形態におけるGaN系ショットキーダイオード40の代わりに、図12に示される横型のGaN系ショットキーダイオード40Dを用いたものである。このGaN系ショットキーダイオード40Dでは、図5のGaN系ショットキーダイオード40におけるAl0.2Ga0.8N層46が形成されておらず、n型GaN層44の凸部の側面にPt電極49が直接にショットキー接触している。なお、図12のGaN系ショットキーダイオード40Dの製造方法は、Al0.2Ga0.8N層46を形成する工程を省略すれば、第2の実施形態におけるGaN系ショットキーダイオード40の場合と基本的に同様であるため、その説明は省略する。
以上のように実施形態では、GaN系ショットキーダイオード40Dが、第2の実施形態におけるGaN系ショットキーダイオード40と同様の基本構造を有し、同様の特性を実現できることに加え、更にAl0.2Ga0.8N層がない分だけ構造及びその製造プロセスを簡略化することができる。従って、このGaN系ショットキーダイオード40Dを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第2の実施形態の場合と同様又はそれ以上の効果を奏することができる。
(第7の実施形態)本実施形態は、第2の実施形態におけるGaN系ショットキーダイオード40の代わりに、図13に示される横型のGaN系ショットキーダイオード40Eを用いたものである。このGaN系ショットキーダイオード40Eでは、第3の実施形態におけるGaN系ショットキーダイオード40Aと同様に、n型GaN層44の表面の2箇所に凸部が形成されている。また、第6の実施形態におけるGaN系ショットキーダイオード40Dと同様に、n型GaN層44の凸部の側面にPt電極49が直接にショットキー接触している。即ち、GaN系ショットキーダイオード40Eは、図9及び図13のGaN系ショットキーダイオード40A、40Eを組み合わせた構成となっている。
なお、図13のGaN系ショットキーダイオード40Eの製造方法は、図9及び図13のGaN系ショットキーダイオード40A、40Eの場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード40Eが、第3及び第6の実施形態におけるGaN系ショットキーダイオード40A、40Eを組み合わせた構成となっているため、これらGaN系ショットキーダイオード40A、40Bと同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード40Eを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第3又は第6の実施形態の場合と同様又はそれ以上の効果を奏することができる。
(第8の実施形態)本実施形態は、第2の実施形態におけるGaN系ショットキーダイオード40の代わりに、図14に示される縦型のGaN系ショットキーダイオード60を用いたものである。このGaN系ショットキーダイオード60では、例えば導電性のn型SiC基板61上に、表面の一部が凸部形状に突出しているn型GaN層62が形成されている。n型GaN層62の不純物濃度は、2×1017cm-3程度の低濃度であり、その平坦部の厚さは500nm、凸部の幅及び高さはそれぞれ2000nm及び2000nmである。なお、n型GaN層62の不純物濃度は、2×1017cm-3程度に限定する必要はなく、2×1017cm-3以下であればよい。
また、n型GaN層62の平坦部の表面及び凸部の両側面は、n型GaN層62よりもバンドギャップエネルギーの大きい厚さ30nmのアンドープのAl0.2Ga0.8N層63によって被覆されている。ここで、n型GaN層62とAl0.2Ga0.8N層63との接触部はヘテロ接合をなすため、そのヘテロ接合面近傍には、図中に破線で模式的に表した2次元電子ガスが発生する。
また、n型GaN層62の凸部の上面にショットキー接触して、第1のアノード電極としてTi電極64が形成されている。なお、第1のアノード電極をなす材質は、Tiに限定されない。例えばWやAg等、1n型GaN層8に対して0.8eVより低いショットキーバリアを生じるものであればよい。また、Ti電極64上及びAl0.2Ga0.8N層63上には、第2のアノード電極としてのPt電極65が形成されている。このPt電極65は、Ti電極64に電気的に接続すると共に、n型GaN層62の凸部の側面にAl0.2Ga0.8N層63を介してショットキー接触している。なお、第2のアノード電極をなす材質は、Ptに限定されない。例えばNiやPdやAu等、n型GaN層62に対して0.8eVより高いショットキーバリアを生じるものであればよい。
そして、n型GaN層62の凸部の上面にショットキー接触しているTi電極64と、n型GaN層62の凸部の側面にAl0.2Ga0.8N層63を介してショットキー接触しているPt電極65とが互いに電気的に接続されて、複合アノード電極66を構成している。また、Pt電極65、Al0.2Ga0.8N層63及びn型GaN層62の各側面、並びにn型SiC基板61の表面を被覆するSiO2 膜67が形成されている。また、n型SiC基板61の裏面にオーミック接触するTa−Si層からなるカソード電極68が形成されている。
このようにGaN系ショットキーダイオード60は、第2の実施形態に係る横型のGaN系ショットキーダイオード40の絶縁性又は半絶縁性のサファイア基板41の代わりに、導電性のn型SiC基板61を用い、そのn型SiC基板61の裏面にカソード電極68を形成して、縦型構造としたものである。そして、横型構造と縦型構造の違いはあれ、n型GaN層62の凸部の上面にTi電極64がショットキー接触し、その凸部の側面にAl0.2Ga0.8N層63を介してPt電極65がショットキー接触し、これらTi電極64とPt電極65とから複合アノード電極66が構成されるという基本的な構造は、第2の実施形態におけるGaN系ショットキーダイオード60と同様である。
次に、図14のGaN系ショットキーダイオード60の電流−電圧特性について説明する。複合アノード電極66とカソード電極68との間に順方向バイアスを印加したところ、第2の実施形態の場合と略同様に、0.1〜0.3Vのオン電圧で、順方向電流が急激に増大する良好な立ち上りが観測された。また、複合アノード電極66とカソード電極68との間に逆方向バイアスを印加したところ、約500Vという大きな耐圧が観測された。このような良好な立ち上り特性と耐圧特性が得られた理由は、第2の実施形態におけるGaN系ショットキーダイオード60について述べた理由と同様であると考えられる。
次に、図14のGaN系ショットキーダイオード60の製造方法の一例について、図15(a)〜(c)を用いて説明する。先ず、導電性のn型SiC基板61上に、超真空成長装置を用いた例えばガスソースMBE法により、一連の結晶成長を行う。即ち、原料ガスとして例えば分圧6.65×10-5PaのGaと分圧6.65×10-4PaのNH3 と分圧2×10-7PaのドーパントとしてのSiを用いて、2×1017cm-3程度の低不純物濃度のn型GaN層62を厚さ2500nmに成長させる(図15(a)参照)。
次いで、第2の実施形態における図6(d)〜(e)及び図7(a)〜(d)に示す諸工程と同様の工程を行う。即ち、n型GaN層62を選択的にエッチング除去して、その表面の一部が突出した高さ2000nmの凸部を形成し、アンドープのAl0.2Ga0.8N層63を厚さ30nmに選択成長させる。続いて、n型GaN層62の凸部の上面にショットキー接触するTi電極64を形成し、n型GaN層62の凸部の側面にAl0.2Ga0.8N層63を介してショットキー接触するPt電極65を形成し、これらのTi電極64とPt電極65とから複合アノード電極66を構成する。続いて、SiO2 膜67を形成する(図15(b)参照)。
次いで、n型SiC基板61の裏面にオーミック接触するTa−Si層からなるカソード電極68を形成する(図15(c)参照)。このような一連の工程を経て、図14に示すGaN系ショットキーダイオード60を作製する。なお、上記の製造方法の代わりに、第2の実施形態で図8(a)〜(d)を用いて説明した他の製造方法を適用することも可能である。
以上のように実施形態では、GaN系ショットキーダイオード60が、横型構造と縦型構造の違いはあれ、第2の実施形態におけるGaN系ショットキーダイオード40と同様の基本的な構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード60を、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第2の実施形態の場合と同様の効果を奏することができる。
(第9の実施形態)本実施形態は、第8の実施形態におけるGaN系ショットキーダイオード60の代わりに、図16に示される縦型のGaN系ショットキーダイオード60Aを用いたものである。このGaN系ショットキーダイオード60Aでは、図14のGaN系ショットキーダイオード60におけるn型GaN層62の凸部の数が1個から2個に増加している。別の観点から言えば、第3の実施形態のGaN系ショットキーダイオード40Aにおいて、サファイア基板41の代わりにn型SiC基板61を用い、そのn型SiC基板61の裏面にカソード電極68を形成して、縦型構造としたものである。
なお、図16のGaN系ショットキーダイオード60Aの製造方法は、第3の実施形態におけるGaN系ショットキーダイオード60の場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード60Aが、第3の実施形態における横型のGaN系ショットキーダイオード40Aを縦型構造にしたものであるため、同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード60Aを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第3の実施形態の場合と同様の効果を奏することができる。
(第10の実施形態)本実施形態は、第8の実施形態におけるGaN系ショットキーダイオード60の代わりに、図17に示される縦型のGaN系ショットキーダイオード60Bを用いたものである。このGaN系ショットキーダイオード60Bでは、図14のGaN系ショットキーダイオード60におけるAl0.2Ga0.8N層63の代わりに、厚さ50nmのアンドープのGaN層69が用いられている。別の観点から言えば、第4の実施形態のGaN系ショットキーダイオード40Bにおいて、サファイア基板41の代わりにn型SiC基板61を用い、そのn型SiC基板61の裏面にカソード電極68を形成して、縦型構造としたものである。
なお、図17のGaN系ショットキーダイオード60Bの製造方法は、Al0.2Ga0.8N層63を形成する代わりにGaN層69を形成する点を除けば、第8の実施形態におけるGaN系ショットキーダイオード60の場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード60Bが、第4の実施形態における横型のGaN系ショットキーダイオード40Bを縦型構造にしたものであるため、同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード60Bを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第4の実施形態の場合と同様の効果を奏することができる。
(第11の実施形態)本実施形態は、第10の実施形態におけるGaN系ショットキーダイオード60Bの代わりに、図18に示される縦型のGaN系ショットキーダイオード60Cを用いたものである。このGaN系ショットキーダイオード60Cでは、図17のGaN系ショットキーダイオード60Bにおけるn型GaN層62の凸部の数が1個から2個に増加している。別の観点から言えば、第5の実施形態のGaN系ショットキーダイオード40Cにおいて、サファイア基板41の代わりにn型SiC基板61を用い、そのn型SiC基板61の裏面にカソード電極68を形成して、縦型構造としたものである。
なお、図18のGaN系ショットキーダイオード60Cの製造方法は、第10の実施形態におけるGaN系ショットキーダイオード60Bの場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード60Cが、第5の実施形態における横型のGaN系ショットキーダイオード40Cを縦型構造にしたものであるため、同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード60Cを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第5の実施形態の場合と同様の効果を奏することができる。
(第12の実施形態)本実施形態は、第8の実施形態におけるGaN系ショットキーダイオード60の代わりに、図19に示される縦型のGaN系ショットキーダイオード60Dを用いたものである。このGaN系ショットキーダイオード60Dでは、図14のGaN系ショットキーダイオード60におけるAl0.2Ga0.8N層63が形成されておらず、n型GaN層62の凸部の側面にPt電極65が直接にショットキー接触しているものである。別の観点から言えば、第6の実施形態のGaN系ショットキーダイオード40Dにおいて、サファイア基板41の代わりにn型SiC基板61を用い、そのn型SiC基板61の裏面にカソード電極68を形成して、縦型構造としたものである。
なお、図19のGaN系ショットキーダイオード60Dの製造方法は、Al0.2Ga0.8N層63を形成する工程を省略すれば、第8の実施形態におけるGaN系ショットキーダイオード60の場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード60Dが、第6の実施形態における横型のGaN系ショットキーダイオード40Dを縦型構造にしたものであるため、同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード60Dを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第6の実施形態の場合と同様の効果を奏することができる。
(第13の実施形態)本実施形態は、第12の実施形態におけるGaN系ショットキーダイオード60Dの代わりに、図20に示される縦型のGaN系ショットキーダイオード60Eを用いたものである。このGaN系ショットキーダイオード60Eでは、図19のGaN系ショットキーダイオード60Dにおけるn型GaN層62の凸部の数が1個から2個に増加している。別の観点から言えば、第7の実施形態の図13のGaN系ショットキーダイオード40Eにおいて、サファイア基板41の代わりにn型SiC基板61を用い、そのn型SiC基板61の裏面にカソード電極68を形成して、縦型構造としたものである。
なお、図20のGaN系ショットキーダイオード60Eの製造方法は、第12の実施形態におけるGaN系ショットキーダイオード60Dの場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーダイオード60Eが、第7の実施形態における横型のGaN系ショットキーダイオード40Eを縦型構造にしたものであるため、同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーダイオード60Eを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第7の実施形態の場合と同様の効果を奏することができる。
(第14の実施形態)本実施形態は、第2の実施形態におけるGaN系ショットキーダイオード40の代わりに、図21に示される縦型のGaN系ショットキーゲートFET70を用いたものである。このGaN系ショットキーゲートFET70では、例えば導電性のn型SiC基板71上に、表面の一部が凸部形状に突出しているn型GaN層72が形成されている。n型GaN層72の不純物濃度は、2×1017cm-3程度の低濃度であり、その平坦部の厚さは500nm、凸部の幅及び高さはそれぞれ2000nm及び2000nmである。なお、n型GaN層72の不純物濃度は2×1017cm-3程度に限定する必要はなく、2×1017cm-3以下であればよい。また、n型GaN層72の凸部の上面上には、厚さ50nm、5×1019cm-3程度の高不純物濃度のn+ 型GaN層73が積層されている。
また、n型GaN層72の平坦部の表面及び凸部の両側面並びn+ 型GaN層73の側面は、n型GaN層72よりもバンドギャップエネルギーの大きい厚さ30nmのアンドープのAl0.2Ga0.8N層75によって被覆されている。ここで、n型GaN層72とAl0.2Ga0.8N層75との接触部はヘテロ接合をなすため、そのヘテロ接合面近傍には、図中に破線で模式的に表した2次元電子ガスが発生する。
なお、後に説明するように、n型GaN層72の凸部は、GaN系ショットキーゲートFET70のドレイン電流ID が縦方向に流れるチャネル領域である。従って、このチャネル領域をドレイン電流ID が流れる際に、この2次元電子ガスがキャリアとしてに寄与する。即ち、一種の縦型のHEMT(High Electron Mobility Transistor ;高電子移動度トランジスタ)構造となっている。
また、n+ 型GaN層73上に、Ta−Si層からなるソース電極76が形成されている。即ち、ソース電極76が、n+ 型GaN層73を介してn型GaN層72の凸部の上面にオーミック接触している。また、n型GaN層72の凸部の側面にAl0.2Ga0.8N層75を介してショットキー接触しているPt層からなるショットキーゲート電極77が形成されている。なお、ショットキーゲート電極77をなす材質は、Ptに限定されない。例えばTi、Ni、W、Ag、Pd、Au等、n型GaN層72に対してショットキーバリアを生じるものであればよいが、より高いショットキーバリアを生じる金属が好適である。また、n型SiC基板71の裏面にオーミック接触するTa−Si層からなるドレイン電極78が形成されている。
次に、図21のGaN系ショットキーゲートFET70の電流−電圧特性について説明する。n型GaN層72の凸部の側面には、Al0.2Ga0.8N層75を介してショットキーゲート電極77が形成されているため、このショットキーゲート電極77に印加するゲート電圧VG が、VG =0の場合であっても、n型GaN層72の凸部の両側面には空乏層が形成されている。この状態で、ソース電極76とドレイン電極78との間に、所定のドレイン電圧VD を印加すると、ドレイン電流ID はn型GaN層72の凸部の両側面の空乏層に挟まれた領域をチャネルとして縦方向に流れる。ドレイン電圧VD を増大すると、チャネルの幅が増大して、ドレイン電流ID も増大する。
また、ゲート電圧VG の大きさを増減すると、n型GaN層72の凸部の両側面の空乏層の広がりが大きくなったり小さくなったりして、2方向から広がる空乏層に挟まれたチャネルの幅が変化する。このため、ゲート電圧VG によってチャネルの幅が制御され、そこを流れるドレイン電流ID が制御される。このとき、n型GaN層72とAl0.2Ga0.8N層75とのヘテロ接合面近傍に発生する2次元電子ガスが、キャリアとしてドレイン電流ID に寄与するため、小さなドレイン電圧VD でドレイン電流ID が急速に立ち上る良好な立ち上り特性が得られる。
また、ショットキーゲート電極77とn型GaN層72の凸部の側面との間には、n型GaN層72よりもバンドギャップエネルギーが大きなアンドープのAl0.2Ga0.8N層75が介在しているため、小さなゲート電圧VG でも空乏層は大きく広がる。その結果、ゲート電圧VG によるドレイン電流ID の制御性が向上する。
次に、図21のGaN系ショットキーゲートFET70の製造方法の一例について、図22(a)〜(d)及び図23(a)〜(c)を用いて説明する。先ず、導電性のn型SiC基板71上に、超真空成長装置を用いた例えばガスソースMBE法により、一連の結晶成長を行う。即ち、原料ガスとして例えば分圧1.33×10-5PaのGaと分圧6.65×10-4PaのNH3 と分圧2×10-7PaのドーパントとしてのSiを用いて、2×1017cm-3程度の低不純物濃度のn型GaN層72を厚さ2500nmに成長させる。連続して、例えば分圧1.33×10-5PaのGaと分圧6.65×10-4PaのNH3 と分圧1.33×10-6PaのドーパントとしてのSiを用いて、5×1019cm-3程度の高不純物濃度のn+ 型GaN層73を厚さ50nmに成長させる(図22(a)参照)。
次いで、例えばプラズマCVD法により、n+ 型GaN層73上にSiO2 膜を形成する。続いて、例えばBHFを用いたウエットエッチング法又はCF4 を用いたドライエッチング法により、SiO2 膜をパターニングして、例えば幅2μmをもつSiO2 パターン74を形成する(図22(b)参照)。次いで、例えばメタン系ガスを用いたECRプラズマエッチング法又はRIBE法により、SiO2 パターン74をマスクとしてn+ 型GaN層73及びn型GaN層72を選択的にエッチング除去する。こうして、n型GaN層44の表面の一部が突出した高さ2000nm、幅2000nmの凸部を形成すると共に、その凸部の上面上にn+ 型GaN層73を残存させる(図22(c)参照)。
次いで、SiO2 パターン74をマスクとし、例えば分圧6.65×10-5PaのGaと分圧2.66×10-5PaのAlと分圧6.65×10-4PaのNH3 を原料ガスとして、アンドープのAl0.2Ga0.8N層75を厚さ30nmに選択成長させる。こうして、n型GaN層72の平坦部の表面及び凸部の側面並びにn+ 型GaN層73の側面をAl0.2Ga0.8N層75によって被覆する(図22(d)参照)。
次いで、SiO2 パターン74を除去する。続いて、リフトオフ法により、n+ 型GaN層73の上面上にTa−Si層を選択的に形成する。こうして、n型GaN層44の凸部の上面にn+ 型GaN層73を介してオーミック接触するTa−Si層からなるソース電極76を形成する(図23(a)参照)。次いで、図23(a)に示す工程と同様にして、リフトオフ法により、Al0.2Ga0.8N層75上に、Pt層を選択的に形成する。こうして、n型GaN層72の凸部の側面にAl0.2Ga0.8N層75を介してショットキー接触するPt層からなるショットキーゲート電極77を形成する(図23(b)参照)。
次いで、n型SiC基板71の裏面にオーミック接触するTa−Si層からなるドレイン電極78を形成する(図23(c)参照)。このような一連の工程を経て、図21に示すGaN系ショットキーゲートFET70を作製する。以上のように実施形態では、GaN系ショットキーゲートFET70が、チャネル領域をなすn型GaN層72の凸部の上面にソース電極76がオーミック接触し、その凸部の側面にショットキーゲート電極77がショットキー接触し、n型SiC基板71の裏面にドレイン電極78がオーミック接触している基本構造を有しており、n型GaN層72の凸部の側面とショットキーゲート電極77との間にバンドギャップエネルギーの大きなアンドープのAl0.2Ga0.8N層75を有しているため、n型GaN層72とAl0.2Ga0.8N層75とのヘテロ接合面近傍に発生する2次元電子ガスがドレイン電流ID に寄与し、ドレイン電流ID の良好な立ち上り特性が得られる。また、ショットキーゲート電極77とのショットキー接触による空乏層の広がり方が更に大きくなり、ゲート電圧VG によるドレイン電流ID の制御性を向上させることができる。
従って、このGaN系ショットキーゲートFET70を、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、損失を低下させ、高いインバータ効率又はコンバータ効率を達成することが可能になり、電力変換装置の高効率化を実現できる。
(第15の実施形態)本実施形態は、第14の実施形態におけるGaN系ショットキーゲートFET70の代わりに、図24に示される縦型のGaN系ショットキーゲートFET70Aを用いたものである。
このGaN系ショットキーゲートFET70Aでは、図21のGaN系ショットキーゲートFET70におけるAl0.2Ga0.8N層75の代わりに、厚さ50nmのアンドープのGaN層79が設けられている。即ち、n型GaN層72の凸部の側面とショットキーゲート電極77との間に、GaN層79が介在している。
なお、図24のGaN系ショットキーゲートFET70Aの製造方法は、Al0.2Ga0.8N層75を形成する代わりにGaN層79を形成する点を除けば、第14の実施形態におけるGaN系ショットキーゲートFET70の場合と基本的に同様であるため、その説明は省略する。以上のように実施形態では、GaN系ショットキーゲートFET70Aが、第14の実施形態におけるGaN系ショットキーゲートFET70と同様の基本構造を有し、同様の特性を実現できることに加え、更にn型GaN層72の凸部の側面とショットキーゲート電極77との間にアンドープのGaN層79を有するため、ショットキーゲート電極77とのショットキー接触による空乏層の広がり方が更に大きくなり、ゲート電圧VG によるドレイン電流ID の制御性を向上させることができる。従って、このGaN系ショットキーゲートFET70Aを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第14の実施形態の場合と同様又はそれ以上の効果を奏することができる。
(第16の実施形態)本実施形態は、第14の実施形態におけるGaN系ショットキーゲートFET70の代わりに、図25に示される縦型のGaN系ショットキーゲートFET70Bを用いたものである。このGaN系ショットキーゲートFET70Bでは、図21のGaN系ショットキーゲートFET70におけるAl0.2Ga0.8N層75が形成されておらず、n型GaN層72の凸部の側面にショットキーゲート電極77が直接にショットキー接触している。なお、図25のGaN系ショットキーゲートFET70Bの製造方法は、Al0.2Ga0.8N層75を形成する工程を省略すれば、第14の実施形態におけるGaN系ショットキーゲートFET70の場合と基本的に同様であるため、その説明は省略する。
以上のように実施形態では、GaN系ショットキーゲートFET70Bが、第14の実施形態におけるGaN系ショットキーゲートFET70と同様の基本構造を有し、同様の特性を実現できる。従って、このGaN系ショットキーゲートFET70Bを、電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路におけるパワーFET10(スイッチング素子)の保護素子として用いることにより、第14の実施形態の場合と同様の効果を奏することができる。
なお、第2〜第16の実施形態では、n型GaN層44、62、72の凸部の幅は2000nmとなっているが、この例示した値に限定されるものではない。この凸部の幅は、例えば5nm〜10μmの範囲内にあればよく、好ましくは10nm〜5μmの範囲内に、更に好ましくは50nm〜3μmの範囲内にあればよい。
また、第2〜第16の実施形態では、GaN系のIII-V族窒化物半導体層を結晶成長する際にガスソースMBE法を用いているが、その製法はガスソースMBE法に限定されるものではなく、例えばMOCVD(Metal Organic Chemical Vapor Deposition ;有機金属化学気相成長)法やハイドライド気相成長法等を代わりに用いてもよい。
また、第8〜第16の実施形態では、導電性のn型SiC基板61、71を用いているが、例えばSiC、Si、GaN、AlN、GaAs、GaP等からなる導電性の半導体基板を代わりに用いてもよい。また、第1〜第3、第8、第9及び第14の実施形態では、2次元電子ガスを発生させるヘテロ接合構造として、GaN23層とAlGaN層24、n型GaN層44とAlGaN層46、n型GaN層62とAlGaN層63、n型GaN層72とAlGaN層75の組み合わせによるGaN/AlGaN接合を用いているが、例えばInGaN、AlInGaN、AlInGaNP、AlGaN、AlGaN等のIII-V族窒化物半導体層を組み合わせたヘテロ接合を代わりに用いてもよい。また、ヘテロ接合を用いずに、上記のAlGaN層の代わりに、Siをドープしたn型GaN層を用いてもよい。
(第17の実施形態)本実施形態は、図26(a)に示されるように、第1の実施形態におけるスイッチング素子であるパワーFET10として、GaN系MESFET10Aを用い、このGaN系MESFET10Aに、保護素子としてのGaN系ショットキーダイオード20Aが内蔵されているものである。具体的には、GaN系MESFET10Aのソース・ドレイン間に、横型のGaN系ショットキーダイオード20Aが接続されている。
また、図26(b)に示されるように、これらのGaN系MESFET10A及びGaN系ショットキーダイオード20Aは、同一基板上に集積されている。即ち、例えばサファイア基板21上に、GaNバッファ層22、アンドープのGaN層23及びアンドープのAlGaN層24が順に積層して形成されている。また、GaN層23とAlGaN層24とのヘテロ接合部に接続して、2つのn型GaN層26がGaN層23上に形成されている。
更に、2つのn型GaN層26上にそれぞれオーミック接触して、ソース電極とカソード電極とを兼用する電極(以下、単に「ソース・カソード兼用電極」という)27a及びドレイン電極27bが形成されている。また、2つのn型GaN層26に挟まれたAlGaN層24上にショットキー接触して、ゲート電極28aが形成されている。また、ソース・カソード兼用電極27aを間に挟んでゲート電極28aの反対側のAlGaN層24上にショットキー接触して、アノード電極28bが形成されている。
即ち、本実施形態は、スイッチング素子(パワーFET10)としてのGaN系MESFET10A及びその保護素子としてのGaN系ショットキーダイオード20を同一基板上に集積したものである。次に、図26(b)のGaN系MESFET10A及びGaN系ショットキーダイオード20Aの製造方法の一例について、図27(a)〜(d)を用いて説明する。
先ず、半絶縁性のサファイア基板21上に、厚さ5nmのGaNバッファ層22、厚さ3000nmのアンドープのGaN層23、厚さ30nmのアンドープのAlGaN層24を順に成長させる。こうして、GaN層23とAlGaN層24とのヘテロ接合構造を形成する(図27(a)参照)。次いで、AlGaN層24上に形成したSiO2膜を選択的にエッチング除去し、2箇所に開口部を有するSiO2パターン25を形成した後、このSiO2パターン25をマスクとしてAlGaN層24及びGaN層23の一部を順に選択的にエッチング除去し、GaN層23表面を露出させる(図27(b)参照)。
次いで、これら2箇所の露出させたGaN層23上にそれぞれ、5×1019cm-3程度の高濃度にSiを添加したn型GaN層26を選択的に成長させる(図27(c)参照)。次いで、これら2つのn型GaN層26にそれぞれオーミック接触するTaSi/Au積層構造のソース・カソード兼用電極27a及びドレイン電極27bを形成する。また、これら2つのn型GaN層26に挟まれたAlGaN層24上にショットキー接触するTi/WSi/Au積層構造のゲート電極28aを形成すると共に、ソース・カソード兼用電極27aを間に挟んでゲート電極28aの反対側のAlGaN層24上にショットキー接触するTi/WSi/Au積層構造のアノード電極28bを形成する(図27(c)参照)。
このような一連の工程を経て、図26(b)に示すGaN系MESFET10A及びGaN系ショットキーダイオード20Aが同一基板上に集積されているGaN系半導体装置を作製する。以上のように本実施形態では、GaN系MESFET10A及びGaN系ショットキーダイオード20Aが、共通の材料を用いた共通の工程によって同時的に形成される。即ち、GaN系MESFET10Aを作製する工程で、選択的エッチングや選択的結晶成長のためのマスクパターンに修正を加えるだけで、何ら工程を煩雑化したり増加したりする必要はない。従って、スイッチング素子とGaN系ショットキーダイオードをそれぞれ各別の電子部品として作製し、接続する場合に較べて、製造コストの低減を実現するのみならず、集積化による部品の小型化を達成し、延いては電力変換装置の小型化を実現することができる。
また、GaN系ショットキーダイオード20Aが、同一基板上に形成されているGaN系MESFET10Aの保護素子として機能する。そして、このGaN系半導体装置を電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路のスイッチング素子に用いる場合、その構成は第1の実施形態の図3又は図4(a)〜(d)に例示される場合と同様であり、その作用効果も上記第1の実施形態において述べたものと同様である。
但し、この電力変換装置の場合、前述した高いインバータ効率又はコンバータ効率の達成に伴い、GaN系ショットキーダイオード20Aを内蔵したGaN系MESFET10Aは、同一性能の従来のpn接合構造のツェナーダイオードを内蔵したSi系MOSFETと比較して、そのチップ面積を縮小することが可能になる。また、インバータ回路又はコンバータ回路からなる電力変換回路に使用する個数も大幅に低減することが可能になる。従って、電力変換装置用の大幅な小型化を実現することができる。
因みに、電力変換装置用のスイッチング素子として、図26、(b)に示されるようなGaN系ショットキーダイオード20Aを内蔵したGaN系MESFET10Aを試作したところ、同一性能の従来のpn接合構造のツェナーダイオードを内蔵したSi系MOSFETの場合に較べて、チップ面積を例えば1cm2から16mm2に縮小することができた。また、上記の試作したスイッチング素子を電力変換装置の電力変換回路としてのインバータ回路に組み込んだ場合には、必要とするチップ数を従来の場合の半分以下に低減することができた。また、電力変換回路としてのコンバータ回路に組み込んだ場合には、必要とするチップ数を従来の場合の例えば32個から8個に低減することができた。
なお、本実施形態では、スイッチング素子(パワーFET10)としてGaN系MESFET10Aと第1の実施形態における保護素子としてのGaN系ショットキーダイオード20とを同一基板上に集積した場合について説明したが、スイッチング素子とその保護素子との集積は、この組合せに限定されるものではない。例えばGaN系MESFET10Aと第2〜第7の実施形態における保護素子としてのGaN系ショットキーダイオード40、40A〜40Eの何れかと同一基板上に集積することも可能である。
(第18の実施形態)本実施形態は、図28(a)に示されるように、第1の実施形態におけるパワーFET10の代わりに、IGBT80を用いたものである。具体的には、スイッチング素子としてのIGBT80のエミッタ・コレクタ間に、保護素子としてのGaN系ショットキーダイオード20が接続されている。
ここで、図28(b)に示されるGaN系ショットキーダイオード20は、第1の実施形態の図1(b)に示されるものと同一であり、その構造及びその製造方法についての説明は省略する。また、図28(a)に示したIGBT80及びGaN系ショットキーダイオード20を電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路に用いる場合には、第1の実施形態の図3又は図4(a)〜(d)に例示される回路図において、パワーFET10をIGBT80によって置換すればよく、その基本的な回路構成は同一である。このため、この場合の電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路の図示は省略する。
以上のように本実施形態では、スイッチング素子であるIGBT80の保護素子として用いられるGaN系ショットキーダイオード20が、600Vを超える耐圧を有していることから、IGBT80は少なくとも500V以上の高耐圧での例えば100A以上の大電流動作が容易に可能になる。また、第1の実施形態の場合と同様、動作瞬時の突入電流又はサージ電圧が印加する場合であっても、GaN系ショットキーダイオード20が保護素子として機能する前にIGBT80が発熱により破壊されることを防止することが可能になるため、安定動作が保証され、電力変換装置の信頼性を高めることができる。
なお、本実施形態では、スイッチング素子としてのIGBT80に第1の実施形態における保護素子としてのGaN系ショットキーダイオード20を組み合わせた場合について説明したが、例えばIGBT80に第2〜第16の実施形態における保護素子としてのGaN系ショットキーダイオード40、40A〜40E、60、60A〜60E又はGaN系ショットキーゲートFET70、70A、70Bの何れかを組み合わせることも可能である。