JP2007184371A - 電極一体形成型窒化物系半導体装置 - Google Patents
電極一体形成型窒化物系半導体装置 Download PDFInfo
- Publication number
- JP2007184371A JP2007184371A JP2006000835A JP2006000835A JP2007184371A JP 2007184371 A JP2007184371 A JP 2007184371A JP 2006000835 A JP2006000835 A JP 2006000835A JP 2006000835 A JP2006000835 A JP 2006000835A JP 2007184371 A JP2007184371 A JP 2007184371A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gallium nitride
- type gallium
- conductivity type
- threading dislocation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】第1導電型窒化ガリウム系半導体層15は、第1〜第3の領域15a、15b、15cを含む。第1の領域15aは貫通転位密度D1より小さい貫通転位密度D11を有する。第2の領域15bは貫通転位密度D1より大きい貫通転位密度D12を有する。第3の領域15cは貫通転位密度D1より小さい貫通転位密度D13を有する。第1の電極層17は第1の領域15aおよび第3の領域15cにショットキ接合を成す。第1の絶縁層19は、第2の領域15bと第1の電極層17との間に設けられている。第2の電極層21は、導電性基板13の裏面13b上に設けられている。窒化ガリウム系半導体領域15の第2の領域15bは、第1の領域15aと第3の領域15cとの間に設けられる。
【選択図】図1
Description
図1は、本発明の実施の形態に係る半導体装置のショットキバリアダイオードを示す図面である。ショットキバリアダイオード11は、導電性基板13と、第1導電型窒化ガリウム系半導体層15と、第1の電極層17と、第1の絶縁層19と、第2の電極層21とを備える。導電性基板13は、表面13aおよび裏面13bを有する。第1導電型窒化ガリウム系半導体層15は、導電性基板13の表面13a上に設けられている。第1導電型窒化ガリウム系半導体層15は、第1の領域15aと、第2の領域15bと、第3の領域15cとを含んでいる。第1の領域15aは、第1の貫通転位密度D1より小さい貫通転位密度D11を有する。第2の領域15b(以下の実施例において「コア」と呼ばれる)は、第1の貫通転位密度D1より大きい貫通転位密度D12を有する。第3の領域15cは、第1の貫通転位密度D1より小さい貫通転位密度D13を有する。第1の電極層17は、第1導電型窒化ガリウム系半導体層15の第1の領域15aおよび第3の領域15cにショットキ接合を成す。第1の絶縁層19は、第1導電型窒化ガリウム系半導体層15の第2の領域15bと第1の電極層17との間に設けられている。第2の電極層21は、導電性基板13の裏面13b上に設けられている。窒化ガリウム系半導体層15の第2の領域15bは、第1の領域15aと第3の領域15cとの間に設けられている。
ストライプ状コアを有する導電性n型GaN基板上にMOVPE法によりショットキーバリアダイオード用のエピタキシャル膜構造(n型GaN半導体層)を作製する。n型GaN半導体層は、n型GaN基板表面のコアを引き継いだコア部を有する。このコア部を反応性イオンエッチングで所定の深さにエッチングすると共に、このエッチング部分にSiN膜を埋め込み形成して電流障壁部を形成する。これにより素子分離が形成される。n型GaN半導体層の低欠陥密度領域には各素子共通のアノード電極を電子ビーム蒸着法及びリフトオフ法により一体形成する。基板の裏面全面に各素子共通のカソード電極を蒸着法により形成する。
支持基体23:n型窒化ガリウム
第1導電型窒化ガリウム系半導体層15:n型窒化ガリウム
第1の電極層17:ショットキ電極、Ni(80nm)/Au(30nm)
第1の絶縁層19:シリコン窒化物、厚さ1000nm
第2の電極層21:オーミック電極、
Ti(20nm)/Al(100nm)/Ti(20nm)/Au(200nm)
第2の絶縁層25:シリコン窒化物、厚さ1000nm
である。このように、窒化ガリウム系半導体支持基体23が窒化ガリウムから成ると、優れた結晶品質のGaN支持基体を用いて絶縁破壊電圧の低下を抑制できる。窒化ガリウム系半導体支持基体23の第1の領域23aおよび第3の領域23cは単結晶であり、また第2の領域23bは単結晶であることが好ましい。さらに、窒化ガリウム系半導体支持基体23の第1の領域23aおよび第3の領域23cの各々の結晶軸は第2の領域23bの結晶軸とは反対向きであることができる。また、第1導電型窒化ガリウム系半導体層15が窒化ガリウムから成るとき、窒化ガリウム系半導体層15の第1の領域15aおよび第3の領域15cは単結晶であり、また第2の領域15bは単結晶であることが好ましい。さらに、窒化ガリウム系半導体層15の第1の領域15aおよび第3の領域15cの各々の結晶軸は第2の領域15bの結晶軸とは反対向きであることができる。例えば、第1の領域15aおよび第3の領域15cの表面はGa面およびN面の一方であり、第2の領域15bの表面はGa面およびN面の他方である。
実施例1のダイオードにおいて、裏面のカソード電極を形成するに先立って、裏面のコア部分を反応性イオンエッチングで所定の深さの凹部を形成するとともに、電流障壁部のためのSiO2膜を埋め込み形成する。この後に、裏面全面に各素子共通のカソード電極を蒸着法により形成する。
支持基体27:n型シリコン
第1導電型窒化ガリウム系半導体層35:n型窒化ガリウム
第1の電極層37:ショットキ電極、Pt(25nm)/Au(300nm)
第1の絶縁層39:シリコン窒化物
マスク33:SiO2
第2の電極層31:オーミック電極
Ti(20nm)/Al(100nm)/Ti(20nm)/Au(200nm)
である。このように、導電性基板13がn型シリコンから成るとき、マスク33はX軸の方向に伸びており、Y方向に配列されている。窒化ガリウム系半導体層35を半導体支持基体27にエピタキシャル成長すれば、上記のような構造が得られる。マスク33の幅Wは、例えば5μm以上500μm以下である。また、マスク33の間隔Dは、例えば1μm以上100μm以下である。
図3は、本発明の実施の形態に係る半導体装置のpn接合ダイオードを示す図面である。pn接合ダイオード41は、導電性基板13と、第1導電型窒化ガリウム系半導体層15と、第1の電極層45と、第1の絶縁層19と、第2導電型窒化ガリウム系半導体層43と、第2の電極層21とを備える。第2導電型窒化ガリウム系半導体層43は、第1の領域43aと、第2の領域43bと、第3の領域43cとを含んでいる。第1の領域43aは、第2の貫通転位密度D2より小さい貫通転位密度D21を有する。第2の領域43bは、第2の貫通転位密度D2より大きい貫通転位密度D22を有する。第3の領域43cは、第2の貫通転位密度D2より小さい貫通転位密度D23を有する。第2導電型窒化ガリウム系半導体層43は、第1導電型窒化ガリウム系半導体層15上に設けられている。第1の電極層45は、第2導電型窒化ガリウム系半導体層43の第1の領域43aおよび第3の領域43cにオーミック接合を成す。第1の絶縁層19は、第2導電型窒化ガリウム系半導体層43の第2の領域43bと第1の電極層45との間に設けられている。第1導電型窒化ガリウム系半導体層15と第2導電型窒化ガリウム系半導体層43とはpn接合構造J1を構成している。第2導電型窒化ガリウム系半導体層43の第1の領域43aは、第1導電型窒化ガリウム系半導体層15の第1の領域15a上に設けられている。第2導電型窒化ガリウム系半導体層43の第2の領域43bは第1導電型窒化ガリウム系半導体層15の第2の領域15b上に設けられている。第2導電型窒化ガリウム系半導体層43の第3の領域43cは第1導電型窒化ガリウム系半導体層15の第3の領域15c上に設けられている。
実施例1のためのn型GaN基板上にMOVPE法によりn型GaN半導体層とp型GaN半導体層を有するエピタキシャル膜構造を形成する。n型およびp型GaN半導体層は、基板のコアを引き継いだコア部分を有する。p型GaN表面のコア部分を反応性イオンエッチングで所定の深さにエッチングするとともに、エッチング領域をSiN膜を埋め込み素子分離のための電流障壁部を形成する。また、低欠陥密度領域には各素子共通のアノード電極を電子ビーム蒸着法及びリフトオフ法により一体形成する。基板の裏面の全面に各素子共通のカソード電極を蒸着法により形成する。
支持基体23:n型窒化ガリウム
第1導電型窒化ガリウム系半導体層15:n型窒化ガリウム
第2導電型窒化ガリウム系半導体層43:p型窒化ガリウム
接合J1;ホモ接合
第1の電極層45:オーミック電極、Ni(5nm)/Au(100nm)
第1の絶縁層19:シリコン窒化物、厚さ1000nm
第2の電極層21:オーミック電極
Ti(20nm)/Al(100nm)/Ti(20nm)/Au(200nm)
第2の絶縁層25:シリコン窒化物、厚さ1000nm
実施例3のダイオードにおいて、裏面のカソード電極を形成するに先立って、裏面のコア部分に反応性イオンエッチングで所定の深さの凹部を形成するとともに、電流障壁部のためのSiO2膜を埋め込み形成する。この後に、裏面全面に各素子共通のカソード電極を蒸着法により形成する。
図5は、本発明の実施の形態に係る半導体装置のpin接合ダイオードを示す図面である。pin接合ダイオード51は、導電性基板13と、第1導電型窒化ガリウム系半導体層15と、第1の電極層45と、第1の絶縁層19と、第2導電型窒化ガリウム系半導体層43と、第2の電極層21と、i型窒化ガリウム系半導体層53とを備える。窒化ガリウム系半導体層53は、第1の領域53aと、第2の領域53bと、第3の領域53cとを含んでいる。第1の領域53aは、第4の貫通転位密度D4より小さい貫通転位密度D41を有する。第2の領域53bは、第4の貫通転位密度D4より大きい貫通転位密度D42を有する。第3の領域53cは、第3の貫通転位密度D4より小さい貫通転位密度D43を有する。窒化ガリウム系半導体層53は、第1導電型窒化ガリウム系半導体層15と第2導電型窒化ガリウム系半導体層43との間に設けられている。第1導電型窒化ガリウム系半導体層15、i型窒化ガリウム系半導体層53および第2導電型窒化ガリウム系半導体層43はpin接合構造J2を構成している。i型窒化ガリウム系半導体層53の第1の領域53aは第1導電型窒化ガリウム系半導体層15の第1の領域15aと第2導電型窒化ガリウム系半導体層43の第1の領域43aとの間に設けられている。i型窒化ガリウム系半導体層53の第2の領域53bは、第1導電型窒化ガリウム系半導体層15の第2の領域15bと第2導電型窒化ガリウム系半導体層43の第2の領域43bとの間に設けられている。i型窒化ガリウム系半導体層53の第3の領域53cは、第1導電型窒化ガリウム系半導体層15の第3の領域15cと第2導電型窒化ガリウム系半導体層43の第3の領域43cとの間に設けられている。
実施例1のためのn型GaN基板上にMOVPE法によりn型GaN半導体層、高抵抗GaN層およびp型GaN半導体層を有するエピタキシャル膜構造を形成する。p型GaN半導体および高抵抗GaNは、基板のコアを引き継いだコア部分を有する。このコア部分に反応性イオンエッチングで所定の深さの凹部を形成するとともに、エッチング領域をSiN膜を埋め込み素子分離のための電流障壁部を形成する。また、低欠陥密度領域には各素子共通のアノード電極を電子ビーム蒸着法及びリフトオフ法により一体形成する。基板の裏面の全面に各素子共通のカソード電極を蒸着法により形成する。
図6は、本実施の形態に係る縦型トランジスタを示す図面である。縦型トランジスタとしては、例えばMIS型トランジスタ、MOS型トランジスタ等がある。縦型トランジスタ61は、導電性基板13と、第1導電型窒化ガリウム系半導体層63と、第1の導電性領域65aと、第2の導電性領域65bと、第1のウエル領域67aと、第2のウエル領域67bと、第1のゲート絶縁層69aと、第2のゲート絶縁層69bと、第1のゲート電極71aと、第2のゲート電極71bと、第1の電極層73と、第1の絶縁層75と、第2の電極層21とを備える。第1導電型窒化ガリウム系半導体層63は、導電性基板13の表面13a上に設けられており、また第1の領域63aと、第2の領域63bと、第3の領域63cとを含む。第1の領域63aは、第1の貫通転位密度D5より小さい貫通転位密度D51を有する。第2の領域63bは、第1の貫通転位密度D5より大きい貫通転位密度D52を有する。第3の領域63cは、第1の貫通転位密度D5より小さい貫通転位密度D53を有する。第1および第2の導電性領域65a、65bは、第1導電型窒化ガリウム系半導体からなる。第1のウエル領域67aは、第2導電型窒化ガリウム系半導体から成っており、また第1導電型窒化ガリウム系半導体層63の第1の領域63aと第1の導電性領域65aとの間に設けられている。第2のウエル領域67bは、第2導電型窒化ガリウム系半導体から成っており、また第1導電型窒化ガリウム系半導体層63の第3の領域63cと第2の導電性領域65bとの間に設けられている。
実施例1のためのn型GaN基板上にMOVPE法によりn型GaN半導体層、p型ウエルGaN領域およびn型GaN半導体領域を有するエピタキシャル膜構造を形成する。n型GaN半導体層の表面には、基板のコアを引き継いだコア部分を有する。このコア部分に反応性イオンエッチングで所定の深さの凹部を形成するとともに、エッチング領域をSiN膜を埋め込んで素子分離のための電流障壁部を形成する。また、コア領域と異なる低欠陥密度領域上に反転層形成のためのGa2O3膜を成膜後、各素子共通のソース電極及びゲート電極を電子ビーム蒸着法及びリフトオフ法により一体形成する。次いで、配線取り出しの窓を開けた保護膜を形成する。基板の裏面の全面に各素子共通のドレイン電極を蒸着法により形成する。これにより、MOS型トランジスタが提供される。
(実施例7)
実施例6と同様に、エピタキシャル膜構造および電流障壁部を形成する。低欠陥密度領域に反転層形成のためのSiN膜を成膜した後に、各素子共通のソース電極及びゲート電極並びに各素子共通のドレイン電極を形成する。これにより、MIS型トランジスタが提供される。
支持基体23:n型窒化ガリウム
第1導電型窒化ガリウム系半導体層63:n型窒化ガリウム
導電性領域65a、65b:n型窒化ガリウム
ウエル領域67a、67b:p型窒化ガリウム
第1のゲート電極71a、71b:Ni、Pt、ポリシリコン、Al、Ti、W、Ir、遷移金属シリサイド
ゲート絶縁層69a、69b:Ga2O3、SiN、MgO、SiO2、Sc2O3、Gd2O3
第1の絶縁層75:シリコン窒化物
第1の電極層73:オーミック電極
Ti(20nm)/Al(100nm)/Ti(20nm)/Au(200nm)
第2の電極層21:オーミック電極
Ti(20nm)/Al(100nm)/Ti(20nm)/Au(200nm)
実施例6または7のトランジスタにおいて、裏面のドレイン電極を形成するに先立って、反応性イオンエッチングで裏面のコア部分に所定の深さの凹部を形成するとともに、電流障壁部のためのSiO2膜を埋め込み形成する。この後に、裏面全面上に各素子共通のドレイン電極を蒸着法により形成する。
図8は、本実施の形態に係る縦型トランジスタを示す図面である。縦型トランジスタとしては、例えばIGBT型トランジスタ等がある。IGBT型トランジスタ81は、第1導電型窒化ガリウム系半導体層77と、第1の導電性領域65aと、第2の導電性領域65bと、第1のウエル領域67aと、第2のウエル領域67bと、第1のゲート絶縁層69aと、第2のゲート絶縁層69bと、第1のゲート電極71aと、第2のゲート電極71bと、第1の電極層73と、第1の絶縁層75と、第2の電極層31と、第2導電型半導体支持基体83と、マスク33とを備える。第1導電型窒化ガリウム系半導体層77は、第1の実施の形態に記載された第1導電型窒化ガリウム系半導体層35に対応しており、同様に、第1の領域77aと、第2の領域77bと、第3の領域77cとを含んでいる。第1の領域77aは、第6の貫通転位密度D6より小さい貫通転位密度D61を有する。第2の領域67bは、第6の貫通転位密度D6より大きい貫通転位密度D62を有する。第3の領域67cは、第1の貫通転位密度D6より小さい貫通転位密度D63を有する。IGBT型トランジスタ81では、第2導電型半導体支持基体83としては、例えばp型Si、p型SiC、p型GaAs等を使用できる。
支持基体83:p型シリコン
第1導電型窒化ガリウム系半導体層77:n型窒化ガリウム
導電性領域65a、65b:n型窒化ガリウム
ウエル領域67a、67b:p型窒化ガリウム
第1のゲート電極71a、71b:Ni、Pt、ポリシリコン、Al、Ti、W、Ir、遷移金属シリサイド
ゲート絶縁層69a、69b:Ga2O3、SiN、MgO、SiO2、Sc2O3、Gd2O3
第1の絶縁層75:シリコン窒化物、厚さ1000nm
第1の電極層73:オーミック電極、Al、遷移金属シリサイド、Cu
第2の電極層31:オーミック電極
図9、図10、図11を参照しながら、2端子を有する半導体装置を作製する方法を説明する。図9に示されるように、n型窒化ガリウム基板91を準備する。n型窒化ガリウム基板91は第1の領域91aと第2の領域91bとを含む。第1の領域91aおよび第2の領域91bはX軸の方向に伸びており、第1の領域91aおよび第2の領域91bは交互に配列されている。第1の領域91aの各々は窒化ガリウム単結晶からなり、また第2の領域91bの各々は窒化ガリウム単結晶からなる。第1の領域91aの貫通転位密度DA1は第2の領域91bの貫通転位密度DB1より小さく、第1の領域91aの貫通転位密度DA1は半導体素子を形成するために十分に良好な値である。これ故に、第1の領域91aは低欠陥密度領域と呼ばれ、第2の領域91bは高欠陥密度領域と呼ばれる。例えば、第1の領域91aの窒化ガリウム単結晶のC軸は第2の領域91bの窒化ガリウム単結晶のC軸と反対向きである。
図12〜図18を参照しながら、3端子を有する半導体装置を作製する方法を説明する。図12に示されるように、n型窒化ガリウム基板101を準備する。n型窒化ガリウム基板101は第1の領域101aと第2の領域101bとを含む。第1の領域101aおよび第2の領域101bはX軸の方向に伸びており、第1の領域101aおよび第2の領域101bは交互に配列されている。第1の領域101aの各々は窒化ガリウム単結晶からなり、また第2の領域101bの各々は窒化ガリウム単結晶からなる。第1の領域101aの貫通転位密度DA2は第2の領域101bの貫通転位密度DB2より小さく、第1の領域101aの貫通転位密度DA2は半導体素子を形成するために十分に良好な値である。これ故に、第1の領域101aは低欠陥密度領域と呼ばれ、第2の領域101bは高欠陥密度領域と呼ばれる。例えば、第1の領域101aの窒化ガリウム単結晶のC軸は第2の領域101bの窒化ガリウム単結晶のC軸と反対向きである。
Claims (10)
- 電極一体形成型窒化物系半導体装置であって、
表面および裏面を有する導電性基板と、
第1の貫通転位密度より小さい貫通転位密度を有する第1の領域と、前記第1の貫通転位密度より大きい貫通転位密度を有する第2の領域と、前記第1の貫通転位密度より小さい貫通転位密度を有する第3の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第1導電型窒化ガリウム系半導体層と、
前記第1導電型窒化ガリウム系半導体層の前記第1および第3の領域にショットキ接合を成す第1の電極層と、
前記第1導電型窒化ガリウム系半導体層の前記第2の領域と前記第1の電極層との間に設けられた第1の絶縁層とを備え、
前記第1導電型窒化ガリウム系半導体領域の前記第2の領域は、前記第1の領域と前記第3の領域との間に設けられており、
当該半導体装置はショットキバリアダイオードである、ことを特徴とする電極一体形成型窒化物系半導体装置。 - 電極一体形成型窒化物系半導体装置であって、
表面および裏面を有する導電性基板と、
第1の貫通転位密度より小さい貫通転位密度を有する第1の領域と、前記第1の貫通転位密度より大きい貫通転位密度を有する第2の領域と、前記第1の貫通転位密度より小さい貫通転位密度を有する第3の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第1導電型窒化ガリウム系半導体層と、
第2の貫通転位密度より小さい貫通転位密度を有する第1の領域と、前記第2の貫通転位密度より大きい貫通転位密度を有する第2の領域と、前記第2の貫通転位密度より小さい貫通転位密度を有する第3の領域とを含んでおり、前記第1導電型窒化ガリウム系半導体層上に設けられた第2導電型窒化ガリウム系半導体層と、
前記第2導電型窒化ガリウム系半導体層の前記第1および第3の領域にオーミック接合を成す第1の電極層と、
前記第2導電型窒化ガリウム系半導体層の前記第2の領域と前記第1の電極層との間に設けられた第1の絶縁層とを備え、
前記第1導電型窒化ガリウム系半導体層と前記第2導電型窒化ガリウム系半導体層とはpn接合構造を構成しており、
前記第2導電型窒化ガリウム系半導体層の前記第1の領域は、前記第1導電型窒化ガリウム系半導体層の前記第1の領域上に設けられており、
前記第2導電型窒化ガリウム系半導体層の前記第2の領域は、前記第1導電型窒化ガリウム系半導体層の前記第2の領域上に設けられており、
前記第2導電型窒化ガリウム系半導体層の前記第3の領域は、前記第1導電型窒化ガリウム系半導体層の前記第3の領域上に設けられており、
当該半導体装置はpn接合ダイオードである、ことを特徴とする電極一体形成型窒化物系半導体装置。 - 電極一体形成型窒化物系半導体装置であって、
表面および裏面を有する導電性基板と、
第1の貫通転位密度より小さい貫通転位密度を有する第1の領域と、前記第1の貫通転位密度より大きい貫通転位密度を有する第2の領域と、前記第1の貫通転位密度より小さい貫通転位密度を有する第3の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第1導電型窒化ガリウム系半導体層と、
第2の貫通転位密度より小さい貫通転位密度を有する第1の領域と、前記第2の貫通転位密度より大きい貫通転位密度を有する第2の領域と、前記第2の貫通転位密度より小さい貫通転位密度を有する第3の領域とを含んでおり、前記第1導電型窒化ガリウム系半導体層上に設けられた第2導電型窒化ガリウム系半導体層と、
第3の貫通転位密度より小さい貫通転位密度を有する第1の領域と、前記第3の貫通転位密度より大きい貫通転位密度を有する第2の領域と、前記第3の貫通転位密度より小さい貫通転位密度を有する第3の領域とを含んでおり、前記第1導電型窒化ガリウム系半導体層と前記第2導電型窒化ガリウム系半導体層との間に設けられたi型窒化ガリウム系半導体層と、
前記第2導電型窒化ガリウム系半導体層の前記第1および第3の領域にオーミック接合を成す第1の電極層と、
前記第2導電型窒化ガリウム系半導体層の前記第2の領域と前記第1の電極層との間に設けられた第1の絶縁層とを備え、
前記第1導電型窒化ガリウム系半導体層、前記i型窒化ガリウム系半導体層および前記第2導電型窒化ガリウム系半導体層はpin接合構造を構成しており、
前記i型窒化ガリウム系半導体層の前記第1の領域は、前記第1導電型窒化ガリウム系半導体層の前記第1の領域と前記第2導電型窒化ガリウム系半導体層の前記第1の領域との間に設けられており、
前記i型窒化ガリウム系半導体層の前記第2の領域は、前記第1導電型窒化ガリウム系半導体層の前記第2の領域と前記第2導電型窒化ガリウム系半導体層の前記第2の領域との間に設けられており、
前記i型窒化ガリウム系半導体層の前記第3の領域は、前記第1導電型窒化ガリウム系半導体層の前記第3の領域と前記第2導電型窒化ガリウム系半導体層の前記第3の領域との間に設けられており、
当該半導体装置はpin接合ダイオードである、ことを特徴とする電極一体形成型窒化物系半導体装置。 - 電極一体形成型窒化物系半導体装置であって、
表面および裏面を有する導電性基板と、
第1の貫通転位密度より小さい貫通転位密度を有する第1の領域と、前記第1の貫通転位密度より大きい貫通転位密度を有する第2の領域と、前記第1の貫通転位密度より小さい貫通転位密度を有する第3の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第1導電型窒化ガリウム系半導体層と、
第1導電型窒化ガリウム系半導体からなる第1および第2の導電性領域と、
第2導電型窒化ガリウム系半導体から成っており前記第1導電型窒化ガリウム系半導体層の前記第1の領域と前記第1の導電性領域との間に設けられた第1のウエル領域と、
第2導電型窒化ガリウム系半導体から成っており前記第1導電型窒化ガリウム系半導体層の前記第3の領域と前記第2の導電性領域との間に設けられた第2のウエル領域と、
前記第1導電型窒化ガリウム系半導体層の前記第1の領域および前記第1のウエル領域上に設けられた第1のゲート絶縁層と、
前記第1導電型窒化ガリウム系半導体層の前記第3の領域および前記第2のウエル領域上に設けられた第2のゲート絶縁層と、
前記第1のゲート絶縁層上に設けられた第1のゲート電極と、
前記第2のゲート絶縁層上に設けられた第2のゲート電極と、
前記第1および第2の導電性領域並びに前記第1導電型窒化ガリウム系半導体層上に設けられており前記第1および第2の導電性領域にオーミック接合を成す第1の電極層と、
前記第1導電型窒化ガリウム系半導体層の前記第2の領域と前記第1の電極層との間に設けられた第1の絶縁層とを備え、
当該半導体装置は縦型トランジスタである、ことを特徴とする電極一体形成型窒化物系半導体装置。 - 電極一体形成型窒化物系半導体装置であって、
表面および裏面を有する導電性基板と、
第1の貫通転位密度より小さい貫通転位密度を有する第1の領域と、前記第1の貫通転位密度より大きい貫通転位密度を有する第2の領域と、前記第1の貫通転位密度より小さい貫通転位密度を有する第3の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第1導電型窒化ガリウム系半導体層と、
前記第1導電型窒化ガリウム系半導体層の前記第1および第3の領域に電気的に接続された第1の電極層と、
前記第1導電型窒化ガリウム系半導体層の前記第2の領域と前記第1の電極層との間に設けられた第1の絶縁層とを備え、
前記第1導電型窒化ガリウム系半導体層の前記第2の領域は、前記第1の領域と前記第3の領域との間に設けられている、ことを特徴とする電極一体形成型窒化物系半導体装置。 - 電極一体形成型窒化物系半導体装置であって、
窒化ガリウム系半導体と異なる半導体材料からなり表面および裏面を有する半導体基板と、
第1の貫通転位密度より小さい貫通転位密度を有する第1の領域と、前記第1の貫通転位密度より大きい貫通転位密度を有する第2の領域と、前記第1の貫通転位密度より小さい貫通転位密度を有する第3の領域とを含んでおり前記導電性基板の前記表面上に設けられた第1導電型窒化ガリウム系半導体層と、
第1導電型窒化ガリウム系半導体からなる第1および第2の導電性領域と、
第2導電型窒化ガリウム系半導体から成っており前記第1導電型窒化ガリウム系半導体層の前記第1の領域と前記第1の導電性領域との間に設けられた第1のウエル領域と、
第2導電型窒化ガリウム系半導体から成っており前記第1導電型窒化ガリウム系半導体層の前記第3の領域と前記第2の導電性領域との間に設けられた第2のウエル領域と、
前記第1導電型窒化ガリウム系半導体層の前記第1の領域および前記第1のウエル領域上に設けられている第1のゲート絶縁層と、
前記第1導電型窒化ガリウム系半導体層の前記第3の領域および前記第2のウエル領域上に設けられている第2のゲート絶縁層と、
前記第1のゲート絶縁層上に設けられた第1のゲート電極と、
前記第2のゲート絶縁層上に設けられた第2のゲート電極と、
前記第1および第2の導電性領域並びに前記第1導電型窒化ガリウム系半導体層上に設けられており前記第1および第2の導電性領域にオーミック接合を成す第1の電極層と、
前記第1導電型窒化ガリウム系半導体層の前記第2の領域と前記第1の電極層との間に設けられた第1の絶縁層と、
窒化ガリウム系半導体と異なる材料から成っており前記第1導電型窒化ガリウム系半導体層の前記第1および第3の領域と前記導電性基板との間にそれぞれ設けられているマスクとを備え、
前記半導体基板は第2導電型を有しており、当該半導体装置は縦型絶縁ゲートバイポーラトランジスタである、ことを特徴とする電極一体形成型窒化物系半導体装置。 - 前記導電性基板の前記裏面上に設けられた第2の電極層を更に備え、
前記導電性基板は、所定の貫通転位密度より小さい貫通転位密度を有する第1の領域と、前記所定の貫通転位密度より大きい貫通転位密度を有する第2の領域と、前記所定の貫通転位密度より小さい貫通転位密度を有する第3の領域とを含む窒化ガリウム系半導体支持基体を含んでおり、
前記第1導電型窒化ガリウム系半導体層の前記第1の領域は、前記窒化ガリウム系半導体支持基体の前記第1の領域上に設けられており、
前記第1導電型窒化ガリウム系半導体層の前記第2の領域は、前記窒化ガリウム系半導体支持基体の前記第2の領域上に設けらており、
前記第1導電型窒化ガリウム系半導体層の前記第3の領域は、前記窒化ガリウム系半導体支持基体の前記第3の領域上に設けられており、
前記第2の電極層は、前記窒化ガリウム系半導体支持基体の裏面において前記第1および第3の領域にオーミック接合を成す、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された電極一体形成型窒化物系半導体装置。 - 前記窒化ガリウム系半導体支持基体の前記第2の領域と前記第2の電極層との間に設けられた第2の絶縁層を更に備える、ことを特徴とする請求項7に記載された電極一体形成型窒化物系半導体装置。
- 前記窒化ガリウム系半導体支持基体は窒化ガリウムから成る、ことを特徴とする請求項7または請求項8に記載された電極一体形成型窒化物系半導体装置。
- 窒化ガリウム系半導体とは異なる材料から成っており前記第1導電型窒化ガリウム系半導体層の前記第1および第3の領域と前記導電性基板との間にそれぞれ設けられているマスクを更に備え、
前記導電性基板は窒化ガリウム系半導体と異なる半導体材料からなる、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された電極一体形成型窒化物系半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000835A JP4935075B2 (ja) | 2006-01-05 | 2006-01-05 | 電極一体形成型窒化物系半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000835A JP4935075B2 (ja) | 2006-01-05 | 2006-01-05 | 電極一体形成型窒化物系半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007184371A true JP2007184371A (ja) | 2007-07-19 |
JP4935075B2 JP4935075B2 (ja) | 2012-05-23 |
Family
ID=38340207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006000835A Expired - Fee Related JP4935075B2 (ja) | 2006-01-05 | 2006-01-05 | 電極一体形成型窒化物系半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4935075B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227790A (ja) * | 2006-02-24 | 2007-09-06 | Sumitomo Electric Ind Ltd | 窒化物系半導体装置 |
JP2010278224A (ja) * | 2009-05-28 | 2010-12-09 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
JP2011060963A (ja) * | 2009-09-09 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
JP2011060962A (ja) * | 2009-09-09 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
CN104916586A (zh) * | 2014-03-14 | 2015-09-16 | 株式会社东芝 | 半导体装置的制造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033512A (ja) * | 2000-07-13 | 2002-01-31 | Nichia Chem Ind Ltd | 窒化物半導体発光ダイオード |
JP2002134760A (ja) * | 2000-10-20 | 2002-05-10 | Fuji Electric Co Ltd | 炭化珪素ショットキダイオードおよびその製造方法 |
JP2003077860A (ja) * | 2001-09-06 | 2003-03-14 | Toyoda Gosei Co Ltd | p型SiC用電極 |
JP2003124572A (ja) * | 2001-10-12 | 2003-04-25 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法、半導体発光素子、半導体素子の製造方法、半導体素子、素子の製造方法および素子 |
JP2003142691A (ja) * | 2001-11-07 | 2003-05-16 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP2003229566A (ja) * | 2001-11-27 | 2003-08-15 | Furukawa Electric Co Ltd:The | 電力変換装置及びそれに用いるGaN系半導体装置 |
JP2003273470A (ja) * | 2002-01-10 | 2003-09-26 | Sharp Corp | Iii族窒化物半導体レーザ素子 |
JP2003298072A (ja) * | 2002-04-02 | 2003-10-17 | Toshiba Corp | 半導体装置 |
JP2004260152A (ja) * | 2003-02-07 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体素子およびその製造方法 |
JP2005183563A (ja) * | 2003-12-18 | 2005-07-07 | Nissan Motor Co Ltd | 半導体装置 |
-
2006
- 2006-01-05 JP JP2006000835A patent/JP4935075B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033512A (ja) * | 2000-07-13 | 2002-01-31 | Nichia Chem Ind Ltd | 窒化物半導体発光ダイオード |
JP2002134760A (ja) * | 2000-10-20 | 2002-05-10 | Fuji Electric Co Ltd | 炭化珪素ショットキダイオードおよびその製造方法 |
JP2003077860A (ja) * | 2001-09-06 | 2003-03-14 | Toyoda Gosei Co Ltd | p型SiC用電極 |
JP2003124572A (ja) * | 2001-10-12 | 2003-04-25 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法、半導体発光素子、半導体素子の製造方法、半導体素子、素子の製造方法および素子 |
JP2003142691A (ja) * | 2001-11-07 | 2003-05-16 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP2003229566A (ja) * | 2001-11-27 | 2003-08-15 | Furukawa Electric Co Ltd:The | 電力変換装置及びそれに用いるGaN系半導体装置 |
JP2003273470A (ja) * | 2002-01-10 | 2003-09-26 | Sharp Corp | Iii族窒化物半導体レーザ素子 |
JP2003298072A (ja) * | 2002-04-02 | 2003-10-17 | Toshiba Corp | 半導体装置 |
JP2004260152A (ja) * | 2003-02-07 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体素子およびその製造方法 |
JP2005183563A (ja) * | 2003-12-18 | 2005-07-07 | Nissan Motor Co Ltd | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227790A (ja) * | 2006-02-24 | 2007-09-06 | Sumitomo Electric Ind Ltd | 窒化物系半導体装置 |
JP2010278224A (ja) * | 2009-05-28 | 2010-12-09 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
JP2011060963A (ja) * | 2009-09-09 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
JP2011060962A (ja) * | 2009-09-09 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
CN104916586A (zh) * | 2014-03-14 | 2015-09-16 | 株式会社东芝 | 半导体装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4935075B2 (ja) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4083866B2 (ja) | 半導体レーザ素子 | |
JP5061473B2 (ja) | 窒化物系半導体装置 | |
US7755101B2 (en) | Semiconductor light emitting device | |
JP2008182275A (ja) | 窒化物系半導体発光素子 | |
US20200091681A1 (en) | Semiconductor Laser Diode | |
JP2011124442A (ja) | 半導体レーザ装置及びその製造方法 | |
JP4935075B2 (ja) | 電極一体形成型窒化物系半導体装置 | |
JP4015865B2 (ja) | 半導体装置の製造方法 | |
US20020153528A1 (en) | Semiconductor light emitting device and its manufacturing method | |
JP2021036553A (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法 | |
JP2004134772A (ja) | 窒化物系半導体発光素子 | |
JP2023176020A (ja) | 半導体レーザダイオードおよび半導体レーザダイオードの製造方法 | |
JP2000299528A (ja) | 半導体レーザおよびその製造方法 | |
JP2008288284A (ja) | 半導体光素子及びその製造方法 | |
JP2008277867A (ja) | 半導体発光素子の製造方法 | |
JP4961969B2 (ja) | ショットキバリアダイオードおよびショットキ接合を有する半導体デバイスを作製する方法 | |
JP2006351921A (ja) | 光素子 | |
JP2007184644A (ja) | 半導体装置及びその製造方法 | |
JP2020021883A (ja) | 発光素子及びその製造方法 | |
JP4118065B2 (ja) | 窒化物系半導体レーザ素子 | |
WO2021172171A1 (ja) | レーザ素子 | |
KR20150048475A (ko) | 정전기 방전 특성이 향상된 반도체 소자 및 그 제조 방법 | |
JP3801410B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JPH1041583A (ja) | 半導体発光装置 | |
JP2005268725A (ja) | 半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111122 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4935075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |