CN103229283A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN103229283A
CN103229283A CN2010800703666A CN201080070366A CN103229283A CN 103229283 A CN103229283 A CN 103229283A CN 2010800703666 A CN2010800703666 A CN 2010800703666A CN 201080070366 A CN201080070366 A CN 201080070366A CN 103229283 A CN103229283 A CN 103229283A
Authority
CN
China
Prior art keywords
mentioned
film
semiconductor layer
carbon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800703666A
Other languages
English (en)
Other versions
CN103229283B (zh
Inventor
中村哲一
尾崎史朗
武田正行
宫岛豊生
多木俊裕
金村雅仁
今西健治
吉川俊英
渡部庆二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103229283A publication Critical patent/CN103229283A/zh
Application granted granted Critical
Publication of CN103229283B publication Critical patent/CN103229283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种半导体装置，其特征在于，具有：第一半导体层，形成在基板上，第二半导体层，形成在上述第一半导体层上，源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，开口部，形成在上述第一半导体层上，绝缘膜，形成在上述第二半导体层的上方以及上述开口部的内部表面，栅电极，隔着上述绝缘膜形成在上述开口部内，保护膜，形成在上述绝缘膜上；上述保护膜包括将碳作为主要成分的非结晶膜。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。
背景技术
存在利用AlGaN/GaN异质结并将GaN层作为电子移动层的结构的场效应晶体管。GaN是具有宽的带隙（band gap）并具有高的击穿电压强度、高的饱和电子速度的材料，因此有望成为形成能够实现大电流、高耐电压、低导通电阻动作的半导体装置的材料。因此，能够节省超过硅功率器件（siliconpower devices）的界限的电力，并且研究利用了GaN类的材料的半导体装置来作为下一代的高效率开关元件。
在这样的场效应晶体管等的半导体装置中，通常在形成栅电极或者漏电极等之后，为了钝化(passivation)等，而在场效应晶体管等的整个表面上形成绝缘膜。
现有技术文献
专利文献
专利文献1：日本特开2008-103408号公报
发明内容
发明所要解决的问题
但是，为了实现利用晶体管的电力用的高效的开关元件，需要降低导通电阻、实现常闭动作以及使开关元件实现高耐电压化。其中，就使开关元件实现高耐电压化而言，随着所使用的用途等而也不同，但是通常需要几百伏至几千伏的大的耐电压性能，因此在利用了肖特基栅（Schottky gate）的结构中难以实现。因此，存在如下的结构，即，在栅电极和半导体层之间形成绝缘膜，由此降低栅漏电流（gate leakage current）来提高耐电压性能。
在这样的在栅电极和半导体层之间形成有绝缘膜的晶体管中，也形成绝缘膜作为用于钝化等的保护膜，但是若形成保护膜，则晶体管的耐电压性能降低，从而可能无法得到充分地耐电压性能。
因此，寻求如下的半导体装置以及半导体装置的制造方法，即，即使在栅电极和半导体层之间形成有绝缘膜的晶体管等半导体装置中形成绝缘膜作为保护膜，也能够得到充分的耐电压性能。
用于解决问题的手段
根据本实施方式的第一观点，其特征在于，具有：第一半导体层，形成在基板上，第二半导体层，形成在上述第一半导体层上，源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，开口部，形成在上述第一半导体层上，绝缘膜，形成在上述第二半导体层的上方以及上述开口部的内部表面，栅电极，隔着上述绝缘膜形成在上述开口部内，保护膜，形成在上述绝缘膜上；上述保护膜包括将碳作为主要成分的非结晶膜。
另外，根据本实施方式的另外的一个观点，其特征在于，具有：第一半导体层，形成在基板上，第二半导体层，形成在上述第一半导体层上，源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，绝缘膜，形成在上述第二半导体层的上方，栅电极，形成在上述绝缘膜上，保护膜，形成在上述绝缘膜上；上述保护膜包括将碳作为主要成分的非结晶膜。
另外，根据本实施方式的另外的一个观点，其特征在于，包括：在基板上层叠形成第一半导体层、第二半导体层的工序；以与上述第一半导体层或者上述第二半导体层接触的方式形成源电极以及漏电极的工序；在上述第二半导体层上形成开口部的工序；在上述第二半导体层的上方以及上述开口部的内部表面形成绝缘膜的工序；在上述开口部内隔着上述绝缘膜形成栅电极的工序；在露出的上述绝缘膜上形成包括将碳作为主要成分的非结晶膜的保护膜的工序。
另外，根据本实施方式的另外的一个观点，包括：在基板上层叠形成第一半导体层、第二半导体层的工序；以与上述第一半导体层或者上述第二半导体层接触的方式形成源电极以及漏电极的工序；在上述第二半导体层的上方形成绝缘膜的工序；在上述绝缘膜上的一部分形成栅电极的工序；在露出的上述绝缘膜上形成包括将碳作为主要成分的非结晶膜的保护膜的工序。
发明的效果
根据公开的半导体装置以及半导体装置的制造方法，即使在栅电极和半导体层之间形成有绝缘膜的晶体管等半导体装置中形成绝缘膜作为保护膜，也能够得到充分的耐电压性能。
附图说明
图1是形成有保护膜的场效应晶体管的结构图。
图2是第一实施方式的半导体装置的结构图。
图3是第一实施方式的半导体装置的制造工序图（1）。
图4是第一实施方式的半导体装置的制造工序图（2）。
图5是半导体装置的耐电压性能的说明图。
图6是FCA成膜装置的结构图。
图7是第二实施方式的半导体装置的结构图。
图8是第三实施方式的半导体装置的结构图。
图9是第三实施方式的半导体装置的制造工序图（1）。
图10是第三实施方式的半导体装置的制造工序图（2）。
具体实施方式
下面，对用于实施发明的方式进行说明。此外，对于相同的构件等标注相同的附图标记而省大致说明。
[第一实施方式]
首先，对于在栅电极和半导体层之间形成有绝缘膜的结构的晶体管中形成绝缘膜来作为保护膜的结构的晶体管进行说明。如图1所示，该结构的晶体管被称为HEMT（High Electron Mobility Transistor：高电子迁移率晶体管），在基板511上通过外延生长依次层叠形成有电子移动层512、电子供给层513、覆盖层514。此外，通过该结构，在电子移动层512中的接近电子供给层513的一侧形成有二维电子气（2DEG：2 dimensional electron gas）512a。另外，源电极515以及漏电极516形成于通过除去覆盖层514以及电子供给层513来形成的开口部内，并且与电子移动层512相连接。栅电极518隔着绝缘膜517形成在通过除去覆盖层514以及电子供给层513的一部分来形成的开口部内。此外，绝缘膜517形成在覆盖层514上，并且在绝缘膜517上形成有保护膜519。
作为基板511，采用SiC基板、蓝宝石（Al2O3）基板等，而且电子移动层512由i-GaN形成，电子供给层513由n-AlGaN形成，覆盖层514由n-GaN形成。另外，源电极515、漏电极516以及栅电极518由金属材料形成，绝缘膜517以通过等离子ALD（Atomic Layer Deposition，原子层沉积）形成氧化铝（Al2O3）膜的方式形成。另外，保护膜519由氮化硅（SiN）膜形成，但是从提高生产率等的角度来说，在形成保护膜519时，通常大多采用成膜率快的等离子CVD（Chemical Vapor Deposition，化学气相沉积）。
但是，形成有这样的保护膜519的结构的晶体管与没有形成保护膜519的结构的晶体管相比，具有绝缘耐电压性能大幅降低的趋势。即，通过形成保护膜519，晶体管的绝缘耐电压性能降低，且特性降低。
这样，对于栅漏电流增加的原因，能够考虑到各种理由。例如，作为保护膜519的氮化硅膜通过等离子CVD形成，但是由于作为成膜气体所生成的反应副生成物而产生的氢的还原作用等，在作为绝缘膜517的氧化铝膜的界面上形成富金属（metal-rich）的层。由此，使绝缘耐电压性能降低。另外，保护膜519是通过等离子CVD形成的，因此在形成保护膜519时，绝缘膜517的表面因等离子而受到损伤，从而出现缺氧等现象，使绝缘耐电压性能降低。
此外，在形成氧化硅膜和氮化硅膜这两层膜来作为保护膜519的情况下，也同样地使绝缘耐电压性能降低。
（半导体装置的结构）
接着，对本实施方式的半导体装置进行说明。图2示出本实施方式的半导体装置的结构。本实施方式的半导体装置是被称为HEMT的晶体管，在由半导体等形成的基板11上通过外延生长依次层叠地形成有电子移动层12、电子供给层13、覆盖层14。另外，源电极15以及漏电极16以与电子移动层12相连接的方式形成，栅电极18隔着绝缘膜17形成在通过除去覆盖层14以及电子供给层13的一部分来形成的开口部内。此外，绝缘膜17形成在覆盖层14上，并且在绝缘膜17上依次形成有第一绝缘保护膜21、非晶碳膜（amorphous carbon film）22以及第二绝缘保护膜23来作为保护膜20。
作为基板11，采用SiC基板、蓝宝石（Al2O3）基板等。成为第一半导体层的电子移动层12由i-GaN形成，成为第二半导体层的电子供给层13由n-AlGaN形成，成为第三半导体层的覆盖层14由n-GaN形成。此外，根据该结构，在电子移动层12中的接近电子供给层13的一侧形成有二维电子气（2DEG）12a。另外，源电极15、漏电极16以及栅电极18由金属材料形成，绝缘膜17以通过等离子ALD（Atomic Layer Deposition）形成氧化铝（Al2O3）膜的方式形成。另外，第一绝缘保护膜21由氧化铝膜形成，第二绝缘保护膜23由氮化硅（SiN）膜形成。
如后述那样，非晶碳膜22是将碳作为主要成分的非结晶膜（amorphousfilm），也被称为DLC（Diamond Like Carbon，类金刚石碳）。该非晶碳膜22是阻氢性能优良的高密度的绝缘膜，是具有高的绝缘性和高表面平滑性的膜。在非晶碳膜中，为了获取高的绝缘性、高密度性等，尽量抑制膜中的氢含有量，优选类金刚石。具体地，优选膜密度高且碳与碳之间的键中sp3多。
就膜密度而言，在能够通过CVD形成膜的含有氢的非晶碳膜中，密度最大的为大约2.6g/cm3，而金刚石的密度为3.56g/cm3。因此，优选非晶碳膜22的密度为2.7g/cm3以上且3.56g/cm3以下。此外，在测定膜密度时，在硅基板上形成非晶碳膜后，基于通过卢瑟福背散射法（Rutherford back scatteringspectrometry）得出的结果和由TEM（Transmission Electron Microscope，透射电子显微镜）测定截面长度而得出的膜厚来计算。另外，在碳中的碳与碳之间的键中，作为结合方式存在sp2和sp3，石墨（黑铅）由sp2的键形成，而金刚石由sp3的键形成。因此，为了使非晶碳膜更类似于金刚石，优选sp3的键比sp2的键多。即，优选碳与碳之间的键为sp2≤sp3。这样的非晶碳膜能够通过后述的作为电弧蒸镀法（Arc Depositon）的FCA（Filtered CathodicArc，磁过滤阴极弧）法形成。此外，通过FCA法形成的非晶碳膜的膜密度为3.2g/cm3。
另外，优选形成的非晶碳膜的膜厚为1nm以上且30nm以下。为了通过非晶碳膜覆盖整个表面，至少需要几个原子层以上的膜厚，而1nm以下的膜厚不能覆盖整个表面。另外，由于非晶碳膜的应力大，因此当膜厚变厚时，会因应力而产生膜剥离现象。在此，得知在将非晶碳膜形成为30nm以下的膜厚的情况下，难以产生膜剥离现象。因此，基于上述内容，优选使非晶碳膜的膜厚为30nm以下。
在本实施方式的半导体装置中，通过形成非晶碳膜22，即使在通过等离子CVD形成氮化硅（SiN）膜作为第二绝缘保护膜23的情况下，也不存在对绝缘膜17带来的等离子损伤的影响。另外，在形成非晶碳膜21时，由于不采用含有氢成分的气体等，因此绝缘膜17的表面中的氧化铝膜不会被氢等还原，因此不会在绝缘膜17的表面上形成富金属的层。基于这些理由，能够提高绝缘耐电压性能。
（半导体装置的制造方法）
接着，基于图3以及图4，对于本实施方式的半导体装置的制造方法进行说明。
首先，如图3中的（a）所示，在基板11上形成未图示的成核层（nucleationlayer），使电子移动层12、电子供给层13、覆盖层14等半导体层以通过MOVPE（Metal-Organic Vapor Phase Epitaxy，金属有机气相外延）等外延生长的方式形成。
作为基板11采用SiC、蓝宝石（Al2O3）等基板，形成在基板11上的未图示的成核层例如由厚度为0.1μm的非掺杂（undope）的i-AlN形成。电子移动层12由厚度为3.0μm的非掺杂的i-GaN形成，电子供给层13由厚度为20nm的n-Al0.25Ga0.75N形成。另外，覆盖层14由厚度为5nm的n-GaN形成。此外，对于半导体层，除了MOVPE之外，可以通过MBE（Molecular BeamEpitaxy，分子束外延）使半导体层结晶生长。
接着，如图3中的（b）所示，形成源电极15以及漏电极16。具体地，在覆盖层14上涂敷光致抗蚀剂，并通过曝光装置进行曝光、显影，由此在要形成源电极15以及漏电极16的区域形成具有开口部的未图示的抗蚀图案。然后，通过利用氯气的RIE（Reactive Ion Etching，反应离子刻蚀）等干式蚀刻，除去覆盖层14以及电子供给层13的没有形成抗蚀图案的区域，一直进行蚀刻直到电子移动层12的表面露出为止。这时进行的干式蚀刻以如下方式进行，即，向腔室内导入大约30sccm的氯气作为蚀刻气体，将腔室内的压力设定为大约2Pa，并且施加20W的RF功率。然后，通过真空蒸镀等形成由Ta/Al的层叠膜等形成的金属膜之后，通过剥离（lift off）将形成有抗蚀图案的区域的金属膜与抗蚀图案一同除去，由此形成源电极15以及漏电极16。此外，在进行剥离之后，例如在550℃的温度下进行热处理来进行欧姆接触。
接着，如图3中的（c）所示，形成开口部31。具体地，在覆盖层14上涂敷光致抗蚀剂，并通过曝光装置进行曝光、显影，由此在要形成开口部31的区域形成具有开口的未图示的抗蚀图案。然后，将抗蚀图案作为掩模，通过导入含有氯的气体进行RIE等来进行干式蚀刻，由此除去覆盖层14以及电子供给层13的没有形成抗蚀图案的区域的一部分。由此，形成开口部31。此外，之后抗蚀图案被除去。
接着，如图4中的（a）所示，在开口部31的内部和覆盖层14上形成绝缘膜17。通过ALD等成膜方法形成5nm～100nm的氧化铝、氧化钽、氧化铪等的膜，由此形成绝缘膜17。具体地，在本实施方式中，通过ALD等形成厚度为20nm的氧化铝的膜，由此形成绝缘膜17。
接着，如图4中的（b）所示，形成栅电极18。具体地，在绝缘膜17上通过旋涂法等分别涂敷未图示的下层抗蚀剂（例如，商品名PMGI：美国MicroChem公司制造）以及未图示的上层抗蚀剂（例如，商品名PFI32-A8：住友化学公司制造）。然后，通过曝光装置进行曝光、显影，由此在上部抗蚀剂的包括形成有开口部31的部分的区域形成直径为大约0.8μm左右的开口。接着，将上层抗蚀剂作为掩模，用碱显影液（alkali developer）对下层抗蚀剂进行湿式蚀刻。然后，在整个表面上通过真空蒸镀形成金属膜（Ni：膜厚为大约10nm/Au：膜厚为大约300nm）之后，利用进行了加温的有机溶剂进行剥离，由此将形成在上层抗蚀剂上的金属膜与下层抗蚀剂以及上层抗蚀剂一同除去。由此，在隔着绝缘膜17的开口部31内形成由Ni/Au形成的栅电极18。
接着，如图4中的（c）所示，通过在绝缘膜17上层叠第一绝缘保护膜21、非晶碳膜22、第二绝缘保护膜23来形成保护膜20。通过ALD法形成膜厚为50nm的氧化铝膜，来形成第一绝缘保护膜21。在电弧电流为70A且电弧电压为26V的条件下，通过FCA法将石墨靶（graphite target）作为原料，形成膜厚为大约10nm的非晶碳膜22。在RF功率为60W的条件下，通过等离子CVD法，利用SiH4、N2、NH3作为原料气体，形成膜厚为大约350nm的氮化硅膜，由此形成第二绝缘保护膜23。
如上所述，能够制作作为本实施方式的半导体装置的晶体管。
在图5中，示出作为本实施方式的半导体装置的晶体管的耐电压性能和为了进行比较而形成氧化铝膜和氮化硅膜的层叠膜作为保护膜的晶体管的耐电压性能。在形成氧化铝膜和氮化硅膜的层叠膜作为保护膜的晶体管中，在向源电极和漏电极之间施加大约150V的电压时，产生了元件破坏现象。相对于此，在本实施方式中的晶体管中，即使在向源电极和漏电极之间施加400V以上的电压的情况下，也没有产生元件破坏现象。由此，在本实施方式的半导体装置中，能够提高绝缘耐电压性能。
（形成非晶碳膜）
接着，对用于形成非晶碳膜的FCA法进行说明。图6示出了在FCA法中利用的FCA成膜装置的结构。该FCA成膜装置具有等离子产生部110、等离子分离部120、颗粒捕集部130、等离子转移部140、成膜腔室150。等离子产生部110、等离子分离部120以及颗粒捕集部130都呈筒状，并且按该顺序相连接。等离子转移部140也呈筒状，并且一端部与等离子分离部120大致垂直地连接在一起，而另一端部与成膜腔室150相连接。在成膜腔室150的内部设置有载物台152，该载物台152用于设置作为成膜对象的基板等151。
在等离子产生部110的框体下端部设置有绝缘板111，并且在该绝缘板111上设置有成为靶（阴极）112的石墨。另外，在等离子产生部110的框体下端部的外周设置有阴极线圈114，并且在框体的内壁面设置有阳极113。在形成非晶碳膜时，通过未图示的电源向靶112和阳极113之间施加规定的电压来产生电弧放电，由此在靶112的上方产生等离子。这时，通过另外的未图示的电源向阴极线圈114供给规定的电流，从而产生用于使电弧放电稳定的磁场。通过该电弧放电，形成有石墨的靶112的碳进行蒸发，并被供给至等离子中作为成膜材料的离子。
在等离子产生部110和等离子分离部120之间的边界部分设置有绝缘环121，并且通过该绝缘环121使等离子产生部110的框体和等离子分离部120的框体电性隔离。等离子分离部120的框体的外周设置有引导线圈122a、122b，该引导线圈122a、122b产生磁场，使在等离子产生部110中产生的等离子一边聚向框体的中心部一边向规定的方向移动。另外，在等离子分离部120和等离子转移部140相连接的连接部附近设置有倾斜磁场产生线圈123，该倾斜磁场产生线圈123用于产生使等离子的前进方向大致垂直地弯曲的磁场。
在等离子产生部110中产生的颗粒几乎不受等离子分离部120中的磁场的影响而直线前进进入颗粒捕集部130。在颗粒捕集部130的上端部设置有：反射板131，其向横向反射颗粒；颗粒捕捉部132，其用于捕捉被反射板131反射的颗粒。在颗粒捕捉部132配置有多个凸片133，并且这些凸片133相对于框体内部倾斜。进入颗粒捕捉部132的颗粒被这些凸片133反射多次而失去动能，由此最终附着于凸片133或者颗粒捕捉部132的框体壁面等，从而被捕捉。
在等离子分离部120中与颗粒分离的等离子进入等离子转移部140。等离子转移部140被划分为负电压施加部142和联络部146。在负电压施加部142和等离子分离部120之间以及负电压施加部142和联络部146之间设置有绝缘环141。由此，使等离子分离部120和负电压施加部142电性隔离，并使联络部146和负电压施加部142电性隔离。
负电压施加部142还被划分为等离子分离部120侧的入口部143、联络部146侧的出口部145、入口部143和出口部145之间的中间部144。在入口部143的外周设置有143a，该143a用于产生使等离子一边聚集一边向成膜腔室150侧移动的磁场。另外，在入口部143的内侧设置有多个凸片143b，这些凸片143b用于捕捉进入入口部143的颗粒，并且这些凸片143b相对于框体内面倾斜。
在中间部144的入口部143侧以及出口部145侧，设置有具有用于形成等离子流路的开口部的孔部144a以及144b。另外，在中间部144的外周设置有引导线圈144c，该引导线圈144c用于产生使等离子的前进方向弯曲的磁场。
联络部146以从负电压施加部142侧向成膜腔室150直径逐渐地变大的方式形成。在该联络部146的内侧也设置有多个凸片146a，并且在联络部146和成膜腔室150之间的边界部分的外周设置有引导线圈146b，该引导线圈146b用于使等离子一边聚集一边向成膜腔室150侧移动。
在该FCA成膜装置中，通过在等离子产生部110中进行电弧放电，来产生含有碳离子的等离子，并且能够通过倾斜磁场产生线圈123等，来一边除去成为颗粒的成分，一边使等离子到达至基板151等。由此，能够在基板151等上形成非晶碳膜。
[第二实施方式]
接着，对于第二实施方式进行说明。本实施方式的半导体装置具有在绝缘膜17上形成非晶碳膜221以及绝缘保护膜222作为保护膜220的结构。
具体地，如图7所示，在由半导体等形成的基板11上通过外延生长，层叠形成有电子移动层12、电子供给层13、覆盖层14。另外，源电极15以及漏电极16与电子移动层12相连接，栅电极18隔着绝缘膜17形成在通过除去覆盖层14以及电子供给层13的一部分来形成的开口部内。而且，在覆盖层14上形成有绝缘膜17，并且在绝缘膜17上形成非晶碳膜221以及绝缘保护膜222来作为保护膜220。通过等离子CVD等形成氮化硅（SiN）膜，来形成绝缘保护膜222。非晶碳膜221是与第一实施方式中的非晶碳膜22同样的膜，是将碳作为主要成分的非结晶膜。
接着，对于本实施方式的半导体装置的制造方法进行说明。本实施方式的半导体装置的制造方法与第一实施方式的半导体装置的制造方法中的从图3中的（a）到图4中的（b）为止的工序是相同的。在图4中的（b）所示的工序之后，在绝缘膜17上形成非晶碳膜221以及绝缘保护膜222。具体地，在电弧电流为70A且电弧电压为26V的条件下，通过FCA法将石墨靶作为原料，形成膜厚为大约10nm的非晶碳膜221。在RF功率为60W的条件下，通过等离子CVD法并利用SiH4、N2、NH3作为原料气体，形成膜厚为大约350nm的氮化硅膜，由此形成绝缘保护膜222。
在本实施方式的半导体装置中，在形成非晶碳膜221时，给绝缘膜17带来的等离子损伤的影响小。另外，在形成膜时，不利用含有氢成分的气体等，因此绝缘膜17的表面中的氧化铝膜不会被氢等还原，从而不会在绝缘膜17的表面形成富金属的层。根据这些理由，能够提高绝缘耐电压性能。此外，若能够仅通过非晶碳膜来发挥作为保护膜的功能，则也可以仅形成非晶碳膜221来作为保护膜，而不必形成绝缘保护膜222。
此外，除了上述之外的内容与第一实施方式相同。
[第三实施方式]
接着，对于第三本实施方式的半导体装置进行说明。图8示出本实施方式的半导体装置的结构。在本实施方式的半导体装置中，在由半导体等形成的基板311上通过外延生长，层叠形成有电子移动层312、电子供给层313、覆盖层314。另外，源电极315以及漏电极316与电子移动层312相连接，在覆盖层314上形成有绝缘膜317，而且在绝缘膜317上形成有栅电极318。另外，在露出的绝缘膜317上形成第一绝缘保护膜321、非晶碳膜322以及第二绝缘保护膜323来作为保护膜320。
基板311采用SiC基板、蓝宝石（Al2O3）基板等。成为第一半导体层的电子移动层332由i-GaN形成，成为第二半导体层的电子供给层313由n-AlGaN形成，成为第三半导体层的覆盖层314由n-GaN形成。此外，根据上述结构，在电子移动层312中的接近电子供给层313的一侧形成有二维电子气（2DEG）312a。
另外，源电极315、漏电极316以及栅电极318由金属材料形成，通过等离子ALD形成氧化铝（Al2O3）膜，来形成绝缘膜17。另外，第一绝缘保护膜321由氧化铝膜形成，而第二绝缘保护膜323由氮化硅（SiN）膜形成。非晶碳膜322采用与第一实施方式中的非晶碳膜22同样的膜。
（半导体装置的制造方法）
接着，基于图9以及图10，对于本实施方式的半导体装置的制造方法进行说明。
首先，如图9中的（a）所示，基板311上形成未图示的成核层，使电子移动层312、电子供给层313、覆盖层314等半导体层以通过MOVPE等外延生长的方式形成。
作为基板311，采用SiC、蓝宝石（Al2O3）等基板，形成在基板311上的未图示的成核层例如由厚度为0.1μm的非掺杂的i-AlN形成。电子移动层312由厚度为3.0μm的非掺杂的i-GaN形成，电子供给层313由厚度为20nm的n-Al0.25Ga0.75N形成。另外，覆盖层314由厚度为5nm的n-GaN形成。
接着，如图9中的（b）所示，形成源电极315以及漏电极316。具体地，在覆盖层314上涂敷光致抗蚀剂，并通过曝光装置进行曝光、显影，由此在要形成源电极315以及漏电极316的区域形成具有开口部的未图示的抗蚀图案。然后，通过利用氯气的RIE等干式蚀刻，除去覆盖层314以及电子供给层313的没有形成抗蚀图案的区域，一直进行蚀刻直到电子移动层312的表面露出为止。然后，通过真空蒸镀等形成由Ta/Al的层叠膜等形成的金属膜之后，通过剥离将形成有抗蚀图案的区域的金属膜与抗蚀图案一同除去，由此形成源电极315以及漏电极316。此外，在进行剥离之后，例如在550℃的温度下进行热处理来进行欧姆接触（ohmic contact）。
接着，如图9中的（c）所示，在覆盖层314上形成绝缘膜317。通过ALD等成膜方法形成5nm～100nm的氧化铝、氧化钽、氧化铪等的膜，由此形成绝缘膜317。具体地，在本实施方式中，通过ALD等形成厚度为20nm的氧化铝的膜，由此形成绝缘膜317。
接着，如图10中的（a）所示，形成栅电极318。具体地，在绝缘膜317上涂敷光致抗蚀剂，并且通过曝光装置进行曝光、显影，由此在要形成栅电极318的区域形成具有开口部的未图示的抗蚀图案。然后，在整个表面上通过真空蒸镀形成金属膜（Ni：膜厚为大约10nm/Au：膜厚为大约300nm）之后，浸渍于有机溶剂等中，从而通过剥离将形成在抗蚀图案上的金属膜与抗蚀图案一同除去する。由此，在绝缘膜317上形成由Ni/Au形成的栅电极318。
接着，如图10中的（b）所示，通过在绝缘膜317上层叠第一绝缘保护膜321、非晶碳膜322、第二绝缘保护膜323来形成保护膜320。通过ALD法形成膜厚为50nm的氧化铝膜，来形成第一绝缘保护膜321。在电弧电流为70A且电弧电压为26V的条件下，通过FCA法将石墨靶作为原料，形成膜厚为大约10nm的非晶碳膜322。在RF功率为60W的条件下，通过等离子CVD法，利用SiH4、N2、NH3作为原料气体，形成膜厚为大约350nm的氮化硅膜，由此形成第二绝缘保护膜323。
如上所述，能够制作作为本实施方式的半导体装置的晶体管。
此外，除了上述之外的内容与第一实施方式相同，保护膜的结构也能够同样地适用于第二实施方式所记载的结构中。
上面，对实施方式进行了详细的叙述，但是并不限定于特定的实施方式，而能够在权利要求书所记载的范围内，进行各种变形以及变更。
附图标记的说明
11：基板
12：电子移动层（第一半导体层）
12a：2DEG
13：电子供给层（第二半导体层）
14：覆盖层（第三半导体层）
15：源电极
16：漏电极
17：绝缘膜
18：栅电极
20：保护膜
21；第一绝缘保护膜
22：非晶碳膜
23：第二绝缘保护膜

Claims (20)

1.一种半导体装置，其特征在于，具有：
第一半导体层，形成在基板上，
第二半导体层，形成在上述第一半导体层上，
源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，
开口部，形成在上述第一半导体层上，
绝缘膜，形成在上述第二半导体层的上方以及上述开口部的内部表面，
栅电极，隔着上述绝缘膜形成在上述开口部内，
保护膜，形成在上述绝缘膜上；
上述保护膜包括将碳作为主要成分的非结晶膜。
2.一种半导体装置，其特征在于，具有：
第一半导体层，形成在基板上，
第二半导体层，形成在上述第一半导体层上，
源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成；
绝缘膜，形成在上述第二半导体层的上方，
栅电极，形成在上述绝缘膜上，
保护膜，形成在上述绝缘膜上；
上述保护膜包括将碳作为主要成分的非结晶膜。
3.根据权利要求1或2所述的半导体装置，其特征在于，
上述保护膜由将碳作为主要成分的非结晶膜和绝缘保护膜形成，
上述将碳作为主要成分的非结晶膜形成在上述绝缘膜上，
上述绝缘保护膜形成在上述将碳作为主要成分的非结晶膜上。
4.根据权利要求3所述的半导体装置，其特征在于，上述绝缘保护膜包括氮化硅。
5.根据权利要求1或2所述的半导体装置，其特征在于，
上述保护膜由第一绝缘保护膜、将碳作为主要成分的非结晶膜以及第二绝缘保护膜形成，
上述第一绝缘保护膜形成在上述绝缘膜上，
上述将碳作为主要成分的非结晶膜形成在上述第一绝缘保护膜上，
上述第二绝缘保护膜形成在上述将碳作为主要成分的非结晶膜上。
6.根据权利要求5所述的半导体装置，其特征在于，上述第二绝缘保护膜包括氮化硅。
7.根据权利要求5或6所述的半导体装置，其特征在于，上述第一绝缘保护膜由与上述绝缘膜相同的材料形成。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，上述将碳作为主要成分的非结晶膜的膜厚为1nm以上且30nm以下。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，在上述将碳作为主要成分的非结晶膜的碳与碳之间的键的比率为sp2≤sp3。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，上述将碳作为主要成分的非结晶膜的膜密度为2.7g/cm3以上且3.56g/cm3以下。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，上述绝缘膜由氧化铝形成。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，上述第一半导体层包括GaN。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，上述第二半导体层包括AlGaN。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
在上述第二半导体层和上述绝缘层之间设置有第三半导体层，
上述第三半导体层包括n-GaN。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，上述半导体装置是HEMT。
16.一种半导体装置的制造方法，其特征在于，包括：
在基板上层叠形成第一半导体层、第二半导体层的工序；
以与上述第一半导体层或者上述第二半导体层接触的方式形成源电极以及漏电极的工序；
在上述第二半导体层上形成开口部的工序；
在上述第二半导体层的上方以及上述开口部的内部表面形成绝缘膜的工序；
在上述开口部内隔着上述绝缘膜形成栅电极的工序；
在露出的上述绝缘膜上形成包括将碳作为主要成分的非结晶膜的保护膜的工序。
17.一种半导体装置的制造方法，其特征在于，包括：
在基板上层叠形成第一半导体层、第二半导体层的工序；
以与上述第一半导体层或者上述第二半导体层接触的方式形成源电极以及漏电极的工序；
在上述第二半导体层的上方形成绝缘膜的工序；
在上述绝缘膜上的一部分形成栅电极的工序；
在露出的上述绝缘膜上形成包括将碳作为主要成分的非结晶膜的保护膜的工序。
18.根据权利要求16或17所述的半导体装置的制造方法，其特征在于，
上述形成保护膜的工序包括：
在上述绝缘膜上形成上述将碳作为主要成分的非结晶膜的工序；
在上述将碳作为主要成分的非结晶膜上形成绝缘保护膜的工序。
19.根据权利要求16或17所述的半导体装置的制造方法，其特征在于，
上述形成保护膜的工序包括：
在上述绝缘膜上形成第一绝缘保护膜的工序；
在上述第一绝缘保护膜上形成上述将碳作为主要成分的非结晶膜的工序；
在上述将碳作为主要成分的非结晶膜上形成第二绝缘保护膜的工序。
20.根据权利要求16至19中任一项所述的半导体装置的制造方法，其特征在于，上述将碳作为主要成分的非结晶膜通过电弧蒸镀法形成。
CN201080070366.6A 2010-11-26 2010-11-26 半导体装置及半导体装置的制造方法 Active CN103229283B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/071172 WO2012070151A1 (ja) 2010-11-26 2010-11-26 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103229283A true CN103229283A (zh) 2013-07-31
CN103229283B CN103229283B (zh) 2016-01-20

Family

ID=46145526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080070366.6A Active CN103229283B (zh) 2010-11-26 2010-11-26 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8866157B2 (zh)
JP (1) JP5664661B2 (zh)
KR (1) KR101464909B1 (zh)
CN (1) CN103229283B (zh)
WO (1) WO2012070151A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2016051722A (ja) * 2014-08-28 2016-04-11 三菱電機株式会社 半導体装置の製造方法
US9385318B1 (en) * 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials
JP6659283B2 (ja) 2015-09-14 2020-03-04 株式会社東芝 半導体装置
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP7055533B2 (ja) * 2018-07-23 2022-04-18 株式会社東芝 半導体装置及びその製造方法
JP7167694B2 (ja) * 2018-12-20 2022-11-09 富士通株式会社 化合物半導体装置の製造方法
KR102451638B1 (ko) 2020-06-12 2022-10-06 충남대학교산학협력단 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자
KR20210157756A (ko) 2020-06-22 2021-12-29 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
JP2009054807A (ja) * 2007-08-27 2009-03-12 Sanken Electric Co Ltd ヘテロ接合型電界効果半導体装置
US20090252863A1 (en) * 2005-07-19 2009-10-08 Pioneer Corporation Method of manufacturing protection film and method of manufacturing inorganic film
US20100159656A1 (en) * 2008-12-19 2010-06-24 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
CN101853881A (zh) * 2009-03-31 2010-10-06 三垦电气株式会社 半导体装置以及半导体装置的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
US7656010B2 (en) 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP2008103408A (ja) 2006-10-17 2008-05-01 Furukawa Electric Co Ltd:The 窒化物化合物半導体トランジスタ及びその製造方法
JP4335932B2 (ja) 2007-02-27 2009-09-30 富士通株式会社 半導体装置製造およびその製造方法
JP5648523B2 (ja) * 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090252863A1 (en) * 2005-07-19 2009-10-08 Pioneer Corporation Method of manufacturing protection film and method of manufacturing inorganic film
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
JP2009054807A (ja) * 2007-08-27 2009-03-12 Sanken Electric Co Ltd ヘテロ接合型電界効果半導体装置
US20100159656A1 (en) * 2008-12-19 2010-06-24 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
CN101853881A (zh) * 2009-03-31 2010-10-06 三垦电气株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
US20130256690A1 (en) 2013-10-03
KR20130108611A (ko) 2013-10-04
US8866157B2 (en) 2014-10-21
JP5664661B2 (ja) 2015-02-04
JPWO2012070151A1 (ja) 2014-05-19
CN103229283B (zh) 2016-01-20
WO2012070151A1 (ja) 2012-05-31
KR101464909B1 (ko) 2014-11-24

Similar Documents

Publication Publication Date Title
CN103229283A (zh) 半导体装置及半导体装置的制造方法
JP5648523B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP5636867B2 (ja) 半導体装置及び半導体装置の製造方法
WO2019100793A1 (zh) 一种与 Si-CMOS 工艺兼容的 AlGaN/GaN 异质结 HEMT 器件及其制作方法
TWI457982B (zh) 半導體裝置、電源供應裝置、放大器及半導體裝置之製造方法
CN103177960B (zh) 对硅衬底上的iii族氮化物的衬底击穿电压的改进
US8735941B2 (en) Nitride based semiconductor device and method for manufacturing the same
EP1974373A1 (en) Methods of fabricating transistors including supported gate electrodes and related devices
US11158702B2 (en) Gallium nitride high electron mobility transistor having high breakdown voltage and formation method therefor
CN112420850B (zh) 一种半导体器件及其制备方法
WO2008097551A2 (en) Iii-nitride semiconductor device
CN112670341B (zh) 增强型功率半导体器件结构及其制备方法
US8722474B2 (en) Semiconductor device including stepped gate electrode and fabrication method thereof
CN103022122A (zh) 化合物半导体器件及其制造方法
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
JP2019075452A (ja) 半導体装置の製造方法
JP5386810B2 (ja) Ｍｉｓ型ｆｅｔ及びその製造方法
CN112054056A (zh) 具有栅极静电防护结构的高电子迁移率晶体管及制作方法
CN111415998A (zh) 一种GaN基肖特基二极管及其制备方法
CN111129139B (zh) 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件
CN113809170B (zh) 低接触电阻高Al组分氮化物器件及其制备方法
CN113410285B (zh) 半导体器件及其制备方法
CN111129138B (zh) 基于自对准场板结构的氮化镓增强型垂直功率晶体管
CN113594044A (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant