CN103177960B - 对硅衬底上的iii族氮化物的衬底击穿电压的改进 - Google Patents

对硅衬底上的iii族氮化物的衬底击穿电压的改进 Download PDF

Info

Publication number
CN103177960B
CN103177960B CN201210477613.5A CN201210477613A CN103177960B CN 103177960 B CN103177960 B CN 103177960B CN 201210477613 A CN201210477613 A CN 201210477613A CN 103177960 B CN103177960 B CN 103177960B
Authority
CN
China
Prior art keywords
layer
grid
passivating film
source configuration
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210477613.5A
Other languages
English (en)
Other versions
CN103177960A (zh
Inventor
余俊磊
姚福伟
游承儒
许竣为
黄敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103177960A publication Critical patent/CN103177960A/zh
Application granted granted Critical
Publication of CN103177960B publication Critical patent/CN103177960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及对硅衬底上的III族氮化物的衬底击穿电压的改进。本发明提供了一种制造高电子迁移率晶体管(HEMT)的方法包括：在硅衬底上方形成非故意掺杂的氮化镓(UID？GaN)层，在UID？GaN层上方形成施主供应层，形成栅极，在栅极和施主供应层的部分上方形成钝化层，以及在施主供应层和钝化层的部分上方形成欧姆源极结构和欧姆漏极结构。源极结构包括源极接触部和顶部。顶部与源极接触部和栅极之间的钝化层重叠，并且可以与栅极的一部分以及栅极和漏极结构之间的钝化层的一部分重叠。

Description

对硅衬底上的III族氮化物的衬底击穿电压的改进
相关申请的交叉参考
本申请要求于2011年11月29日提交的美国临时专利申请号为“61/564,614”的优先权，其全部内容结合于此作为参考。
技术领域
本发明总体上涉及半导体电路制造工艺，具体来说，涉及基于三族五族(III-V)化合物半导体的晶体管。
背景技术
由于诸如氮化镓(GaN)及其相关合金的三族五族化合物半导体(常表示为III-V族化合物半导体)在电子和光电子器件方面的应用前景，人们近年来对其进行了不断的研究。许多III-V族化合物半导体的大能带隙和高电子饱和速度使得它们在高温、高压、高速的电力电子学应用中成为优选。使用III-V族化合物半导体的潜在的电子器件的具体实例包括高电子迁移率晶体管(HEMT)和其他异质结晶体管。
典型的III-V族化合物半导体制造工艺使用金属剥离(lift-off)技术以形成金属结构。金属沉积在图案化的光刻胶上方，随后，光刻胶与其上沉积的任何金属一起被去除。用湿式蚀刻工艺去除光刻胶和其上的金属。一些剥离工艺使用批量蚀刻剂进行湿式蚀刻。因此，工件可能会与包括从先前的工件去除的材料的蚀刻剂接触。批量蚀刻剂的使用意味着工艺控制和污染可能成为伴随金属剥离工艺的问题。
为了去除光刻胶上的金属，必须使用最小量的光刻胶。否则，在工件上可能留有金属桥接。因此剥离工艺使得在源极和栅极之间产生一大间距，从而增大器件导通电阻并且限制漏极电流。
目前，仍在寻找用于制造具有低导通电阻和高漏极电流的新结构和新方法。
发明内容
此外，本发明提供了一种方法，包括：提供硅衬底；在所述硅衬底上方外延生长氮化镓(GaN)层；在所述GaN层上方外延生长施主供应层；在所述施主供应层上形成栅极；在所述栅极和所述施主供应层上方沉积钝化膜；蚀刻所述钝化膜的一部分，以形成到达所述施主供应层的源极开口和漏极开口，所述源极开口和所述漏极开口设置在所述栅极的相对两侧；在所述开口和所述钝化膜上方沉积欧姆金属层；以及蚀刻所述欧姆金属层的一部分，以形成源极结构和漏极结构，所述源极结构包括顶部，所述顶部设置在所述源极结构和所述栅极之间的所述钝化膜的至少一部分的上方。
其中，沉积所述欧姆金属层包括：沉积包含钛的第一金属层；以及在所述第一金属层上方沉积包含铝的第二金属层。
其中，沉积所述欧姆金属层进一步包括：在所述第二金属层上方沉积第三金属层。
其中，所述第三金属层包括镍、铜、钛或者氮化钛。
该方法进一步包括：形成用于所述栅极、所述源极结构和所述漏极结构的接触件。
其中，沉积所述钝化膜包括：使用等离子体增强化学汽相沉积(PECVD)沉积氮化硅膜、使用低压化学汽相沉积(LPCVD)沉积氮化硅膜、或者使用PECVD沉积氧化硅膜。
其中，所述钝化膜的厚度至少是300埃。
其中，所述钝化膜是氮化硅、氧化硅、氮氧化硅、掺碳氧化硅、掺碳氮化硅或者掺碳氮氧化硅。
其中，所述钝化膜是氧化锌、氧化锆、氧化铪或者氧化钛。
其中，所述源极结构的顶部与所述栅极的至少一部分重叠。
其中，所述源极结构的顶部与漂移区中的所述钝化膜的一部分重叠。
其中，所述源极结构的顶部与所述漂移区上方的所述钝化膜的2/3重叠。
其中，所述GaN层包括非故意掺杂氮化镓，所述施主供应层包括AlxGa(1-x)N，其中，x介于0.1至1之间。
该方法进一步包括：对所述源极结构和所述漏极结构进行退火。
此外，还提供了一种电路结构，包括：硅衬底；非故意掺杂氮化镓(UIDGaN)层，位于所述衬底上方；AlxGa(1-x)N(AlGaN)层，位于所述UIDGaN层上方，其中，x介于0.1至1之间；栅极，位于所述AlGaN层上方；钝化膜，位于所述栅极上方和所述栅极周围的所述AlGaN层上方；源极结构，包含欧姆金属层，具有至少两层金属层，所述源极结构具有源极接触部和顶部，其中，所述顶部设置在所述源极接触部和所述栅极之间的所述钝化膜的至少一部分上方；以及漏极结构，包含欧姆金属层，具有至少两层金属层，所述漏极结构设置在所述栅极的相对于所述源极结构的一侧；其中，所述源极接触部和所述栅极之间的间距小于所述栅极和所述漏极结构之间的间距。
其中，所述源极结构的顶部进一步设置在所述栅极的至少一部分上方。
其中，所述源极结构的顶部进一步设置在所述栅极上方和漂移区上方的所述钝化膜的一部分上方。
其中，所述顶部在漂移区中具有最大长度，所述最大长度小于所述栅极和所述漏极结构之间间距的约2/3。
其中，所述源极接触部和所述栅极之间的间距小于约1微米。
其中，所述源极接触部和所述栅极之间的间距小于约0.2微米。
其中，所述源极接触部和所述栅极之间的间距大于所述钝化膜的厚度的约一半。
附图说明
为更加充分地理解本发明及其优点，现将结合附图所作的以下描述作为参考，其中：
图1是根据本发明的各种实施例的用于形成HEMT结构的方法的流程图。
图2至图8是根据本发明的各种实施例的处于制造的各个阶段中HEMT结构的截面图。
图9是根据本发明的各种实施例的高电子迁移率晶体管(HEMT)结构的截面图。
图10A和图10B是根据本发明的各种实施例的模拟的HEMT结构。
图10C是仿真的最高表面电场与图10A和图10B的HEMT结构上的间距之间的函数的曲线图。
具体实施方式
在下面详细讨论实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅仅是示例性的，而不用于限制实施例的范围。
本发明提供了一种用于以基于III族至V族(下文中指III-V族)半导体的晶体管的新结构和用于形成该结构的方法。在整个说明书中，术语“III-V族化合物半导体”指包括至少一种III族元素和一种V族元素的化合物半导体材料。术语“III-N化合物半导体”指其中V族元素是氮的III-V族化合物半导体。本申请论述了制造本发明示例性实施例的实例步骤。本领域普通技术人员应理解，为了生产完整的器件，其他的制造步骤可能需要发生在所描述的阶段之前或者之后。可以论述可能取代这些实例步骤的其他步骤。本领域普通技术人员应理解，可以使用其他替代步骤或者过程。在本发明的各种附图和示例性实施例中，相同的编号用于表示相同的元件。
本发明提供了一种在欧姆源极接触件和栅极之间具有短间距(Lgs)的基于III-V族化合物半导体的晶体管的结构及其形成方法。较短的Lgs改善了晶体管的导通电阻和漏极电流。而且，本方法允许在形成接触部的同时形成源极结构的顶部。源极结构的顶部可以设置为相对靠近栅极结构并且通过降低最靠近漏极的栅极边缘的表面电场来改善击穿电压。基于III-V族化合物半导体的晶体管可以是高电子迁移率晶体管(HEMT)。
图1示出了用于制造本发明的HEMT的流程图100。图2至图7是根据图1的流程图100的各种操作的处于制造各个阶段中的晶体管结构的截面图。在图1的操作101中，提供硅衬底。图2示出硅衬底201。注意，附图中的各种元件没有按比例绘制。尽管HEMT常常在除了硅衬底之外的诸如蓝宝石和碳化硅的衬底上制造，但是本文公开的方法具体针对硅制造工艺。使用硅制造工艺，本文中公开的结构可以形成在除了硅之外的衬底上。例如，其他合适的衬底包括碳化硅和蓝宝石。
在操作103中，在硅衬底上方外延生长无掺杂的氮化镓层。在图2中，示出位于硅衬底201上方的氮化镓层203。氮化镓层203未被掺杂，但可以包括非故意地包含在膜中的污染物或者杂质。氮化镓的主体层可以称为非故意地掺杂的氮化镓(UIDGaN)层203。UID氮化镓可以是约0.5微米至约5微米的厚度。在高温条件下生成主体GaN层。该工艺可以是金属有机物CVD(MOCVD)、金属有机物气相外延(MOVPE)、等离子体增强CVD(PECVD)、远程等离子体增强CVD(RP-CVD)、分子束外延(MBE)、氢化物气相外延(HVPE)、氯化物气相外延(Cl-VPE)、以及液相外延(LPE)。使用金属有机物气相外延(MOVPE)的实施例使用含镓前体和含氮前体。含镓前体包括三甲基镓(TMG)、三乙基镓(TEG)或者其他合适的化学物质。含氮前体包括氨(NH3)、三甲氧基安非他命(trimethylalaluminum，TMA)、苯肼或者其他合适的化学物质。
图2示出了位于主体GaN层203顶部上的有源层205。在图1的操作105中，在主体GaN层203上生长有源层205(也被称为施主供应层)。在至少一个实施例中，施主供应层205指氮化镓铝(AlGaN)层(也被称为AlGaN层205)。AlGaN层205具有分子式AlxGa(1-x)N，其具有介于约5nm至约50nm范围的厚度，其中x在约10％和100％之间变化。在其他实施例中，施主供应层205可以包括AlGaAs层或者AlInP层。
AlGaN层205可以通过MOVPE使用含铝前体、含镓前体或者含氮前体外延生长在GaN层203上。含铝前体包括TMA、TEA或者其他合适的化学物质。含镓前体包括TMG、TEG或者其他合适的化学物质。含氮前体包括氨、总胆汁酸(tertiarybutylamine)(TBAm)、苯肼或者其他合适的化学物质。
参考图2，在AlGaN层205和GaN层203之间存在带隙不连续性。来自AlGaN层205中压电效应的电子落入GaN层203中，在GaN层203中形成高迁移导电电子的超薄层207。该薄层207指二维电子气(2-DEG)，从而形成载波信道(也被称为载波信道207)。2-DEG的薄层207设置在AlGaN层205和GaN层203的界面处。因为GaN层203是无掺杂的或者非故意掺杂的，所以载波信道207具有高电子迁移率，从而使得电子在没有碰撞或者基本上减小与杂质碰撞的情况下能够自由地移动。
参考图1，在操作107中在施主供应层上形成栅极。栅极包括如图3中层209所示的许多层。在一些实施例中，“外延晶圆”不具有栅极堆叠材料。在其他实施例中，“外延晶圆”具有p型掺杂的氮化镓(p-GaN)层。p-GaN层可以是约300埃至约3000埃范围的厚度。可以在约800摄氏度至约1200摄氏度之间的高温下在外延生长工艺期间通过添加掺杂物发生p型掺杂。p型掺杂物的候选包括碳、铁、镁、钙、铍和锌。还可以通过诸如离子注入的其他工艺发生p型掺杂，然而，很可能一不小心将掺杂物混合到下层中，这会对晶体管的电性能造成不利的影响。掺杂浓度可以是约1E16/cm3和1E18/cm3。不同的实施例产生具有不同性能(指耗尽型(d-mode)或者增强型(e-mode))的HEMT。本发明的各方面适用于两种类型的HEMT。
在p-GaN层或者施主供应层上方沉积包括金属或者其他导电材料的一层或者多层栅极材料层以完成栅极膜层209。在各种实例中，栅极膜堆叠金属层可以包括难熔金属或其化合物，例如钨(W)、氮化钛(TiN)和钽(Ta)。其他常用的栅极金属包括镍(Ni)和金(Au)。其他栅极膜层可以是多晶硅。这部分的栅极膜层可以是约300埃至约3000埃的厚度。除了p-GaN和栅极导体之外，在栅极堆叠中可以包括其他材料层。实例包括薄介电膜层。
可以在约200摄氏度至约450摄氏度之间的工艺温度下使用溅射工艺沉积栅极膜层209中的难熔金属及其化合物。可以在约600摄氏度至约800摄氏度下使用化学汽相沉积(CVD)沉积多晶硅，例如，低压CVD。
在沉积栅极膜层209之后，在栅极膜层209上方图案化光刻胶层。通常通过旋转涂布工艺沉积光刻胶材料，并且固化。将光刻胶材料的一部分暴露于能够改变暴露部分材料性能的辐射下。然后显影光刻胶材料以去除一部分光刻胶，去除暴露部分或者未暴露部分取决于所使用的光刻胶类型。从而形成光刻胶图案。在一些实施例中，首先在光刻胶下方沉积硬掩膜层以更好地保护栅极膜层209的一部分。
如图4所示，一部分光刻胶保护栅极膜层209的部分，蚀刻工件以限定栅极211。等离子体蚀刻去除栅极膜层209中不想要的部分。由于栅极膜层包括不同的材料、不同的蚀刻剂或者甚至可以使用不同的蚀刻工艺。例如，如果使用硬掩模，不同的蚀刻工艺首先用于通过蚀刻硬掩模来限定栅极。然后例如可以使用基于氟的蚀刻剂、基于溴的蚀刻剂或者基于氯的蚀刻剂通过电感耦合等离子体(ICP)蚀刻去除栅极膜层209的金属或导电材料部分。另一等离子体蚀刻工艺(若有的话)可以用于去除p-GaN层不想要的部分。在一个实例中，等离子体蚀刻工艺是使用含氯蚀刻剂的反应离子蚀刻工艺。
在一些实施例中，栅极211是栅极堆叠件，其包括位于施主供应层205上方的p-GaN层和包含钨、钛或者氮化钛的一层或多层导电材料层。在其他实施例中，栅极211是不包括位于施主供应层205上方的p-GaN层的栅极堆叠件。
参考图1，在操作109中，在栅极和施主供应层的暴露部分上方沉积钝化层。图5示出了钝化层213沉积在栅极211周围以及部分施主供应层205的上方。钝化层213可以包括一层或多层介电材料层。介电材料可以是使用CVD工艺沉积的氮化硅、氧化硅、氮氧化硅、碳掺杂的氧化硅、碳掺杂的氮化硅或者碳掺杂的氮氧化硅。例如，可以在约600摄氏度和约800摄氏度之间的温度下，使用低压CVD(LPCVD)以沉积300埃至约4000埃范围的氮化硅。在另一个实例中，可以在200摄氏度至约450摄氏度的温度下，使用等离子增强CVD(PECVD)工艺以沉积约300埃至约4000埃范围的氮化硅。在又一个实例中，PECVD工艺用于沉积氧化硅。可以结合介电材料以形成钝化层213。在一个实例中，在100埃的氮化硅层上方沉积300埃的氧化硅层以形成钝化层213。钝化层213可以包括诸如氧化锌、氧化锆、氧化铪或者氧化钛的其他介电材料。还可以使用CVD工艺沉积这些其他的介电材料。
钝化层213介于约300埃至约4000埃之间的范围内。钝化层213的厚度影响源极接触件和栅极之间的最小间距。由于在本工艺中栅极形成在源极和漏极之前，因此本发明提供“栅极优先”工艺。
参考图1，在操作111中，蚀刻钝化层的一部分以形成源极开口和漏极开口。在图6中，示出源极开口215位于栅极211的一侧而漏极开口217位于相对侧。源极开口215和漏极开口217可以一起被称为欧姆开口。在钝化层213上方图案化光刻胶以保护钝化层213的一部分，特别是栅极211周围的钝化层213。在一些实施例中，选择蚀刻工艺以使得位于施主供应层205上方的钝化层具有高蚀刻选择性，从而当完全蚀刻钝化层时发生对施主供应层较小的去除或者没有去除。因为任何剩下的钝化层213的材料均会增加器件的导通电阻，所以工艺可以稍微过蚀刻以保证欧姆接触件的良好的表面。在某些实施例中，去除施主供应层205的一部分以形成包括施主供应层205中的凹槽的源极开口215和漏极开口217。
参考图1的操作113，在工件上方沉积欧姆金属层。可以沉积两层或多层欧姆金属。在许多实施例中，使用三层金属层。在工件上方保形地(conformally)沉积欧姆金属从而使其覆盖源极和漏极开口的底部和侧壁、栅极上方钝化层上的曲线、以及钝化层的场区域。欧姆金属的后续层也保形地覆盖先前的金属层。使用合适的沉积工艺沉积金属层。可以通过物理气相沉积(PVD)工艺、金属CVD工艺、电子枪工艺或者电镀工艺沉积金属层。在许多实施例中，使用PVD工艺沉积金属层，其中在等离子体出现的情况下在约200摄氏度至约450摄氏度下，金属微粒从靶材料溅射并且沉积到工件上。在一些实施例中，使用电子枪沉积金属层。尽管不同的沉积方法可以用来沉积欧姆金属的每一金属层，但出于可制造性的原因常常在一种工艺工具的不同的处理室中使用一种方法沉积金属层。
图7示出了根据本发明的各种实施例的部分制造的具有三层金属层(219、221和223)的实例。在一些实施例中，金属层具有不同的厚度，这增加了远离硅衬底201的距离。在其他实施例中，金属层具有大致相同的厚度。在其他另一些实施例中，金属层具有不同的厚度，其中第一层是薄的，第二层较厚，第三层是薄的。
三层金属层的组合可以包括钛、铝和钛层。另一三层金属层的组合包括钛、铝和氮化钛层。两层金属层的组合可以包括钛和铝合金。具有较小的铜百分比的铝合金常常使用在两层或三层欧姆金属中。在一个实例中，铝合金具有约0.05％至约5％的铜。第一钛层可以具有约100埃至约400埃范围的厚度。第二铝合金层可以具有约600埃至约3000埃范围的厚度。第三层可以具有约100埃至约400埃范围的厚度。根据各种实施例，第三层可以是镍、铜、钛或者氮化钛。
参考图1，在操作115中，蚀刻欧姆金属层的一部分以形成源极结构和漏极结构。在欧姆金属层上方图案化蚀刻掩模以在蚀刻期间保护源极结构和漏极结构。等离子体蚀刻去除欧姆金属层不想要的部分。因为欧姆金属层包括不同的材料、不同的蚀刻剂或者甚至可以使用不同的蚀刻工艺。然而，很可能在相同的处理室内蚀刻金属层。例如，可以使用基于氟的蚀刻剂、基于溴的蚀刻剂或者基于氯的蚀刻剂通过电感耦合等离子体(ICP)蚀刻来去除欧姆金属层不想要的部分。在蚀刻欧姆金属层之后，可以在约800摄氏度至约950摄氏度下使用快速热退火(RTA)工艺对欧姆金属层退火约30秒至约300秒。
根据各种实施例，退火形成金属间化合物。在退火期间，来自欧姆金属的金属元素可以扩散到施主供应层205中从而使得金属间化合物部分地嵌入到AlGaN层205中。在一个实例中，金属间化合物包括Al、Ti或Cu。在另一实例中，金属间化合物包括AlN、TiN、Al3Ti或AlTiN。金属间化合物可以改善源极/漏极部件和载波信道之间的电连接。在一个实例中，金属间化合物形成在AlGaN层205的凹槽中，从而使得金属间化合物具有不平坦的顶面。在另一个实例中，金属间化合物覆盖AlGaN层205的一部分。
图8示出了根据本发明的各种实施例的部分制造的具有源极结构225和漏极结构227的HEMT的实例。去除金属层219、221和223的部分直至栅极和漏极之间漂移区中的钝化层213，以将源极结构225和漏极结构227隔开。因此，没有导电材料余留在源极结构225和漏极结构227之间。还去除远离源极开口和漏极开口的金属层219、221和223的部分以将图8的晶体管与任何邻近的晶体管隔开。
图9是根据本发明的各种实施例的高电子迁移率晶体管(HEMT)结构900的截面图，并且更详细地示出了源极结构。HEMT900包括硅衬底901、主体UIDGaN层903、位于UIDGaN层上方的施主供应层905、栅极917、栅极917周围的钝化层907、钝化层907的开口中和周围的施主供应层905上方的漏极结构915、钝化层907的源极开口中和周围的施主供应层905上方的源极结构909，源极结构909位于栅极917相对于漏极结构915的一侧。钝化层907具有横穿过HEMT900的漂移区的基本上不变的厚度“t”。厚度t可以稍微高于或者低于栅极917。栅极917具有在栅极917的接触部(未示出)可以变化的长度“Lg”。通常，为了便于沉积接触件金属，栅极的接触部的栅极材料未被钝化层907覆盖并且具有较长的“Lg”。在某些实施例中，位于2-DEG沟道层上方的HEMT的有源部分的Lg可以大约是0.45微米，或者小于0.45微米。
漏极结构915包括设置在钝化层907中漏极开口之内和之上的接触部916，并且可以包括位于钝化层907上方的一个或多个顶部914。在某些实施例中，漏极结构915的顶面不平坦是因为顶部914高于接触部916。在其他实施例中，漏极结构915中仅包括接触部916。可以在漏极结构915的顶部914上方沉积用于形成与电路的互连结构导电连接的接触件金属(未示出)。最靠近栅极917的漏极接触部916的边缘与栅极结构917最近的边缘之间的距离Lgd取决于HEMT的期望的电性能。例如，对于适当的高击穿电压器件，Lgd可以是20微米或者更多。对于低击穿电压器件，Lgd可以是约10微米。
源极结构909包括设置在钝化层907中源极开口之内和之上的接触部911，位于源极接触部911和漏极结构915之间的钝化层907上方的顶部913，以及可以包括远离栅极917的钝化层907上方的顶部910。源极结构909的顶面不平坦是因为顶部913高于源极接触部911。可以在漏极结构915的漏极部分的顶部910上方沉积接触件金属(未示出)，用于形成与电路的互连结构连接的导电连接件。
距离“Lgs”是源极和栅极之间的距离。如图9所示，Lgs是最靠近栅极917的源极接触部911的边缘与栅极结构917的最近边缘之间的钝化层907的长度。为了使导通电阻最小，需要最小化Lgs。根据本发明的各种实施例，Lgs可以是小于约1微米或者小于约0.2微米。使用本文中公开的制造工艺，可以使Lgs达到钝化层厚度的一半(t/2)。
源极结构909的顶部913可以在操作期间调节栅极边缘的表面电场。调整顶部913与栅极之间的距离约为钝化层907的厚度t。对于调节栅极边缘的表面电场，顶部913和栅极之间较小的间距更有效。由于本发明的顶部913直接沉积在钝化层907上，故可实现比使用金属剥离技术以形成源极结构的工艺或者使用第一级金属互连件作为栅极上方的场板的工艺更小的调整间距。
根据各种实施例，如图9所示，从最靠近漏极结构915的栅极边缘测量源极顶部913的尺寸“x”。尺寸x可以取正值(向着漏极结构)或者取负值(向着源极接触部)或者为零(在栅极边缘处)。在一个实施例中，尺寸x达到Lgd的2/3。因此，顶部913的一部分覆盖漂移区中的钝化层907。在其他实施例中，尺寸x位于负方向，为栅极长度Lg的两倍但仍然小于Lg+Lgs。换句话说，顶部913的长度不可能是零或者小于零。根据一些实施例，尺寸x大于负的Lg，从而使得顶部913与栅极917的一部分重叠。
图10A和图10B是根据本发明的各种实施例的模拟的HEMT结构。图10A示出了具有主体GaN层1003下方的衬底1001的比较HEMT结构。栅极1011形成在位于主体GaN层1003上方的AlGaN层1005上方。氮化硅的约0.1微米的第一钝化层1007覆盖栅极1011。约0.4微米的第二钝化层1009位于第一钝化层1007上方。源极1013和漏极1015具有约0.5微米的高度。Lgs是约0.6微米，Lg是约0.5微米，Lgd是约11微米。
图10B示出了根据各种实施例的HEMT结构，其具有与图10A的比较HEMT结构除了源极结构之外均相同的尺寸。图10B中HEMT结构的源极结构1017包括具有约为1/2Lgd的尺寸x的顶部。
图10C是根据本发明的各种实施例的仿真的最高表面电场与HEMT结构上的间距之间的函数的曲线图。绘制出电场(V/cm)与HEMT间距宽度的函数关系。该仿真模拟-5伏的栅极电压和400伏的漏极偏压。峰值与最靠近漏极的栅极结构边缘对应。线1021是对不具有源极结构的顶部的图10A的比较HEMT(如本文中所公开的)的仿真结果。对于线1021的最高表面电场接近6E6V/cm。线1023是对于具有顶部的图10B的HEMT的仿真结果。对于线1023的最高表面电场是约3E6V/cm，减小了约50％。尽管最高表面电场的值会随着仿真中模拟的结构的变化而发生变化，但是具有顶部的相对影响明显地调整了表面电场。
本发明的实施例可以具有其他变化。例如，源极结构的顶部可以与之上的其他金属部件结合以进一步调整表面电场。例如，顶部之上的一层或多层互连金属层可以用作栅极上方的场板。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的构思和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (20)

1.一种形成晶体管结构的方法，包括：
提供硅衬底；
在所述硅衬底上方外延生长氮化镓(GaN)层；
在所述氮化镓(GaN)层上方外延生长施主供应层；
在所述施主供应层上形成栅极；
在所述栅极和所述施主供应层上方沉积钝化膜；
蚀刻所述钝化膜的一部分，以形成到达所述施主供应层的源极开口和漏极开口，所述源极开口和所述漏极开口设置在所述栅极的相对两侧；
在所述开口和所述钝化膜上方沉积欧姆金属层；以及
蚀刻所述欧姆金属层的一部分，以形成源极结构和漏极结构，所述源极结构包括顶部，所述顶部设置在所述源极结构和所述栅极之间的所述钝化膜的至少一部分的上方，其中，最靠近所述栅极的所述源极结构的接触部的边缘与所述栅极的最近边缘之间的所述钝化膜的长度达到所述钝化膜的厚度的一半。
2.根据权利要求1所述的方法，其中，沉积所述欧姆金属层包括：
沉积包含钛的第一金属层；以及
在所述第一金属层上方沉积包含铝的第二金属层。
3.根据权利要求2所述的方法，其中，沉积所述欧姆金属层进一步包括：
在所述第二金属层上方沉积第三金属层。
4.根据权利要求3所述的方法，其中，所述第三金属层包括镍、铜、钛或者氮化钛。
5.根据权利要求1所述的方法，进一步包括：形成用于所述栅极、所述源极结构和所述漏极结构的接触件。
6.根据权利要求1所述的方法，其中，沉积所述钝化膜包括：使用等离子体增强化学汽相沉积(PECVD)沉积氮化硅膜、使用低压化学汽相沉积(LPCVD)沉积氮化硅膜、或者使用等离子体增强化学汽相沉积(PECVD)沉积氧化硅膜。
7.根据权利要求1所述的方法，其中，所述钝化膜的厚度至少是300埃。
8.根据权利要求1所述的方法，其中，所述钝化膜是氮化硅、氧化硅、氮氧化硅、掺碳氧化硅、掺碳氮化硅或者掺碳氮氧化硅。
9.根据权利要求1所述的方法，其中，所述钝化膜是氧化锌、氧化锆、氧化铪或者氧化钛。
10.根据权利要求1所述的方法，其中，所述源极结构的顶部与所述栅极的至少一部分重叠。
11.根据权利要求1所述的方法，其中，所述源极结构的顶部与漂移区中的所述钝化膜的一部分重叠。
12.根据权利要求11所述的方法，其中，所述源极结构的顶部与所述漂移区上方的所述钝化膜的2/3重叠。
13.根据权利要求1所述的方法，其中，所述氮化镓(GaN)层包括非故意掺杂氮化镓，所述施主供应层包括AlxGa(1-x)N，其中，x介于0.1至1之间。
14.根据权利要求1所述的方法，进一步包括：对所述源极结构和所述漏极结构进行退火。
15.一种电路结构，包括：
硅衬底；
非故意掺杂氮化镓(UIDGaN)层，位于所述衬底上方；
AlxGa(1-x)N层，位于所述非故意掺杂氮化镓(UIDGaN)层上方，其中，x介于0.1至1之间；
栅极，位于所述AlxGa(1-x)N层上方；
钝化膜，位于所述栅极上方和所述栅极周围的所述AlxGa(1-x)N层上方；
源极结构，包含欧姆金属层，具有至少两层金属层，所述源极结构具有源极接触部和顶部，其中，所述顶部设置在所述源极接触部和所述栅极之间的所述钝化膜的至少一部分上方；以及
漏极结构，包含欧姆金属层，具有至少两层金属层，所述漏极结构设置在所述栅极的相对于所述源极结构的一侧；
其中，所述源极接触部和所述栅极之间的间距小于所述栅极和所述漏极结构之间的间距，最靠近所述栅极的所述源极接触部的边缘与所述栅极的最近边缘之间的所述钝化膜的长度达到所述钝化膜的厚度的一半。
16.根据权利要求15所述的电路结构，其中，所述源极结构的顶部进一步设置在所述栅极的至少一部分上方。
17.根据权利要求15所述的电路结构，其中，所述源极结构的顶部进一步设置在所述栅极上方和漂移区上方的所述钝化膜的一部分上方。
18.根据权利要求15所述的电路结构，其中，所述顶部在漂移区中具有最大长度，所述最大长度小于所述栅极和所述漏极结构之间间距的2/3。
19.根据权利要求15所述的电路结构，其中，所述源极接触部和所述栅极之间的间距小于1微米。
20.根据权利要求15所述的电路结构，其中，所述源极接触部和所述栅极之间的间距小于0.2微米。
CN201210477613.5A 2011-11-29 2012-11-21 对硅衬底上的iii族氮化物的衬底击穿电压的改进 Active CN103177960B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161564614P 2011-11-29 2011-11-29
US61/564,614 2011-11-29
US13/650,548 US9111904B2 (en) 2011-11-29 2012-10-12 Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US13/650,548 2012-10-12

Publications (2)

Publication Number Publication Date
CN103177960A CN103177960A (zh) 2013-06-26
CN103177960B true CN103177960B (zh) 2016-02-24

Family

ID=48466029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210477613.5A Active CN103177960B (zh) 2011-11-29 2012-11-21 对硅衬底上的iii族氮化物的衬底击穿电压的改进

Country Status (2)

Country Link
US (3) US9111904B2 (zh)
CN (1) CN103177960B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680535B2 (en) 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
EP2881982B1 (en) * 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
US9633920B2 (en) * 2015-02-12 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Low damage passivation layer for III-V based devices
US10090396B2 (en) * 2015-07-20 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating metal gate devices and resulting structures
TWI812805B (zh) 2019-11-05 2023-08-21 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
US11380767B2 (en) 2020-04-28 2022-07-05 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
CN112768519A (zh) * 2020-04-30 2021-05-07 英诺赛科(苏州)半导体有限公司 半导体器件
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11658234B2 (en) * 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
CN115394847A (zh) * 2020-11-30 2022-11-25 英诺赛科(苏州)半导体有限公司 半导体装置和其制造方法
CN113078204B (zh) * 2021-03-25 2022-05-17 电子科技大学 一种氮化镓3d-resurf场效应晶体管及其制造方法
WO2023282846A1 (en) * 2021-07-05 2023-01-12 Igss-Gan Pte Ltd Semiconductor apparatus and method for fabricating thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414625A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 槽栅型栅-漏复合场板高电子迁移率晶体管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313512B1 (en) * 1999-02-25 2001-11-06 Tyco Electronics Logistics Ag Low source inductance compact FET topology for power amplifiers
US6580107B2 (en) * 2000-10-10 2003-06-17 Sanyo Electric Co., Ltd. Compound semiconductor device with depletion layer stop region
US6541346B2 (en) * 2001-03-20 2003-04-01 Roger J. Malik Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process
WO2002078096A1 (en) * 2001-03-23 2002-10-03 Oriol, Inc. TREATING N-TYPE GaN WITH A C12-BASED INDUCTIVELY COUPLED PLASMA BEFORE FORMATION OF OHMIC CONTACTS
JP4221697B2 (ja) * 2002-06-17 2009-02-12 日本電気株式会社 半導体装置
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7608497B1 (en) * 2006-09-08 2009-10-27 Ivan Milosavljevic Passivated tiered gate structure transistor and fabrication method
JP5462161B2 (ja) * 2007-07-20 2014-04-02 アイメック Ｉｉｉ−ｖ族ｍｅｓｆｅｔでのダマシンコンタクト製造方法
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
US8168486B2 (en) * 2009-06-24 2012-05-01 Intersil Americas Inc. Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
US8338860B2 (en) * 2009-10-30 2012-12-25 Alpha And Omega Semiconductor Incorporated Normally off gallium nitride field effect transistors (FET)
US20130062614A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Group iii-v enhancement mode transistor with thyristor gate
US8723226B2 (en) * 2011-11-22 2014-05-13 Texas Instruments Incorporated Manufacturable enhancement-mode group III-N HEMT with a reverse polarization cap

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414625A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 槽栅型栅-漏复合场板高电子迁移率晶体管

Also Published As

Publication number Publication date
US20150357453A1 (en) 2015-12-10
US20130134482A1 (en) 2013-05-30
US20170133484A1 (en) 2017-05-11
US9553182B2 (en) 2017-01-24
US9111904B2 (en) 2015-08-18
CN103177960A (zh) 2013-06-26
US10096690B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
CN103177960B (zh) 对硅衬底上的iii族氮化物的衬底击穿电压的改进
US10522630B2 (en) High electron mobility transistor structure and method of making the same
CN103137681B (zh) 具有位于源极和漏极之间的岛状件的电路结构
CN103094335B (zh) 高电子迁移率晶体管及其形成方法
US10868135B2 (en) High electron mobility transistor structure
JP5223670B2 (ja) 電界効果トランジスタ
CN106486543A (zh) 半导体器件及其制造方法
US11600708B2 (en) Semiconductor device and manufacturing method thereof
US20220209001A1 (en) Nitride semiconductor device and method for manufacturing same
JP7065370B2 (ja) 半導体デバイス及びその製造方法
CN103050511B (zh) 半导体结构及形成半导体结构的方法
CN103296077A (zh) 半导体结构及其形成方法
JP6437381B2 (ja) 窒化物半導体装置及びその製造方法
JP6392703B2 (ja) 窒化物半導体装置及びその製造方法
WO2024065148A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
CN116417512A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant