JP2008103408A - 窒化物化合物半導体トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】窒化物化合物半導体層のチャネル領域のキャリア移動度を高くし、且つ大きな絶縁破壊電界強度のゲート絶縁膜を有する窒化物化合物半導体トランジスタを提供すること。
【解決手段】基板１上に形成された窒化物化合物半導体層３と、窒化物化合物半導体層３上に形成されたシリコン窒化膜６よりなる第１のゲート絶縁膜と、シリコン窒化膜６上に形成され且つシリコン窒化膜７よりも絶縁破壊強度の大きな材料の膜７からなる第２のゲート絶縁膜と、第２のゲート絶縁膜上に形成されたゲート電極８ｇと、ゲート電極８ｇの側方で窒化物化合物半導体層５ｓ、５ｄにオーミック接触するオーミック電極１０ｓ，１０ｄを有する。
【選択図】図３

Description

本発明は、窒化物化合物半導体トランジスタ及びその製造方法に関し、より詳しくは、窒化物化合物半導体をチャネル領域とする半導体トランジスタ及びその製造方法に関する。

III−Ｖ族窒化物に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持ち、高温で大きなパワー用のデバイスとして非常に有用である。

種々のIII−Ｖ族窒化物の中で、例えばＡｌＧａＮ／ＧａＮヘテロ接合構造はピエゾ効果によって高い電子移動度とキャリア密度を持つ２次元電子ガスを有している。

ＡｌＧａＮ／ＧａＮヘテロ接合を用いたトランジスタとして、下記の特許文献１に記載されているようなヘテロ接合電界効果トランジスタ（ＨＦＥＴ）があり、シリコン結晶を用いた種々のＦＥＴよりも良好な特性を持ち、また、そのＨＦＥＴのオン抵抗は、シリコン結晶やＧａＡｓ結晶を用いたトランジスタよりも低くなることが期待できる。

図７は、ＨＦＥＴの一例を示す断面図であって、サファイア等の基板１０１上には、ＧａＮバッファ層１０２、ＧａＮ電子走行層１０３、ＡｌＧＡＮ電子供給層１０４が順にＭＯＣＶＤ法等により成長され、さらにその表面には酸化シリコンよりなる保護膜１０５が形成されている。

保護膜１０５のうちソース領域、ドレイン領域にはそれぞれ開口部が形成され、電子供給層１０４の上にはソース領域の開口部を通してソース電極１０６ｓが形成され、他方の開口部を通してドレイン電極１０６ｄが形成されている。さらに、保護膜１０５のうちソース電極１０６ｓとドレイン電極１０６ｄの間には、別の開口部が形成され、その開口部を通してゲート電極１０７が電子供給層１０４にショットキー接触している。

ＨＦＥＴは、低いオン抵抗、速いスイッチング特性を持ち、高温動作が可能であり、パワースイッチングの応用に非常に好適であり、システムの冷却系の簡略化が可能になる。

ところで、通常のＨＦＥＴは、ゲート電極１０７にバイアスがかからないときに電流が流れ、ゲートに負電圧のバイアスをかけることによって空乏層をチャネル領域まで広げて電流を遮断するノーマリオン動作を行う。

パワースイッチング応用の観点からは、素子が壊れたときの安全確保のために、ゲート電極１０７にバイアスがかからないときにはソース電極１０６ｓとドレイン電極１０６ｄの間に電流が流れず、ゲート電極１０７に正電位を印可することによって電流が流れるノーマリオフの動作が好ましい。ノーマルオフ動作を実現するためには、図８に示すようなＭＯＳＦＥＴ構造を導入することも可能である。

図８において、サファイア等の基板１１１上には、ＧａＮバッファ層１１２、ｐ型（ｐ−）ＧａＮ層１１３がＭＯＣＶＤ法等により順に成長されている。また、ｐ−ＧａＮ層１１３のうちゲート領域の両側にはｎ型のソース領域１１４ｓとドレイン領域１１４ｄがイオン注入法により形成されている。

ｐ−ＧａＮ層１１３上にはゲート絶縁膜１１５として酸化シリコン膜が形成されている。また、ｐ−ＧａＮ層１１３のゲート領域にはゲート絶縁膜１１５を介してゲート電極１１６が形成されている。さらに、ソース領域１１４ｓとドレイン領域１１４ｄの上のゲート絶縁膜１１５はエッチングにより除去され、それらの上にはそれぞれソース電極１１７ｓとドレイン電極１１７ｄが形成されている。そのようなＭＯＳＦＥＴは、例えば特許文献２に記載されている。

ところで、ＭＯＳＦＥＴにおいてチャンネル領域の電子移動度を高くするためには、ゲート酸化膜１１５とｐ−ＧａＮ層１１３の界面の界面準位の密度を低く抑えることが重要である。

シリコン系のＭＯＳＦＥＴにおいては、シリコン基板の表面を熱酸化して得られる二酸化シリコン膜がゲート絶縁膜として用いられていて非常に良好な界面が実現される。

これに対し、III―Ｖ属窒化物半導体の場合には、その上に良好な熱酸化膜が得られていないので、ゲート絶縁膜１１５としてプラズマＣＶＤ法によって二酸化シリコン膜を形成する方法が一般的に採用されている。
特開２００３−５９９４６号公報 特開平２０００−１５０５０３号公報

そのような二酸化シリコン膜と窒化物化合物半導体層の界面準位密度を低く抑えるためには、二酸化シリコン膜の成膜時に入る窒化物化合物半導体層のダメージを少なくすることが重要であるが、プラズマＣＶＤ法により二酸化シリコン膜を形成すると、その際に発生する酸素プラズマによって窒化物化合物半導体層表面のダメージは避けられず、界面準位密度の低減に限界があり、キャリア移動度の低下の原因になっている。

本発明の目的は、窒化物化合物半導体層のチャネル領域のキャリア移動度を高くし、且つ絶縁破壊電界強度の高いゲート絶縁膜を有する窒化物化合物半導体トランジスタ及びその製造方法を提供することにある。

上記の課題を解決するための本発明の第１の態様は、基板上に形成された窒化物化合物半導体層と、前記窒化物化合物半導体層上に形成されたシリコン窒化膜よりなる第１のゲート絶縁膜と、前記シリコン窒化膜上に形成され且つ前記シリコン窒化膜よりも絶縁破壊強度の大きな材料からなる第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側方で前記窒化物化合物半導体層にオーミック接触するオーミック電極とを有することを特徴とする窒化物化合物半導体トランジスタである。

本発明の第２の態様は、上記第１の態様に係る窒化物化合物半導体トランジスタにおいて、前記第２のゲート絶縁膜は、アルミナ膜、シリコン酸化膜のいずれかからなることを特徴とする。

本発明の第３の態様は、上記第１又は第２の態様に係る窒化物化合物半導体トランジスタにおいて、前記オーミック電極は、前記ゲート電極の両側に形成されたソース電極とドレイン電極であることを特徴とする。

本発明の第４の態様は、上記第１乃至第３の態様のいずれかに係る窒化物化合物半導体トランジスタにおいて、前記窒化物化合物半導体層は、一導電型であって、前記オーミック電極の下には反対導電型領域が形成されていることを特徴とする。

本発明の第５の態様は、上記第１乃至第３の態様のいずれかに係る窒化物化合物半導体トランジスタにおいて、前記窒化物化合物半導体層は、二次元電子ガスが生成されるヘテロ接合の複数層構造を有していることを特徴とする。

本発明の第６の態様は、上記第１乃至第５の態様のいずれかに係る窒化物化合物半導体トランジスタにおいて、前記シリコン窒化膜よりなる第１のゲート絶縁膜は触媒化学気相成長法により形成されたことを特徴とする。

本発明の第７の態様は、基板の上に窒化物化合物半導体層を成長する工程と、前記窒化物化合物半導体層の表面に触媒化学気相成長法によりシリコン窒化膜を形成する工程と、前記シリコン窒化膜の上に前記シリコン窒化膜よりも絶縁破壊強度の大きな材料からなる絶縁膜を形成する工程と、前記絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の側方に前記窒化物化合物半導体層にオーミック接触するオーミック電極を形成する工程とを有することを特徴とする。

本発明の第８の態様は、上記第７の態様に係る窒化物化合物半導体トランジスタの製造方法において、前記絶縁膜は、触媒化学気相成長法、プラズマ化学気相成長法のいずれかにより形成されることを特徴とする。

本発明の第９の態様は、上記第７又は第８の態様に係る窒化物化合物半導体トランジスタの製造方法において、前記窒化物化合物半導体層は一導電型半導体であって、前記オーミック電極の下には反対導電型半導体領域を形成する工程をさらに有することを特徴とする。

本発明の第１０の態様は、上記第７又は第８の態様に係る窒化物化合物半導体トランジスタの製造方法において、前記窒化物化合物半導体層は、接合界面に二次元電子ガスが生成されるヘテロ接合を有する複数層構造を有することを特徴とする。

本発明によれば、ゲート絶縁膜を少なくとも二層構造となし、ゲート絶縁膜の下層部をシリコン窒化膜としたので、その下に形成され且つ相性の良い窒化物化合物半導体層との間の界面準位密度が少ない。しかも、ゲート絶縁膜の上層部を下層部よりも絶縁破壊強度の大きい材料から形成したので、チャネル領域の移動度が大きく且つオン抵抗の小さなトランジスタを形成することができる。

以下に本発明の実施の形態を図面に基づいて詳細に説明する。
本発明の実施形態に係る窒化物化合物半導体トランジスタは、基板上に形成された窒化物化合物半導体層と、前記窒化物化合物半導体層上に形成されたシリコン窒化膜よりなる第１のゲート絶縁膜と、前記シリコン窒化膜上に形成され且つ前記シリコン窒化膜よりも絶縁破壊強度の大きな材料からなる第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側方で前記窒化物化合物半導体層にオーミック接触するオーミック電極とを有する。

シリコン窒化膜を構成する窒素は窒化物化合物半導体層と相性が良いので、酸素プラズマを用いて二酸化シリコンを形成する場合に比べて窒化物化合物半導体層のプラズマダメージが少ない。しかし、シリコン窒化膜の絶縁破壊電界強度は二酸化シリコン膜のそれに比べて約半分であって、耐圧が低いという問題があった。そこで、前記窒化物化合物半導体層上にシリコン窒化膜を形成し、シリコン窒化膜上に二酸化シリコン膜等を形成することによって、窒化物化合物半導体層表面のダメージを低減し、耐圧の高いゲート絶縁膜を形成することができる。

シリコン窒化膜の形成方法は、プラズマフリーの成膜方法として熱ＣＶＤ法を採用することもできるが、特に触媒化学気相成長法（Ｃａｔ−ＣＶＤ法(Catalytic Chemical Vapor Deposition)）により形成することによって、窒化物化合物半導体層表面のダメージを低減し、緻密なシリコン窒化膜を成膜することができる。

なお、シリコン窒化膜の厚さは、２nm以上３０nm以下が好ましく、２ｎｍ以下では緻密な膜の成膜が困難であり、３０ｎｍ以上では、ゲート電圧が１０Ｖ以下でリーク電流が発生する。特にシリコン窒化膜の厚さを５ｎｍ以上１０ｎｍ以下とすることが好ましい。また、二酸化シリコン膜の厚さは５０ｎｍ以上１００ｎｍ以下とすることが好ましい。

図１は、シリコン窒化膜よりなる第１のゲート絶縁膜の上に第２のゲート絶縁膜として二酸化シリコン膜を形成した場合のシリコン窒化膜の厚さによる、等価酸化膜厚ＴＥＯが５０ｎｍである場合と１００ｎｍである場合のリーク開始電圧の関係を示す図である。ここで、等価酸化膜の概念を使用するのは、絶縁膜として選択される複数の材料をSiO₂の厚さ換算するのが便利だからである。等価酸化膜厚ＴＥＯは次の式で定義される。

ただし，ＥＯＴは等価酸化膜厚である。またε_ox、ε_s、およびｄ_sはそれぞれSiO₂比誘電率、ゲート絶縁膜の比誘電率およびゲート絶縁膜の膜厚である。

（第１の実施の形態）
図２、図３は、本発明の第１実施形態に係る窒化物化合物半導体トランジスタの製造工程を示す断面図である。

まず、図２（ａ）に示すように、有機金属気相成長（ＭＯＣＶＤ）法によりサファイア、ＳｉＣ、Ｓｉ等の基板１上に、ＡｌＮ又はＧａＮよりなる厚さ２０ｎｍ程度のバッファ層２と、厚さ１μｍ程度のｐ−ＧａＮ層を順に成長する。ｐ型ドーパントとして例えばＭｇが用いられ、そのドーパント濃度は例えば１×１０¹⁶〜１×１０¹⁷／ｃｍ³とする。
なお、基板上に成長されるＧａＮ等は、ＭＯＣＶＤ法に限られるものではなく、ハイドライド気相成長（ＨＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法等の他の成長法を用いてもよい。これは、他の実施形態でも同様である。

次に、図２（ｂ）に示すように、ｐ−ＧａＮ層３上にフォトレジスト４を塗布し、これを露光、現像してソース領域とドレイン領域に開口を形成した後に、その開口を通してｎ型ドーパント、例えばシリコンを注入してｎ⁺型ソース領域５ｓ、ｎ⁺型ドレイン領域５ｄを形成する。この場合、ｎ型ドーパント濃度を例えば１×１０¹⁸〜２×１０²⁰／ｃｍ³とする。

フォトレジスト４を溶剤により除去した後に、図２（ｃ）に示すように、プラズマフリーの触媒化学気相成長（Ｃａｔ−ＣＶＤ）法によりシリコン窒化膜（ＳｉＮ_x）膜６を例えば５ｎｍ〜１０ｎｍの厚さに成長する。Ｃａｔ−ＣＶＤ法は、例えば図４に示すような成膜装置１１を用いてなされる。

図４において、チャンバ１２には、排気口１３と基板搬送口１４が設けられている。また、チャンバ１２内では、外部から導入した反応ガスを基板裁置台１５に向けて噴出するガス拡散盤１６が配置され、さらに基板裁置台１５とガス拡散盤１６の間にはタングステンからなる線状の触媒体１７が配置されている。

そして、ｐ−ＧａＮ層３が形成された基板１を基板裁置台１５に置き、チャンバ１２内を減圧し、さらに触媒体１７に交流電源（不図示）から電流を流して１８００℃〜１９００℃程度の温度に上昇させた状態で、シラン（ＳｉＨ₄）とアンモニア（ＮＨ₃）の原料ガスをガス放出器１６からｐ−ＧａＮ層３に向けて放出すると、触媒体１７により原料ガスは分解して活性種が生成され、これによりｐ−ＧａＮ層３の表面にはシリコン窒化膜６が形成される。

この後に、図２（ｄ）に示すように、シリコン窒化膜６の上にシリコン酸化膜（ＳｉＯ₂膜）７を５０ｎｍ〜１００ｎｍ程度の厚さに形成する。シリコン酸化膜７は、その下地がシリコン窒化膜６であるので、Ｃａｔ−ＣＶＤ法でもプラズマＣＶＤ法のいずれであっても、ｐ−ＧａＮ層３にダメージを殆ど与えることはない。この場合の反応ガスとして例えばシランと酸素を用いる。
なお、シリコン酸化膜７の代わりにアルミナ（Ａｌ₂Ｏ₃）膜を形成してもよい。

次に、図３（ａ）に示すように、シリコン酸化膜７上に導電膜８を形成する。導電膜８としてはポリシリコンが一般に用いられるが、Ｎｉ／ＡｌやＷＳｉ等の金属膜であってもよい。ポリシリコンの場合にはＡｓ，Ｐ（リン）、Ｂ（硼素）等がドープされてＣＶＤ法により成長され、金属膜の場合にはスパッタ等により形成される。

さらに、導電膜８上にフォトレジスト９を塗布し、これを露光、現像してゲート領域に残すとともにソース領域５ｓ、ドレイン領域５ｄの上から除去する。

そして、図３（ｂ）に示すように、パターニングされたフォトレジスト９をマスクにして導電膜８、シリコン酸化膜７及びシリコン窒化膜６をエッチングし、ゲート領域に残された導電膜８をゲート電極８ｇとなす。ゲート電極８ｇの下のシリコン酸化膜７及びシリコン窒化膜６は、ゲート絶縁膜として機能する。

続いて、図３（ｃ）に示すように、フォトレジスト９を除去した後に、別のフォトレジスト（不図示）を用いたリフトオフ法により、図３（ｄ）に示すように、ソース領域５ｓ上にソース電極１０ｓを形成すると同時に、ドレイン領域５ｄ上にドレイン電極１０ｄを形成する。

ソース電極１０ｓ、ドレイン電極１０ｄは、Ｔｉ／Ａｌ、Ｔｉ／ＡｌＳｉ、Ｍｏ等の膜からなり、ドレイン領域５ｄ、ソース領域５ｓを構成するｎ+−ＧａＮ層に対してオーミック接触している。

以上の工程によりノーマリオフ型のＭＯＳＦＥＴが形成される。
ＭＯＳＦＥＴにおいて、ゲート絶縁膜の下層部はシリコン窒化膜６から構成され、しかもＣａｔ−ＣＶＤ法によるシリコン窒化膜６の形成によればその下のｐ−ＧａＮ層３に与えるダメージは小さく、しかも熱ＣＶＤ法に比べて緻密な膜となる。

これにより、ｐ−ＧａＮ層３とシリコン窒化膜６の界面準位の形成が抑制されるので、ｐ−ＧａＮ層３のうちのソース領域５ｓ・ドレイン領域５ｄの間にあるチャネル領域におけるキャリアの移動度が、従来に比べて大きくなる。

さらに、ゲート絶縁膜の上層部としてシリコン酸化膜７又はアルミナ膜（不図示）を用いているので、絶縁破壊強度を大きくすることができる。しかも、その膜厚は、シリコン窒化膜６よりも厚く形成しているので、絶縁破壊強度についてはシリコン酸化膜７又はアルミナ膜に依存させることが可能になる。従って、シリコン窒化膜６は、シリコン酸化膜７又はアルミナ膜の形成時にｐ−ＧａＮ層３のダメージを回避できる厚さとすれば十分である。

なお、上記実施形態では、チャネル領域としてｐ−ＧａＮ層を形成したが、ｎ型ＧａＮ層であってもよいし、その他のIII−Ｖ属窒化物化合物半導体層を形成してもよい。

（第２の実施の形態）
図５、図６は本発明の第２実施形態に係る窒化物化合物半導体トランジスタの製造工程を示す断面図である。

まず、図５（ａ）に示すように、ＭＯＣＶＤ法によりサファイア基板２１上に、ＡｌＮ又はＧａＮよりなる厚さ２０ｎｍ程度のバッファ層２２と、厚さ１μｍ程度のＧａＮよりなる電子走行層２３と、厚さ２０ｎｍ程度のＡｌＧａＮよりなる電子供給層２４とを順に形成する。電子走行層２３と電子供給層２４はヘテロ接合であり、その界面には二次元電子ガス３Ｄが生成される。なお、基板として、サファイア基板に限られるものではなく、ＳｉＣ、Ｓｉ、ＧａＮ等の他の基板を用いてもよい。

次に、特に図示しないが、電子走行層２３と電子供給層３４を素子間領域をメサ状にエッチングしてアイソレーションを形成した後に、図５（ｂ）に示すように、電子供給層２４上にＣａｔ−ＣＶＤ法によりシリコン窒化膜２５を例えば５ｎｍ〜１０ｎｍの厚さに成長する。シリコン窒化膜２５のＣａｔ−ＣＶＤ法により成長は第１実施形態と同様である。

これに続いて、図５（ｃ）に示すように、シリコン窒化膜２５の上にシリコン酸化膜２６を５０ｎｍ〜１００ｎｍ程度の厚さに形成する。シリコン酸化膜２６は、その下にシリコン窒化膜２５があるので、Ｃａｔ−ＣＶＤ法でもプラズマＣＶＤ法のいずれでも、ｐ−ＧａＮ層３にダメージを殆ど与えることはない。
なお、シリコン酸化膜２６の代わりにアルミナ膜を形成してもよい。

さらに、図５（ｄ）に示すように、フォトレジスト２７をシリコン酸化膜２６上に塗布し、これを露光、現像してソース領域とドレイン領域にそれぞれ窓２７ｓ、２７ｄを形成する。

続いて、図６（ａ）に示すように、フォトレジスト２７をマスクにしてシリコン酸化膜２７、シリコン窒化膜２６をエッチングして開口部２６ｓ、２６ｄを形成する。

次に、窓２７ｓ、２７ｄと開口部２６ｓ、２６ｄを通してスパッタ等によりアルミニウム（Ａｌ）とチタン（Ｔｉ）を順に積層し、その後にフォトレジスト８を溶剤により除去すると、図６（ｂ）に示すように、Ｔｉ／Ａｌからなる金属膜は開口２６ｓ、２６ｄを通して電子供給層２４上に形成されてソース領域とドレイン領域に選択的に残され、ソース電極２８ｓ及びドレイン電極２８ｄとして適用される。ソース電極２８ｓ及びドレイン電極２８ｄは、電子供給層２４にオーミック接触する。
なお、ソース電極２８ｓ及びドレイン電極２８ｄとなる金属膜としては、電子供給層２４にオーミック接触するＴｉ／ＡｌＳｉ／Ｍｏ等の金属であってもよい。

さらに、図６（ｃ）に示すように、シリコン酸化膜２６、ソース電極２８ｓ及びドレイン電極２８ｄの上にフォトレジスト２９を塗布し、これを露光、現像してゲート領域に窓２９ｇを形成する。

窓２９ｇは、ドレイン電極２８ｄとソース電極２８ｓの間の領域に形成され、ドレイン電極２８ｄから約１５〜２０μｍ程度の間隔で、且つソース電極２８ｓから約３μｍの間隔で配置される。

さらに、スパッタ等によって、窓２９ｇを通してｎ型又はｐ型のポリシリコン膜又はＮｉ／Ａｕ、ＷＳｉ等の金属膜を電子供給層２４上に順に積層する。そして、フォトレジスト２９を除去することにより、図６（ｄ）に示すように、シリコン酸化膜２６、シリコン窒化膜２５を介して電子供給層４上にゲート電極３０が形成される。

以上のような工程により、ＭＩＳ（metal-insulator-semiconductor）構造のＨＦＥＴが形成される。このＭＩＳ−ＨＦＥＴにおいて、ゲート電極３０の下のシリコン酸化膜２６、シリコン窒化膜２５はゲート絶縁膜として機能する。

ゲート絶縁膜の下層部はシリコン窒化膜２５から構成され、しかもＣａｔ−ＣＶＤ法によるシリコン窒化膜２５の形成によればその下の電子供給層２４に与えるダメージは小さく、しかも熱ＣＶＤ法に比べて緻密な膜となる。

これにより、電子供給層２４とシリコン窒化膜２５の界面準位の形成が抑制されるので、電子供給層２４のうちソース電極２８ｓ・ドレイン電極２８ｄの間にあるチャネル領域におけるキャリアの移動度が、従来に比べて大きくなる。

さらに、ゲート絶縁膜の上層部としてシリコン酸化膜２６又はアルミナ膜（不図示）を用いているので、絶縁破壊強度を大きくすることができる。しかも、その膜厚は、シリコン窒化膜２５よりも厚く形成しているので、絶縁破壊強度についてはシリコン酸化膜２６又はアルミナ膜に依存させることが可能になる。従って、シリコン窒化膜２５は、電子供給層２４、電子走行層２３のダメージを回避できる厚さとすれば十分である。

なお、本実施形態では、ＡｌＧａＮ／ＧａＮヘテロ接合構造を基板２１上に形成したが、その他のIII−Ｖ族窒化物半導体層を基板上に形成してもよい。

以上のような第１、第２のトランジスタは、同一基板上に複数個形成された大電流動作用のマルチフィンガーＦＥＴを構成するものであってもよく、必要に応じて多層配線が形成されてユニットＦＥＴが連結される。

また、上記のトランジスタは、プレーナ型について説明したが、窒化物化合物半導体層をメサ状に形成し、その側面にゲート電極が形成される縦型についても、ゲート電極と窒化物化合物半導体層の間に上記のようなＣａｔ−ＣＶＤシリコン窒化膜を有するゲート絶縁膜を形成してもよい。
さらに、上記のゲート絶縁膜は二層構造としたが、それ以上の複数構造としてもよい。

図１は、本発明の実施形態に係る窒化物化合物トランジスタにおけるシリコン窒化膜及びシリコン酸化膜の等価酸化膜厚が５０ｎｍと１００ｎｍの場合について、そのシリコン窒化膜の厚さとゲートリーク開始電圧の関係を示す図である。 図２は、本発明の第１実施形態に係る窒化物化合物半導体トランジスタの形成工程を示す断面図（その１）である。 図３は、本発明の第１実施形態に係る窒化物化合物半導体トランジスタの形成工程を示す断面図（その２）である。 図４は、本発明の実施形態に係る窒化物化合物トランジスタの形成に使用される成膜装置を示す概要構成図である。 図５は、本発明の第２実施形態に係る窒化物化合物半導体トランジスタの形成工程を示す断面図（その１）である。 図６は、本発明の第２実施形態に係る窒化物化合物半導体トランジスタの形成工程を示す断面図（その２）である。 図７は、従来例に係るＨＦＥＴを示す断面図である。 図８は、従来例に係るＭＯＳＦＥＴを示す断面図である。

符号の説明

１：基板
２：バッファ層
３：ＧａＮ層
５ｓ：ソース領域
５ｄ：ドレイン領域
６：シリコン窒化膜
７：シリコン酸化膜
８ｇ：ゲート電極
１０ｓ：ソース電極
１０ｄ：ドレイン電極
１１：成膜装置
２１：基板
２２：バッファ層
２３：電子走行層
２４：電子供給層
２５：シリコン窒化膜
２６：シリコン酸化膜
２８ｓ：ソース電極
２８ｄ：ドレイン電極
３０：ゲート電極

Claims (10)

1. 基板上に形成された窒化物化合物半導体層と、
   前記窒化物化合物半導体層上に形成されたシリコン窒化膜よりなる第１のゲート絶縁膜と、
   前記シリコン窒化膜上に形成され且つ前記シリコン窒化膜よりも絶縁破壊強度の大きな材料からなる第２のゲート絶縁膜と、
   前記第２のゲート絶縁膜上に形成されたゲート電極と、
   前記ゲート電極の側方で前記窒化物化合物半導体層にオーミック接触するオーミック電極と
   を有することを特徴とする窒化物化合物半導体トランジスタ。
2. 前記第２のゲート絶縁膜は、アルミナ膜、シリコン酸化膜のいずれかからなることを特徴とする請求項１に記載の窒化物化合物半導体トランジスタ。
3. 前記オーミック電極は、前記ゲート電極の両側に形成されたソース電極とドレイン電極であることを特徴とする請求項１又は請求項２に記載の窒化物化合物半導体トランジスタ。
4. 前記窒化物化合物半導体層は、一導電型であって、前記オーミック電極の下には反対導電型領域が形成されていることを特徴とする請求項１乃至請求項３のいずれか１つに記載の窒化物化合物半導体トランジスタ。
5. 前記窒化物化合物半導体層は、二次元電子ガスが生成されるヘテロ接合の複数層構造を有していることを特徴とする請求項１乃至請求項３のいずれか１つに記載の窒化物化合物半導体トランジスタ。
6. 前記シリコン窒化膜よりなる前記第１のゲート絶縁膜は触媒化学気相成長法により形成された膜であることを特徴とする請求項１乃至請求項５のいずれか１つに記載の窒化物化合物半導体トランジスタ。
7. 基板の上に窒化物化合物半導体層を成長する工程と、
   前記窒化物化合物半導体層の表面に触媒化学気相成長法によりシリコン窒化膜を形成する工程と、
   前記シリコン窒化膜の上に前記シリコン窒化膜よりも絶縁破壊強度の大きな材料からなる絶縁膜を形成する工程と、
   前記絶縁膜上にゲート電極を形成する工程と、
   前記ゲート電極の側方に前記窒化物化合物半導体層にオーミック接触するオーミック電極を形成する工程と
   を有することを特徴とする窒化物化合物半導体トランジスタの製造方法。
8. 前記絶縁膜は、触媒化学気相成長法、プラズマ化学気相成長法のいずれかにより形成されることを特徴とする請求項７に記載の窒化物化合物半導体トランジスタの製造方法。
9. 前記窒化物化合物半導体層は一導電型半導体であって、前記オーミック電極の下には反対導電型半導体領域を形成する工程をさらに有することを特徴とする請求項７又は請求項８に記載の窒化物化合物半導体トランジスタの製造方法。
10. 前記窒化物化合物半導体層は、接合界面に二次元電子ガスが生成されるヘテロ接合を有する複数層構造を有することを特徴とする請求項７又は請求項８に記載の窒化物化合物半導体トランジスタの製造方法。

Images